KR101211041B1 - 식각 균일도 향상을 위한 반도체장치 제조 방법 - Google Patents
식각 균일도 향상을 위한 반도체장치 제조 방법 Download PDFInfo
- Publication number
- KR101211041B1 KR101211041B1 KR1020100106926A KR20100106926A KR101211041B1 KR 101211041 B1 KR101211041 B1 KR 101211041B1 KR 1020100106926 A KR1020100106926 A KR 1020100106926A KR 20100106926 A KR20100106926 A KR 20100106926A KR 101211041 B1 KR101211041 B1 KR 101211041B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etching
- patterns
- pattern
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 107
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 92
- 238000005468 ion implantation Methods 0.000 claims abstract description 86
- 238000005530 etching Methods 0.000 claims abstract description 77
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 70
- 229920005591 polysilicon Polymers 0.000 claims abstract description 70
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 abstract description 29
- 239000000758 substrate Substances 0.000 description 32
- 239000000460 chlorine Substances 0.000 description 7
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 5
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 5
- 229910052794 bromium Inorganic materials 0.000 description 5
- 229910052801 chlorine Inorganic materials 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 229910052736 halogen Inorganic materials 0.000 description 5
- 150000002367 halogens Chemical class 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 241000047703 Nonion Species 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 식각균일도를 향상시킬 수 있는 반도체장치 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체장치 제조 방법은 본 발명의 반도체장치 제조 방법은 복수의 패턴을 형성하는 단계; 상기 복수의 패턴을 갭필하는 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층 내에 P형 불순물영역을 형성하는 단계; 및 상기 P형 불순물영역을 식각정지배리어로 하여 상기 폴리실리콘층을 플라즈마 전면식각하는 단계를 포함하고, 상술한 본 발명은 피식각층 내부에 이온주입영역을 형성하므로써 플라즈마 식각 공정의 식각 균일도를 향상시킬 수 있는 효과가 있으며, 또한, 본 발명은 폴리실리콘층을 피식각층으로 적용하는 반도체장치 제조 공정시 불순물의 종류에 따른 식각률 차이를 이용하므로써 선폭 및 깊이가 다른 패턴 내부에서 식각균일도를 확보할 수 있는 효과가 있다.
Description
본 발명은 반도체장치 제조 방법에 관한 것으로서, 특히 식각 공정의 식각균일도를 향상시킨 반도체장치 제조 방법에 관한 것이다.
반도체 제조 공정 동안 반도체장치는 상이한 임계치수(Critical Dimension; CD)를 갖는 복수의 패턴을 가질 수 있다. 상이한 임계치수를 가지는 복수의 패턴을 형성하는 식각 공정, 특히 플라즈마 식각 공정(Plasma etching process)에서 마이크로 로딩(Micro-loading)이 일반적인 문제가 되고 있다. 마이크로 로딩은 작은 임계치수(Critical Dimension; CD)의 패턴보다 큰 임계치수의 패턴이 더 많이 식각되는 현상으로 알려져 있다.
이와 같이 임계치수 차이에 따른 마이크로 로딩은 후속 공정에 영향을 미친다. 패턴 내에 피식각층을 형성한 후 플라즈마를 이용하여 전면식각(Etchback)을 진행할 때, 식각량의 차이가 발생하게 된다. 즉, 전면식각 공정에서도 마이크로 로딩에 의하여 피식각층의 식각량 차이가 발생한다. 특히, 임계치수가 큰 패턴에서 임계치수가 작은 패턴보다 피시각층의 식각량이 많다.
식각 균일도가 반도체장치의 특성에 큰 영향을 미치므로 비록 패턴의 크기가 불균일하더라도 식각을 균일하게 제어하는 것이 매우 중요하다. 식각조건을 제어하는 방법에 의해서는 식각 균일도를 확보하는데 한계가 있다.
본 발명은 플라즈마 전면식각 공정시 식각균일도를 향상시킬 수 있는 반도체장치 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체장치 제조 방법은 복수의 패턴을 형성하는 단계; 상기 복수의 패턴을 갭필하는 피식각층을 형성하는 단계; 상기 피식각층 내에 불순물영역을 형성하는 단계; 및 상기 불순물영역을 식각정지배리어로 하여 상기 피식각층을 전면식각하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체장치 제조 방법은 복수의 패턴을 형성하는 단계; 상기 복수의 패턴을 갭필하는 피식각층을 형성하는 단계; 상기 피식각층 내에 제1불순물영역을 형성하는 단계; 상기 제1불순물영역을 식각정지배리어로 하여 상기 피식각층을 전면식각하는 단계; 잔류하는 상기 피식각층 내에 제2불순물영역을 형성하는 단계; 및 상기 제2불순물영역을 식각정지배리어로 하여 잔류하는 상기 피식각층을 전면식각하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체장치 제조 방법은 복수의 패턴을 형성하는 단계; 상기 복수의 패턴을 갭필하는 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층 내에 P형 불순물영역을 형성하는 단계; 및 상기 P형 불순물영역을 식각정지배리어로 하여 상기 폴리실리콘층을 플라즈마 전면식각하는 단계를 포함하는 것을 특징으로 한다.
상술한 본 발명은 피식각층 내부에 형성된 불순물영역을 식각정지배리어로 사용하므로써 플라즈마 식각 공정의 식각 균일도를 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 폴리실리콘층을 피식각층으로 적용하는 반도체장치 제조 공정시 불순물의 종류에 따른 식각률 차이를 이용하므로써 선폭 및 깊이가 다른 패턴 내부에서 식각균일도를 확보할 수 있는 효과가 있다.
도 1a 내지 도 1d는 본 발명의 제1실시예에 따른 반도체장치 제조 방법을 도시한 공정 단면도이다.
도 2a 내지 도 2f는 본 발명의 제2실시예에 따른 반도체장치 제조 방법을 도시한 공정 단면도이다.
도 2a 내지 도 2f는 본 발명의 제2실시예에 따른 반도체장치 제조 방법을 도시한 공정 단면도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 제1실시예에 따른 반도체장치 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 기판(100)에 대해 소정의 식각 공정을 진행하여 복수의 패턴을 형성한다. 여기서, 패턴은 트렌치(Trench) 또는 콘택홀(Contact hole) 등을 포함한다. 패턴이 형성되도록 식각 공정이 진행되는 기판(100)은 실리콘기판, 폴리실리콘, 절연물, 금속 등을 포함한다. 복수의 패턴은 서로 다른 선폭 및 깊이를 갖고 형성되거나 또는 동일한 선폭 및 깊이를 갖고 형성된다.
이하, 제1실시예에서 복수의 패턴은 서로 다른 선폭 및 깊이를 갖고 형성된 경우라 한다. 복수의 패턴은 제1임계치수(CD1)를 갖는 제1패턴(101A)과 제2임계치수(CD2)를 갖는 제2패턴(101B)을 포함한다. 제2임계치수(CD2)는 제1임계치수(CD1)보다 크다. 동일한 식각환경 하에서 제1패턴(101A)과 제2패턴(101B)을 형성할 때 마이크로 로딩이 발생한다. 이에 따라, 제2패턴(101B)의 식각량이 더 많게 되어, 제1패턴(101A)의 깊이(D1)보다 제2패턴(101B)의 깊이(D2)가 더 깊다. 제1패턴(101A)과 제2패턴(101B)은 플라즈마를 이용하는 플라즈마 식각 공정에 의해 형성된다. 기판(100)이 실리콘기판 또는 폴리실리콘인 경우, 플라즈마 식각 공정은 염소(Cl), 브롬(Br), 불소(F) 등의 할로겐 원소를 포함하는 가스의 플라즈마를 이용한다.
제1패턴(101A)과 제2패턴(101B)을 형성하기 위한 식각장벽(Etch barrier)으로서 하드마스크(Hardmask, 102)가 사용된다. 하드마스크(102)는 포토리소그래피 공정에 의한 감광막(도시 생략)을 이용하여 패터닝되어 있다. 후술하겠지만, 하드마스크(102)는 후속 이온주입공정시 이온주입배리어로도 사용된다.
제1실시예에서 하드마스크(102)는 기판(100)으로 사용되는 물질에 따라 선택될 수 있다. 기판(100)으로 사용되는 물질이 실리콘기판 또는 폴리실리콘인 경우, 하드마스크(102)는 비정질카본(Amorphous carbon), 질화물(Nitride), 산화물(Oxide) 등을 포함한다. 하드마스크(102)는 후속 이온주입공정시 이온주입의 영향을 받을 수 있다. 이에 따라, 하드마스크(102)의 두께는 이온주입깊이보다 더 두꺼워야 한다. 이는 이온주입공정시 제1패턴(101A)과 제2패턴(101B)을 제외한 나머지 부분, 즉 제1패턴(101A) 및 제2패턴(101B)을 제외한 기판(100)의 표면에 이온주입이 진행되는 것을 방지하기 위함이다. 기판(100)은 활성영역이 될 수 있으므로 후속 이온주입공정시 활성영역에 불순물이 주입되는 것을 방지해야 한다.
도 1b에 도시된 바와 같이, 제1패턴(101A) 및 제2패턴(101B)을 포함한 전면에 피식각층(103)을 형성한다. 피식각층(103)은 반도체장치 공정에서 사용되는 물질을 포함한다. 예컨대, 피식각층(103)은 도전물(Conductive material), 금속(Metal), 절연물(Dielectric) 등을 포함한다.
이하, 제1실시예에서, 피식각층(103)은 실리콘층, 바람직하게는 폴리실리콘층으로 형성된다. 특히, N형 불순물이 도핑된 폴리실리콘층 또는 언도우프드(Undoped) 폴리실리콘층이 적용된다. N형 불순물은 인(Ph) 또는 비소(As)를 포함하는데, 이로써 후속 플라즈마 전면 식각 공정시 식각선택비를 최대화할 수 있다. 피식각층(103)은 제1패턴(101A) 및 제2패턴(101B)의 내부를 갭필하면서 형성된다. 도시하지 않았지만, 기판(100)이 실리콘기판이고, 피식각층(103)이 폴리실리콘층인 경우, 피식각층(103)을 형성하기 전에 기판(100)의 전면에 산화물, 질화물 등의 절연막을 형성할 수 있다.
도 1c에 도시된 바와 같이, 이온주입(Implant) 공정(104)을 진행한다. 이때, 하드마스크(102)가 이온주입배리어(Implant barrier)로 사용된다. 따라서, 이온주입공정(104)은 제1패턴(101A) 및 제2패턴(101B) 내부의 피식각층(103)에만 진행된다. 즉, 제1패턴(101A) 및 제2패턴(101B)을 제외한 기판(100)의 상부 표면에서는 하드마스크(102)에 의해 이온주입이 차단된다. 하드마스크(102)가 이온주입장벽으로서 충분히 역할을 수행하므로 설정된 깊이만큼 이온주입을 진행할 수 있다.
아울러, 이온주입공정(104)이 하드마스크(102)를 관통하면서 진행될 수 있으므로 이온주입 깊이는 하드마스크(102)의 두께에 의존한다. 바람직하게, 이온주입깊이는 적어도 하드마스크(102)의 두께와 동일하거나 더 얕게 한다. 아울러, 이온주입되는 불순물이 하드마스크(102) 하부의 기판(100) 표면에는 주입되지 않도록 이온주입 에너지를 조절한다.
상술한 이온주입공정(104)에 의해 피식각층(103)의 내부에 일정 깊이의 Rp(Projection of Range)를 갖는 불순물영역(105A, 105B)이 형성된다. 불순물영역(105A, 105B)의 상부와 아래는 비이온주입영역이 된다. 제1패턴(101A) 내부에 형성되는 불순물영역(105A)과 제2패턴(101B) 내부에 형성되는 불순물영역(105B)의 이온주입 깊이(Rp)는 동일하다.
한편, 이온주입공정(104)이 진행된 이후에는 불순물을 활성화하기 위한 급속 열처리 공정을 실시할수도 있다. 이에 따라, 불순물영역(105A, 105B)을 균일하게 형성할 수 있다.
피식각층(103)이 언도우프드 폴리실리콘층 또는 N형 불순물이 도핑된 폴리실리콘층인 경우, 이온주입 공정(104)은 P형 불순물을 이온주입한다. P형 불순물은 붕소(Boron; B)를 포함하는데, 예컨대, 이온주입공정(104) 진행시 도핑소스는 B 또는 BF2를 포함한다. 따라서, 불순물영역(105A, 105B)은 P형 폴리실리콘층을 포함한다. 이온주입공정(104) 진행시 이온 주입량(Dose)은 2×1015atoms/cm2～1×1017atoms/cm2의 고농도로 한다. 이온주입량이 클수록 식각정지배리어 역할이 더욱 증대된다.
결국, 피식각층(103)이 N형 폴리실리콘층인 경우, 이온주입공정(104)은 N형 폴리실리콘층의 일정 영역을 P형 폴리실리콘층으로 변환하게 된다.
도 1d에 도시된 바와 같이, 플라즈마 식각 공정(106)을 진행한다. 플라즈마 식각 공정(106)은 전면식각을 포함한다. 플라즈마 식각 공정(106)을 진행할 때 불순물영역(105A, 105B)에서 식각이 정지된다. 따라서, 불순물영역(105A, 105B) 아래에 잔류하는 피식각층(103)은 피식각층패턴(103A, 103B)이 형성된다.
피식각층(103)이 N형 폴리실리콘층이고, 불순물영역(105A, 105B)이 P형 폴리실리콘층인 경우, 플라즈마 식각 공정(106)은 염소, 브롬, 불소 등의 할로겐 원소를 포함하는 가스의 플라즈마를 이용하여 진행한다. 플라즈마 식각 공정(106) 진행시 제1패턴(101A)보다 선폭이 큰 제2패턴(101B)에서 피식각층(103)의 식각이 빠르게 진행된다. 그리고, 플라즈마 식각 공정(106)에서 N형 폴리실리콘층과 P형 폴리실리콘층은 식각률 차이가 발생한다. N형 폴리실리콘층은 P형 폴리실리콘층보다 적어도 2배 이상 식각률이 빠르다. 따라서, P형 폴리실리콘층을 식각정지배리어로 하여 N형 폴리실리콘층을 선택적으로 식각할 수 있고, 이로써 피식각층패턴(103A, 103B)의 식각균일도를 확보할 수 있다. 특히, 선폭 및 깊이가 다른 제1패턴(101A) 및 제2패턴(101B)에서 피식각층패턴(103A, 103B)의 식각균일도가 확보된다.
상술한 바와 같이, 제1실시예는 불순물영역(105A, 105B)에서 식각을 정지시키므로, 플라즈마 식각 공정(106)의 식각이 균일하다. 즉, 마이크로 로딩 현상에 의하여 제1패턴(101A)보다 임계치수가 큰 제2패턴(101B)에서 피식각층(103)의 식각률이 빠르지만 불순물영역(105A, 105B)이 식각정지배리어(Etch stop barrier) 역할을 하게 되어 균일하게 식각된다.
도 2a 내지 도 2f는 본 발명의 제2실시예에 따른 반도체장치 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 기판(200)에 대해 소정의 식각 공정을 진행하여 복수의 패턴을 형성한다. 여기서, 패턴은 트렌치(Trench) 또는 콘택홀(Contact hole) 등을 포함할 수 있다. 패턴이 형성되도록 식각 공정이 진행되는 기판(200)은 실리콘기판, 폴리실리콘, 절연물, 금속 등을 포함한다. 복수의 패턴은 서로 다른 선폭 및 깊이를 갖고 형성되거나 또는 동일한 선폭 및 깊이를 갖고 형성된다.
이하, 제2실시예에서 복수의 패턴은 서로 다른 선폭 및 깊이를 갖고 형성된 경우라 한다. 복수의 패턴은 제1임계치수(CD1)를 갖는 제1패턴(201A)과 제2임계치수(CD2)를 갖는 제2패턴(201B)을 포함한다. 제2임계치수(CD2)는 제1임계치수(CD1)보다 크다. 동일한 식각환경 하에서 제1패턴(201A)과 제2패턴(201B)을 형성할 때 마이크로 로딩이 발생한다. 이에 따라, 제2패턴(201B)을 형성하기 위한 식각량이 더 많게 되어 제2패턴(201B)은 제1패턴(201A)보다 깊이가 깊다. 제1패턴(201A)과 제2패턴(201B)은 플라즈마를 이용하는 플라즈마 식각 공정에 의해 형성된다. 기판(200)이 실리콘기판 또는 폴리실리콘층인 경우, 플라즈마 식각 공정은 염소(Cl), 브롬(Br), 불소(F) 등의 할로겐 원소를 포함하는 가스의 플라즈마를 이용한다.
제1패턴(201A)과 제2패턴(201B)을 형성하기 위한 식각장벽으로서 하드마스크(202)가 사용된다. 하드마스크(202)는 포토리소그래피 공정에 의한 감광막(도시 생략)을 이용하여 패터닝되어 있다. 후술하겠지만, 하드마스크(202)는 후속 이온주입공정시 이온주입배리어로도 사용된다.
제2실시예에서 하드마스크(202)는 제1패턴(201A) 및 제2패턴(201B)으로 사용되는 물질에 따라 선택될 수 있다. 제1패턴(201A) 및 제2패턴(201B)으로 사용되는 물질이 실리콘기판 또는 폴리실리콘층인 경우, 하드마스크(202)는 비정질카본(Amorphous carbon), 질화물(Nitride), 산화물(Oxide) 등을 포함한다.
제2실시예에 따른 하드마스크(202)는 후속 이온주입공정시 이온주입의 영향을 받을 수 있다. 이에 따라, 하드마스크(202)의 두께는 이온주입깊이보다 더 두꺼워야 한다. 이는 이온주입공정시 제1패턴(201A)과 제2패턴(201B)을 제외한 나머지 부분, 즉 제1패턴(201A) 및 제2패턴(201B)을 제외한 기판(200)의 표면에 이온주입이 진행되는 것을 방지하기 위함이다. 기판(200)은 활성영역이 될 수 있으므로 후속 이온주입공정시 활성영역에 불순물이 주입되는 것을 방지해야 한다.
도 2b에 도시된 바와 같이, 제1패턴(201A) 및 제2패턴(201B)을 포함한 전면에 피식각층(203)을 형성한다. 피식각층(203)은 반도체장치 공정에서 사용되는 물질을 포함한다. 예컨대, 피식각층(203)은 도전물(Conductive material), 금속(Metal), 절연물(Dielectric) 등을 포함한다. 이하, 제2실시예에서, 피식각층(203)은 실리콘층, 바람직하게는 폴리실리콘층이 적용된다. 특히 N형 불순물이 도핑된 폴리실리콘층 또는 언도우프드 폴리실리콘층이 적용된다. N형 불순물은 인(Ph) 또는 비소(As)를 포함하는데, 이로써 후속 플라즈마 식각 공정시 선택비를 최대화할 수 있다. 피식각층(203)은 제1패턴(201A) 및 제2패턴(201B)의 내부를 갭필하면서 형성된다. 도시하지 않았지만, 기판(200)이 실리콘기판이고, 피식각층(203)이 폴리실리콘층인 경우, 피식각층(203)을 형성하기 전에 기판(200)의 전면에 산화물, 질화물 등의 절연막을 형성할 수 있다.
도 2c에 도시된 바와 같이, 1차 이온주입 공정(204)을 진행한다. 이때, 하드마스크(202)가 이온주입배리어로 사용된다. 따라서, 1차 이온주입공정(204)은 제1패턴(201A) 및 제2패턴(201B) 내부의 피식각층(203)에 진행된다. 즉, 기판(200)의 표면에서는 하드마스크(202)에 의해 이온주입이 차단된다. 하드마스크(202)가 이온주입장벽으로서 충분히 역할을 수행하므로 설정된 깊이만큼 이온주입을 진행할 수 있다.
아울러, 1차 이온주입공정(204)이 하드마스크(202)를 관통하면서 진행될 수 있으므로 이온주입 깊이는 하드마스크(202)의 두께에 의존한다. 바람직하게, 이온주입깊이는 적어도 하드마스크(202)의 두께와 동일하거나 더 얕게 한다. 아울러 이온주입되는 불순물이 하드마스크(202) 하부의 기판(200) 표면에는 주입되지 않도록 이온주입 에너지를 조절한다.
상술한 1차 이온주입공정(204)에 의해 피식각층(203)의 내부에 일정 깊이의 Rp를 갖는 제1불순물영역(205A, 205B)이 형성된다. 제1불순물영역(205A, 205B)의 상부와 아래는 비이온주입영역이 된다. 제1패턴(201A) 내부에 형성되는 제1불순물영역(205A)과 제2패턴(201B)내부에 형성되는 제1불순물영역(205B)의 이온주입 깊이(Rp)는 동일하다.
한편, 1차 이온주입공정(204)이 진행된 이후에는 불순물을 활성화하기 위한 급속 열처리 공정을 실시할수도 있다. 이에 따라 제1불순물영역(205A, 205B)을 균일하게 형성할 수 있다.
피식각층(203)이 언도우프드 폴리실리콘층 또는 N형 불순물이 도핑된 폴리실리콘층인 경우, 1차 이온주입 공정(204)은 P형 불순물을 이온주입한다. P형 불순물은 붕소(Boron; B)를 포함하는데, 예컨대, 이온주입공정시 도핑소스는 B 또는 BF2를 포함한다. 제1불순물영역(205A, 205B)은 P형 폴리실리콘층을 포함한다. 1차 이온주입공정(204) 진행시 이온 주입량(Dose)은 2×1015atoms/cm2～1×1017atoms/cm2의 고농도로 한다. 이온주입량이 클수록 식각정지배리어 역할이 더욱 증대된다.
결국, 피식각층(203)이 N형 폴리실리콘층인 경우, 1차 이온주입공정(204)은 N형 폴리실리콘층의 일정영역을 P형 폴리실리콘층으로 변환하게 된다.
도 2d에 도시된 바와 같이, 1차 플라즈마 식각 공정(206)을 진행한다. 1차 플라즈마 식각 공정(206)은 전면식각을 포함한다. 1차 플라즈마 식각 공정(206)을 진행할 때 제1불순물영역(205A, 205B)에서 식각이 정지된다. 따라서, 제1불순물영역(205A, 205B) 아래에 잔류하는 피식각층(203)은 제1피식각층패턴(203A)이 된다.
피식각층(203)이 N형 폴리실리콘층이고, 제1불순물영역(205A, 205B)이 P형 폴리실리콘층인 경우, 1차 플라즈마 식각 공정(206)은 염소, 브롬, 불소 등의 할로겐 원소를 포함하는 가스의 플라즈마를 이용하여 진행한다. 1차 플라즈마 식각 공정(206) 진행시 제1패턴(201A)보다 선폭이 큰 제2패턴(201B)에서 피식각층(203)의 식각이 빠르게 진행된다. 그리고, 1차 플라즈마 식각 공정(206)에서 N형 폴리실리콘층과 P형 폴리실리콘층은 식각률 차이가 발생한다. 특히, N형 폴리실리콘층은 P형 폴리실리콘층보다 적어도 2배 이상 식각률이 빠르다. 따라서, P형 폴리실리콘층을 식각정지배리어로 하여 N형 폴리실리콘층을 선택적으로 식각할 수 있고, 이로써 제1피식각층패턴(203A)의 식각균일도를 확보할 수 있다. 특히, 선폭 및 깊이가 다른 제1패턴(201A) 및 제2패턴(201B)에서 제1피식각층패턴(203A)의 식각균일도가 확보된다.
도 2e에 도시된 바와 같이, 2차 이온주입 공정(207)을 진행한다. 이때, 하드마스크(202)가 이온주입배리어로 사용된다. 따라서, 2차 이온주입공정(207)은 제1패턴(201A) 및 제2패턴(201B) 내부의 제1피식각층패턴(203A)에 진행된다. 즉, 제1패턴(201A) 및 제2패턴(201B)을 제외한 기판(200)의 상부 표면에서는 하드마스크(202)에 의해 이온주입이 차단된다. 하드마스크(202)가 이온주입장벽으로서 충분히 역할을 수행하므로 설정된 깊이만큼 이온주입을 진행할 수 있다.
아울러, 2차 이온주입공정(207)이 하드마스크(202)를 관통하면서 진행될 수 있으므로 이온주입 깊이는 하드마스크(202)의 두께에 의존한다. 바람직하게, 이온주입깊이는 적어도 하드마스크(202)의 두께와 동일하거나 더 얕게 한다. 아울러 이온주입되는 불순물이 하드마스크(202) 하부의 기판(200) 표면에는 주입되지 않도록 이온주입 에너지를 조절한다.
2차 이온주입공정(207)의 이온주입 깊이(Rp)는 제1피식각층패턴(203A) 내부의 일정 깊이가 된다. 하드마스크(202)를 관통하면서 2차 이온주입공정(207)이 진행되어도, 1차 플라즈마 식각공정(204)에 의해 제거된 두께만큼 더 아래로 이온주입깊이(Rp)를 조절할 수 있다. 이에 따라, 기판(200) 표면에 이온주입되는 것을 억제하면서 2차 이온주입공정(207)을 진행할 수 있다.
상술한 2차 이온주입공정(207)에 의해 제1피식각층패턴(203A)의 내부에 제2불순물영역(208A, 208B)이 형성된다. 제2불순물영역(208A, 208B)의 상부와 아래는 비이온주입영역이 된다. 제1패턴(201A) 내부에 형성되는 제2불순물영역(208A)과 제2패턴(201B) 내부에 형성되는 제2불순물영역(208B)의 이온주입 깊이는 동일하다.
한편, 2차 이온주입공정(207)이 진행된 이후에는 불순물을 활성화하기 위한 급속 열처리 공정을 실시할수도 있다. 이에 따라, 제2불순물영역(208A, 208B)을 균일하게 형성할 수 있다.
제1피식각층패턴(203A)이 언도우프드 폴리실리콘층 또는 N형 불순물이 도핑된 폴리실리콘층인 경우, 2차 이온주입 공정(207)은 P형 불순물을 이온주입한다. P형 불순물은 붕소(Boron; B)를 포함하는데, 예컨대, 이온주입공정시 도핑소스는 B 또는 BF2를 포함한다. 제2불순물영역(208A, 208B)은 P형 폴리실리콘층을 포함한다. 2차 이온주입공정(207) 진행시 이온 주입량(Dose)은 2×1015atoms/cm2～1×1017atoms/cm2의 고농도로 한다. 이온주입량이 클수록 식각정지배리어 역할이 더욱 증대된다.
결국, 제1피식각층패턴(203A)이 N형 폴리실리콘층인 경우, 2차 이온주입공정(207)은 N형 폴리실리콘층의 일정영역을 P형 폴리실리콘층으로 변환하게 된다.
도 2f에 도시된 바와 같이, 2차 플라즈마 식각 공정(209)을 진행한다. 2차 플라즈마 식각 공정(209)은 전면식각을 포함한다. 제1피식각층패턴(203A)이 전면식각하기 전에 제1불순물영역(205A, 205B)이 먼저 전면식각되도록 한다. 제2불순물영역(208A, 208B) 상부의 제1피식각층패턴(203A)을 식각할 때 제2불순물영역(208A, 208B)에서 식각이 정지된다. 따라서, 제2불순물영역(208A, 208B) 아래에 잔류하는 제1피식각층패턴은 제2피식각층패턴(203B)이 된다.
제1피식각층패턴(203A)이 N형 폴리실리콘층이고, 제2불순물영역(208A, 208B)이 P형 폴리실리콘층인 경우, 2차 플라즈마 식각 공정(209)은 염소, 브롬, 불소 등의 할로겐 원소를 포함하는 가스의 플라즈마를 이용하여 진행한다. 2차 플라즈마 식각 공정(209)시 제1패턴(201A)보다 선폭이 큰 제2패턴(201B)에서 제1피식각층패턴(203A)의 식각이 빠르게 진행된다. 그리고, 2차 플라즈마 식각 공정(209)에서 N형 폴리실리콘층과 P형 폴리실리콘층은 식각률 차이가 발생한다. 특히, N형 폴리실리콘층은 P형 폴리실리콘층보다 적어도 2배 이상 식각률이 빠르다. 따라서, P형 폴리실리콘층을 식각정지배리어로 하여 N형 폴리실리콘층을 선택적으로 식각할 수 있고, 이로써 제2피식각층패턴(203B)의 식각균일도를 확보할 수 있다. 특히, 선폭 및 깊이가 다른 제1패턴(201A) 및 제2패턴(201B)에서 제2피식각층패턴(203B)의 식각균일도가 확보된다.
상술한 바와 같이, 제2실시예는 제1불순물영역(205A, 205B)과 제2불순물영역(208A, 208B)에서 식각을 정지시키므로, 각각 1차 플라즈마 식각 공정(206) 및 2차 플라즈마 식각 공정(209)의 식각이 균일하다. 즉, 마이크로 로딩 현상에 의하여 제1패턴(201A)보다 임계치수가 큰 제2패턴(201B)에서 피식각층(203) 및 제1피식각층패턴(203A)의 식각률이 빠르지만 각각 제1불순물영역(205A, 205B) 및 제2불순물영역(208A, 208B)이 식각정지 역할을 하게 되어 균일하게 식각된다. 결국, 최종적으로 형성되는 제2피식각층패턴(203B)의 식각균일도를 확보한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 기판
101A, 101B : 제1패턴, 제2패턴
102 : 하드마스크
103 : 피식각층
105A, 150B : 불순물영역
101A, 101B : 제1패턴, 제2패턴
102 : 하드마스크
103 : 피식각층
105A, 150B : 불순물영역
Claims (23)
- 복수의 패턴을 형성하는 단계;
상기 복수의 패턴을 갭필하는 피식각층을 형성하는 단계;
이온주입공정을 실시하여 상기 피식각층 내에 불순물영역을 형성하는 단계; 및
상기 불순물영역을 식각정지배리어로 하여 상기 피식각층을 전면식각하는 단계
를 포함하는 반도체장치 제조 방법.
- 제1항에 있어서,
상기 복수의 패턴을 형성하는 단계에서,
상기 복수의 패턴은 서로 다른 선폭 및 깊이를 갖고 형성되는 반도체장치 제조 방법.
- 제1항에 있어서,
상기 복수의 패턴을 형성하는 단계에서,
상기 복수의 패턴은 동일한 선폭 및 깊이를 갖고 형성되는 반도체장치 제조 방법. - 삭제
- 제1항에 있어서,
상기 불순물영역을 형성하는 단계는,
상기 피식각층의 전면식각시 식각정지배리어 역할을 하는 불순물을 이온주입하여 형성하는 반도체장치 제조 방법.
- 제5항에 있어서,
상기 불순물은 P형 불순물을 포함하는 반도체장치 제조 방법.
- 제6항에 있어서,
상기 피식각층은 언도우프드 물질 또는 N형 불순물이 함유된 물질로 형성하는 반도체장치 제조 방법.
- 제6항에 있어서,
상기 P형 불순물은 보론을 포함하는 반도체장치 제조 방법.
- 제1항에 있어서,
상기 피식각층은 실리콘층으로 형성하는 반도체장치 제조 방법.
- 제1항에 있어서,
상기 피식각층을 전면식각하는 단계는,
플라즈마를 이용하여 진행하는 반도체장치 제조 방법.
- 복수의 패턴을 형성하는 단계;
상기 복수의 패턴을 갭필하는 피식각층을 형성하는 단계;
1차 이온주입공정을 실시하여 상기 피식각층 내에 제1불순물영역을 형성하는 단계;
상기 제1불순물영역을 식각정지배리어로 하여 상기 피식각층을 전면식각하는 단계;
2차 이온주입공정을 실시하여 잔류하는 상기 피식각층 내에 제2불순물영역을 형성하는 단계; 및
상기 제2불순물영역을 식각정지배리어로 하여 잔류하는 상기 피식각층을 전면식각하는 단계
를 포함하는 반도체장치 제조 방법.
- 제11항에 있어서,
상기 복수의 패턴을 형성하는 단계에서,
상기 복수의 패턴은 서로 다른 선폭 및 깊이를 갖고 형성되는 반도체장치 제조 방법.
- 제11항에 있어서,
상기 복수의 패턴을 형성하는 단계에서,
상기 복수의 패턴은 동일한 선폭 및 깊이를 갖고 형성되는 반도체장치 제조 방법.
- 삭제
- 제11항에 있어서,
상기 제1불순물영역 및 제2불순물영역을 형성하는 단계는,
상기 피식각층의 전면식각시 식각정지배리어 역할을 하는 불순물을 이온주입하여 형성하는 반도체장치 제조 방법.
- 제15항에 있어서,
상기 불순물은 P형 불순물을 포함하는 반도체장치 제조 방법.
- 제16항에 있어서,
상기 피식각층은 언도우프드 물질 또는 N형 불순물이 함유된 물질로 형성하는 반도체장치 제조 방법.
- 제16항에 있어서,
상기 P형 불순물은 보론을 포함하는 반도체장치 제조 방법.
- 제11항에 있어서,
상기 피식각층은 실리콘층으로 형성하는 반도체장치 제조 방법.
- 제11항에 있어서,
상기 피식각층을 전면식각하는 단계는,
플라즈마를 이용하여 진행하는 반도체장치 제조 방법.
- 복수의 패턴을 형성하는 단계;
상기 복수의 패턴을 갭필하는 폴리실리콘층을 형성하는 단계;
이온주입공정을 실시하여 상기 폴리실리콘층 내에 P형 불순물영역을 형성하는 단계; 및
상기 P형 불순물영역을 식각정지배리어로 하여 상기 폴리실리콘층을 플라즈마 전면식각하는 단계
를 포함하는 반도체장치 제조 방법.
- 제21항에 있어서,
상기 폴리실리콘층은,
N형 불순물이 도핑된 폴리실리콘층 또는 언도우프드 폴리실리콘층으로 형성하는 반도체장치 제조 방법.
- 제21항에 있어서,
상기 복수의 패턴을 형성하는 단계에서,
상기 복수의 패턴은 서로 다른 선폭 및 깊이를 갖고 형성되거나 또는 동일한 선폭 및 깊이를 갖고 형성되는 반도체장치 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100106926A KR101211041B1 (ko) | 2010-10-29 | 2010-10-29 | 식각 균일도 향상을 위한 반도체장치 제조 방법 |
| US12/981,983 US20120108073A1 (en) | 2010-10-29 | 2010-12-30 | Method for fabricating semiconductor device |
| CN2011100214219A CN102468137A (zh) | 2010-10-29 | 2011-01-19 | 制造半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100106926A KR101211041B1 (ko) | 2010-10-29 | 2010-10-29 | 식각 균일도 향상을 위한 반도체장치 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120045409A KR20120045409A (ko) | 2012-05-09 |
| KR101211041B1 true KR101211041B1 (ko) | 2012-12-12 |
Family
ID=45997233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100106926A KR101211041B1 (ko) | 2010-10-29 | 2010-10-29 | 식각 균일도 향상을 위한 반도체장치 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120108073A1 (ko) |
| KR (1) | KR101211041B1 (ko) |
| CN (1) | CN102468137A (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6358857B1 (en) * | 1999-07-23 | 2002-03-19 | Micron Technology, Inc. | Methods of etching insulative materials, of forming electrical devices, and of forming capacitors |
| DE10324434B4 (de) * | 2003-05-28 | 2005-08-25 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess |
| JP5596278B2 (ja) * | 2007-07-10 | 2014-09-24 | 富士電機株式会社 | トレンチ型絶縁ゲートｍｏｓ半導体装置 |
| US20090302348A1 (en) * | 2008-06-10 | 2009-12-10 | International Business Machines Corporation | Stress enhanced transistor devices and methods of making |
-
2010
- 2010-10-29 KR KR1020100106926A patent/KR101211041B1/ko not_active IP Right Cessation
- 2010-12-30 US US12/981,983 patent/US20120108073A1/en not_active Abandoned
-
2011
- 2011-01-19 CN CN2011100214219A patent/CN102468137A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN102468137A (zh) | 2012-05-23 |
| KR20120045409A (ko) | 2012-05-09 |
| US20120108073A1 (en) | 2012-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003197557A (ja) | 選択可能なゲート厚を有する集積回路およびその製造方法 | |
| KR100718248B1 (ko) | 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법 | |
| KR100869845B1 (ko) | 산화막 패턴의 형성 방법 및 이를 이용한 반도체 소자의패터닝 방법 | |
| KR101211041B1 (ko) | 식각 균일도 향상을 위한 반도체장치 제조 방법 | |
| KR20040006413A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100663371B1 (ko) | 씨모스 반도체소자의 듀얼 게이트 전극의 제조방법 | |
| KR100336574B1 (ko) | 반도체 소자의 제조방법 | |
| KR100798790B1 (ko) | 반도체 소자 제조 방법 | |
| KR100613454B1 (ko) | 반도체 소자의 평탄화 방법 | |
| CN112750835B (zh) | 反熔丝结构及其制作方法 | |
| US20050014344A1 (en) | Method of forming well in semiconductor device | |
| KR100720405B1 (ko) | 반도체 소자의 제조방법 | |
| KR100807501B1 (ko) | 반도체 소자의 제조방법 | |
| KR100325615B1 (ko) | 다층 주입 공정을 이용한 반도체 소자 제조 방법 | |
| KR101075524B1 (ko) | 스파이크라디칼산화를 이용한 반도체장치 제조 방법 | |
| KR100526467B1 (ko) | 트랜지스터 제조 방법 | |
| KR100824661B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020083200A (ko) | 반도체 소자의 제조 방법 | |
| KR100967200B1 (ko) | 트렌치 ｄｍｏｓ 트랜지스터 및 그 제조 방법 | |
| KR101024255B1 (ko) | 듀얼 폴리실리콘 게이트 제조 방법 | |
| KR100604598B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20080092559A (ko) | 반도체 소자의 제조 방법 | |
| KR101133523B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20060114158A (ko) | 반도체 소자의 제조 방법 | |
| KR20100005782A (ko) | 반도체 소자의 트렌치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |