JP2016051908A - 信号再生回路および信号再生方法 - Google Patents
信号再生回路および信号再生方法 Download PDFInfo
- Publication number
- JP2016051908A JP2016051908A JP2014174257A JP2014174257A JP2016051908A JP 2016051908 A JP2016051908 A JP 2016051908A JP 2014174257 A JP2014174257 A JP 2014174257A JP 2014174257 A JP2014174257 A JP 2014174257A JP 2016051908 A JP2016051908 A JP 2016051908A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- received
- clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000003287 optical effect Effects 0.000 claims description 41
- 238000011069 regeneration method Methods 0.000 claims description 36
- 230000008929 regeneration Effects 0.000 claims description 34
- 238000011084 recovery Methods 0.000 claims description 31
- 238000013481 data capture Methods 0.000 claims description 17
- 230000001934 delay Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 39
- 230000005540 biological transmission Effects 0.000 description 29
- 230000000630 rising effect Effects 0.000 description 26
- 238000004891 communication Methods 0.000 description 20
- 230000003111 delayed effect Effects 0.000 description 16
- 238000004088 simulation Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 102220012183 rs397515879 Human genes 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/516—Details of coding or modulation
- H04B10/54—Intensity modulation
- H04B10/541—Digital intensity or amplitude modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
- Optics & Photonics (AREA)
Abstract
【解決手段】受信データ信号Dinを受信信号再生クロックCKoutの変化エッジに応じて取り込むデータ取り込み回路29と、データ取り込み回路が取り込もうとする受信データ信号Dinのデータ値に応じて、受信信号再生クロックCKoutの変化エッジと受信データ信号Dinの位相関係を調整する位相調整回路30と、を有する信号再生回路。
【選択図】図4
Description
図1を含めて、電気信号は単相であるものとして示す。しかし、実施形態は、単相の電気信号に限定されず、差動の電気信号でもよく、高速のデータレートの場合は差動の電気信号を利用することが望ましい。しかし、図示を容易にするために、構成を示すブロック図では単相の電気信号を利用する例を示し、具体的な回路を示す場合のみ差動の電気信号を利用する例を示す。
第2実施形態の受信装置は、位相調整回路30として、デューティコントローラ31が設けられていることが第1実施形態と異なり、他は同じである。デューティコントローラ31は、取り込み回路29が取り込もうとする受信データ信号Dinのデータ値に応じて、受信信号再生クロックCKoutが最適なタイミングで立上るように、受信信号再生クロックCKoutの位相を調整する。デューティコントローラ31は、位相調整した受信信号再生クロックCKoutを調整済受信信号再生クロックCK2outとして、取り込み回路29に出力する。したがって、調整済受信データ信号D2inは、受信データ信号Dinのままである。
図6に示すように、調整済受信信号再生クロックCK2outは、受信信号再生クロックCKoutを、データ値が“1”になる立上りの場合は進め、データ値が“0”になる立下りの場合は遅らせることにより生成される。調整済受信信号再生クロックCK2outは、受信データ信号Dinが安定した状態で、立上ることになり、受信データ信号Dinの立上りおよび立下りに干渉しなくなり、エラー発生が低減される。
図7は、図3に対応する。図7に示すように、受信信号(受信波形)が“1”に変化する時、CK2outは180度(点線で示す)より早く立上り、 “0”に変化する時、CK2outは180度より遅く立上る。
前述のように、図示を容易にするため、これまで電気信号は単相であるものとして示したが、差動の電気信号を利用することが望ましく、図8は差動信号を対象とする回路図を示している。しかし、当業者には容易に理解できるように、図8の回路は、単相信号を対象とする回路図にすることも可能である。
図11の(B)は、いわゆるアイパターンを示しており、アイパターンは、データ中心点(位相180度)付近でもっとも開くが、データ値に応じて、もっとも開く位置が180度より前または後になる。図11の(B)に示すように、“1”をサンプリングする時には、アイパターンがもっとも開く位置は180度より早くなり、それに応じて受信信号再生クロックCKoutの立上りエッジは、180度より前に移動する。逆に、“0”をサンプリングする時には、アイパターンがもっとも開く位置は180度より遅くなり、それに応じて受信信号再生クロックCKoutの立上りエッジは、180度より後に移動する。
図12は、1クロック分の受信データ信号Din、受信信号再生クロックCKout、および調整済受信信号再生クロックCK2outの変化モデルを示す図である。
Op=UI−Dj−(Tr+Tf)/2
Aが負の時には、干渉ゼロである。
第3実施形態の受信装置の信号再生回路は、再調整回路(D−FFS)32が設けられていることが第2実施形態における信号再生回路と異なり、他は同じである。
図14において、Din、CKout、Din+CKout、CK2outは、ジッタ分が付加されている点を除けば、図9と同じである。出力データDoutは、CK2outにジッタがあるため、ジッタを有する。CK3outはジッタのないクロックであり、再調整回路(D−FFS)32がCK3outに応じてリタイムすることで、調整出力データD2outはジッタの無い信号となる。
図14および図15を参照して、第3実施形態の信号再生回路におけるジッタおよび雑音の除去について説明する。
第4実施形態の信号再生回路は、デューティコントローラ31の代わりに、遅延A41A、遅延B41Bおよびセレクタ42を設けたことが第2実施形態と異なり、他は同じである。
第5実施形態の信号再生回路は、位相調整回路30として、遅延C51C、遅延D51Dおよびセレクタ52を設けたことが第1実施形態と異なり、他は同じである。
前述のように、図示を容易にするため、これまで図8以外の図は電気信号は単相であるものとして示したが、差動の電気信号を利用することが望ましく、図18は差動信号を対象とする回路図を示している。しかし、当業者には容易に理解できるように、図18の回路は、単相信号を対象とする回路図にすることも可能である。
第6実施形態の信号再生回路は、温度モニタ60が付加されていることが第2実施形態と異なり、他は同じである。
[付記1]
受信データ信号を受信信号再生クロックの変化エッジに応じて取り込むデータ取り込み回路と、
前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記受信信号再生クロックの変化エッジと前記受信データ信号の位相関係を調整する位相調整回路と、を備えることを特徴とする信号再生回路。
[付記2]
前記位相調整回路は、前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記受信信号再生クロックの変化エッジの位相を調整して調整済受信信号再生クロックを生成するクロック位相調整回路を有し、
前記データ取り込み回路は、前記調整済受信信号再生クロックの前記変化エッジに応じて前記受信データ信号を取り込む付記1に記載の信号再生回路。
[付記3]
前記受信データ信号は、レーザ直接変調の光信号を受信した信号であり、
前記クロック位相調整回路は、前記データ取り込み回路が取り込もうとする前記受信データ信号が“1”レベルの時に、前記受信信号再生クロックの変化エッジを早くし、“0”レベルの時に、前記受信信号再生クロックの変化エッジを遅くするように調整する付記2に記載の信号再生回路。
[付記4]
前記クロック位相調整回路は、前記受信信号再生クロックと前記受信データ信号の加算回路である付記2または3に記載の信号再生回路。
[付記5]
前記クロック位相調整回路は、前記加算回路の出力の強度範囲を制限して増幅するリミット増幅回路を備える付記4に記載の信号再生回路。
[付記6]
前記クロック位相調整回路は、
前記受信信号再生クロックを第1遅延量遅延する第1遅延回路と、
前記受信信号再生クロックを前記第1遅延量と異なる第2遅延量遅延する第2遅延回路と、
前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記第1遅延回路の出力と前記第2遅延回路の出力の一方を遅延する選択回路と、を備える付記2または3に記載の信号再生回路。
[付記7]
前記データ取り込み回路の出力を、前記受信信号再生クロックと逆相のクロックに応じて取り込むりタイミング回路を備える付記2から6のいずれか1項に記載の信号再生回路。
[付記8]
前記位相調整回路は、前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記受信データ信号の遅延量を調整するデータ遅延調整回路を有し、
前記データ取り込み回路は、前記受信信号再生クロックの前記変化エッジに応じて、前記データ遅延調整回路で遅延量が調整された前記受信データ信号を取り込む付記1に記載の信号再生回路。
[付記9]
前記受信データ信号は、レーザ直接変調の光信号を受信した信号であり、
前記データ遅延調整回路は、前記データ取り込み回路が取り込もうとする前記受信データ信号が“1”レベルの時に、“0”レベルの時より前記受信データ信号を遅らせる付記8に記載の信号再生回路。
[付記10]
前記データ遅延調整回路は、
前記受信データ信号を第1遅延量遅延する第1遅延回路と、
前記受信信号再生クロックを前記第1遅延量と異なる第2遅延量遅延する第2遅延回路と、
前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記第1遅延回路の出力と前記第2遅延回路の出力の一方を遅延する選択回路と、を備える付記8または9に記載の信号再生回路。
[付記11]
受信データ信号から、受信信号再生クロックを再生するクロック再生回路を備える付記1から10のいずれか1項に記載の信号再生回路。
[付記12]
レーザ直接変調された光信号を受信して受信データ信号を生成し、
取り込もうとする前記受信データ信号のデータ値に応じて、受信信号再生クロックの変化エッジと前記受信データ信号の位相関係を調整し、
前記受信信号再生クロックの変化エッジに応じて前記受信データ信号を取り込む、ことを特徴とする信号再生方法。
[付記13]
レーザ直接変調により送信データ信号に応じた光信号を生成して出力する送信回路と、
前記光信号を伝送する伝送経路と、
前記伝送経路から前記光信号を受信し、前記送信データ信号に対応する受信データを再生する信号再生回路と、を備え、
前記信号再生回路は、
前記伝送経路から受信した前記光信号から受信データ信号を生成する受信部と、
前記受信データ信号を受信信号再生クロックの変化エッジに応じて取り込むデータ取り込み回路と、
前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記受信信号再生クロックの変化エッジと前記受信データ信号の位相関係を調整する位相調整回路と、を備えることを特徴とする光通信システム。
[付記14]
前記信号再生回路は、前記送信回路におけるレーザ直接変調に係る部分の温度情報を保持する温度モニタを備え、
前記位相調整回路は、前記温度情報に応じて、位相調整量を変化させる付記13に記載の光通信システム。
12 LD
20 受信装置
21 フォトダイオード(PD)
25 CDR回路
29 取り込み回路(D−FF)
30 位相調整回路
31 デューティコントローラ
32 再調整回路(D−FFS)
41A、41B、51C、51D 遅延
42、52 セレクタ
Claims (8)
- 受信データ信号を受信信号再生クロックの変化エッジに応じて取り込むデータ取り込み回路と、
前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記受信信号再生クロックの変化エッジと前記受信データ信号の位相関係を調整する位相調整回路と、を備えることを特徴とする信号再生回路。 - 前記位相調整回路は、前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記受信信号再生クロックの変化エッジの位相を調整して調整済受信信号再生クロックを生成するクロック位相調整回路を有し、
前記データ取り込み回路は、前記調整済受信信号再生クロックの前記変化エッジに応じて前記受信データ信号を取り込む請求項1に記載の信号再生回路。 - 前記受信データ信号は、レーザ直接変調の光信号を受信した信号であり、
前記クロック位相調整回路は、前記データ取り込み回路が取り込もうとする前記受信データ信号が“1”レベルの時に、前記受信信号再生クロックの変化エッジを早くし、“0”レベルの時に、前記受信信号再生クロックの変化エッジを遅くするように調整する請求項2に記載の信号再生回路。 - 前記クロック位相調整回路は、
前記受信信号再生クロックを第1遅延量遅延する第1遅延回路と、
前記受信信号再生クロックを前記第1遅延量と異なる第2遅延量遅延する第2遅延回路と、
前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記第1遅延回路の出力と前記第2遅延回路の出力の一方を遅延する選択回路と、を備える請求項2または3に記載の信号再生回路。 - 前記データ取り込み回路の出力を、前記受信信号再生クロックと逆相のクロックに応じて取り込むりタイミング回路を備える請求項2から4のいずれか1項に記載の信号再生回路。
- 前記位相調整回路は、前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記受信データ信号の遅延量を調整するデータ遅延調整回路を有し、
前記データ取り込み回路は、前記受信信号再生クロックの前記変化エッジに応じて、前記データ遅延調整回路で遅延量が調整された前記受信データ信号を取り込む請求項1に記載の信号再生回路。 - 前記データ遅延調整回路は、
前記受信データ信号を第1遅延量遅延する第1遅延回路と、
前記受信データ信号を前記第1遅延量と異なる第2遅延量遅延する第2遅延回路と、
前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記第1遅延回路の出力と前記第2遅延回路の出力の一方を遅延する選択回路と、を備える請求項6に記載の信号再生回路。 - レーザ直接変調された光信号を受信して受信データ信号を生成し、
取り込もうとする前記受信データ信号のデータ値に応じて、受信信号再生クロックの変化エッジと前記受信データ信号の位相関係を調整し、
前記受信信号再生クロックの変化エッジに応じて前記受信データ信号を取り込む、ことを特徴とする信号再生方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014174257A JP6476659B2 (ja) | 2014-08-28 | 2014-08-28 | 信号再生回路および信号再生方法 |
US14/812,281 US9680631B2 (en) | 2014-08-28 | 2015-07-29 | Signal recovery circuit and signal recovery method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014174257A JP6476659B2 (ja) | 2014-08-28 | 2014-08-28 | 信号再生回路および信号再生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016051908A true JP2016051908A (ja) | 2016-04-11 |
JP6476659B2 JP6476659B2 (ja) | 2019-03-06 |
Family
ID=55403798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014174257A Active JP6476659B2 (ja) | 2014-08-28 | 2014-08-28 | 信号再生回路および信号再生方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9680631B2 (ja) |
JP (1) | JP6476659B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11050547B2 (en) | 2018-09-19 | 2021-06-29 | Toshiba Memory Corporation | Reception apparatus, communication system, and clock recovery method |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6476659B2 (ja) * | 2014-08-28 | 2019-03-06 | 富士通株式会社 | 信号再生回路および信号再生方法 |
JP6432494B2 (ja) * | 2015-11-30 | 2018-12-05 | オムロン株式会社 | 監視装置、監視システム、監視プログラムおよび記録媒体 |
US10641823B2 (en) * | 2017-03-17 | 2020-05-05 | Photonic Technologies (Shanghai) Co., Ltd. | Method and apparatus for built-in self-test of CDR and non-CDR components with an on substrate test signal generator |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11122229A (ja) * | 1997-10-17 | 1999-04-30 | Fujitsu Ltd | リタイミング回路およびリタイミング方法 |
JP2000216763A (ja) * | 1999-01-20 | 2000-08-04 | Nec Corp | 位相同期装置及び位相同期方法 |
US20050135470A1 (en) * | 2003-12-19 | 2005-06-23 | Afshin Momtaz | Using clock and data recovery phase adjust to set loop delay of a decision feedback equalizer |
JP2006253808A (ja) * | 2005-03-08 | 2006-09-21 | Mitsubishi Electric Corp | 最適位相識別回路 |
JP2008182483A (ja) * | 2007-01-24 | 2008-08-07 | Fujitsu Ltd | 位相調整機能の評価方法、情報処理装置、プログラム及びコンピュータ読取可能な情報記録媒体 |
JP2010068029A (ja) * | 2008-09-08 | 2010-03-25 | Sumitomo Electric Ind Ltd | 光トランシーバ |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4611230A (en) * | 1984-12-18 | 1986-09-09 | Zenith Electronics Corporation | Vertical video centering control system |
US4726022A (en) * | 1986-04-30 | 1988-02-16 | International Business Machines Corporation | Method and apparatus for stressing the data window in magnetic storage devices |
US5920600A (en) * | 1995-09-18 | 1999-07-06 | Oki Electric Industry Co., Ltd. | Bit phase synchronizing circuitry for controlling phase and frequency, and PLL circuit therefor |
US6044123A (en) * | 1996-10-17 | 2000-03-28 | Hitachi Micro Systems, Inc. | Method and apparatus for fast clock recovery phase-locked loop with training capability |
US6002282A (en) * | 1996-12-16 | 1999-12-14 | Xilinx, Inc. | Feedback apparatus for adjusting clock delay |
JP3745517B2 (ja) * | 1997-10-20 | 2006-02-15 | 富士通株式会社 | タイミング回路 |
US6347128B1 (en) * | 1998-07-20 | 2002-02-12 | Lucent Technologies Inc. | Self-aligned clock recovery circuit with proportional phase detector |
US6300838B1 (en) * | 1999-12-22 | 2001-10-09 | International Business Machines Corporation | Method and apparatus for derivative controlled phase locked loop systems |
JP2001197049A (ja) * | 2000-01-14 | 2001-07-19 | Fujitsu Ltd | クロック再生回路及びこれを用いた光信号受信器 |
JP4387078B2 (ja) * | 2000-02-14 | 2009-12-16 | 富士通株式会社 | 光受信器 |
JP2003526984A (ja) * | 2000-03-07 | 2003-09-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データクロックト回復回路 |
US6901126B1 (en) * | 2000-06-30 | 2005-05-31 | Texas Instruments Incorporated | Time division multiplex data recovery system using close loop phase and delay locked loop |
JP3647364B2 (ja) * | 2000-07-21 | 2005-05-11 | Necエレクトロニクス株式会社 | クロック制御方法及び回路 |
ATE474317T1 (de) * | 2000-08-03 | 2010-07-15 | Broadcom Corp | Schaltung und verfahren für multiphasenanpassung |
KR100342521B1 (ko) * | 2000-09-05 | 2002-06-28 | 윤종용 | 광 수신기의 전송속도 인식 장치 및 방법 |
US6392457B1 (en) * | 2000-10-02 | 2002-05-21 | Agere Systems Guardian Corp. | Self-aligned clock recovery circuit using a proportional phase detector with an integral frequency detector |
WO2002039586A2 (en) * | 2000-11-13 | 2002-05-16 | Primarion, Inc. | Method and system for synchronizing an output signal to a data signal |
JP4567231B2 (ja) * | 2001-04-12 | 2010-10-20 | 株式会社日立製作所 | 波長変換器および波長多重光通信装置 |
JP4542286B2 (ja) * | 2001-06-06 | 2010-09-08 | 富士通株式会社 | 並列信号自動位相調整回路 |
US7167533B2 (en) * | 2001-06-30 | 2007-01-23 | Intel Corporation | Apparatus and method for communication link receiver having adaptive clock phase shifting |
US6628173B2 (en) * | 2001-12-20 | 2003-09-30 | Conexant Systems, Inc. | Data and clock extractor with improved linearity |
WO2003098806A1 (fr) * | 2002-05-17 | 2003-11-27 | Fujitsu Limited | Dispositif d'oscillateur verrouille en phase |
US7197102B2 (en) * | 2002-06-07 | 2007-03-27 | International Business Machines Corporation | Method and apparatus for clock-and-data recovery using a secondary delay-locked loop |
US6973147B2 (en) * | 2002-09-04 | 2005-12-06 | Intel Corporation | Techniques to adjust a signal sampling point |
TW589831B (en) * | 2002-12-05 | 2004-06-01 | Via Tech Inc | Multi-port network interface circuit and related method for triggering transmission signals of multiple ports with clocks of different phases |
GB2397956B (en) * | 2003-01-29 | 2005-11-30 | Phyworks Ltd | Phase detector |
US7298807B2 (en) * | 2003-02-11 | 2007-11-20 | Rambus Inc. | Circuit, apparatus and method for adjusting a duty-cycle of a clock signal in response to incoming serial data |
US7092472B2 (en) * | 2003-09-16 | 2006-08-15 | Rambus Inc. | Data-level clock recovery |
JP4163180B2 (ja) * | 2003-05-01 | 2008-10-08 | 三菱電機株式会社 | クロックデータリカバリー回路 |
US7307461B2 (en) * | 2003-09-12 | 2007-12-11 | Rambus Inc. | System and method for adaptive duty cycle optimization |
JP4419067B2 (ja) | 2004-07-26 | 2010-02-24 | 株式会社日立製作所 | ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール |
US7428284B2 (en) * | 2005-03-14 | 2008-09-23 | Micron Technology, Inc. | Phase detector and method providing rapid locking of delay-lock loops |
US7205811B2 (en) * | 2005-03-31 | 2007-04-17 | Agere Systems Inc. | Methods and apparatus for maintaining desired slope of clock edges in a phase interpolator using an adjustable bias |
US7873132B2 (en) * | 2005-09-21 | 2011-01-18 | Hewlett-Packard Development Company, L.P. | Clock recovery |
US7916820B2 (en) * | 2006-12-11 | 2011-03-29 | International Business Machines Corporation | Systems and arrangements for clock and data recovery in communications |
US7983368B2 (en) * | 2006-12-11 | 2011-07-19 | International Business Machines Corporation | Systems and arrangements for clock and data recovery in communications |
US7929654B2 (en) * | 2007-08-30 | 2011-04-19 | Zenko Technologies, Inc. | Data sampling circuit and method for clock and data recovery |
US7612625B2 (en) * | 2008-02-19 | 2009-11-03 | Intel Corporation | Bang-bang architecture |
JP5276928B2 (ja) * | 2008-08-29 | 2013-08-28 | 株式会社日立製作所 | 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置 |
US8861648B2 (en) * | 2009-05-11 | 2014-10-14 | Nec Corporation | Receiving device and demodulation device |
US8538271B2 (en) * | 2009-07-08 | 2013-09-17 | Futurewei Technologies, Inc. | Combined burst mode level and clock recovery |
JP5385718B2 (ja) * | 2009-07-28 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | クロックデータリカバリ回路 |
WO2011060325A1 (en) * | 2009-11-12 | 2011-05-19 | Packet Photonics, Inc. | Optical network interface module using a hardware programmable optical network interface engine |
US8284888B2 (en) * | 2010-01-14 | 2012-10-09 | Ian Kyles | Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock |
US8520793B2 (en) * | 2011-04-20 | 2013-08-27 | Faraday Technology Corp. | Phase detector, phase detecting method, and clock-and-data recovery device |
JP6092727B2 (ja) * | 2012-08-30 | 2017-03-08 | 株式会社メガチップス | 受信装置 |
JP6476659B2 (ja) * | 2014-08-28 | 2019-03-06 | 富士通株式会社 | 信号再生回路および信号再生方法 |
TWI556584B (zh) * | 2015-03-26 | 2016-11-01 | 威盛電子股份有限公司 | 相位偵測裝置以及相位調整方法 |
-
2014
- 2014-08-28 JP JP2014174257A patent/JP6476659B2/ja active Active
-
2015
- 2015-07-29 US US14/812,281 patent/US9680631B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11122229A (ja) * | 1997-10-17 | 1999-04-30 | Fujitsu Ltd | リタイミング回路およびリタイミング方法 |
JP2000216763A (ja) * | 1999-01-20 | 2000-08-04 | Nec Corp | 位相同期装置及び位相同期方法 |
US20050135470A1 (en) * | 2003-12-19 | 2005-06-23 | Afshin Momtaz | Using clock and data recovery phase adjust to set loop delay of a decision feedback equalizer |
JP2006253808A (ja) * | 2005-03-08 | 2006-09-21 | Mitsubishi Electric Corp | 最適位相識別回路 |
JP2008182483A (ja) * | 2007-01-24 | 2008-08-07 | Fujitsu Ltd | 位相調整機能の評価方法、情報処理装置、プログラム及びコンピュータ読取可能な情報記録媒体 |
JP2010068029A (ja) * | 2008-09-08 | 2010-03-25 | Sumitomo Electric Ind Ltd | 光トランシーバ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11050547B2 (en) | 2018-09-19 | 2021-06-29 | Toshiba Memory Corporation | Reception apparatus, communication system, and clock recovery method |
Also Published As
Publication number | Publication date |
---|---|
US20160065316A1 (en) | 2016-03-03 |
JP6476659B2 (ja) | 2019-03-06 |
US9680631B2 (en) | 2017-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101397741B1 (ko) | 클록 데이터 복원 장치 | |
JP6476659B2 (ja) | 信号再生回路および信号再生方法 | |
JP6724619B2 (ja) | 信号再生回路、電子装置及び信号再生方法 | |
EP3080943A1 (en) | Optical transceiver and method with channel binding, clock forwarding, and integrate-and-dump receivers | |
JPH11127142A (ja) | タイミング回路 | |
US10693589B2 (en) | Serdes with jitter injection self stress mechanism | |
JP5475882B2 (ja) | 光電子モジュール及びそのリンク品質の数値化方法 | |
JP2017147639A (ja) | 信号再生回路、電子装置および信号再生方法 | |
WO2005121820A1 (en) | Method and apparatus to reduce jitter by adjusting vertical offset | |
JP6582771B2 (ja) | 信号再生回路、電子装置および信号再生方法 | |
JP6421515B2 (ja) | 信号再生回路および信号再生方法 | |
JP5540472B2 (ja) | シリアルデータ受信機、利得制御回路および利得制御方法 | |
JP2009060203A (ja) | 光受信信号断検出回路及び光受信信号断検出方法 | |
EP3857809B1 (en) | Clock extraction in systems affected by strong intersymbol interference | |
JP2011171895A (ja) | Cdr回路 | |
WO2018192647A1 (en) | Equalizer for four-level pulse amplitude modulation | |
JP3850856B2 (ja) | Plo装置 | |
JP5672931B2 (ja) | クロック再生回路及びクロックデータ再生回路 | |
EP3158677B1 (en) | An apparatus for synchronizing a sampling signal on a communication signal | |
JP4214224B2 (ja) | 光クロック抽出装置および光クロック抽出方法 | |
TWI416920B (zh) | 一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路 | |
JP4629462B2 (ja) | 最適位相識別回路 | |
US11228418B2 (en) | Real-time eye diagram optimization in a high speed IO receiver | |
JP5575082B2 (ja) | Ponシステムのcdr回路およびcdr回路におけるパルス幅歪自己検出方法とパルス幅歪自己補償方法 | |
JP2001111487A (ja) | 光伝送装置および信号受信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6476659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |