JP2003526984A - データクロックト回復回路 - Google Patents

データクロックト回復回路

Info

Publication number
JP2003526984A
JP2003526984A JP2001566273A JP2001566273A JP2003526984A JP 2003526984 A JP2003526984 A JP 2003526984A JP 2001566273 A JP2001566273 A JP 2001566273A JP 2001566273 A JP2001566273 A JP 2001566273A JP 2003526984 A JP2003526984 A JP 2003526984A
Authority
JP
Japan
Prior art keywords
data
coupled
input
clock
recovery circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001566273A
Other languages
English (en)
Inventor
エス ファウヘル，シセロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003526984A publication Critical patent/JP2003526984A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 データクロック回復回路３は、データ入力のデータ転送速度の半分で動作する制御可能なクアドラチュアクロック発振器６と、データ入力に結合された検出器入力、及びクアドラチュアクロック発振器の周波数制御入力に結合された検出器出力を有した位相検出器論理回路７とを含む。データクロック回復回路は、制御可能なクアドラチュアクロック発振器に結合されたクロック入力と、回復回路のデータ入力Ｄのためのデータ入力と、位相検出器に結合されたデータ出力とを、それぞれ有した特にフィリップフロップとしてのサンプリングデバイスの並列配列５−１，５−２，５−３，５−４を、更に含む。回復されたデータの位相の正確な制御は、限られたチップ領域に集積することが容易であり且つ電力消費が低い本回路を使用して可能となる。

Description

【発明の詳細な説明】
【０００１】 本発明は、データ入力回路のデータ転送速度の半分の速度で動作する制御可能
なクアドラチュア（直交）クロック発振器と、データ入力に結合された検出器入
力及びクアドラチュアクロック発振器の周波数制御入力に結合された検出器出力
を有した位相検出器論理回路と、を含むデータクロック回復回路に関する。
【０００２】 本発明は、また、データクロック回復回路が設置された光通信デバイスのよう
な、データクロック回復回路が設置されたデータ受信機に関する。
【０００３】 かかるクロック回復回路は、米国特許第5,301,196号より知られる。公知のク
ロック回復回路には、制御可能なクアドラチュアクロック発振器と、クアドラチ
ュア発振器の出力Ｉ，Ｑに結合されたコンパレータ入力、及びクロック回復回路
のデータ入力に結合されたコンパレータ出力、を有した位相コンパレータの形態
の位相検出器論理回路とが、設置される。公知のクロック回復回路は、位相コン
パレータのデータ出力と制御可能なクアドラチュアクロック発振器の制御入力と
を相互接続するループフィルターが設置される。クロック回復回路は、回復回路
のデータ入力側で受けたデータ入力ストリームの半分の速度で発振器信号を発生
する。クアドラチュア発振器信号は、エッジトリガフィリップフロップとして具
現化されたサンプリングデバイスで入力データにより標本抽出され、その後、フ
ィルター信号を供給するため排他的論理和演算される。更に、回復回路は、デマ
ルチプレクサ回路を含む。このデマルチプレクサ回路は、制御可能なクアドラチ
ュアクロック発振器に結合されたクロック入力と、上記回復回路へのデータ入力
のためのデータ入力と、多重分離されたデータを提供するためのデマルチプレク
サ出力とをそれぞれ有したフィリップフロップ形式のサンプリングデバイスの並
列の配列、を含む。デマルチプレクサ回路は、対のフィリップフロップを通して
入力データストリームをラッチするため半速度のクアドラチュアクロックの立ち
上がり及び立ち下がりエッジを使用する。
【０００４】 公知のクロック回復回路の欠点は、累積的な遅延が、フィリップフロップ、Ｘ
ＯＲ、ループフィルター、及びリング発振器により各々引き起こされて、発生す
ることにある。発振器ループの必要な実行時間遅延データが引き起こす遅延に加
わるこれらの遅延は、低い精度を招き、且つ、回復したデータに決定誤りを招い
てしまう。
【０００５】 本発明の目的は、制限されたチップ領域に完全に集積されてよく、改善された
精度とロバストさを示す、改善されたデータクロック回復回路を提供することに
ある。
【０００６】 本発明によるデータクロック回復回路は、制御可能なクアドラチュアクロック
発振器に結合されたクロック入力と、回復回路のデータ入力のためのデータ入力
と、位相検出器論理回路に結合されたデータ出力とを、それぞれ有したサンプリ
ングデバイスの並列の配列を、更に含むことを特徴とする。
【０００７】 本発明によるデータクロック回復回路の効果は、この回復回路においては、ク
アドラチュア発振器信号がデータ入力ストリームをクロック動作させる（クロッ
キングする）クロック信号として使用されることである。データ入力ストリーム
は、位相検出器論理回路への回復されたデータと同様にクロック動作させられる
ので、この論理回路は、回復データの改善された位相精度について厳密な制御を
提供することができる。更に、本発明によるデータクロック回復回路は、自己訂
正型であり、これは、データ出力の位置での遅延が、制御され除去されることを
意味し、回復されたビットにおける決定誤りが低減されることを意味する。
【０００８】 本発明によるデータクロック回復回路の集積容易な実施例は、サンプリングデ
バイスは、フィリップフロップの並列の配列を形成することを特徴とする。これ
らのフィリップフロップは、更なる実施例において、クアドラチュアクロック発
振器の各々の発振器信号Ｉ及びＱの立ち上がり若しくは立ち下がりエッジに反応
するクロック入力が提供される。かかる場合、フィリップフロップは、製造容易
なＤフィリップフロップ若しくはエッジフィリップフロップである。
【０００９】 本発明によるデータクロック回復回路の更なる実施例は、各々のサンプリング
デバイスのデータ出力が、クアドラチュアクロック発振器に結合されたスイッチ
制御入力と、サンプリングデバイスの各々の出力に結合された２つのデータ入力
と、直列の出力データを供給するためのスイッチ出力とをそれぞれ有した制御可
能なスイッチに、結合されたことを特徴とする。
【００１０】 本発明のある実際の実施において、サンプリングデバイスの並列配列からの回
復された／再生成された並列データ出力ストリームを直接使用することは有用で
ある場合があるが、他の実施において、直列の出力データストリームに並列デー
タ出力ストリームを多重化することはより有用でありうる。後者のデータストリ
ームは、制御可能なスイッチの形態の簡易なマルチプレクサによって生成される
。
【００１１】 本発明によるデータクロック回復回路の更なる実施例は、制御可能なスイッチ
のうちの一のスイッチが、クアドラチュアクロック発振器に結合されたクロック
入力と、サンプリングデバイスの各々の出力に結合されたデータ入力とを有した
ラッチデバイスにより、置換されたことを特徴とする。
【００１２】 ラッチデバイスを有する実施例は、各々のサンプリングデバイスの対応する出
力における遷移と同時に発生する遷移を有したラッチデータ出力信号を効果的に
提供する。
【００１３】 本発明によるデータクロック回復回路のその他の実施例は、回路は、ＢＥＲ（
ビット誤り率）検出器論理回路を含み、且つ、各々のサンプリングデバイスのデ
ータ出力は、クアドラチュアクロック発振器に結合されたスイッチ制御入力と、
サンプリングデバイスの各々の出力に結合された２つのデータ入力と、ＢＥＲ検
出器論理回路に結合されたスイッチ出力とを有した更なる制御可能なスイッチに
、結合されたことを特徴とする。
【００１４】 完全に集積されそれ故に電力消費が低い本実施例は、誤り特定及び／又は訂正
の目的のために使用されてよいビット誤り率情報を効果的に提供することができ
る。
【００１５】 本発明によるデータクロック回復回路の更なる実現容易な実施例は、位相検出
器論理回路及びビット誤り率検出器論理回路は、ＥＸＣＬＵＳＩＶＥ−ＯＲゲー
ト、ＩＮＶＥＲＴＥＲ、及び、ＡＮＤゲート，ＮＡＮＤゲート，ＯＲゲート，Ｎ
ＯＲゲートのような論理ゲート、のような基本的なデジタル論理回路を含むこと
を特徴とする。
【００１６】 ここで、本発明によるデータクロック回復回路、データ受信機及び通信デバイ
スは、それらの追加的な効果と共に、類似した構成要素は同一の参照符号により
参照されている添付図面を参照しつつ、更に教授されるだろう。
【００１７】 図１は、長距離光グラスファイバー通信デバイス（図示せず）ＳＤＨ／ＳＯＮ
ＥＴ、若しくはギガビット・イサーネットのような通信デバイスに適用されるた
めのデータ受信機１の概略表現を示す。図２に示すように、リミッター２は、デ
ータ受信機１を先行する。データは、リミッターに入力される。データ受信機１
は、データクロック回復回路３を含み、デマルチプレクサ４を含んでよい。回路
３からの回復されたデータ及びクロックは、並列データ出力を供給するデマルチ
プレクサ４に供給される。ノンリターンツーゼロ（非ゼロ復帰方式）データのよ
うな特定の直列入力データは、受信され、回復され且つ同期された並列出力デー
タに変換される。
【００１８】 図２は、シリアル化器４を備えるか若しくは備えていないデータクロック回復
回路３の幾つかの考えられる実施例のアウトラインを示し、その回路３は、図１
のデータ受信機１において適用されるためのものである。ＤＡＴＡｉｎで回復回
路３へ入力されたデータは、クロック入力ｃｋと、ＤＡＴＡｉｎに結合されたデ
ータ入力Ｄと、データ出力Ｑ、Ｑインバート（反転）とをそれぞれ有した、サン
プリングデバイス５−１，５−２、５−３，５−４の並列の配列５に、供給され
る。サンプリングデバイス５は、Ｄフィリップフロップのようなフィリップフロ
ップであってよい。回復回路３は、制御可能なクアドラチュアクロック発振器６
と位相検出器論理回路７とを含む。サンプリングデバイス５−１，５−２のクロ
ック入力ｃｋは、発振器６の一のクアドラチュア出力ＣＫＱに結合され、他のク
アドラチュア出力ＣＫＩは、発振器６のクロック入力ｃｋに結合される。考えら
れる実施例において、サンプリングデバイス５−３の出力信号Ｖｔｒは、検出器
論理回路７の入力Ｖｔに直接に結合されることができる。論理回路７は、発振器
６の周波数制御入力Ｖｔｕｎｅによりクアドラチュア発振器信号ＣＫＱ，ＣＫＩ
の周波数をチューニングするＵＰ／ＤＮ制御信号を提供する。図２に示すような
実施例において、回路３は、信号ＣＫＱに結合されたスイッチ制御入力を有した
制御可能なスイッチＳＷ１と、信号ＣＫＩに結合されたスイッチ制御入力を有し
た制御可能なスイッチＳＷ２とを含む。制御可能なスイッチＳＷ１，ＳＷ２は、
各々の出力Ｖｔｒ，Ｖｔｆ、及びデバイス５−１，５−２の各々の出力Ｑ，Ｑに
それぞれ結合される２つのデータ入力を有し、更なる検出器論理回路入力及び同
期された出力データをそれぞれ供給するためのスイッチ出力Ｖｔ及びＤＡＴＡｏ
ｕｔを有する。２つのスイッチＳＷ１，ＳＷ２は、同一であってよく、そこでの
動作（ＳＷ１に関して）は、次の関係式により支配されている。 ＣＫＱ＝Ｈｉｇｈの場合、Ｖｔ＝Ｖｔｒ、ＣＫＱ＝Ｌｏｗの場合、Ｖｔ＝Ｖｔｆ
マルチプレクサ／シリアル化器として働くスイッチＳＷ２が存在しない場合、
並列出力データが、サンプリングデバイス５−１，５−２を多重分離することに
よって提供され、さもなければ、ＤＡＴＡｏｕｔは、直列出力データを提供する
。例によって、図２に完全に示されたような実施例におけるデータクロック回復
回路３の動作が、これより説明されるだろう。
【００１９】 図３は、図２のデータクロック回復回路の動作を教授するための、連続したイ
ンターバル１，２，…５における信号の説明を示す。図２において概略的に示さ
れているが、データ入力ストリームＤｉｎは、ＣＫＱ及びＣＫＩのそれぞれの立
ち上がりエッジでサンプリング回路５−１，５−３によって標本抽出され、サン
プリング回路５−２，５−４では、ＣＫＱ及びＣＫＩのそれぞれの立ち下がりエ
ッジで標本抽出される。双方のクアドラチュアクロック信号は、１０１０１０１
０Ｄｉｎ系列（シーケンス）の正確な複製（コピー）であり、従って、クアドラ
チュア発振器制御ループの同期後、これらのクロック信号は、使用されたビット
レートの半分である周波数を有する。同期が実行された後、ＤＡＴＡｏｕｔ信号
の遷移が、ＣＫＩ信号の立ち上がりエッジ及び／又は立ち下がりエッジで（理想
的には）発生するだろう。それ故に、ＣＫＩ信号に対して９０度遅れたＣＫＱ信
号は、理想的な瞬間である、公知のアイダイアグラムの中央のＤＡＴＡｉｎ信号
を標本抽出するために、使用されることができる。これは、サンプリング回路５
−１，５−２で生じる。任意的なＤｉｎパターンが付与されると、インターバル
１，２のそれぞれにおいて、Ｄｉｎ遷移は、ＣＫＩ遷移に遅れる。位相検出論理
回路は、それぞれＤｎ信号をアクティブに設定する次のインターバル２，３にお
いてこれを処理し、発振器６の周波数を低くする。逆にインターバル４において
、Ｄｉｎ遷移は、ＣＫＩ遷移に先行するが、これは、ＵＰをアクティブに設定す
るインターバル５において処理され、クアドラチュアクロック信号ＣＫＩ及びＣ
ＫＱを位相に関して進める。かかる場合において正確な機能性を提供すべく、唯
一のスイッチＳＷ１のみを用いて、反転された出力Ｑインバートは、信号Ｖｔｆ
を提供しなければならないことに、注意されたい。このアルゴリズムの基本的な
考えは、ＣＫＩの立ち上がり及び立ち下がりエッジの間に取られた標本から導か
れたＶｔ信号が、ＣＫＩが遷移に関してＤＡＴＡを先行しているときはＶｂに等
しく、ＣＫＩが遷移に関してＤＡＴＡを遅れているときはＶａに等しいというこ
と、である。
【００２０】 インターバル３の間、信号のＤＡＴＡに遷移は一切存在せず、従ってＶａ及び
Ｖｂ信号は、次のインターバルにおいて等しい。この場合、ＵＰ Ｄｎ信号が、
リセットされてよく、或いは、これらの信号のうちの一の信号が、直近のデータ
遷移から導かれた情報によって設定されるような、アクティブ状態（アクティブ
ステート）に留まってもよい。前者は、非常に長い１の及び０の系列が生じうる
ＳＤＨ／ＳＯＮＥＴで採用されているような、符号化されていないデータ信号に
より使用されるためのロバストな選択である。訂正信号は、データの遷移が検出
された後にただ発生するだけであり、このような訂正信号は、一ビット周期より
も長く続くことはない。後者の選択は、データが適切に符号化されてＤＣフリー
コンテンツ及び最大量の遷移が保証されるようになっているシステムにおいての
み、適用されることができる。上述した考察は、図６の真理値表を導出する。
【００２１】 図４は、ビット誤り率検出器論理回路８を有したデマルチプレクサ構成におけ
るデータクロック回復回路３の組み合わせられた実施例を示す。ここで、図２の
ＳＷ２は、ｂ０の遷移をＣＫＱの立ち下がりエッジ出力信号に同期させることを
機能とするＤラッチデバイス９によって、置換される。Ｄラッチは、クアドラチ
ュアクロック発振器信号ＣＫＱに結合されたクロック入力ｃｋと、サンプリング
デバイス５−１の各々の出力Ｑに結合されたデータ入力Ｄとを有する。これによ
り、双方の並列の出力ｂ０及びｂ１は、同時に生じる遷移を有する。このアーキ
テクチャは、データ信号の質の評価を、ビット誤り率（ＢＥＲ）の見積もりを可
能とすることによって、可能とする。回路３は、クアドラチュアクロック発振器
６に結合されたスイッチ制御入力ＣＫＱと、サンプリングデバイス５−３，５−
４の各々の出力Ｑ，Ｑに結合された２つのデータ入力と、ＢＥＲ検出器論理回路
８に結合されたスイッチ出力Ｖｃと、を有した制御可能なスイッチＳＷ３を、更
に含む。更に、ＢＥＲ検出器入力は、ＶａとＶｂとによって形成される。
【００２２】 ＢＥＲ検出器論理回路８の機能は、次の通りである。Ｖａ，Ｖｂ，Ｖｃのサン
プルの値が、ＶａがＶｂに等しい条件が満たされている場合には、比較される。
このことは前のインターバルの間には遷移が発生していないことを意味するので
、Ｖｃ信号がＶａ及びＶｂに等しい値を有すると期待される。そうでない場合に
は、サンプリングデバイス６の一若しくは幾つかによって誤った決定がなされて
いたことになる。これは、伝送チャンネルの質に低下が生じるという結果を招き
、その結果ＢＥＲ関連の信号の損失を生んでしまう、入力データ信号の付加的な
ノイズの存在によって、説明される以外にない。
【００２３】 図５ａ及び図５ｂは、図２及び図４の回復回路において適用されるための位相
検出器論理回路及びビット誤り率論理回路の実施例を示す。ここで例示される非
常に単純な論理インプリメンテーションは、示されたような信号が供給される２
つの排他的論理和回路９−１乃至９−４をそれぞれ含む。論理７，８は、それぞ
れ、ＵＰ／Ｄｎ信号を供給するＡＮＤゲート１０−１乃至１０−３、及びクアド
ラチュア発振器６の周波数をチューニングし、観測されたビット誤りを特定する
ＢＥＲフラッグを更に含む。
【００２４】 実質的に好ましい実施例及び最もよいと思われるモードを参照して上記のよう
に説明されてきたが、これらの実施例は、関連するデバイスの限定的な例として
解釈されることを意味したものではない。なぜなら、当業者であれば、請求項の
観点に属する種々の修正、特性、及び特徴の組み合わせに、想到するだろうから
である。
【図面の簡単な説明】
【図１】 本発明による通信デバイスにおいて適用されるためのデータ受信機の概略図で
ある。
【図２】 図１によるデータ受信機において適用されるためのデータクロック回復回路に
ついての幾つかの考えられる実施例のアウトラインである。
【図３】 図２のデータクロック回復回路の動作を示すための信号を示す図である。
【図４】 ビット誤り率を有したデマルチプレクサ構成におけるデータクロック回復回路
についての幾つかの組み合わせされた実施例を示す図である。
【図５ａ】 図２の回復回路において適用されるための位相検出器論理回路の実施例を示す
図である。
【図５ｂ】 図２の回復回路において適用されるためのビット誤り率論理回路の実施例を示
す図である。
【図６】 図３のデータ回復回路において適用されるための位相検出器論理回路の動作を
説明するための真理値表である。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J106 AA04 CC03 CC24 CC25 CC27 DD08 DD10 DD42 DD48 FF02 JJ02 JJ06 KK06 KK37 5K004 AA05 FG02 FH08 5K047 AA05 AA16 BB01 EE02 GG11 MM12

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 データ入力のデータ転送速度の半分で動作する制御可能なク
    アドラチュアクロック発振器と、 上記データ入力に結合された検出器入力、及び上記クアドラチュアクロック発
    振器の周波数制御入力に結合された検出器出力を有した位相検出器論理回路とを
    含む、データクロック回復回路において、 上記制御可能なクアドラチュアクロック発振器に結合されたクロック入力と、
    上記回復回路の上記データ入力のためのデータ入力と、上記位相検出器に結合さ
    れたデータ出力とを、それぞれ有したサンプリングデバイスの並列の配列を、更
    に含むことを特徴とするデータクロック回復回路。
  2. 【請求項２】 上記サンプリングデバイスは、フィリップフロップの並列の
    配列を形成することを特徴とする、請求項１記載のデータクロック回復回路。
  3. 【請求項３】 上記フィリップフロップに、上記クアドラチュアクロック発
    振器の各々の発振器信号Ｉ及びＱの立ち上がり若しくは立ち下がりエッジに反応
    するクロック入力が設けられたことを特徴とする、請求項２記載のデータクロッ
    ク回復回路。
  4. 【請求項４】 上記各々のサンプリングデバイスの上記データ出力が、上記
    クアドラチュアクロック発振器に結合されたスイッチ制御入力と、上記サンプリ
    ングデバイスの上記各々の出力に結合された２つのデータ入力と、直列の出力デ
    ータを供給するためのスイッチ出力とをそれぞれ有した制御可能なスイッチに、
    結合されたことを特徴とする、請求項１乃至３のうちいずれか１項のデータクロ
    ック回復回路。
  5. 【請求項５】 上記制御可能なスイッチのうちの一のスイッチが、上記クア
    ドラチュアクロック発振器に結合されたクロック入力と、上記サンプリングデバ
    イスの各々の出力に結合されたデータ入力とを有したラッチデバイスにより、置
    換されたことを特徴とする、請求項４記載のデータクロック回復回路。
  6. 【請求項６】 上記回路は、ＢＥＲ（ビット誤り率）検出器論理回路を含み
    、且つ、上記各々のサンプリングデバイスの上記データ出力は、上記クアドラチ
    ュアクロック発振器に結合されたスイッチ制御入力と、上記サンプリングデバイ
    スの上記各々の出力に結合された２つのデータ入力と、上記ＢＥＲ検出器論理回
    路に結合されたスイッチ出力とを有した更なる制御可能なスイッチに、結合され
    たことを特徴とする、請求項４又は５記載のデータクロック回復回路。
  7. 【請求項７】 上記位相検出器論理回路及びビット誤り率検出器論理回路は
    、ＥＸＣＬＵＳＩＶＥ−ＯＲゲート、ＩＮＶＥＲＴＥＲ、及び、ＡＮＤゲート，
    ＮＡＮＤゲート，ＯＲゲート，ＮＯＲゲートのような論理ゲート、のような基本
    デジタル論理回路を含むことを特徴とする、請求項１乃至６のうちいずれか１項
    のデータクロック回復回路。
  8. 【請求項８】 上記データクロック回復回路は、上記制御可能なクアドラチ
    ュアクロック発振器に結合されたクロック入力と、上記回路の上記データ入力の
    ためのデータ入力と、上記位相検出器に結合されたデータ出力とをそれぞれ有す
    るサンプリングデバイスの並列の配列を更に含むことを特徴とする、請求項１乃
    至７のうちいずれか１項のデータクロック回復回路。
  9. 【請求項９】 上記データクロック回復回路は、上記制御可能なクアドラチ
    ュアクロック発振器に結合されたクロック入力と、上記回路の上記データ入力の
    ためのデータ入力と、上記位相検出器に結合されたデータ出力とをそれぞれ有す
    るサンプリングデバイスの並列の配列を更に含むことを特徴とする、請求項８に
    よるデータ受信機が設けられた光通信デバイスのような、通信デバイス。
JP2001566273A 2000-03-07 2001-02-26 データクロックト回復回路 Withdrawn JP2003526984A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00200804.3 2000-03-07
EP00200804 2000-03-07
PCT/EP2001/002157 WO2001067612A1 (en) 2000-03-07 2001-02-26 Data clocked recovery circuit

Publications (1)

Publication Number Publication Date
JP2003526984A true JP2003526984A (ja) 2003-09-09

Family

ID=8171158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001566273A Withdrawn JP2003526984A (ja) 2000-03-07 2001-02-26 データクロックト回復回路

Country Status (6)

Country Link
US (1) US7027544B2 (ja)
EP (1) EP1183781B1 (ja)
JP (1) JP2003526984A (ja)
AT (1) ATE336105T1 (ja)
DE (1) DE60122072T2 (ja)
WO (1) WO2001067612A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128633A (ja) * 2005-10-07 2007-05-24 Matsushita Electric Ind Co Ltd 半導体記憶装置及びこれを備えた送受信システム
JP2014150360A (ja) * 2013-01-31 2014-08-21 Fujitsu Ltd クロック再生回路及びクロックデータ再生回路

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2375274A (en) * 2001-03-27 2002-11-06 Acuid Corp Ltd Receiver with automatic skew compensation
DE10132232C1 (de) * 2001-06-29 2002-11-21 Infineon Technologies Ag Phasendetektorschaltung für einen Phasenregelkreis
US6763294B2 (en) * 2002-05-06 2004-07-13 Deere & Company System and method for validating quadrature signals
CN1252924C (zh) 2002-05-30 2006-04-19 Ntt电子株式会社 相位比较电路和时钟数据恢复电路以及收发器电路
CN1768469A (zh) * 2003-03-28 2006-05-03 皇家飞利浦电子股份有限公司 快速线性相位检测器
US20060192594A1 (en) * 2003-03-28 2006-08-31 Sanduleanu Mihai A T Linear phase detector with multiplexed latches
WO2004086603A1 (en) * 2003-03-28 2004-10-07 Koninklijke Philips Electronics N.V. Frequency detector system with tri-state frequency control signal
US7627029B2 (en) 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
US7408981B2 (en) * 2003-05-20 2008-08-05 Rambus Inc. Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
US7590175B2 (en) * 2003-05-20 2009-09-15 Rambus Inc. DFE margin test methods and circuits that decouple sample and feedback timing
US7457509B2 (en) 2004-03-15 2008-11-25 Koninklijke Philips Electronics N.V. Light-guiding device and a method of guiding light
KR100574619B1 (ko) 2004-08-04 2006-04-27 삼성전자주식회사 수신 데이터 레이트의 4분의 1 주파수 클록으로 동작하는클록 데이터 복원 회로 및 그 동작 방법
DE602006021305D1 (de) * 2005-05-24 2011-05-26 Finisar Corp Musterabhängiger phasendetektor zur taktwiedergewinnung
US7916822B2 (en) * 2006-03-03 2011-03-29 Agere Systems Inc. Method and apparatus for reducing latency in a clock and data recovery (CDR) circuit
US8131242B2 (en) * 2007-07-02 2012-03-06 Sony Corporation System and method for implementing a swap function for an IQ generator
TWI405446B (zh) * 2008-03-06 2013-08-11 Tse Hsien Yeh 時脈資料復原裝置及取樣錯誤修正裝置
US8116366B2 (en) * 2008-04-28 2012-02-14 Renesas Electronics Corporation Delayed decision feedback sequence estimator
GB2488180A (en) * 2011-02-21 2012-08-22 Thales Holdings Uk Plc Recovering a clock signal by combining a plurality of measurements at a plurality of samples and selecting a sample as a clock sample
US8520793B2 (en) * 2011-04-20 2013-08-27 Faraday Technology Corp. Phase detector, phase detecting method, and clock-and-data recovery device
US8497708B2 (en) * 2011-05-06 2013-07-30 National Semiconductor Corporation Fractional-rate phase frequency detector
CN102504488A (zh) * 2011-11-02 2012-06-20 上海交通大学 一种球-棒状短碳纤维增强环氧树脂基复合材料的制备方法
US8664983B1 (en) * 2012-03-22 2014-03-04 Altera Corporation Priority control phase shifts for clock signals
JP6476659B2 (ja) * 2014-08-28 2019-03-06 富士通株式会社 信号再生回路および信号再生方法
CN106921386B (zh) * 2015-12-24 2019-11-01 瑞昱半导体股份有限公司 半速率时钟数据回复电路
TWI605694B (zh) * 2016-03-25 2017-11-11 智原科技股份有限公司 接收器損失信號的去雜訊裝置與方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150364A (en) * 1990-08-24 1992-09-22 Hewlett-Packard Company Interleaved time-division demultiplexor
US5301196A (en) 1992-03-16 1994-04-05 International Business Machines Corporation Half-speed clock recovery and demultiplexer circuit
US5485484A (en) * 1993-12-21 1996-01-16 Unisys Corporation Digitally implemented phase and lock indicators for a bit synchronizer
EP0758171A3 (en) * 1995-08-09 1997-11-26 Symbios Logic Inc. Data sampling and recovery
US5712580A (en) * 1996-02-14 1998-01-27 International Business Machines Corporation Linear phase detector for half-speed quadrature clocking architecture
DE19717586C1 (de) * 1997-04-25 1998-08-27 Siemens Ag Takt- und Datenregenerator für hohe Datenraten
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
US6072337A (en) * 1998-12-18 2000-06-06 Cypress Semiconductor Corp. Phase detector
US6075416A (en) * 1999-04-01 2000-06-13 Cypress Semiconductor Corp. Method, architecture and circuit for half-rate clock and/or data recovery
WO2001006696A1 (en) * 1999-07-16 2001-01-25 Conexant Systems, Inc. Apparatus and method for servo-controlled self-centering phase detector
US6100722A (en) * 1999-07-28 2000-08-08 Cypress Semiconductor Corp. Phase detector with extended linear range

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128633A (ja) * 2005-10-07 2007-05-24 Matsushita Electric Ind Co Ltd 半導体記憶装置及びこれを備えた送受信システム
JP2014150360A (ja) * 2013-01-31 2014-08-21 Fujitsu Ltd クロック再生回路及びクロックデータ再生回路

Also Published As

Publication number Publication date
WO2001067612A1 (en) 2001-09-13
EP1183781A1 (en) 2002-03-06
EP1183781B1 (en) 2006-08-09
DE60122072T2 (de) 2007-03-01
ATE336105T1 (de) 2006-09-15
US20010031028A1 (en) 2001-10-18
DE60122072D1 (de) 2006-09-21
US7027544B2 (en) 2006-04-11

Similar Documents

Publication Publication Date Title
JP2003526984A (ja) データクロックト回復回路
US7142621B2 (en) Method and circuit for recovering a data signal from a stream of binary data
EP0709966B1 (en) Phase detector with ternary output
US5689533A (en) Refined timing recovery circuit
US6606360B1 (en) Method and apparatus for receiving data
US5329559A (en) Phase detector for very high frequency clock and data recovery circuits
US6374361B1 (en) Skew-insensitive low voltage differential receiver
US20020199124A1 (en) System and method for synchronizing data transfer across a clock domain boundary
US20030102928A1 (en) Non-linear phase detector
US7170964B2 (en) Transition insensitive timing recovery method and apparatus
JP2002051033A (ja) マルチスピード組み込み式クロックシリアル受信機のためのデータ速度検出の方法およびシステム
US6236697B1 (en) Clock recovery for multiple frequency input data
US5694062A (en) Self-timed phase detector and method
KR100371300B1 (ko) 비트동기회로
US7532645B1 (en) Receiver operable to receive data at a lower data rate
US20020196886A1 (en) SYNC pulse compensation and regeneration in a clock synchronizer controller
US4700357A (en) Synchronizing stage for the acquisition of a synchronizing signal having low jitter from a biternary data sequence
US7054374B1 (en) Differential simultaneous bi-directional receiver
US5550878A (en) Phase comparator
US5717728A (en) Data/clock recovery circuit
US5748123A (en) Decoding apparatus for Manchester code
US7376211B2 (en) High speed early/late discrimination systems and methods for clock and data recovery receivers
US5418496A (en) Serial data clock recovery circuit using dual oscillator circuit
EP1547296B1 (en) System and method for transferring data among transceivers substantially void of data dependent jitter
JPH0888624A (ja) シリアルデジタル信号の標本化方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080225

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080424

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090915