JP2014235127A - 試験システム、制御プログラム、コンフィギュレーションデータの書込方法 - Google Patents
試験システム、制御プログラム、コンフィギュレーションデータの書込方法 Download PDFInfo
- Publication number
- JP2014235127A JP2014235127A JP2013118142A JP2013118142A JP2014235127A JP 2014235127 A JP2014235127 A JP 2014235127A JP 2013118142 A JP2013118142 A JP 2013118142A JP 2013118142 A JP2013118142 A JP 2013118142A JP 2014235127 A JP2014235127 A JP 2014235127A
- Authority
- JP
- Japan
- Prior art keywords
- configuration data
- test
- information processing
- processing apparatus
- test system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
- G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】さまざまな種類の被試験デバイスを簡易かつ適切に試験可能な試験装置を提供する。
【解決手段】サーバ300は、それぞれが試験システム2に異なる機能を提供するための複数のコンフィギュレーションデータ306_1〜306_3を格納する。テスターハードウェア100は、その不揮発性メモリ102に格納されたコンフィギュレーションデータに応じて、少なくともその機能の一部が変更可能に構成される。情報処理装置200には、制御プログラム302がインストールされる。情報処理装置200は、制御プログラム302により、(i)試験システム2のセットアップ時に、複数のコンフィギュレーションデータ306の候補をディスプレイに表示する機能と、(ii)ユーザにより選択されたコンフィギュレーションデータをテスターハードウェア100の不揮発性メモリ102に書き込む機能と、が提供されている。
【選択図】図8
【解決手段】サーバ300は、それぞれが試験システム2に異なる機能を提供するための複数のコンフィギュレーションデータ306_1〜306_3を格納する。テスターハードウェア100は、その不揮発性メモリ102に格納されたコンフィギュレーションデータに応じて、少なくともその機能の一部が変更可能に構成される。情報処理装置200には、制御プログラム302がインストールされる。情報処理装置200は、制御プログラム302により、(i)試験システム2のセットアップ時に、複数のコンフィギュレーションデータ306の候補をディスプレイに表示する機能と、(ii)ユーザにより選択されたコンフィギュレーションデータをテスターハードウェア100の不揮発性メモリ102に書き込む機能と、が提供されている。
【選択図】図8
Description
本発明は、試験装置に関する。
近年、さまざまな電子機器に利用される半導体デバイスの種類は、非常に多岐にわたっている。半導体デバイスとしては、(i)DRAM(Dynamic Random Access Memory)やフラッシュメモリなどのメモリデバイスや、(ii)CPU(Central Processing Unit)やMPU(Micro-Processing Unit)、マイクロコントローラなどのプロセッサ、あるいは(iii)デジタル/アナログ混載デバイス、SoC(System On Chip)などの多機能デバイスが例示される。これらの半導体デバイスを試験するために、半導体試験装置(以下、単に試験装置ともいう)が利用される。
半導体デバイスの試験項目は、主として機能検証試験(単に機能試験とも称される)と、DC(直流)試験に大別される。機能検証試験では、DUT(被試験デバイス)が設計通りに正常に動作するか否かが判定され、不良箇所の特定や、DUTの性能を表す評価値が取得される。DC試験では、DUTのリーク電流測定、動作電流(電源電流)測定、耐圧などが測定される。
機能検証試験やDC試験の具体的な内容は、半導体デバイスの種類毎にさまざまである。
たとえばメモリの機能検証試験では、まずメモリに所定のテストパターンが書き込まれる。続いて、DUTに書き込まれたデータがメモリから読み出され、それらが期待値と比較され、比較結果を示すパス・フェイルデータが生成される。同じメモリであっても、RAMとフラッシュメモリでは、書き込まれるテストパターンは異なる。また、書き込み、読み出しを行う単位や、シーケンスも異なっている。
たとえばメモリの機能検証試験では、まずメモリに所定のテストパターンが書き込まれる。続いて、DUTに書き込まれたデータがメモリから読み出され、それらが期待値と比較され、比較結果を示すパス・フェイルデータが生成される。同じメモリであっても、RAMとフラッシュメモリでは、書き込まれるテストパターンは異なる。また、書き込み、読み出しを行う単位や、シーケンスも異なっている。
D/Aコンバータの機能検証試験では、その入力端子に、所定の範囲で値がスイープするデジタル信号が与えられる。そして、各デジタル値に対してD/Aコンバータから出力されるアナログ電圧が測定される。その結果、オフセット電圧や、ゲインが測定される。
反対に、A/Dコンバータの機能検証試験では、その入力端子に、所定の範囲でスイープするアナログ電圧が与えられる。そして、各アナログ電圧に対してA/Dコンバータから出力されるデジタル値が測定される。その結果、INL(Integral Nonlinearity)やDNL(Differential Nonlinearity)が測定される。
マイクロコントローラ、デジタル/アナログ混載デバイス、SoCなどは、その内部に、RAM、フラッシュメモリ、D/Aコンバータ、A/Dコンバータを包含しており、それぞれの機能検証試験が必要となる。
また多くの半導体デバイスにおいて、バウンダリスキャンテストが実行される。
また多くの半導体デバイスにおいて、バウンダリスキャンテストが実行される。
本明細書において、試験項目、テストパターンの形式、テストシーケンス、テスト条件などを含めた概念を試験アルゴリズムと称する。
従来では、半導体デバイスの種類ごと、あるいは試験項目ごとに専用設計あるいは最適化された試験装置が市販されており、ユーザである半導体デバイスの設計者や製造者は、DUTの種類、試験項目に応じた試験装置を購入する必要があった。また、ある試験装置によって標準でサポートされていない試験を実施するためには、その試験に必要とされる追加的なハードウェアを別途購入し、試験装置に装着する必要があった。
加えて、試験装置はそれ単体では動作せず、それを制御するためのテストプログラムが必要である。従来では、所望の試験を実行するために、試験装置を制御するためのテストプログラムを、ユーザがソフトウェア作成支援ツールを利用して作成する必要があり、これがユーザの負担となっていた。
特に半導体デバイスは、世代によって規格が変更されることが多く、規格ごとに試験アルゴリズムは異なりうる。言い換えればユーザは、規格が変更になるたびに、膨大な量のテストプログラムを自ら作成し直す必要があった。
特に半導体デバイスは、世代によって規格が変更されることが多く、規格ごとに試験アルゴリズムは異なりうる。言い換えればユーザは、規格が変更になるたびに、膨大な量のテストプログラムを自ら作成し直す必要があった。
さらに、従来の試験装置は主として量産時の検査を目的として設計されているため、サイズが大きく、また非常に高価であった。このことが、量産段階に至る前の設計・開発段階における、試験装置の有効な活用の妨げとなっていた。従来では、開発段階の半導体デバイスを検査したいユーザは、電源装置、任意波形発生器、オシロスコープやデジタイザを個別に用意し、それらを組み合わせて独自の試験システムを構築し、所望の特性を測定する必要があった。
一例として、プロセッサのリーク電流のみを検査したいユーザがいるとする。従来のプロセッサ用試験装置にも、リーク電流の測定機能は備わっているが、それらを測定するためだけに、巨大で高価な試験装置を購入、使用することは、現実的ではない。したがって、従来ではユーザは、プロセッサに対する電源電圧を生成する電源装置、リーク電流を測定する電流計、プロセッサを所望の状態(ベクター)に制御するためのコントローラ、を用いて測定系を構築する必要があった。
またA/Dコンバータを評価したいユーザは、A/Dコンバータに対する電源電圧を生成する電源装置、A/Dコンバータの入力電圧を制御する任意波形発生器、を用いて測定系を構築する必要がある。
このように、個別に構築される試験システムは汎用性に乏しく、またその制御や得られるデータの処理も煩雑であった。
一例として、プロセッサのリーク電流のみを検査したいユーザがいるとする。従来のプロセッサ用試験装置にも、リーク電流の測定機能は備わっているが、それらを測定するためだけに、巨大で高価な試験装置を購入、使用することは、現実的ではない。したがって、従来ではユーザは、プロセッサに対する電源電圧を生成する電源装置、リーク電流を測定する電流計、プロセッサを所望の状態(ベクター)に制御するためのコントローラ、を用いて測定系を構築する必要があった。
またA/Dコンバータを評価したいユーザは、A/Dコンバータに対する電源電圧を生成する電源装置、A/Dコンバータの入力電圧を制御する任意波形発生器、を用いて測定系を構築する必要がある。
このように、個別に構築される試験システムは汎用性に乏しく、またその制御や得られるデータの処理も煩雑であった。
なおここで説明した課題を当業者の一般的な技術認識ととらえてはならず、これらは本発明者らが独自に検討したものである。
本発明は係る課題に鑑みてされたものであり、そのある態様の例示的な目的のひとつは、上述の課題の少なくともひとつを解決可能な、より具体的にはさまざまな種類の被試験デバイスを簡易かつ適切に試験可能な試験装置の提供にある。
本発明のある態様は、被試験デバイスを試験する試験システムに関する。試験システムは、サーバ、テスターハードウェア、情報処理装置を備える。サーバは、それぞれが試験システムに異なる機能を提供するための複数のコンフィギュレーションデータを格納する。テスターハードウェアはメモリを含み、当該メモリに格納されたコンフィギュレーションデータに応じて、少なくともその機能の一部が変更可能に構成される。情報処理装置は、制御プログラムがインストールされており、制御プログラムにより、(i)試験システムのセットアップ時に、テスターハードウェアに書き込み可能な複数のコンフィギュレーションデータの候補をディスプレイに表示する機能と、(ii)ユーザにより選択されたコンフィギュレーションデータをテスターハードウェアのメモリに書き込む機能と、が提供されている。
テスターハードウェアは、特定のデバイスや、試験項目に限定された構成を有しておらず、さまざまなデバイス、試験項目に対応可能な汎用性をもって設計されている。そして、さまざまな種類の被試験デバイス、試験内容に最適化されたコンフィギュレーションデータが、サービス提供者あるいは第3者によって用意され、サーバに格納されている。
この態様によれば、基本ソフトウェアである制御プログラムに、コンフィギュレーションデータのインストール機能が実装される。これにより、ユーザは、制御プログラムを実行することにより、GUIを利用して直感的に、かつ正確に、希望するコンフィギュレーションデータを選択することができ、選択されたコンフィギュレーションデータをテスターハードウェアのメモリに書き込み、あるいは書き換えることができる。
さらにこの態様によれば、被試験デバイスの種類や試験項目ごとに個別の試験装置(ハードウェア)を用意する必要がなくなるため、ユーザのコストの負担を軽減することができる。
この態様によれば、基本ソフトウェアである制御プログラムに、コンフィギュレーションデータのインストール機能が実装される。これにより、ユーザは、制御プログラムを実行することにより、GUIを利用して直感的に、かつ正確に、希望するコンフィギュレーションデータを選択することができ、選択されたコンフィギュレーションデータをテスターハードウェアのメモリに書き込み、あるいは書き換えることができる。
さらにこの態様によれば、被試験デバイスの種類や試験項目ごとに個別の試験装置(ハードウェア)を用意する必要がなくなるため、ユーザのコストの負担を軽減することができる。
「テスターハードウェアに書き込み可能な複数のコンフィギュレーションデータの候補をディスプレイに表示する」とは、コンフィギュレーションデータのファイル名を表示すること、コンフィギュレーションデータと対応づけられる情報を表示すること等を含む。たとえばコンフィギュレーションデータと、被試験デバイスの種類が1対1で対応するとき、情報処理装置は、被試験デバイスの種類の一覧を表示してもよい。
複数のコンフィギュレーションデータは、制御プログラムの実行前に、つまりセットアップの開始に先だって予め情報処理装置にダウンロードされていてもよい。
制御プログラムは、すでにダウンロードされているコンフィギュレーションデータを候補として表示してもよい。
複数のコンフィギュレーションデータは、制御プログラムとは別ファイルとしてサーバに格納されていてもよい。
複数のコンフィギュレーションデータは、1つのファイルにパッケージングされてサーバに格納されていてもよい。
複数のコンフィギュレーションデータは、制御プログラムに包含されていてもよい。
この場合、コンフィギュレーションデータはユーザに対して隠蔽されることとなり、コンフィギュレーションデータのハッキングを防止できる。また、ユーザがコンフィギュレーションデータを意識する必要がなくなるため、よりユーザフレンドリな試験システムを提供できる。
この場合、コンフィギュレーションデータはユーザに対して隠蔽されることとなり、コンフィギュレーションデータのハッキングを防止できる。また、ユーザがコンフィギュレーションデータを意識する必要がなくなるため、よりユーザフレンドリな試験システムを提供できる。
情報処理装置は、制御プログラムによりさらに、(iii)ユーザに選択されたコンフィギュレーションデータを、サーバからダウンロードする機能が提供されていてもよい。
サーバは、複数のコンフィギュレーションデータに加えて、試験システムに異なる機能を提供するための複数のプログラムモジュールを格納してもよい。情報処理装置とサーバの少なくともひとつは、各プログラムモジュールについて、情報処理装置による当該プログラムモジュールの使用の許否に関するライセンス情報を保持しており、情報処理装置は、あるプログラムモジュールが実行されたとき、そのプログラムモジュールの使用が許諾されており、かつそのプログラムモジュールに対応するコンフィギュレーションデータがテスターハードウェアにインストールされている場合に、試験動作が可能となってもよい。
この態様によれば、プログラムモジュールを対象としてライセンスを管理することができるため、コンフィギュレーションデータに関するライセンス管理が不要となり、システムの運用を簡素化できる。
この態様によれば、プログラムモジュールを対象としてライセンスを管理することができるため、コンフィギュレーションデータに関するライセンス管理が不要となり、システムの運用を簡素化できる。
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、さまざまな被試験デバイスを、簡易に適切に試験できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
(試験システム全体について)
図1は、実施の形態に係る試験システム2の構成を示すブロック図である。本明細書において、この試験システム2に関して提供されるサービスを、クラウドテスティングサービスとも称する。クラウドテスティングサービスは、サービス提供者PRVによって提供される。これに対して、試験システム2を利用してDUT4を試験する主体をユーザUSRという。
図1は、実施の形態に係る試験システム2の構成を示すブロック図である。本明細書において、この試験システム2に関して提供されるサービスを、クラウドテスティングサービスとも称する。クラウドテスティングサービスは、サービス提供者PRVによって提供される。これに対して、試験システム2を利用してDUT4を試験する主体をユーザUSRという。
試験システム2は、テスターハードウェア100、情報処理装置200、サーバ300を備える。
サーバ300は、サービス提供者PRVによって管理、運営され、インターネットなどのネットワーク8と接続されている。サービス提供者PRVは、サーバ300上に、クラウドテスティングサービスに関するウェブサイトを開設している。ユーザUSRは、このウェブサイトにアクセスすることにより、試験システム2を使用するためのユーザ登録の申請などを行う。
サーバ300には、情報処理装置200およびテスターハードウェア100において使用される制御プログラム302、プログラムモジュール304、コンフィギュレーションデータ306などが格納されている。制御プログラム302、プログラムモジュール304、コンフィギュレーションデータ306については後に詳述する。ユーザUSRは、サーバ300にアクセスすることにより、ソフトウェア等302、304、306を取得(ダウンロード)する。またユーザUSRは、上述のウェブサイト上でサービス提供者PRVに対してダウンロードしたソフトウェア等302のライセンスの申請などを行う。
試験システム2は、情報処理装置200ごとに形成されている。したがって、テスターハードウェア100_1、情報処理装置200_1、サーバ300がひとつの試験システム2_1を構成し、テスターハードウェア100_2、情報処理装置200_2、サーバ300が別の試験システム2_2を構成する。各試験システム2_i(i=1,2,3…)は、完全に独立して動作可能となっている。
テスターハードウェア100は、書き換え可能な不揮発性メモリ(PROM:Programmable ROM)102を含み、不揮発性メモリ102に格納されたコンフィギュレーションデータ306に応じて、少なくともその機能の一部が変更可能に構成される。テスターハードウェア100は、試験時に、少なくとも、DUT4に対して電源電圧を供給し、DUT4に信号を送信し、DUT4からの信号を受信可能に構成される。
テスターハードウェア100は、サービス提供者PRVによって設計され、ユーザに提供される。テスターハードウェア100は、特定の種類の半導体デバイス、試験内容に限定された構成を有しておらず、さまざまな試験内容に対応可能な汎用性をもって設計されている。
(情報処理装置について)
情報処理装置200_iは、汎用的なデスクトップPC(Personal Computer)、ラップトップPC、タブレットPC、ワークステーションなどを含む。情報処理装置200_iに最低限要求される機能は、(a)ネットワーク8に接続し、サーバ300にアクセスする機能、(b)サービス提供者から提供されるテストプログラムを実行する機能、(c)テスターハードウェア100との間でデータの送受信を行う機能であり、一般的に市販される情報処理装置の多くがこれらの機能を標準で備えており、情報処理装置は安価に入手可能である。
情報処理装置200_iは、汎用的なデスクトップPC(Personal Computer)、ラップトップPC、タブレットPC、ワークステーションなどを含む。情報処理装置200_iに最低限要求される機能は、(a)ネットワーク8に接続し、サーバ300にアクセスする機能、(b)サービス提供者から提供されるテストプログラムを実行する機能、(c)テスターハードウェア100との間でデータの送受信を行う機能であり、一般的に市販される情報処理装置の多くがこれらの機能を標準で備えており、情報処理装置は安価に入手可能である。
図2は、情報処理装置200の機能ブロック図である。情報処理装置200は、第1インタフェース部202、第2インタフェース部204、記憶装置206、データ取得部208およびテスト制御部210を備える。なお、図中、様々な処理を行う機能ブロックとして記載される各要素は、ハードウェア的には、CPU、メモリ、その他のLSIで構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組み合わせによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。
第1インタフェース部202は、ネットワーク8との間でデータの送受信を行うためのインタフェースであり、具体的には、イーサネット(登録商標)アダプタや、無線LANアダプタなどが例示される。
第2インタフェース部204は、バス10を介してテスターハードウェア100と接続されており、テスターハードウェア100との間でデータの送受信を行うためのインタフェースである。たとえば情報処理装置200とテスターハードウェア100は、USB(Universal Serial Bus)を介して接続される。
データ取得部208は、第1インタフェース部202を介してサーバ300にアクセスし、制御プログラム302、プログラムモジュール304、コンフィギュレーションデータ306を取得する。なお、制御プログラム302、プログラムモジュール304、コンフィギュレーションデータ306は、必ずしもサーバ300から直接的に取得される必要はなく、別の情報処理装置がサーバ300から取得したものを、2次的、間接的に取得してもよい。
外部から取得された制御プログラム302、プログラムモジュール304、コンフィギュレーションデータ306は、記憶装置206に格納される。
テスト制御部210は、テスターハードウェア100のセットアップおよびその制御を行う。またDUT4の試験の結果得られたデータを、処理、解析する。テスト制御部210の機能は、情報処理装置200のCPUが、サービス提供者PRVが提供する制御プログラム302を実行することにより提供される。
テスト制御部210は、ハードウェアアクセス部212、認証部214、実行部220、テストフロー制御部222、割込・マッチ検出部224、解析部230、表示部232を備える。
ハードウェアアクセス部212は、テスターハードウェア100の内部に設けられた不揮発性メモリ102に対して、コンフィギュレーションデータ306を書き込む。また、ハードウェアアクセス部212は、不揮発性メモリ102に書き込まれているコンフィギュレーションデータ306に関する情報、テスターハードウェア100のバージョン情報などを取得する。
認証部214は、制御プログラム302、プログラムモジュール304、コンフィギュレーションデータ306が、事前に使用許諾されたものであるか否かを判定する。
実行部220は、テストプログラムを実行し、テスターハードウェア100のテストシーケンスを制御する。テストシーケンスは、テスターハードウェア100の初期化、DUT4の初期化、DUT4に対するテストパターンの供給、DUT4からの信号の読み出し、読み出した信号と期待値の比較、などの一連の処理をいう。言い換えれば、テストプログラムは、テスターハードウェア100および情報処理装置200によって、DUT4に適した試験内容のテストシーケンスを実行するように構成される。テストフロー制御部222は、実行部220が実行すべきテストプログラム中のテスト項目の実行順を制御する。
テスターハードウェア100に対する制御命令は、第2インタフェース部204およびバス10を介してテスターハードウェア100に送信される。テスターハードウェア100は、情報処理装置200から受信した制御命令にしたがって動作する。
テスターハードウェア100は、温度異常などのテスターハードウェア100の異常を検出すると、異常を示す割込信号をテスト制御部210に対して送信する。また、DUT4のテストシーケンス中には、条件分岐が行われる場合があり、条件分岐の判断が、テスターハードウェア100の内部のハードウェアによって行われる場合がある。たとえば、DUT4がメモリであり、テスターハードウェア100がある長さのテストパターンをメモリに書き込んでいるときに、テストパターンの最後のデータの書き込み完了したことは、テスターハードウェア100において判定される。あるいはフラッシュメモリのビジー状態、レディ状態なども、テスターハードウェア100において判定される。このようなテスターハードウェア100による条件判定をマッチ検出という。テスターハードウェア100は、マッチ検出の結果を示すフラグを、テスト制御部210に送信する。
割込・マッチ検出部224は、割込信号やマッチ検出用のフラグを監視する。テストプログラムの命令の実行順序は、割込・マッチ検出部224の監視結果に応じて制御される。
テスターハードウェア100によって取得されたデータは、バス10を介してテスト制御部210へと送信される。解析部230は、このデータを処理、解析する。表示部232は、情報処理装置200のディスプレイによってユーザがテストプログラムを制御するために必要なGUI(Graphical User Interface)を提供するとともに、試験の結果得られたデータをディスプレイに表示する。
まとめると、情報処理装置200_iは以下の機能を有する。
(i)試験システム2_iのセットアップ時に、ユーザの入力に応答してサーバ300から所望の試験内容に適したコンフィギュレーションデータ306を取得し、接続されたテスターハードウェア100_iの不揮発性メモリ102にコンフィギュレーションデータ306を書き込む。
(ii)DUT4の試験時に、テストプログラムを実行し、テストプログラムに応じて、テスターハードウェア100_iを制御するとともに、テスターハードウェア100_iによって取得されたデータを処理する。
(i)試験システム2_iのセットアップ時に、ユーザの入力に応答してサーバ300から所望の試験内容に適したコンフィギュレーションデータ306を取得し、接続されたテスターハードウェア100_iの不揮発性メモリ102にコンフィギュレーションデータ306を書き込む。
(ii)DUT4の試験時に、テストプログラムを実行し、テストプログラムに応じて、テスターハードウェア100_iを制御するとともに、テスターハードウェア100_iによって取得されたデータを処理する。
図3は、情報処理装置200において実行されるテストプログラムの構造を示す図である。
テストプログラム240は、制御プログラム302と、プログラムモジュール304で構成される。制御プログラム302は、テストプログラム240のテストプログラムの基本ソフトウェアであり、被試験デバイスの種類や試験内容に依存せず、共通に使用される。制御プログラム302を、オペレーティングソフトウェアとも称する。制御プログラム302によって、図2のハードウェアアクセス部212、認証部214、実行部220、テストフロー制御部222、割込・マッチ検出部224の機能が提供される。
テストプログラム240は、制御プログラム302と、プログラムモジュール304で構成される。制御プログラム302は、テストプログラム240のテストプログラムの基本ソフトウェアであり、被試験デバイスの種類や試験内容に依存せず、共通に使用される。制御プログラム302を、オペレーティングソフトウェアとも称する。制御プログラム302によって、図2のハードウェアアクセス部212、認証部214、実行部220、テストフロー制御部222、割込・マッチ検出部224の機能が提供される。
一方、プログラムモジュール304は、選択的に制御プログラム302に組み込み可能である。プログラムモジュール304は、大きく試験アルゴリズムモジュール304aと、解析ツールモジュール304bに分類される。
試験アルゴリズムモジュール304aは、試験アルゴリズム、具体的には試験項目、試験内容およびテストシーケンス、テストパターンなどを定義するプログラムである。試験アルゴリズムモジュール304aは、DUTの種類(機能)別に、以下のものが例示される。
(1)DRAM
・機能検証用プログラム
・DC検査用プログラム(電源電流検査プログラム、出力電圧検査プログラム、出力電流検査プログラムなどを含む)
(2)フラッシュメモリ
・機能検証用プログラム
・DC検査用プログラム
(3)マイクロコントローラ
・機能検証プログラム
・DC検査用プログラム
・内蔵フラッシュメモリ評価プログラム
(4)A/Dコンバータ、D/Aコンバータ
・コンタクト検証プログラム
・リニアリティ(INL、DNL)検証プログラム
・出力電圧オフセット検証プログラム
・出力電圧ゲイン検証プログラム
試験アルゴリズムモジュール304aは、試験アルゴリズム、具体的には試験項目、試験内容およびテストシーケンス、テストパターンなどを定義するプログラムである。試験アルゴリズムモジュール304aは、DUTの種類(機能)別に、以下のものが例示される。
(1)DRAM
・機能検証用プログラム
・DC検査用プログラム(電源電流検査プログラム、出力電圧検査プログラム、出力電流検査プログラムなどを含む)
(2)フラッシュメモリ
・機能検証用プログラム
・DC検査用プログラム
(3)マイクロコントローラ
・機能検証プログラム
・DC検査用プログラム
・内蔵フラッシュメモリ評価プログラム
(4)A/Dコンバータ、D/Aコンバータ
・コンタクト検証プログラム
・リニアリティ(INL、DNL)検証プログラム
・出力電圧オフセット検証プログラム
・出力電圧ゲイン検証プログラム
解析ツールモジュール304bは、評価アルゴリズム、具体的にはテスターハードウェア100による試験の結果得られたデータを処理、解析、可視化する方法を定義するプログラムである。解析ツールモジュール304bとしては、以下のものが例示される。
・シュムープロット(2次元特性評価)ツール
・オシロスコープツール
・ロジックアナライザーツール
・アナログ波形観測ツール
・シュムープロット(2次元特性評価)ツール
・オシロスコープツール
・ロジックアナライザーツール
・アナログ波形観測ツール
(サーバについて)
サーバ300には、複数の試験アルゴリズムモジュール304aがサービス提供者PRVによって用意されている。ユーザは、DUT4の種類や試験内容に応じて、必要な解析ツールモジュール304bを取得し、テストプログラム240に組み込む。このようにして、テストプログラム240は、組み込まれる解析ツールモジュール304bに応じて、試験システム2が実行する試験内容、取得するデータの種類を、選択、変更することができる。
サーバ300には、複数の試験アルゴリズムモジュール304aがサービス提供者PRVによって用意されている。ユーザは、DUT4の種類や試験内容に応じて、必要な解析ツールモジュール304bを取得し、テストプログラム240に組み込む。このようにして、テストプログラム240は、組み込まれる解析ツールモジュール304bに応じて、試験システム2が実行する試験内容、取得するデータの種類を、選択、変更することができる。
またサーバ300には複数の解析ツールモジュール304bがサービス提供者PRVによって用意されている。ユーザは、DUT4の種類や試験内容、および評価手法に応じて、必要な解析ツールモジュール304bを取得し、テストプログラム240に組み込む。このようにして、テストプログラム240は、組み込まれる解析ツールモジュール304bに応じて、試験システム2によって得られたデータの処理、解析手法を、選択、変更することができる。
図4は、サーバ300の構成を示す機能ブロック図である。
サーバ300は、記憶部310、申請受付部312、データベース登録部314、リスト表示部320、ダウンロード制御部322、ライセンス管理部324を備える。
サーバ300は、記憶部310、申請受付部312、データベース登録部314、リスト表示部320、ダウンロード制御部322、ライセンス管理部324を備える。
記憶部310は、複数のプログラムモジュール304、複数のコンフィギュレーションデータ306、データベース308およびその他のプログラム、データ、を格納する。
申請受付部312は、ユーザUSRからのクラウドテスティングサービスの利用申請を受け付ける。サービス提供者PRVによる審査を経た後、データベース登録部314は、ユーザUSRに関する情報、すなわちユーザIDやログイン用のパスワードなどを、データベース308に登録する。また、データベース登録部314は、ユーザUSRが指定した情報処理装置200の識別情報を、データベース308に登録する。
認証部316は、サーバ300にアクセスしたユーザのログイン認証を行う。具体的には、ユーザに対して、ユーザIDおよびパスワードの入力を促し、データベース308に登録されたそれらと一致するかが判定される。ログイン認証に成功したユーザは、その後の、ソフトウェアやデータのダウンロード、あるいはライセンスの申請等が可能となる。
ダウンロード制御部322は、記憶部310に格納され、ユーザがダウンロード可能な状態にある複数のプログラムモジュール304およびコンフィギュレーションデータ306のリストを表示する。
ダウンロード制御部322は、ユーザからのプログラムモジュール304やコンフィギュレーションデータ306のダウンロード要求に応答して、プログラムモジュール304やコンフィギュレーションデータ306を情報処理装置200に提供する。
ライセンス管理部324は、ユーザUSRから各種ソフトウェア、あるいはデータの使用許諾の申請を受け付け、ライセンス管理に関する処理を行う。具体的には、ライセンス管理部324は、後述の契約者情報をデータベースに登録する。
(テスターハードウェアについて)
続いてテスターハードウェア100の構成を説明する。図5は、テスターハードウェア100の外観を示す図である。テスターハードウェア100は、デスクトップサイズでポータブルに構成される。
テスターハードウェア100は、ACプラグ110を介して商用交流電源からの電力を受ける。テスターハードウェア100の背面には、テスターハードウェア100の電源スイッチ112が設けられる。
DUT4は、ソケット120に装着される。DUT4の複数のデバイスピンは、コネクタ122の複数のピン124それぞれと、ケーブル126を介して結線されている。テスターハードウェア100の前面パネルには、コネクタ122を接続するためのコネクタ114が設けられる。DUT4のピン数、ピン配置、あるいは同時測定するDUT4の個数などに応じて、さまざまなソケット120が用意される。
続いてテスターハードウェア100の構成を説明する。図5は、テスターハードウェア100の外観を示す図である。テスターハードウェア100は、デスクトップサイズでポータブルに構成される。
テスターハードウェア100は、ACプラグ110を介して商用交流電源からの電力を受ける。テスターハードウェア100の背面には、テスターハードウェア100の電源スイッチ112が設けられる。
DUT4は、ソケット120に装着される。DUT4の複数のデバイスピンは、コネクタ122の複数のピン124それぞれと、ケーブル126を介して結線されている。テスターハードウェア100の前面パネルには、コネクタ122を接続するためのコネクタ114が設けられる。DUT4のピン数、ピン配置、あるいは同時測定するDUT4の個数などに応じて、さまざまなソケット120が用意される。
図6は、テスターハードウェア100の構成を示す機能ブロック図である。テスターハードウェア100は、不揮発性メモリ102に加えて、複数チャンネルのテスターピン(入出力ピン)PIO1〜〜PION、インタフェース部130、コントローラ132、異常検出部134、内部電源136、デバイス電源140、信号発生器142、信号受信器144、RAM154、任意波形発生器148、デジタイザ150、パラメトリックメジャメントユニット152、リレースイッチ群160および内部バス162を備える。
インタフェース部130は、バス10を介して、情報処理装置200の第2インタフェース部204と接続され、情報処理装置200との間でデータを送受信可能に構成される。バス10がUSBである場合、インタフェース部130はUSBコントローラである。
コントローラ132は、テスターハードウェア100全体を統括的に制御する。具体的には、情報処理装置200から受信した制御命令に応じて、テスターハードウェア100の各ブロックを制御し、またテスターハードウェア100の各ブロックで得られたデータや、割込信号、マッチ信号などを、インタフェース部130を介して情報処理装置200に送信する。
異常検出部134は、テスターハードウェア100のハードウェア的な異常を検出する。たとえば異常検出部134は、テスターハードウェア100の温度をモニタし、所定のしきい値を超えるとアサートされる温度異常信号を生成する。また異常検出部134は、テスターハードウェア100における電源電圧などを監視し、過電圧異常、低電圧異常などを検出してもよい。
内部電源136は、外部のAC電圧を受け、それを整流・平滑化して直流電圧に変換した後に、それを降圧し、テスターハードウェア100の各ブロックに対する電源電圧を生成する。内部電源136は、交流/直流変換用のインバータと、インバータの出力を降圧するスイッチングレギュレータやリニアレギュレータなどを含んで構成することができる。
デバイス電源(DPS:Device Power Supply)140は、テスターハードウェア100に接続されるDUT4の電源ピンに供給すべき電源電圧VDDを生成する。アナログデジタル混載デバイスなどのDUT4は、複数の異なる電源電圧を受けて動作する場合があるため、デバイス電源140は、異なる電源電圧を生成可能に構成されてもよい。本実施の形態では、デバイス電源140は2チャンネルの電源電圧VDD1、VDD2を生成可能となっている。
複数のチャンネルCH1〜CHNのテスターピンPIO1〜PIONはそれぞれ、DUT4のデバイスピンと接続される。
信号発生器142_1〜142_NはそれぞれチャンネルCHごとに設けられる。各信号発生器142_i(1≦i≦N)は、対応するテスターピンPIOiを介してDUT4にデジタル信号S1を出力する。DUT4がメモリである場合、デジタル信号S1は、DUTに対する制御信号、DUTであるメモリに書き込まれるデータ信号、アドレス信号などに対応する。
信号受信器144_1〜144_NはそれぞれチャンネルCHごとに設けられる。各信号受信器144_i(1≦i≦N)は、DUT4から対応するテスターピンPIOiに入力されたデジタル信号S2を受信する。デジタル信号S2は、DUTから出力される各種信号や、DUTであるメモリから読み出されたデータに対応する。信号受信器144は、受信した信号S2のレベルを判定する。さらに信号受信器144は、受信した信号S2のレベルが、期待値と一致するかを判定し、一致(パス)、不一致(フェイル)を示すパスフェイル信号を生成する。加えて信号受信器144は、受信した信号S2のタイミングが正常か否かを判定し、パス、フェイルを示すパスフェイル信号を生成する。
任意波形発生器148は、複数チャンネルCH1〜CHNのうち任意のチャンネルに割り当て可能であり、アナログの任意波形信号S3を生成して割り当てられたテスターピンPIOから出力する。デジタイザ150は、複数チャンネルCH1〜CHNのうち任意のチャンネルに割り当て可能であり、割り当てられたテスターピンPIOに入力されたDUT4からのアナログ電圧S4をデジタル信号に変換する。
パラメトリックメジャメントユニット152は、複数チャンネルCH1〜CHNのうち任意のチャンネルに割り当て可能である。パラメトリックメジャメントユニット152は、電圧源、電流源、電流計、電圧計を含む。パラメトリックメジャメントユニット152は、電圧印加電流測定モードにおいて、割り当てられたチャンネルのテスターピンPIOに電圧源により生成された電圧を印加し、電流計によってそのチャンネルのテスターピンPIOに流れる電流を測定する。またパラメトリックメジャメントユニット152は、電流印加電圧測定モードにおいて、割り当てられたチャンネルのテスターピンPIOに電流源により生成された電流を供給し、電圧計によってそのチャンネルのテスターピンPIOの電圧を測定する。パラメトリックメジャメントユニット152によって、任意のデバイスピンの電圧や電流を測定できる。
RAM154は、テスターハードウェア100の各ブロックが使用するデータや、各ブロックが生成したデータを格納するために設けられる。たとえばRAM154は、信号発生器142が生成すべきデジタル信号のパターンを格納するパターンメモリとして利用したり、パスフェイル信号を格納するフェイルメモリ、任意波形発生器148が生成すべき波形を記述する波形データ、あるいはデジタイザ150により取得された波形データを格納する波形メモリなどとして利用される。
リレースイッチ群160は、テスターピンPIO1〜PIONおよびデバイス電源140、信号発生器142_1〜142_N、信号受信器144_1〜144_N、任意波形発生器148、デジタイザ150、パラメトリックメジャメントユニット152に接続される。リレースイッチ群160は、その内部に複数のリレースイッチを含み、デバイス電源140、任意波形発生器148、デジタイザ150、パラメトリックメジャメントユニット152それぞれを、任意のテスターピンPIOに割り当て可能に構成される。
内部バス162は、テスターハードウェア100の各ブロックの間で信号を送受信するために設けられる。内部バス162の種類、本数は特に限定されない。
上述のように、テスターハードウェア100の内部の少なくともひとつのブロックの機能は、不揮発性メモリ102に格納されるコンフィギュレーションデータ306に応じて変更可能となっている。したがって、機能が変更可能なテスターハードウェア100の内部の少なくともひとつのブロックは、FPGA(Field Programmable Gate Array)などのプログラマブルデバイスを用いて構成することができる。
以上がテスターハードウェア100の構成である。このテスターハードウェア100によれば、テスターハードウェア100の各ブロックを組み合わせることにより、メモリや、プロセッサ、A/Dコンバータ、D/Aコンバータなどさまざまな半導体デバイスを、さまざまな手法で試験することができる。以下、テスターハードウェア100を用いた試験システム2により実現可能な試験について説明する。
1a. メモリの機能検証試験
メモリの機能検証試験には、主として、デバイス電源140、信号発生器142、信号受信器144が利用される。デバイス電源140は、メモリに対して供給すべき電源電圧を生成する。
なお電源電圧は、リレースイッチ群160を経由せずに、メモリの電源ピンに対して専用の電源ラインを介してDUT4に供給されてもよい。
メモリの機能検証試験には、主として、デバイス電源140、信号発生器142、信号受信器144が利用される。デバイス電源140は、メモリに対して供給すべき電源電圧を生成する。
なお電源電圧は、リレースイッチ群160を経由せずに、メモリの電源ピンに対して専用の電源ラインを介してDUT4に供給されてもよい。
信号発生器142は、メモリに供給すべきテストパターン(アドレス信号および書き込むべきデータ信号)を生成する。信号受信器144は、メモリから読み出された信号S2のレベルを判定し、期待値と比較することにより、パス、フェイル判定を行う。加えて信号受信器144は、受信した信号S2のタイミングが正常か否かを判定する。
1b. メモリのDC試験
メモリのDC試験時には、主としてデバイス電源140およびパラメトリックメジャメントユニット152が用いられる。デバイス電源140は、メモリに対して供給すべき電源電圧を生成する。デバイス電源140は、自らの出力である電源電圧および電源電流を測定可能に構成されている。パラメトリックメジャメントユニット152は、リレースイッチ群160によってメモリの任意のピンに対応するテスターピンPIOに割り当てられる。デバイス電源140によって、電源電流、電源電圧変動が測定され、パラメトリックメジャメントユニット152によって任意のピンのリーク電流などが測定される。
また、あるテスターピンの電位と、そこに流れる電流を測定することにより、それらの比から、インピーダンスを計算でき、コンタクト不良の検出などに利用できる。
メモリのDC試験時には、主としてデバイス電源140およびパラメトリックメジャメントユニット152が用いられる。デバイス電源140は、メモリに対して供給すべき電源電圧を生成する。デバイス電源140は、自らの出力である電源電圧および電源電流を測定可能に構成されている。パラメトリックメジャメントユニット152は、リレースイッチ群160によってメモリの任意のピンに対応するテスターピンPIOに割り当てられる。デバイス電源140によって、電源電流、電源電圧変動が測定され、パラメトリックメジャメントユニット152によって任意のピンのリーク電流などが測定される。
また、あるテスターピンの電位と、そこに流れる電流を測定することにより、それらの比から、インピーダンスを計算でき、コンタクト不良の検出などに利用できる。
2a. マイクロコントローラの機能検証試験
(i)マイクロコントローラの内部のメモリの機能検証試験は、1aと同様のハードウェアを用いて試験可能である。
(i)マイクロコントローラの内部のメモリの機能検証試験は、1aと同様のハードウェアを用いて試験可能である。
(ii)マイクロコントローラのデジタル信号処理部(CPUコア)の機能検証試験は、1aと同様のハードウェアを用いて試験可能である。
2b. マイクロコントローラのDC試験
マイクロコントローラのDC試験は、1bと同様のハードウェアを用いて試験可能である。
マイクロコントローラのDC試験は、1bと同様のハードウェアを用いて試験可能である。
3a. A/Dコンバータの機能検証試験
A/Dコンバータの機能検証試験には、主としてデバイス電源140、任意波形発生器148および少なくともひとつの信号受信器144が利用される。任意波形発生器148は、リレースイッチ群160によって、A/Dコンバータのアナログ入力端子に割り当てられ、所定の電圧範囲をスイープするアナログ電圧を生成する。少なくともひとつの信号受信器144はそれぞれ、A/Dコンバータのデジタル出力端子に割り当てられ、A/Dコンバータから、アナログ電圧の階調に応じたデジタルコードの各ビットを受信する。
A/Dコンバータの機能検証試験には、主としてデバイス電源140、任意波形発生器148および少なくともひとつの信号受信器144が利用される。任意波形発生器148は、リレースイッチ群160によって、A/Dコンバータのアナログ入力端子に割り当てられ、所定の電圧範囲をスイープするアナログ電圧を生成する。少なくともひとつの信号受信器144はそれぞれ、A/Dコンバータのデジタル出力端子に割り当てられ、A/Dコンバータから、アナログ電圧の階調に応じたデジタルコードの各ビットを受信する。
信号受信器144により得られたデジタルコードと、任意波形発生器148が生成したアナログ電圧の相関関係によって、A/Dコンバータのリニアリティ(INL、DNL)などを評価することが可能となる。
3b. A/DコンバータのDC試験
A/DコンバータのDC試験は、1bと同様のハードウェアを用いて試験可能である。
A/DコンバータのDC試験は、1bと同様のハードウェアを用いて試験可能である。
4a. D/Aコンバータの機能検証試験
D/Aコンバータの機能検証試験には、主としてデバイス電源140、少なくともひとつの信号発生器142およびデジタイザ150が利用される。少なくともひとつの信号発生器142はそれぞれ、D/Aコンバータのデジタル入力端子に割り当てられる。信号発生器142は、D/Aコンバータの入力デジタル信号をそのフルスケールに渡ってスイープする。
D/Aコンバータの機能検証試験には、主としてデバイス電源140、少なくともひとつの信号発生器142およびデジタイザ150が利用される。少なくともひとつの信号発生器142はそれぞれ、D/Aコンバータのデジタル入力端子に割り当てられる。信号発生器142は、D/Aコンバータの入力デジタル信号をそのフルスケールに渡ってスイープする。
デジタイザ150は、リレースイッチ群160によって、D/Aコンバータのアナログ出力端子に割り当てられ、D/Aコンバータのアナログ出力電圧を、デジタルコードに変換する。
デジタイザ150により得られたデジタルコードと、信号発生器142が生成したデジタルコードの相関関係によって、D/Aコンバータの出力電圧オフセットや出力電圧ゲインを評価することが可能となる。
4b. D/AコンバータのDC試験
D/AコンバータのDC試験は、1bと同様のハードウェアを用いて試験可能である。
D/AコンバータのDC試験は、1bと同様のハードウェアを用いて試験可能である。
A/DコンバータやD/Aコンバータは、単体のICであってもよいし、マイクロコントローラに内蔵されてもよい。
5. オシロスコープ試験
デジタイザ150をリレースイッチ群160によって任意のチャンネルに割り当て、デジタイザ150のサンプリング周波数を高めることにより、そのチャンネルを通過する信号の波形データを取得できる。波形データを、情報処理装置200により可視化することにより、試験システム2をオシロスコープとして機能させることができる。
デジタイザ150をリレースイッチ群160によって任意のチャンネルに割り当て、デジタイザ150のサンプリング周波数を高めることにより、そのチャンネルを通過する信号の波形データを取得できる。波形データを、情報処理装置200により可視化することにより、試験システム2をオシロスコープとして機能させることができる。
当業者によれば、テスターハードウェア100を用いることにより、ここに例示したもの以外にも、さまざまな機能検証試験、DC試験などを実行しうることが理解される。
好ましい態様において、テスターハードウェア100は、不揮発性メモリ102に書き込まれたコンフィギュレーションデータ306に応じて、少なくとも信号発生器142が生成するデジタル信号S1のパターンが変更可能に構成される。この場合、不揮発性メモリ102は、信号発生器142の一部であると把握することができる。
この場合、メモリやプロセッサ、A/Dコンバータ、D/Aコンバータなど被試験デバイスの機能検証試験を行う際に、デバイスの種類に応じて、コンフィギュレーションデータを選択することにより、個々のデバイスに対して最適なデジタル信号を供給でき、それらを適切に試験できる。
この場合、メモリやプロセッサ、A/Dコンバータ、D/Aコンバータなど被試験デバイスの機能検証試験を行う際に、デバイスの種類に応じて、コンフィギュレーションデータを選択することにより、個々のデバイスに対して最適なデジタル信号を供給でき、それらを適切に試験できる。
より具体的には、信号発生器142は、コンフィギュレーションデータ306に応じて、
(i)SQPG(Sequential Pattern Generator)、
(ii)ALPG(Algorithmic Pattern Generator)、
(iii)SCPG(Scan Pattern Generator)、
のいずれかの機能を選択的に具備するよう構成される。
(i)SQPG(Sequential Pattern Generator)、
(ii)ALPG(Algorithmic Pattern Generator)、
(iii)SCPG(Scan Pattern Generator)、
のいずれかの機能を選択的に具備するよう構成される。
SQPGとSCPGは、ひとつのコンフィギュレーションデータ306によって提供されてもよい。この場合、ひとつの試験を実行中に、ひとつの信号発生器142を、SQPGと、SCPGを切りかえて使用できる。あるいは、いくつかのチャンネルの信号発生器142をSQPGとして、その他のチャンネルの信号発生器142をSCPGとして利用することもできる。
たとえばメモリの機能検証試験を行う際には、ALPGに対応するコンフィギュレーションデータ306を不揮発性メモリ102に書き込むことにより、演算処理によって長大なテストパターンを自動生成できる。
また、プロセッサ(CPUやマイクロコントローラ)等の機能検証試験を行う際には、SQPGに対応するコンフィギュレーションデータ306を不揮発性メモリ102に書き込めばよい。この場合、プロセッサ等の構成に応じてあらかじめユーザが定義したテストパターンをRAM154に格納しておき、各信号発生器142がテストパターンをRAM154から読み出してDUT4に与えることができる。
またバウンダリスキャンテストを行いたい場合には、SCPGに対応するコンフィギュレーションデータ306を不揮発性メモリ102に書き込むことにより、DUT4の内部ロジックを切り離した試験を実現できる。
以上が試験システム2の構成である。
続いて、クラウドテスティングサービスのフローを説明する。図7は、クラウドテスティングサービスのフローを示す図である。
ユーザUSRは、クラウドテスティングサービスの利用をサービス提供者PRVに申請する(S100)。申請にともない、ユーザUSRの情報がサービス提供者PRVのサーバ300に送信される。
サービス提供者PRVは、ユーザUSRの信用調査などの結果にもとづいて審査を行う(S102)。審査の結果、所定の条件を満たすユーザUSRは、クラウドテスティングサービスの利用者としてデータベースに登録され、ユーザIDが付与される。登録に際してユーザは、試験システム2に使用したい自身の情報処理装置200の識別情報を、サービス提供者PRVに通知する。情報処理装置200の識別情報も、サーバ300のデータベースに登録される。情報処理装置200の識別情報としては、情報処理装置200のMACアドレスを利用してもよい。
サービス提供者PRVは、登録されたユーザUSRに対して、テスターハードウェア100を送付する(S104)。試験システム2を広く普及させたいというサービス提供者PRV側の観点、および安価に試験システム2を構築したいというユーザUSR側の観点に鑑みて、サービス提供者PRVとユーザUSRは、テスターハードウェア100は無償で貸与する契約を結んでもよい。当然ながら、ユーザUSRによるテスターハードウェア100の改変や分解は契約により禁止される。
ユーザUSRは、サービス提供者PRVが開設するウェブサイトにアクセス、ログインし、制御プログラム302をダウンロードし、登録した情報処理装置200にインストールする(S106)。なおサービス提供者PRVは、制御プログラム302の使用は、登録された情報処理装置200においてのみ許諾してもよい。また制御プログラム302は、CD−ROMやDVD−ROMなどのメディアに格納された状態で配布されてもよい。
ここまでで、ユーザUSRはテスターハードウェア100および情報処理装置200を用いて、試験システム2を構築可能となる。
そして、ユーザUSRは、試験対象のDUT4の種類や試験内容に適したプログラムモジュール304、コンフィギュレーションデータ306を選択し(S108)、それらのダウンロードを要求する(S110)。これを受けて、サーバ300から、プログラムモジュール304やコンフィギュレーションデータ306が、情報処理装置200に供給される(S112)。
また、ユーザUSRは、サービス提供者PRVのサーバ300に対して、希望するプログラムモジュール304やコンフィギュレーションデータ306の使用許諾を申請する(S114)。
プログラムモジュール304および/またはコンフィギュレーションデータ306には、使用期間に応じた料金が定められている。サービス提供者PRVは、ユーザUSRからの料金の支払いを条件として(S116)、プログラムモジュール304および/またはコンフィギュレーションデータ306ごとに、それらの使用を許諾する(S118)。
続いて、プログラムモジュール304、コンフィギュレーションデータ306の配布、およびライセンス管理に関して、いくつかの好ましい実施例を説明する。
(第1の実施例)
図8は、第1の実施例に係る試験システム2におけるデータの流れを示す図である。
第1の実施例では、複数のプログラムモジュール304_1〜304_3と複数のコンフィギュレーションデータ306_1〜306_3が予め用意され、サーバ300に格納されている。たとえばプログラムモジュール304_1、304_2、304_3はそれぞれ、制御プログラム302のプラグインソフトウェアであり、情報処理装置200に、MCU(Microcontroller Unit)、メモリデバイス、アナログデバイスを試験するための機能を提供する。本実施の形態において、複数のコンフィギュレーションデータ306_1〜306_3は、制御プログラム302とは別ファイルとしてサーバ300に格納されている。
図8は、第1の実施例に係る試験システム2におけるデータの流れを示す図である。
第1の実施例では、複数のプログラムモジュール304_1〜304_3と複数のコンフィギュレーションデータ306_1〜306_3が予め用意され、サーバ300に格納されている。たとえばプログラムモジュール304_1、304_2、304_3はそれぞれ、制御プログラム302のプラグインソフトウェアであり、情報処理装置200に、MCU(Microcontroller Unit)、メモリデバイス、アナログデバイスを試験するための機能を提供する。本実施の形態において、複数のコンフィギュレーションデータ306_1〜306_3は、制御プログラム302とは別ファイルとしてサーバ300に格納されている。
同様に、コンフィギュレーションデータ306_1、306_2、306_3は、テスターハードウェア100に、MCU、メモリデバイス、アナログデバイスを試験するための機能を提供する。
つまり、本実施の形態では、DUTの種類ごとに、プログラムモジュール304およびコンフィギュレーションデータ306が用意されている。なお本発明はそれには限定されず、たとえば、同じメモリデバイスであっても、フラッシュとDRAMで異なるプログラムモジュール304、異なるコンフィギュレーションデータ306が用意されてもよい。さらに同じDRAMであっても、パターン発生器の種類に応じて、異なるプログラムモジュール304あるいはコンフィギュレーションデータ306が用意されてもよい。
情報処理装置200には、すでに制御プログラム302がインストールされている(S200)。試験システム2のセットアップを目的とするユーザUSRは、ウェブサイトにアクセスし、ログインする。ウェブサイトには、ダウンロード可能なプログラムモジュール304のリストが掲載されている。ユーザは、使用を希望するプログラムモジュール304を情報処理装置200にダウンロードする(S202)。図8には、情報処理装置200にMCU用のプログラムモジュール304_1がダウンロードされた状態が示される。
複数のコンフィギュレーションデータ306_1〜306_3は、ひとつのファイルにパッケージングされた態様にて、サーバ300に格納されてもよい。また、ユーザUSRは、試験システム2のセットアップ作業に先立って、サーバ300からコンフィギュレーションデータ306のパッケージをダウンロードしておく(S204)。このパッケージは、制御プログラム302がアクセス可能な所定のディレクトリに格納される。
続いて、テスターハードウェア100に、試験アルゴリズムに適したコンフィギュレーションデータ306をインストールする手順を説明する。
制御プログラム302がインストールされた情報処理装置200には、以下の機能(i)、(ii)が提供される。
(i)試験システム2のセットアップ時に、テスターハードウェア100の不揮発性メモリ102に書き込み可能な複数のコンフィギュレーションデータ306_1〜306_3の候補をディスプレイに表示する機能
(ii)ユーザにより選択されたコンフィギュレーションデータ306_i(1≦i≦3)をテスターハードウェア100の不揮発性メモリ102に書き込む機能
(i)試験システム2のセットアップ時に、テスターハードウェア100の不揮発性メモリ102に書き込み可能な複数のコンフィギュレーションデータ306_1〜306_3の候補をディスプレイに表示する機能
(ii)ユーザにより選択されたコンフィギュレーションデータ306_i(1≦i≦3)をテスターハードウェア100の不揮発性メモリ102に書き込む機能
制御プログラム302は、コンフィギュレーションデータ306のインストール作業を開始するためのアイコン、ボタン、あるいはメニューを備える。ユーザがコンフィギュレーションデータ306のインストール作業を開始すると、制御プログラム302は、図8の情報処理装置200のディスプレイに、メニュー画面303を表示する(S206)。たとえば制御プログラム302は、GUIを用いて複数のプログラムモジュール304と対応するDUTの種類のリスト(MCU,メモリ、アナログ)を表示する。制御プログラム302は、すでにダウンロードされているコンフィギュレーションデータ306に対応するDUT名を候補として表示してもよい。
ユーザは、情報処理装置200を操作し、試験対象となるDUTの種類を選択する(S208)。たとえばユーザが、MCUを選択したとする。制御プログラム302は、ユーザにより選択されたMCUに対応するコンフィギュレーションデータ306_1を、テスターハードウェア100の不揮発性メモリ102に書き込む(S210)。
以上がコンフィギュレーションデータ306のインストールの手順である。
この実施例によれば基本ソフトウェアである制御プログラム302に、コンフィギュレーションデータ306のインストールに必要な機能(i)(ii)が実装される。これにより、ユーザは、制御プログラム302を実行することにより、GUIを利用して直感的に、希望するコンフィギュレーションデータを選択することができ、選択されたコンフィギュレーションデータをテスターハードウェアの不揮発性メモリに書き込み、あるいは書き換えることができる。
続いて、ライセンス管理について説明する。
本実施例において、ライセンス管理は、DUTの種類ごとに、プログラムモジュール304を対象として行われる。つまり、ユーザUSRは、あるDUT(以下、MCUとする)を試験するための試験システム2を構築しようとするとき、そのDUTに対応するプログラムモジュール304について、サービス提供者PRVとの間で、使用許諾契約を結ぶ。ひとつの使用許諾により、あるユーザは、予め登録された情報処理装置200においてのみ、プログラムモジュール304を実行可能となる。なお、プログラムモジュール304のダウンロード自体は、使用許諾の有無にかかわらず、許可されてもよい。ユーザのアカウント、情報処理装置200の識別情報、および契約済みのプログラムモジュール304の識別子、その契約期間は、サーバ300のデータベース(以下、契約者情報ともいう)に格納される。
本実施例において、ライセンス管理は、DUTの種類ごとに、プログラムモジュール304を対象として行われる。つまり、ユーザUSRは、あるDUT(以下、MCUとする)を試験するための試験システム2を構築しようとするとき、そのDUTに対応するプログラムモジュール304について、サービス提供者PRVとの間で、使用許諾契約を結ぶ。ひとつの使用許諾により、あるユーザは、予め登録された情報処理装置200においてのみ、プログラムモジュール304を実行可能となる。なお、プログラムモジュール304のダウンロード自体は、使用許諾の有無にかかわらず、許可されてもよい。ユーザのアカウント、情報処理装置200の識別情報、および契約済みのプログラムモジュール304の識別子、その契約期間は、サーバ300のデータベース(以下、契約者情報ともいう)に格納される。
一方、コンフィギュレーションデータ306については、ライセンス管理は行われず、ユーザUSRは自由にダウンロード可能であり、また制御プログラム302を実行することにより、テスターハードウェア100にインストール可能となっている。
以上が試験システム2の構成である。続いて試験システム2のライセンス管理に関する動作を説明する。
情報処理装置200には、制御プログラム302、プログラムモジュール304が格納されており、またテスターハードウェア100の不揮発性メモリ102には、コンフィギュレーションデータ306が書き込まれている。
情報処理装置200には、制御プログラム302、プログラムモジュール304が格納されており、またテスターハードウェア100の不揮発性メモリ102には、コンフィギュレーションデータ306が書き込まれている。
使用に際して、ユーザUSRは、情報処理装置200とテスターハードウェア100をバス10を介して接続する。そしてユーザUSRは、テスターハードウェア100の電源を投入し、情報処理装置200において制御プログラム302を起動する。
また、ユーザUSRは、制御プログラム302の内部で、ひとつのプログラムモジュール304を起動する。プログラムモジュール304が起動されると、制御プログラム302は、起動されたプログラムモジュール304の認証処理を行う。
図2の認証部214は、サーバ300の契約者情報にアクセスし、実行されたプログラムモジュール304が、それが実行された情報処理装置200において、使用可能であるかを判定する。具体的には、実行されたプログラムモジュール304が、契約者情報に登録されたものであるか否か、情報処理装置200の識別情報が契約者情報に登録されたものであるか、プログラムが実行される時刻が契約期間に含まれるか、が判定される。
契約者情報をサーバ300側で管理することにより、ユーザによる改ざんを防止できる。契約者情報を堅牢に暗号化可能である場合には、契約者情報を情報処理装置200側にも格納しておき、ライセンス認証に際して、情報処理装置200内の契約者情報を参照してもよい。
ここで、コンフィギュレーションデータ306のインストールは、契約内容にかかわらず自由であることから、不揮発性メモリ102に格納されるコンフィギュレーションデータ306が想定するDUTの種類と、テストプログラム240と組み合わされるプログラムモジュール304が整合しない場合も想定される。そこで、そこで制御プログラム302は、情報処理装置200に、プログラムモジュール304とコンフィギュレーションデータ306との整合性をチェックする機能を提供することが望ましい。
たとえばMCU用のプログラムモジュール304_1が実行されたときに、メモリ用のコンフィギュレーションデータ306_1がインストールされている場合、制御プログラム302は、コンフィギュレーションデータ306が不適切である旨をユーザに通知する。これにより、正しいプログラムモジュール304とコンフィギュレーションデータ306による試験を担保できる。
たとえば、ユーザがMCU用のプログラムモジュール304_1について使用許諾契約を結んでいるとする。
この場合、テスターハードウェア100の不揮発性メモリ102にコンフィギュレーションデータ306_1がインストールされ、情報処理装置200においてMCU用のプログラムモジュール304_1が実行された場合、MCUの試験が実行される。
この場合、テスターハードウェア100の不揮発性メモリ102にコンフィギュレーションデータ306_1がインストールされ、情報処理装置200においてMCU用のプログラムモジュール304_1が実行された場合、MCUの試験が実行される。
一方、テスターハードウェア100の不揮発性メモリ102に、メモリ用のコンフィギュレーションデータ306_2がインストールされており、情報処理装置200においてMCU用のプログラムモジュール304_1が実行された場合、コンフィギュレーションデータ306が不適切である旨が表示される。制御プログラム302は、ユーザに対して、MCU用のコンフィギュレーションデータ306_1への書き換えを促してもよい。
また、テスターハードウェア100の不揮発性メモリ102に、メモリ用のコンフィギュレーションデータ306_2がインストールされており、情報処理装置200においてメモリ用のプログラムモジュール304_2が実行されたとする。この場合、プログラムモジュール304_2については、使用許諾契約を結んでいないため、メモリを試験することはできない。
(第2の実施例)
第2の実施例では、制御プログラム302は、複数のコンフィギュレーションデータ306_1〜306_3を包含している。つまり、制御プログラム302とコンフィギュレーションデータ306は一体のプログラムとして扱われ、ユーザUSRからみると、コンフィギュレーションデータ306の存在は隠蔽されている。
第2の実施例では、制御プログラム302は、複数のコンフィギュレーションデータ306_1〜306_3を包含している。つまり、制御プログラム302とコンフィギュレーションデータ306は一体のプログラムとして扱われ、ユーザUSRからみると、コンフィギュレーションデータ306の存在は隠蔽されている。
図9は、第2の実施例に係る試験システム2のデータの流れを示す図である。制御プログラム302のダウンロードとともに、コンフィギュレーションデータ306がダウンロードされる(S300)。ユーザは、使用を希望するプログラムモジュール304を情報処理装置200にダウンロードする(S302)。図9には、情報処理装置200にMCU用のプログラムモジュール304_1がダウンロードされた状態が示される。
制御プログラム302は、ユーザの指示に応答して、使用可能なコンフィギュレーションデータ306のリスト303を表示する(S304)。ユーザは試験対象となるDUTの種類を選択する(S306)。たとえばユーザが、MCUを選択したとする。制御プログラム302は、ユーザにより選択されたMCUに対応するコンフィギュレーションデータ306_1を、テスターハードウェア100の不揮発性メモリ102に書き込む(S310)。
第2の実施例によれば、コンフィギュレーションデータはユーザに対して隠蔽されることとなり、悪意のユーザによるコンフィギュレーションデータ306の解析、ハッキング等を防止できる。また、善意のユーザに対しては、コンフィギュレーションデータを意識せずに構築可能なユーザフレンドリな試験システムを提供できる。
(第3の実施例)
第1、第2の実施例においては、ユーザが自ら、コンフィギュレーションデータ306をダウンロードする場合を説明した。これらの実施例では、コンフィギュレーションデータ306の種類が増え、その容量が増大した場合に、情報処理装置200の記憶媒体のスペースを圧迫することになる。そこで第3の実施例では、コンフィギュレーションデータ306のダウンロード機能が、制御プログラム302によって提供され、必要とされるコンフィギュレーションデータ306のみが情報処理装置200にダウンロードされる。
第1、第2の実施例においては、ユーザが自ら、コンフィギュレーションデータ306をダウンロードする場合を説明した。これらの実施例では、コンフィギュレーションデータ306の種類が増え、その容量が増大した場合に、情報処理装置200の記憶媒体のスペースを圧迫することになる。そこで第3の実施例では、コンフィギュレーションデータ306のダウンロード機能が、制御プログラム302によって提供され、必要とされるコンフィギュレーションデータ306のみが情報処理装置200にダウンロードされる。
第3の実施例では、複数のコンフィギュレーションデータ306_1〜306_3は、個別のファイルとしてサーバ300に格納される。
図10は、第3の実施例に係る試験システム2のデータの流れを示す図である。
情報処理装置200には、すでに制御プログラム302がインストールされている(S400)。ユーザUSRは、使用を希望するプログラムモジュール304を情報処理装置200にダウンロードする(S402)。図10には、情報処理装置200にMCU用のプログラムモジュール304_1がダウンロードされた状態が示される。
情報処理装置200には、すでに制御プログラム302がインストールされている(S400)。ユーザUSRは、使用を希望するプログラムモジュール304を情報処理装置200にダウンロードする(S402)。図10には、情報処理装置200にMCU用のプログラムモジュール304_1がダウンロードされた状態が示される。
制御プログラム302がインストールされた情報処理装置200には、以下の機能(i)、〜(iii)が提供される。
(i)試験システム2のセットアップ時に、テスターハードウェア100の不揮発性メモリ102に書き込み可能な複数のコンフィギュレーションデータ306_1〜306_3の候補をディスプレイに表示する機能
(iii)ユーザに選択されたコンフィギュレーションデータ306_i(1≦i≦3)を、サーバからダウンロードする機能
(ii)ダウンロードされたコンフィギュレーションデータ306_i(1≦i≦3)をテスターハードウェア100の不揮発性メモリ102に書き込む機能
(i)試験システム2のセットアップ時に、テスターハードウェア100の不揮発性メモリ102に書き込み可能な複数のコンフィギュレーションデータ306_1〜306_3の候補をディスプレイに表示する機能
(iii)ユーザに選択されたコンフィギュレーションデータ306_i(1≦i≦3)を、サーバからダウンロードする機能
(ii)ダウンロードされたコンフィギュレーションデータ306_i(1≦i≦3)をテスターハードウェア100の不揮発性メモリ102に書き込む機能
制御プログラム302は、コンフィギュレーションデータ306のインストール作業を開始するためのアイコン、ボタン、あるいはメニューを備える。ユーザがコンフィギュレーションデータ306のインストール作業を開始すると、制御プログラム302は、図8の情報処理装置200のディスプレイに、メニュー画面303を表示する(S404)。たとえば制御プログラム302は、GUIを用いて複数のプログラムモジュール304と対応するDUTの種類のリスト(MCU,メモリ、アナログ)を表示する。
ユーザは、情報処理装置200を操作し、試験対象となるDUTの種類を選択する(S406)。たとえばユーザが、MCUを選択したとする。制御プログラム302は、ユーザにより選択されたMCUに対応するコンフィギュレーションデータ306_1が記憶装置206に存在しない場合、それをサーバ300からダウンロードし(S408)、ダウンロードされたコンフィギュレーションデータ306_1をテスターハードウェア100の不揮発性メモリ102に書き込む(S410)。一旦ダウンロードされたコンフィギュレーションデータ306は、記憶装置206にそのまま保持される。
第3の実施例によれば、記憶装置206の容量を節約することができる。
また第3の実施例では、第1、第2の実施例に比べて、コンフィギュレーションデータ306のバージョン管理に関して以下の利点を有する。第1、第2の実施例では、サービス提供者PRVがサーバ300上のコンフィギュレーションデータ306のバージョンを更新したとしても、ユーザがステップS204(S300)を改めて実行しない限り、バージョンの更新はテスターハードウェア100に反映されない。
これに対して、第3の実施例によれば、サーバ300上のコンフィギュレーションデータ306のバージョンが更新された場合には、ダウンロードS408により、テスターハードウェア100にインストールされるコンフィギュレーションデータ306を自動的に更新することができる。
なお制御プログラム302は、ステップS406により選択されたコンフィギュレーションデータ306がすでに記憶装置206に存在する場合、コンフィギュレーションデータ306にアクセスせずに、記憶装置206のそれをテスターハードウェア100の不揮発性メモリ102に書き込んでもよい。
以上の第1乃至第3の実施例で説明したセットアップを経て、情報処理装置200においてテストプログラム240にもとづく試験が実行可能となる。
実行部220は、主として制御プログラム302および試験アルゴリズムモジュール304aで構成されるテストプログラム240にもとづいて、テスターハードウェア100を制御する。試験の結果得られたデータは、テスターハードウェア100から情報処理装置200に送信され、記憶装置206に格納される。
実行部220は、主として制御プログラム302および試験アルゴリズムモジュール304aで構成されるテストプログラム240にもとづいて、テスターハードウェア100を制御する。試験の結果得られたデータは、テスターハードウェア100から情報処理装置200に送信され、記憶装置206に格納される。
また、解析部230は、解析ツールモジュール304bが規定する解析手法によってテスターハードウェア100から得られたデータを解析する。
以上が試験システム2の動作である。試験システム2は、従来の試験装置に比べて以下の利点を有する。
1. この試験システム2において、テスターハードウェア100は、特定のデバイスや、試験内容に限定された構成を有しておらず、さまざまな試験内容に対応可能な汎用性をもって設計されている。そして、さまざまな種類の被試験デバイス、試験内容に最適化されたコンフィギュレーションデータが、サービス提供者あるいは第3者によって用意され、サーバ300に格納されている。
そしてユーザUSRは、検査対象のDUT4に最適なコンフィギュレーションデータ306を選択し、テスターハードウェアの不揮発性メモリ102に書き込むことにより、DUT4を適切に試験することができる。
つまり、この試験システム2によれば、DUT4の種類や試験項目ごとに個別の試験装置(ハードウェア)を用意する必要がなくなるため、ユーザのコストの負担を軽減することができる。
そしてユーザUSRは、検査対象のDUT4に最適なコンフィギュレーションデータ306を選択し、テスターハードウェアの不揮発性メモリ102に書き込むことにより、DUT4を適切に試験することができる。
つまり、この試験システム2によれば、DUT4の種類や試験項目ごとに個別の試験装置(ハードウェア)を用意する必要がなくなるため、ユーザのコストの負担を軽減することができる。
2. また、新規のデバイスが開発され、従来存在しない試験が必要となった場合、サービス提供者PRVあるいは第3者によって、その試験内容を実現するためのコンフィギュレーションデータ306やプログラムモジュール304が提供されるであろう。したがってユーザは、テスターハードウェアの処理能力の範囲内において、現在から将来にわたって開発されるデバイスを試験することができる。
3. また従来では、開発段階の半導体デバイスを検査する際に、電源装置、任意波形発生器、オシロスコープやデジタイザを個別に用意し、それらを組み合わせて、所望の特性を測定する必要があった。これに対して実施の形態に係る試験システム2によれば、情報処理装置200とテスターハードウェア100を用意すれば、さまざまな半導体デバイスを簡易かつ適切に試験できる。
4. テスターハードウェア100は、設計開発段階での使用を前提とすれば、同時測定可能な被試験デバイスの個数、すなわちチャンネル数が少なく設計できる。また情報処理装置との協調動作を前提として設計することができる。さらに必要に応じてその性能の一部を妥協することも可能である。これらの理由から、テスターハードウェア100は、量産用の試験装置に比べて、安価に、また非常にコンパクトに、具体的にはデスクトップサイズ、ポータブルに構成しうる。
この場合、ユーザUSRの観点からは、研究者・開発者ごと、あるいは研究開発グループごとに、テスターハードウェアを保有することが可能となる。サービス提供者PRVの観点からは、テスターハードウェア100の普及を促すことができ、収益の機会を拡大することができる。
5. また従来の試験装置は巨大であったため、その移動は現実的には不可能であり、ユーザがDUT4を試験装置まで搬送する必要があった。これに対してテスターハードウェア100を小型化することにより、それを被試験デバイスの場所まで移動することが可能となる。
たとえばクリーンルーム内で、被試験デバイスを試験したいとする。試験装置の設置箇所が被試験デバイスと離れている場合、デバイスの汚染を考慮すると、クリーンルーム内といえども、デバイスを長距離移動させることは好ましくない。つまり従来では、被試験デバイスおよび試験装置の双方とも移動させることが困難であり、試験装置の利用が制限されるケースがあった。実施の形態に係る試験システム2は、クリーンルーム内のさまざまな箇所に設置することができ、また必要に応じてクリーンルーム内に持ち込んだり、持ち出したりできる。あるいは屋外の特殊環境下での試験も可能となる。つまり試験装置を利用可能な状況を、従来よりも格段に広げることができる。
たとえばクリーンルーム内で、被試験デバイスを試験したいとする。試験装置の設置箇所が被試験デバイスと離れている場合、デバイスの汚染を考慮すると、クリーンルーム内といえども、デバイスを長距離移動させることは好ましくない。つまり従来では、被試験デバイスおよび試験装置の双方とも移動させることが困難であり、試験装置の利用が制限されるケースがあった。実施の形態に係る試験システム2は、クリーンルーム内のさまざまな箇所に設置することができ、また必要に応じてクリーンルーム内に持ち込んだり、持ち出したりできる。あるいは屋外の特殊環境下での試験も可能となる。つまり試験装置を利用可能な状況を、従来よりも格段に広げることができる。
6. また、この試験システム2では、さまざまなプログラムモジュール304がサービス提供者PRVによってクラウドであるサーバ300上に用意されており、ユーザUSRはその中から、半導体デバイスの種類、試験項目、評価アルゴリズムに適したものを選択し、テストプログラム240に組み込むことができる。その結果、ユーザUSRは、従来のようにテストプログラムを自ら作成することなく、デバイスを適切に試験できる。
7. 実施の形態では、コンフィギュレーションデータ306を、テスターハードウェア100の不揮発性メモリ102に書き込むことにより、テスターハードウェア100の少なくともその機能の一部が変更可能に構成されるケースを説明したが、本発明はそれには限定されない。使用するFPGAによっては、不揮発性メモリではなく、揮発性メモリを書き換えることにより機能が変更可能なものも存在する。こうしたFPGAを採用する場合には、テスターハードウェア100に搭載されるSRAMあるいはDRAM等の揮発性メモリに格納されたデータに応じて、テスターハードウェア100の機能が変更となる。
揮発性メモリの書き込み速度は、不揮発性メモリの書き込み速度に比べて格段に速いため、テスターハードウェア100の機能変更時において、ユーザの待ち時間を格段に短縮することができる。なお、揮発性メモリを採用した場合、テスターハードウェア100の起動ごとに、揮発性メモリにコンフィギュレーションデータを書き込む必要があるが、その書き込み速度は速いため、待ち時間がユーザに与えるストレスは無視しうる。
揮発性メモリの書き込み速度は、不揮発性メモリの書き込み速度に比べて格段に速いため、テスターハードウェア100の機能変更時において、ユーザの待ち時間を格段に短縮することができる。なお、揮発性メモリを採用した場合、テスターハードウェア100の起動ごとに、揮発性メモリにコンフィギュレーションデータを書き込む必要があるが、その書き込み速度は速いため、待ち時間がユーザに与えるストレスは無視しうる。
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
2…試験システム、4…DUT、6…ソケット、8…ネットワーク、10…バス、100…テスターハードウェア、102…不揮発性メモリ、110…ACプラグ、112…電源スイッチ、114…コネクタ、120…ソケット、122…コネクタ、124…ピン、126…ケーブル、130…インタフェース部、132…コントローラ、134…異常検出部、136…内部電源、140…デバイス電源、PIO…テスターピン、142…信号発生器、144…信号受信器、148…任意波形発生器、150…デジタイザ、152…パラメトリックメジャメントユニット、154…RAM、160…リレースイッチ群、162…内部バス、200…情報処理装置、202…第1インタフェース部、204…第2インタフェース部、206…記憶装置、208…データ取得部、210…テスト制御部、212…ハードウェアアクセス部、214…認証部、220…実行部、222…プログラムカウンタ、224…割込・マッチ検出部、230…解析部、232…表示部、240…テストプログラム、300…サーバ、302…制御プログラム、304…プログラムモジュール、304a…試験アルゴリズムモジュール、304b…解析ツールモジュール、306…コンフィギュレーションデータ、308…データベース、310…記憶部、312…申請受付部、314…データベース登録部、316…認証部、320…リスト表示部、322…ダウンロード制御部、324…ライセンス管理部、USR…ユーザ、PRV…サービス提供者。
Claims (15)
- 被試験デバイスを試験する試験システムであって、
それぞれが前記試験システムに異なる機能を提供するための複数のコンフィギュレーションデータを格納するサーバと、
前記被試験デバイスを試験するテスターハードウェアであって、メモリを含み、当該メモリに格納されたコンフィギュレーションデータに応じて、少なくともその機能の一部が変更可能に構成されたテスターハードウェアと、
前記サーバとネットワークを介して接続され、制御プログラムがインストールされた情報処理装置であって、前記制御プログラムにより、(i)前記試験システムのセットアップ時に、前記テスターハードウェアに書き込み可能な複数のコンフィギュレーションデータの候補をディスプレイに表示する機能と、(ii)ユーザにより選択されたコンフィギュレーションデータを前記テスターハードウェアの前記メモリに書き込む機能と、が提供されている、情報処理装置と、
を備えることを特徴とする試験システム。 - 前記複数のコンフィギュレーションデータは、前記セットアップの開始前に、予め前記情報処理装置にダウンロードされていることを特徴とする請求項1に記載の試験システム。
- 前記制御プログラムは、すでにダウンロードされているコンフィギュレーションデータを候補として表示することを特徴とする請求項2に記載の試験システム。
- 前記複数のコンフィギュレーションデータは、前記制御プログラムとは別ファイルとして前記サーバに格納されていることを特徴とする請求項1から3のいずれかに記載の試験システム。
- 前記複数のコンフィギュレーションデータは、1つのファイルにパッケージングされて前記サーバに格納されていることを特徴とする請求項4に記載の試験システム。
- 前記複数のコンフィギュレーションデータは、前記制御プログラムに包含されていることを特徴とする請求項1から3のいずれかに記載の試験システム。
- 前記情報処理装置は、前記制御プログラムによりさらに、(iii)前記ユーザに選択された前記コンフィギュレーションデータを、前記サーバからダウンロードする機能が提供されていることを特徴とする請求項1から3のいずれかに記載の試験システム。
- 前記サーバは、前記複数のコンフィギュレーションデータに加えて、前記試験システムに異なる機能を提供するための複数のプログラムモジュールを格納しており、
前記情報処理装置と前記サーバの少なくともひとつは、各プログラムモジュールについて、前記情報処理装置による当該プログラムモジュールの使用の許否に関するライセンス情報を保持しており、
前記情報処理装置は、あるプログラムモジュールが実行されたとき、そのプログラムモジュールの使用が許諾されており、かつそのプログラムモジュールに対応するコンフィギュレーションデータが前記テスターハードウェアにインストールされている場合に、試験動作が可能となることを特徴とする請求項1から7のいずれかに記載の試験システム。 - サーバ、テスターハードウェアとともに被試験デバイスを試験する試験システムを構成する情報処理装置において実行される制御プログラムであって、
前記サーバは、ネットワークを介して前記情報処理装置と接続され、前記試験システムに異なる機能を提供するための複数のコンフィギュレーションデータを格納し、
前記テスターハードウェアはメモリを含み、当該メモリに格納されたコンフィギュレーションデータに応じて、少なくともその機能の一部が変更可能に構成されており、
前記制御プログラムは、前記情報処理装置に、(i)前記試験システムのセットアップ時に、前記テスターハードウェアに書き込み可能な複数のコンフィギュレーションデータの候補をディスプレイに表示する機能と、(ii)ユーザにより選択されたコンフィギュレーションデータを前記テスターハードウェアの前記メモリに書き込む機能と、を提供することを特徴とする制御プログラム。 - 前記制御プログラムは、すでにダウンロードされているコンフィギュレーションデータを候補として表示することを特徴とする請求項9に記載の制御プログラム。
- 前記複数のコンフィギュレーションデータは、前記制御プログラムとは別ファイルとして前記サーバに格納されていることを特徴とする請求項9または10に記載の制御プログラム。
- 前記制御プログラムは、前記複数のコンフィギュレーションデータを包含していることを特徴とする請求項9に記載の制御プログラム。
- 前記制御プログラムは、前記情報処理装置に、(iii)前記ユーザに選択された前記コンフィギュレーションデータを、前記サーバからダウンロードする機能を提供することを特徴とする請求項9に記載の制御プログラム。
- 前記サーバは、前記複数のコンフィギュレーションデータに加えて、前記試験システムに異なる機能を提供するための複数のプログラムモジュールを格納しており、
前記情報処理装置と前記サーバの少なくともひとつは、各プログラムモジュールについて、前記情報処理装置による当該プログラムモジュールの使用の許否に関するライセンス情報を保持しており、
前記制御プログラムは、(iv)あるプログラムモジュールが実行されたとき、そのプログラムモジュールの使用が許諾されており、かつそのプログラムモジュールに対応するコンフィギュレーションデータが前記テスターハードウェアにインストールされている場合に、前記試験システムが動作が可能となるようプログラムされていることを特徴とする請求項9から13のいずれかに記載の制御プログラム。 - サーバ、テスターハードウェア、情報処理装置により構成される試験システムにおいて、前記テスターハードウェアにコンフィギュレーションデータを書き込む方法であって、
前記サーバは、ネットワークを介して前記情報処理装置と接続され、
前記テスターハードウェアはメモリを含み、当該メモリに格納されたコンフィギュレーションデータに応じて、少なくともその機能の一部が変更可能に構成されており、
前記方法は、
前記サーバが、前記試験システムに異なる機能を提供するための複数のコンフィギュレーションデータを格納するステップと、
前記情報処理装置が、前記試験システムのセットアップ時に、前記テスターハードウェアに書き込み可能な複数のコンフィギュレーションデータの候補をディスプレイに表示するステップと、
前記情報処理装置が、ユーザからの前記コンフィギュレーションデータの選択を受けるステップと、
前記情報処理装置が、ユーザにより選択されたコンフィギュレーションデータを前記テスターハードウェアの前記メモリに書き込むステップと、
を備えることを特徴とする方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013118142A JP2014235127A (ja) | 2013-06-04 | 2013-06-04 | 試験システム、制御プログラム、コンフィギュレーションデータの書込方法 |
US14/295,297 US9563527B2 (en) | 2013-06-04 | 2014-06-03 | Test system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013118142A JP2014235127A (ja) | 2013-06-04 | 2013-06-04 | 試験システム、制御プログラム、コンフィギュレーションデータの書込方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014235127A true JP2014235127A (ja) | 2014-12-15 |
Family
ID=51986578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013118142A Pending JP2014235127A (ja) | 2013-06-04 | 2013-06-04 | 試験システム、制御プログラム、コンフィギュレーションデータの書込方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9563527B2 (ja) |
JP (1) | JP2014235127A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190058107A (ko) * | 2017-11-21 | 2019-05-29 | 주식회사 라온솔루션 | 모바일용 부품 실장 테스트 장치 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014235127A (ja) * | 2013-06-04 | 2014-12-15 | 株式会社アドバンテスト | 試験システム、制御プログラム、コンフィギュレーションデータの書込方法 |
CN109560991A (zh) * | 2018-12-19 | 2019-04-02 | 中山大学 | 一种电控板的可视化测试***及方法 |
CN110262468B (zh) * | 2019-07-26 | 2024-02-06 | 泰华智慧产业集团股份有限公司 | 智能锁测试设备及测试方法 |
CN111984476B (zh) * | 2020-06-29 | 2023-08-01 | 百度在线网络技术(北京)有限公司 | 测试方法和装置 |
CN112783770A (zh) * | 2021-01-21 | 2021-05-11 | 深圳市杉川机器人有限公司 | 软件测试方法、装置、设备及计算机可读存储介质 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5861882A (en) * | 1994-11-03 | 1999-01-19 | Motorola, Inc. | Integrated test and measurement means employing a graphical user interface |
JP2002040102A (ja) * | 2000-07-28 | 2002-02-06 | Ando Electric Co Ltd | Icテスタ、その付加機能設定方法及び記憶媒体 |
JP2004037086A (ja) * | 2002-06-28 | 2004-02-05 | Agilent Technologies Japan Ltd | データ解析方法及び装置 |
JP2004037278A (ja) * | 2002-07-04 | 2004-02-05 | Fuji Xerox Co Ltd | 回路検証装置 |
WO2004088339A1 (ja) * | 2003-03-31 | 2004-10-14 | Advantest Corporation | 試験装置及び試験方法 |
JP2005341424A (ja) * | 2004-05-28 | 2005-12-08 | Anritsu Corp | 通信試験装置及び通信試験方法 |
JP2006242638A (ja) * | 2005-03-01 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体検査装置 |
JP2007019992A (ja) * | 2005-07-08 | 2007-01-25 | Konica Minolta Business Technologies Inc | 電子機器及び画像形成装置 |
US20070022351A1 (en) * | 2005-06-29 | 2007-01-25 | Zhengrong Zhou | Method and apparatus that provide for configuration of hardware resources specified in a test template |
JP2009198291A (ja) * | 2008-02-21 | 2009-09-03 | Yokogawa Electric Corp | 半導体試験装置 |
JP2010203937A (ja) * | 2009-03-04 | 2010-09-16 | Sony Corp | テスト装置、テスト方法、およびプログラム |
Family Cites Families (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0766033B2 (ja) | 1984-01-10 | 1995-07-19 | 富士通株式会社 | 高集積回路素子の試験装置 |
JP2527935B2 (ja) * | 1986-05-19 | 1996-08-28 | 株式会社 アドバンテスト | 半導体メモリ試験装置 |
US4760329A (en) | 1987-04-23 | 1988-07-26 | Grumman Aerospace Corporation | Programmable tester with bubble memory |
JPH09145788A (ja) | 1995-11-28 | 1997-06-06 | Advantest Corp | Icテストシステム |
AU1678697A (en) * | 1996-02-06 | 1997-08-28 | Telefonaktiebolaget Lm Ericsson (Publ) | Assembly and method for testing integrated circuit devices |
JP3728032B2 (ja) * | 1996-10-31 | 2005-12-21 | 三菱レイヨン株式会社 | 低色収差ロッドレンズアレイ及びそのユニット並びにこれらを用いたイメージスキャナ |
JPH10253714A (ja) | 1997-03-10 | 1998-09-25 | Toshiba Corp | 電子部品の測定装置及びこの測定装置を用いた電子部品の測定方法 |
JPH1164469A (ja) | 1997-08-21 | 1999-03-05 | Advantest Corp | 半導体試験装置用パターン発生器 |
US6134689A (en) * | 1998-02-12 | 2000-10-17 | Motorola Inc. | Method of testing logic devices |
JPH11304879A (ja) | 1998-04-17 | 1999-11-05 | Nec Eng Ltd | プリント配線基板テスト装置 |
US6243832B1 (en) * | 1998-08-12 | 2001-06-05 | Bell Atlantic Network Services, Inc. | Network access server testing system and methodology |
JP4121634B2 (ja) * | 1998-09-21 | 2008-07-23 | 株式会社アドバンテスト | メモリ試験装置 |
JP2000122886A (ja) | 1998-10-10 | 2000-04-28 | Advantest Corp | 半導体試験装置のプログラム作成方式 |
US6449741B1 (en) * | 1998-10-30 | 2002-09-10 | Ltx Corporation | Single platform electronic tester |
JP4601119B2 (ja) * | 2000-05-02 | 2010-12-22 | 株式会社アドバンテスト | メモリ試験方法・メモリ試験装置 |
JP3762643B2 (ja) | 2001-01-10 | 2006-04-05 | 株式会社ケンウッド | 携帯端末装置、記憶データ更新方法及びファームウェア更新方法 |
US7050923B2 (en) | 2001-08-15 | 2006-05-23 | National Instruments Corporation | Network-based system for configuring a measurement system using configuration information generated based on a user specification |
JP2003140895A (ja) | 2001-11-06 | 2003-05-16 | Ricoh Co Ltd | 組み替え可能なソフトウェアを持つ検査システム |
US6901534B2 (en) * | 2002-01-15 | 2005-05-31 | Intel Corporation | Configuration proxy service for the extended firmware interface environment |
US7734966B1 (en) * | 2002-12-26 | 2010-06-08 | Marvell International Ltd. | Method and system for memory testing and test data reporting during memory testing |
US7209851B2 (en) | 2003-02-14 | 2007-04-24 | Advantest America R&D Center, Inc. | Method and structure to develop a test program for semiconductor integrated circuits |
TWI287639B (en) | 2003-02-14 | 2007-10-01 | Advantest Corp | A distributed operating system for a semiconductor test system for testing at least one device under test |
US7437261B2 (en) * | 2003-02-14 | 2008-10-14 | Advantest Corporation | Method and apparatus for testing integrated circuits |
US7460988B2 (en) * | 2003-03-31 | 2008-12-02 | Advantest Corporation | Test emulator, test module emulator, and record medium storing program therein |
JP2004326426A (ja) | 2003-04-24 | 2004-11-18 | Kyocera Mita Corp | プリンタドライバ |
US7117415B2 (en) * | 2004-01-15 | 2006-10-03 | International Business Machines Corporation | Automated BIST test pattern sequence generator software system and method |
JP4294531B2 (ja) | 2004-04-06 | 2009-07-15 | 三菱電機株式会社 | 論理回路検証・テストシステム |
US7315827B2 (en) * | 2004-04-12 | 2008-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for communicating semiconductor manufacturing information to customers |
US7904351B2 (en) * | 2004-05-26 | 2011-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inventory tracking mechanism for virtual wafer circuit probing subcontract |
JP2006003239A (ja) | 2004-06-18 | 2006-01-05 | Hitachi Ltd | 半導体装置テスタ |
JP4334463B2 (ja) | 2004-12-02 | 2009-09-30 | イノテック株式会社 | 半導体集積回路のテスト装置および方法 |
US7155361B2 (en) * | 2005-02-24 | 2006-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor test management system and method |
WO2006130684A2 (en) * | 2005-05-31 | 2006-12-07 | Testquest, Inc. | Systems and methods for automated testing |
JP2007057355A (ja) | 2005-08-24 | 2007-03-08 | Toshiba Corp | 制御棒引抜監視装置 |
US7950004B2 (en) * | 2005-10-21 | 2011-05-24 | Siemens Corporation | Devices systems and methods for testing software |
US7778719B2 (en) * | 2005-12-14 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method, system, apparatus, and computer-readable medium for providing configure to service for a semiconductor manufacturing service guide system |
WO2007132577A1 (ja) | 2006-05-17 | 2007-11-22 | Murata Manufacturing Co., Ltd. | プラットフォームボード及び生産管理方法 |
JP2008014784A (ja) | 2006-07-05 | 2008-01-24 | Anritsu Corp | 携帯端末用デバイス測定装置 |
US20080040353A1 (en) * | 2006-08-10 | 2008-02-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method of manufacturing management |
JP4785673B2 (ja) | 2006-08-23 | 2011-10-05 | キヤノン株式会社 | 情報処理装置及びその制御方法、プログラム |
JP2008145266A (ja) | 2006-12-11 | 2008-06-26 | Yokogawa Electric Corp | デバイステスタ |
US9135778B2 (en) * | 2007-11-09 | 2015-09-15 | Bally Gaming, Inc. | License management system |
KR100916762B1 (ko) * | 2007-12-10 | 2009-09-14 | 주식회사 아이티엔티 | 반도체 디바이스 테스트 시스템 |
US7958387B2 (en) * | 2008-05-30 | 2011-06-07 | Spirent Communications, Inc. | Realtime test result promulgation from network component test device |
JP4740982B2 (ja) | 2008-06-18 | 2011-08-03 | 東芝テック株式会社 | プログラマブル論理回路 |
JP2010011255A (ja) | 2008-06-30 | 2010-01-14 | Nec Electronics Corp | 無線通信装置及びそのパケット転送方法 |
US20110208540A1 (en) | 2008-11-06 | 2011-08-25 | Koninklijke Philips Electronics N.V. | Executable clinical guideline and guideline tool |
JP2010177897A (ja) | 2009-01-28 | 2010-08-12 | Yokogawa Electric Corp | Fpgaのコンフィギュレーション回路 |
TWI398649B (zh) | 2009-02-11 | 2013-06-11 | King Yuan Electronics Co Ltd | Semiconductor test system with self - test for electrical channel |
US8301942B2 (en) * | 2009-04-10 | 2012-10-30 | International Business Machines Corporation | Managing possibly logically bad blocks in storage devices |
US8094566B2 (en) | 2009-12-24 | 2012-01-10 | Advantest Corporation | Test apparatus and test method |
US20110184687A1 (en) | 2010-01-25 | 2011-07-28 | Advantest Corporation | Test apparatus and test method |
US8547125B2 (en) | 2010-01-26 | 2013-10-01 | Advantest Corporation | Test apparatus and test module |
JP2011247589A (ja) | 2010-05-21 | 2011-12-08 | Advantest Corp | 試験装置、制御ボード、および試験装置の構成方法 |
TWM397528U (en) | 2010-08-23 | 2011-02-01 | Maintek Comp Suzhou Co Ltd | Testing system for graphics card |
US8661293B2 (en) * | 2011-06-30 | 2014-02-25 | International Business Machines Corporation | Test architecture based on intelligent test sequence |
US8456999B2 (en) * | 2011-08-18 | 2013-06-04 | Spirent Communications, Inc. | Methods and apparatuses for enhanced transmission selection-capable simulated traffic generation |
US8868978B2 (en) * | 2012-02-14 | 2014-10-21 | International Business Machines Corporation | Reclaiming discarded solid state devices |
US8984341B1 (en) * | 2012-05-08 | 2015-03-17 | Amazon Technologies, Inc. | Scalable testing in a production system with autoscaling |
US8977903B1 (en) * | 2012-05-08 | 2015-03-10 | Amazon Technologies, Inc. | Scalable testing in a production system with autoshutdown |
JP5816144B2 (ja) * | 2012-08-30 | 2015-11-18 | 株式会社アドバンテスト | テストプログラムおよび試験システム |
US9250992B1 (en) * | 2013-05-07 | 2016-02-02 | Marvell International Ltd. | Test data reporting during memory testing |
JP2014235127A (ja) * | 2013-06-04 | 2014-12-15 | 株式会社アドバンテスト | 試験システム、制御プログラム、コンフィギュレーションデータの書込方法 |
GB2523338A (en) * | 2014-02-20 | 2015-08-26 | Ng4T Gmbh | Testing a virtualised network function in a network |
-
2013
- 2013-06-04 JP JP2013118142A patent/JP2014235127A/ja active Pending
-
2014
- 2014-06-03 US US14/295,297 patent/US9563527B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5861882A (en) * | 1994-11-03 | 1999-01-19 | Motorola, Inc. | Integrated test and measurement means employing a graphical user interface |
JP2002040102A (ja) * | 2000-07-28 | 2002-02-06 | Ando Electric Co Ltd | Icテスタ、その付加機能設定方法及び記憶媒体 |
JP2004037086A (ja) * | 2002-06-28 | 2004-02-05 | Agilent Technologies Japan Ltd | データ解析方法及び装置 |
JP2004037278A (ja) * | 2002-07-04 | 2004-02-05 | Fuji Xerox Co Ltd | 回路検証装置 |
WO2004088339A1 (ja) * | 2003-03-31 | 2004-10-14 | Advantest Corporation | 試験装置及び試験方法 |
JP2005341424A (ja) * | 2004-05-28 | 2005-12-08 | Anritsu Corp | 通信試験装置及び通信試験方法 |
JP2006242638A (ja) * | 2005-03-01 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体検査装置 |
US20070022351A1 (en) * | 2005-06-29 | 2007-01-25 | Zhengrong Zhou | Method and apparatus that provide for configuration of hardware resources specified in a test template |
JP2007019992A (ja) * | 2005-07-08 | 2007-01-25 | Konica Minolta Business Technologies Inc | 電子機器及び画像形成装置 |
JP2009198291A (ja) * | 2008-02-21 | 2009-09-03 | Yokogawa Electric Corp | 半導体試験装置 |
JP2010203937A (ja) * | 2009-03-04 | 2010-09-16 | Sony Corp | テスト装置、テスト方法、およびプログラム |
Non-Patent Citations (1)
Title |
---|
(株)産業タイムズ社 代表取締役社長 泉谷渉: "[連載]これが半導体・ITのニューウェーブだ!! 半導体テスティングのコスト10分の1、労力40分の1という", 半導体産業新聞, vol. 第28回, JPN6015043632, 22 March 2013 (2013-03-22), JP, ISSN: 0003189007 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190058107A (ko) * | 2017-11-21 | 2019-05-29 | 주식회사 라온솔루션 | 모바일용 부품 실장 테스트 장치 |
KR101992784B1 (ko) | 2017-11-21 | 2019-06-26 | 주식회사 라온솔루션 | 모바일용 부품 실장 테스트 장치 |
Also Published As
Publication number | Publication date |
---|---|
US9563527B2 (en) | 2017-02-07 |
US20140359361A1 (en) | 2014-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5833500B2 (ja) | 試験システム | |
JP5816144B2 (ja) | テストプログラムおよび試験システム | |
JP5833501B2 (ja) | 試験システム | |
JP5833502B2 (ja) | テストプログラム | |
JP2013250250A (ja) | テスターハードウェアおよびそれを用いた試験システム | |
US9563527B2 (en) | Test system | |
JP4608516B2 (ja) | モジュール式試験システムに試験モジュールを統合する方法およびモジュール式試験システム | |
US8131529B2 (en) | Method and system for simulating test instruments and instrument functions | |
CN105092992A (zh) | 用于在ate上进行向量控制的测试的方法和设备 | |
WO2013183210A1 (ja) | テストプログラム | |
TWI287639B (en) | A distributed operating system for a semiconductor test system for testing at least one device under test | |
US10996268B2 (en) | Session management for interactive debugging | |
US9274172B2 (en) | Selective test pattern processor | |
US20090063082A1 (en) | Standardized Interfaces for Proprietary Instruments | |
El Badawi et al. | Exploring on-line RF performance monitoring based on the indirect test strategy | |
JP5088542B2 (ja) | データ処理装置 | |
El Badawi et al. | On the Use of the Indirect Test Strategy for Lifetime Performance Monitoring of RF Circuits | |
CN116203856A (zh) | 一种基于参数配置的通用测试方法、装置及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160308 |