JP5833501B2 - 試験システム - Google Patents
試験システム Download PDFInfo
- Publication number
- JP5833501B2 JP5833501B2 JP2012127524A JP2012127524A JP5833501B2 JP 5833501 B2 JP5833501 B2 JP 5833501B2 JP 2012127524 A JP2012127524 A JP 2012127524A JP 2012127524 A JP2012127524 A JP 2012127524A JP 5833501 B2 JP5833501 B2 JP 5833501B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- program
- configuration data
- tester hardware
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2294—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
たとえばメモリの機能検証試験では、まずメモリに所定のテストパターンが書き込まれる。続いて、DUTに書き込まれたデータがメモリから読み出され、それらが期待値と比較され、比較結果を示すパス・フェイルデータが生成される。同じメモリであっても、RAMとフラッシュメモリでは、書き込まれるテストパターンは異なる。また、書き込み、読み出しを行う単位や、シーケンスも異なっている。
また多くの半導体デバイスにおいて、バウンダリスキャンテストが実行される。
特に半導体デバイスは、世代によって規格が変更されることが多く、規格ごとに試験アルゴリズムは異なりうる。言い換えればユーザは、規格が変更になるたびに、膨大な量のテストプログラムを自ら作成し直す必要があった。
一例として、プロセッサのリーク電流のみを検査したいユーザがいるとする。従来のプロセッサ用試験装置にも、リーク電流の測定機能は備わっているが、それらを測定するためだけに、巨大で高価な試験装置を購入、使用することは、現実的ではない。したがって、従来ではユーザは、プロセッサに対する電源電圧を生成する電源装置、リーク電流を測定する電流計、プロセッサを所望の状態(ベクター)に制御するためのコントローラ、を用いて測定系を構築する必要があった。
またA/Dコンバータを評価したいユーザは、A/Dコンバータに対する電源電圧を生成する電源装置、A/Dコンバータの入力電圧を制御する任意波形発生器、を用いて測定系を構築する必要がある。
このように、個別に構築される試験システムは汎用性に乏しく、またその制御や得られるデータの処理も煩雑であった。
情報処理装置は、(i)試験システムのセットアップ時に、それぞれが試験システムに異なる機能を提供するために用意された複数のコンフィギュレーションデータのうち、ユーザが指定した試験内容に適したコンフィギュレーションデータを取得するデータ取得部と、(ii)テスターハードウェアの不揮発性メモリにコンフィギュレーションデータを書き込むハードウェアアクセス部と、(iii)被試験デバイスの試験時に、テストプログラムを実行し、テストプログラムに応じて、テスターハードウェアを制御するとともに、テスターハードウェアによって取得されたデータを処理するテスト制御部と、を含む。
ユーザは、検査対象の被試験デバイスに最適なコンフィギュレーションデータを選択し、テスターハードウェアの不揮発性メモリに書き込むことにより、被試験デバイスを試験することができる。この態様によれば、被試験デバイスの種類や試験項目ごとに個別の試験装置(ハードウェア)を用意する必要がなくなるため、ユーザのコストの負担を軽減することができる。
また、新規のデバイスが開発され、従来存在しない試験が必要となった場合、サービス提供者あるいは第3者によって、その試験を実現するためのコンフィギュレーションデータが提供されるであろう。したがってユーザは、テスターハードウェアの処理能力の範囲内において、現在から将来にわたって開発されるデバイスを試験することが可能となる。
また従来では、開発段階の半導体デバイスを検査する際に、電源装置、任意波形発生器、オシロスコープやデジタイザなどを個別に用意し、それらを組み合わせて、所望の特性を測定する必要があったが、この試験システムによれば、情報処理装置とテスターハードウェアを用意すれば、さまざまな半導体デバイスを簡易かつ適切に試験できる。
この場合、ユーザの観点からは、研究者・開発者ごと、あるいは研究開発グループごとに、テスターハードウェアを保有することが可能となる。サービス提供者の観点からは、テスターハードウェアの普及を促すことができ、収益の機会を拡大することができる。
また従来の試験装置は巨大であったため、その移動は現実的には不可能であり、ユーザが被試験デバイスを試験装置まで搬送する必要があった。これに対してテスターハードウェアを小型化することにより、被試験デバイスの場所まで移動することが可能となり、試験装置を利用可能な状況を、従来よりも格段に広げることができる。
この態様によれば、メモリやプロセッサなど被試験デバイスの機能検証試験を行う際に、デバイスの種類に応じて、コンフィギュレーションデータを選択することにより、さまざまなデバイスを適切に試験できる。
この態様によれば、メモリの機能検証試験を行う際には、ALPGに対応するコンフィギュレーションデータを不揮発性メモリに書き込むことにより、演算処理によって長大なテストパターンを自動生成できる。また、プロセッサ等の機能検証試験を行う際には、SQPGに対応するコンフィギュレーションデータを不揮発性メモリに書き込むことにより、プロセッサ等の構成に応じてあらかじめ定義されたテストパターンをメモリから読み出して被試験デバイスに与えることができる。またバウンダリスキャンテストを行いたい場合には、SCPGに対応するコンフィギュレーションデータを不揮発性メモリに書き込むことにより、デバイスの内部ロジックを切り離した試験を実現できる。
この態様によれば、被試験デバイスに対して、任意のアナログ電圧を供給することが可能となり、たとえばA/Dコンバータなどのアナログデバイスの試験が可能となる。
この態様によれば、被試験デバイスから出力されるアナログ電圧の電圧値や波形を計測することが可能となり、たとえD/Aコンバータなどのアナログデバイスの試験が可能となる。
ハードウェアアクセス部は、現在接続されているテスターハードウェアの不揮発性メモリに格納されたコンフィギュレーションデータの情報を取得可能に構成されてもよい。情報処理装置は、第1ライセンスキーを保持するライセンスキー保持部と、ライセンスキー保持部にコンフィギュレーションデータの識別情報を含む第1ライセンスキーが存在する場合に、その第1ライセンスキーに含まれる情報処理装置の識別情報が、自身が搭載される情報処理装置の識別情報と一致するかを判定する認証部と、をさらに含んでもよい。
テスターハードウェアは、第1ライセンスキーに関する認証が成功した場合に、コンフィギュレーションデータに応じて動作可能に構成されてもよい。
つまり、サービス提供者は、コンフィギュレーションデータの許諾を、特定のテスターハードウェアとの組み合わせではなく、特定の情報処理装置との組み合わせを条件として、コントロールしてもよい。
使用ケースとして、ユーザが複数のテスターハードウェアを所持し、それらに同じコンフィギュレーションデータを書き込んでおき、それらを共通の情報処理装置によって制御したい場合がある。この場合に、ユーザの立場に立てば、個々のテスターハードウェアに対して許諾を得る必要がなくなり、ひとつの情報処理装置に対して、コンフィギュレーションデータの使用許諾を得れば足りるため、コストの観点でメリットを享受できる。特に、テスターハードウェア本体は、無償、あるいはきわめて安価に貸与、販売される場合には、このメリットは顕著である。
また、第1のテスターハードウェアが第1の場所にあり、第2のテスターハードウェアが第2の場所にあり、それらを移動させたくない場合もある。この場合、許諾された情報処理装置を、第1の場所、第2の場所に移動させることにより、第1、第2のテスターハードウェアを同じ情報処理装置で制御でき、共通の情報処理装置に、試験結果に関するデータを蓄積できる。
また、この態様では、テスターハードウェアによる試験時に、許諾された情報処理装置と接続されていれば足り、コンフィギュレーションデータの書き込みは、かならずしも許諾された情報処理装置によって行う必要はない。したがって、ユーザによる情報処理装置およびテスターハードウェアの管理に、柔軟性を提供することができる。
この態様によれば、サービス提供者およびユーザは、ある期間ごとに、コンフィギュレーションデータの使用許諾の契約を結ぶことができ、契約形態に柔軟性をもたらすことができる。
この態様によれば、ユーザは、従来のように煩雑なテストプログラムを自ら作成することなく、試験内容に適したプログラムモジュールを取得することにより、被試験デバイスを適切に試験できる。
この態様によれば、ユーザは、従来のように評価プログラムを自ら作成することなく、所望の評価手法に適したプログラムモジュールを取得することにより、被試験デバイスを適切に評価できる。
認証部は、ユーザが利用しようとするプログラムモジュールの識別情報を含む第2ライセンスキーが存在する場合に、その第2ライセンスキーに含まれる情報処理装置の識別情報が、自身が搭載される情報処理装置の識別情報と一致するかを判定可能に構成されてもよい。テスト制御部は、第2ライセンスキーに関する認証が成功した場合に、プログラムモジュールをテストプログラムの一部として使用可能であってもよい。
図1は、実施の形態に係る試験システム2の構成を示すブロック図である。本明細書において、この試験システム2に関して提供されるサービスを、クラウドテスティングサービスとも称する。クラウドテスティングサービスは、サービス提供者PRVによって提供される。これに対して、試験システム2を利用してDUT4を試験する主体をユーザUSRという。
情報処理装置200_iは、汎用的なデスクトップPC(Personal Computer)、ラップトップPC、タブレットPC、ワークステーションなどを含む。情報処理装置200_iに最低限要求される機能は、(a)ネットワーク8に接続し、サーバ300にアクセスする機能、(b)サービス提供者から提供されるテストプログラムを実行する機能、(c)テスターハードウェア100との間でデータの送受信を行う機能であり、一般的に市販される情報処理装置の多くがこれらの機能を標準で備えており、情報処理装置は安価に入手可能である。
(i)試験システム2_iのセットアップ時に、ユーザの入力に応答してサーバ300から所望の試験内容に適したコンフィギュレーションデータ306を取得し、接続されたテスターハードウェア100_iの不揮発性メモリ102にコンフィギュレーションデータ306を書き込む。
(ii)DUT4の試験時に、テストプログラムを実行し、テストプログラムに応じて、テスターハードウェア100_iを制御するとともに、テスターハードウェア100_iによって取得されたデータを処理する。
テストプログラム240は、制御プログラム302と、プログラムモジュール304で構成される。制御プログラム302は、テストプログラム240のテストプログラムの基本となる部分であり、被試験デバイスの種類や試験内容に依存せず、共通に使用される。制御プログラム302によって、図2のハードウェアアクセス部212、認証部214、実行部220、テストフロー制御部222、割込・マッチ検出部224の機能が提供される。
試験アルゴリズムモジュール304aは、試験アルゴリズム、具体的には試験項目、試験内容およびテストシーケンス、テストパターンなどを定義するプログラムである。試験アルゴリズムモジュール304aは、DUTの種類(機能)別に、以下のものが例示される。
(1)DRAM
・機能検証用プログラム
・DC検査用プログラム(電源電流検査プログラム、出力電圧検査プログラム、出力電流検査プログラムなどを含む)
(2)フラッシュメモリ
・機能検証用プログラム
・DC検査用プログラム
(3)マイクロコントローラ
・機能検証プログラム
・DC検査用プログラム
・内蔵フラッシュメモリ評価プログラム
(4)A/Dコンバータ、D/Aコンバータ
・コンタクト検証プログラム
・リニアリティ(INL、DNL)検証プログラム
・出力電圧オフセット検証プログラム
・出力電圧ゲイン検証プログラム
・シュムープロット(2次元特性評価)ツール
・オシロスコープツール
・ロジックアナライザーツール
・アナログ波形観測ツール
サーバ300には、複数の試験アルゴリズムモジュール304aがサービス提供者PRVによって用意されている。ユーザは、DUT4の種類や試験内容に応じて、必要な解析ツールモジュール304bを取得し、テストプログラム240に組み込む。このようにして、テストプログラム240は、組み込まれる解析ツールモジュール304bに応じて、試験システム2が実行する試験内容、取得するデータの種類を、選択、変更することができる。
サーバ300は、記憶部310、申請受付部312、データベース登録部314、リスト表示部320、ダウンロード制御部322、ライセンスキー発行部324を備える。
続いてテスターハードウェア100の構成を説明する。図5は、テスターハードウェア100の外観を示す図である。テスターハードウェア100は、デスクトップサイズでポータブルに構成される。
テスターハードウェア100は、ACプラグ110を介して商用交流電源からの電力を受ける。テスターハードウェア100の背面には、テスターハードウェア100の電源スイッチ112が設けられる。
DUT4は、ソケット120に装着される。DUT4の複数のデバイスピンは、コネクタ122の複数のピン124それぞれと、ケーブル126を介して結線されている。テスターハードウェア100の前面パネルには、コネクタ122を接続するためのコネクタ114が設けられる。DUT4のピン数、ピン配置、あるいは同時測定するDUT4の個数などに応じて、さまざまなソケット120が用意される。
メモリの機能検証試験には、主として、デバイス電源140、信号発生器142、信号受信器144が利用される。デバイス電源140は、メモリに対して供給すべき電源電圧を生成する。
なお電源電圧は、リレースイッチ群160を経由せずに、メモリの電源ピンに対して専用の電源ラインを介してDUT4に供給されてもよい。
メモリのDC試験時には、主としてデバイス電源140およびパラメトリックメジャメントユニット152が用いられる。デバイス電源140は、メモリに対して供給すべき電源電圧を生成する。デバイス電源140は、自らの出力である電源電圧および電源電流を測定可能に構成されている。パラメトリックメジャメントユニット152は、リレースイッチ群160によってメモリの任意のピンに対応するテスターピンPIOに割り当てられる。デバイス電源140によって、電源電流、電源電圧変動が測定され、パラメトリックメジャメントユニット152によって任意のピンのリーク電流などが測定される。
また、あるテスターピンの電位と、そこに流れる電流を測定することにより、それらの比から、インピーダンスを計算でき、コンタクト不良の検出などに利用できる。
(i)マイクロコントローラの内部のメモリの機能検証試験は、1aと同様のハードウェアを用いて試験可能である。
マイクロコントローラのDC試験は、1bと同様のハードウェアを用いて試験可能である。
A/Dコンバータの機能検証試験には、主としてデバイス電源140、任意波形発生器148および少なくともひとつの信号受信器144が利用される。任意波形発生器148は、リレースイッチ群160によって、A/Dコンバータのアナログ入力端子に割り当てられ、所定の電圧範囲をスイープするアナログ電圧を生成する。少なくともひとつの信号受信器144はそれぞれ、A/Dコンバータのデジタル出力端子に割り当てられ、A/Dコンバータから、アナログ電圧の階調に応じたデジタルコードの各ビットを受信する。
A/DコンバータのDC試験は、1bと同様のハードウェアを用いて試験可能である。
D/Aコンバータの機能検証試験には、主としてデバイス電源140、少なくともひとつの信号発生器142およびデジタイザ150が利用される。少なくともひとつの信号発生器142はそれぞれ、D/Aコンバータのデジタル入力端子に割り当てられる。信号発生器142は、D/Aコンバータの入力デジタル信号をそのフルスケールに渡ってスイープする。
D/AコンバータのDC試験は、1bと同様のハードウェアを用いて試験可能である。
デジタイザ150をリレースイッチ群160によって任意のチャンネルに割り当て、デジタイザ150のサンプリング周波数を高めることにより、そのチャンネルを通過する信号の波形データを取得できる。波形データを、情報処理装置200により可視化することにより、試験システム2をオシロスコープとして機能させることができる。
この場合、メモリやプロセッサ、A/Dコンバータ、D/Aコンバータなど被試験デバイスの機能検証試験を行う際に、デバイスの種類に応じて、コンフィギュレーションデータを選択することにより、個々のデバイスに対して最適なデジタル信号を供給でき、それらを適切に試験できる。
(i)SQPG(Sequential Pattern Generator)、
(ii)ALPG(Algorithmic Pattern Generator)、
(iii)SCPG(Scan Pattern Generator)、
のいずれかの機能を選択的に具備するよう構成される。
図7は、テスターハードウェア100の具体的な構成例を示す図である。
テスターハードウェア100は、主としてコントロールモジュール500、少なくともひとつのファンクションモジュール502、バスボード504を備える。ファンクションモジュール502は、所定数(32)のチャンネルを単位として構成される。図7のテスターハードウェア100は、4つのファンクションモジュール502を搭載しており、32×4=128チャンネルを有する。
第3プログラマブルデバイス510は、内部バス162を介して情報処理装置200から第3コンフィギュレーションデータ306cを受信し、それを第3不揮発性メモリ102cに書き込み可能となっている。第3プログラマブルデバイス510は、第3不揮発性メモリ102cに格納されたコンフィギュレーションデータ306cに応じて、内部の回路情報が定義される。
これにより、複数のテスターハードウェア100を数珠つなぎとし、先頭のテスターハードウェア100をマスターモード、残りをスレーブモードとすることにより、複数のテスターハードウェア100を、単一の情報処理装置200によって制御することができる。
バスセレクタ522は、コントロールモジュール500と接続される第1ポートa、第2ポートb、メインポート524と接続される第3ポートc、第4ポートd、拡張ポート526と接続される第5ポートe、第6ポートfを有する。
バスセレクタ522は、ポートaとc間、ポートdとb間が接続される第1状態、ポートaとc間、dとe間、fとb間が接続される第2状態、ポートaとb間が接続される第3状態が切りかえ可能に構成される。
第1D/Aコンバータ570は、対応するドライバDrの上側電源電圧VHを生成する。第2D/Aコンバータ572は、対応するドライバDrの下側電源電圧VLを生成する。ドライバDrは、PAT=0が入力されたとき電圧レベルVLを出力し、PAT=1が入力されたとき電圧レベルVHを出力する。
第3D/Aコンバータ574は、上側しきい値VTHHを生成し、第4D/Aコンバータ576は下側しきい値電圧VTHLを生成する。
第1に、DUT4の種類や検査項目などに応じて、パターン発生器542、タイミング発生器544、フォーマットコントローラ546それぞれが所望の機能を具備するように第1コンフィギュレーションデータ306aを用意し、それを第1コンフィギュレーションデータ306aに書き込むことにより、さまざまなDUT4に、適切なデジタル信号を供給できる。
続いて、クラウドテスティングサービスのフローを説明する。図11は、クラウドテスティングサービスのフローを示す図である。
ユーザUSRは、クラウドテスティングサービスの利用をサービス提供者PRVに申請する(S100)。申請にともない、ユーザUSRの情報がサービス提供者PRVのサーバ300に送信される。
コンフィギュレーションデータ306に対するライセンスキーを第1ライセンスキーKEY1、プログラムモジュール304に対するライセンスキーを第2ライセンスキーKEY2と称し、区別する。
図11のフローを経て、情報処理装置200には、制御プログラム302、プログラムモジュール304が格納されており、またテスターハードウェア100の不揮発性メモリ102には、コンフィギュレーションデータ306が書き込まれている。
図2のハードウェアアクセス部212は、テスターハードウェア100の不揮発性メモリ102に格納されるコンフィギュレーションデータ306の情報を取得する。認証部214は、コンフィギュレーションデータ306に対して発行された第1ライセンスキーKEY1を参照する。第1ライセンスキーKEY1が存在する場合、そのライセンスキーKEY1に含まれる情報処理装置の識別情報が、ユーザが現在使用する情報処理装置200のそれと一致するか、また現在の時刻が使用許諾期間に含まれるかが判定される。識別情報が一致し、使用許諾期間内である場合、認証部214は、コンフィギュレーションデータ306が情報処理装置200との組み合わせ時に使用が許諾されているものと判定し、テスターハードウェア100において、不揮発性メモリ102内のコンフィギュレーションデータ306の使用が許諾される。これにより、テスターハードウェア100は、第1ライセンスキーKEY1が発行済みである場合にのみ、コンフィギュレーションデータ306に応じて動作可能となる。使用許諾期間を過ぎている場合には、ユーザに、そのコンフィギュレーションデータ306に対する使用の再契約の申請を促す。
実行部220は、主として制御プログラム302および試験アルゴリズムモジュール304aで構成されるテストプログラム240にもとづいて、テスターハードウェア100を制御する。試験の結果得られたデータは、テスターハードウェア100から情報処理装置200に送信され、記憶装置206に格納される。
そしてユーザUSRは、検査対象のDUT4に最適なコンフィギュレーションデータ306を選択し、テスターハードウェアの不揮発性メモリ102に書き込むことにより、DUT4を適切に試験することができる。
つまり、この試験システム2によれば、DUT4の種類や試験項目ごとに個別の試験装置(ハードウェア)を用意する必要がなくなるため、ユーザのコストの負担を軽減することができる。
たとえばクリーンルーム内で、被試験デバイスを試験したいとする。試験装置の設置箇所が被試験デバイスと離れている場合、デバイスの汚染を考慮すると、クリーンルーム内といえども、デバイスを長距離移動させることは好ましくない。つまり従来では、被試験デバイスおよび試験装置の双方とも移動させることが困難であり、試験装置の利用が制限されるケースがあった。実施の形態に係る試験システム2は、クリーンルーム内のさまざまな箇所に設置することができ、また必要に応じてクリーンルーム内に持ち込んだり、持ち出したりできる。あるいは屋外の特殊環境下での試験も可能となる。つまり試験装置を利用可能な状況を、従来よりも格段に広げることができる。
実施の形態では、ライセンスキーは、登録された情報処理装置200との組み合わせを条件として、プログラムモジュール304やコンフィギュレーションデータ306の使用を許諾する仕様について説明した。
実施の形態では、プログラムモジュール304、コンフィギュレーションデータ306をサーバ300に格納しておき、それぞれに個別に使用許諾を与えるケースを説明したが、本発明はそれには限定されない。サーバ300は、プログラムモジュール304とコンフィギュレーションデータ306のいずれか一方を、ダウンロード可能に格納することによっても、試験システム2は、ユーザが希望する試験アルゴリズム、評価アルゴリズムにしたがってさまざまなデバイスを適切に試験できる。
実施の形態では、情報処理装置200において、認証やテストプログラムの実行が行われる場合を説明した。
これに対して、第3の変形例では、認証に関する処理は、サーバ300上で行ってもよい。具体的には、サーバ300がライセンスキーを発行する代わりに、ユーザが試験システム2を使用するたびに、情報処理装置200からサーバ300のウェブサイトにアクセス、ログインし、プログラムモジュール304やコンフィギュレーションデータ306の使用許諾を求める仕様としてもよい。この場合、サーバ300は、使用許諾を求めるユーザがデータベースに登録済みであり、かつ、同じユーザIDにて、現在、そのプログラムモジュール304やコンフィギュレーションデータ306が使用されていないことを条件として、プログラムモジュール304やコンフィギュレーションデータ306の使用を許諾してもよい。
Claims (12)
- 被試験デバイスを試験する試験システムであって、
書き換え可能なメモリを含み、当該メモリに格納されたコンフィギュレーションデータに応じて、少なくともその機能の一部が変更可能に構成され、少なくとも、前記被試験デバイスに対して電源電圧を供給し、前記被試験デバイスに信号を送信し、前記被試験デバイスからの信号を受信可能に構成されるテスターハードウェアと、
(i)前記試験システムのセットアップ時に、それぞれが前記試験システムに異なる機能を提供するために用意された複数のコンフィギュレーションデータのうち、ユーザが指定した試験内容に適した前記コンフィギュレーションデータを取得するデータ取得部と、(ii)前記テスターハードウェアの前記メモリに前記コンフィギュレーションデータを書き込むハードウェアアクセス部と、(iii)前記被試験デバイスの試験時に、テストプログラムを実行し、前記テストプログラムに応じて、前記テスターハードウェアを制御するとともに、前記テスターハードウェアによって取得されたデータを処理するテスト制御部と、を含む情報処理装置と、
を備え、
前記試験システムに関するサービス提供者は、ユーザによるコンフィギュレーションデータの使用に先立ち、許諾対象となる前記コンフィギュレーションデータの識別情報と、使用を許諾すべき前記情報処理装置の識別情報と、を含む第1ライセンスキーを発行し、
前記ハードウェアアクセス部は、現在接続されている前記テスターハードウェアの前記メモリに格納された前記コンフィギュレーションデータの情報を取得可能に構成され、
前記情報処理装置は、
前記第1ライセンスキーを保持するライセンスキー保持部と、
前記ライセンスキー保持部に、前記コンフィギュレーションデータの識別情報を含む前記第1ライセンスキーが存在する場合に、その第1ライセンスキーに含まれる前記情報処理装置の識別情報が、自身が搭載される情報処理装置の識別情報と一致するかを判定する認証部と、
をさらに含み、
前記テスターハードウェアは、前記第1ライセンスキーに関する認証が成功した場合に、前記コンフィギュレーションデータに応じて動作可能に構成されることを特徴とする試験システム。 - 前記テスターハードウェアは、
前記メモリに加えて、
前記テスターハードウェアの各ブロックを制御するコントローラと、
前記情報処理装置との間でデータの送受信を行うインタフェース部と、
前記被試験デバイスに対する電源電圧を生成するデバイス電源と、
前記テスターハードウェア内で使用される電源電圧を生成する内部電源と、
複数チャンネルのテスターピンと、
それぞれがチャンネルごとに設けられ、対応するテスターピンを介して前記被試験デバイスにデジタル信号を出力する複数の信号発生器と、
それぞれがチャンネルごとに設けられ、前記被試験デバイスから対応するテスターピンに入力されたデジタル信号を受信する、複数の信号受信器と、
を含むことを特徴とする請求項1に記載の試験システム。 - 前記テスターハードウェアは、前記メモリに書き込まれた前記コンフィギュレーションデータに応じて、少なくとも前記信号発生器が生成する前記デジタル信号のパターンが変更可能に構成されることを特徴とする請求項2に記載の試験システム。
- 前記信号発生器は、前記コンフィギュレーションデータに応じて、SQPG(Sequential Pattern Generator)、ALPG(Algorithmic Pattern Generator)、SCPG(Scan Pattern Generator)のいずれかの機能を選択的に具備することを特徴とする請求項3に記載の試験システム。
- 前記テスターハードウェアは、アナログの任意波形信号を生成する任意波形発生器と、
前記任意波形発生器を、任意のテスターピンに割り当て可能に構成されたリレースイッチ群と、
をさらに含むことを特徴とする請求項2に記載の試験システム。 - 前記テスターハードウェアは、アナログ電圧をデジタル信号に変換するデジタイザと、
前記デジタイザを任意のテスターピンに割り当て可能に構成されたリレースイッチ群と、
をさらに含むことを特徴とする請求項2に記載の試験システム。 - 前記テスターハードウェアは、電圧源、電流源、電流計、電圧計を含むパラメトリックメジャメントユニットと、
前記パラメトリックメジャメントユニットを任意のテスターピンに割り当て可能に構成されたリレースイッチ群と、
をさらに含むことを特徴とする請求項2に記載の試験システム。 - 前記第1ライセンスキーは、前記コンフィギュレーションデータの使用が許諾される使用許諾期間を示すデータをさらに含み、
前記認証部は、前記コンフィギュレーションデータの使用時刻が、前記使用許諾期間に含まれるか否かを判定可能に構成され、
前記テスターハードウェアは、前記使用時刻が前記使用許諾期間に含まれる場合に、前記コンフィギュレーションデータに応じて動作可能に構成されることを特徴とする請求項1から7のいずれかに記載の試験システム。 - 前記情報処理装置において実行される前記テストプログラムは、
制御プログラムと、
前記制御プログラムに組み込まれ、試験アルゴリズムを規定するプログラムモジュールと、
の組み合わせで構成され、
前記データ取得部は、それぞれが異なる試験アルゴリズムを規定する複数のプログラムモジュールのうち、ユーザが指定した試験内容に適した前記プログラムモジュールを取得可能に構成され、
前記テスト制御部による制御に応答して前記テスターハードウェアが前記被試験デバイスに信号を供給し、前記被試験デバイスからの信号を受信する機能が、前記プログラムモジュールに応じて変更可能であることを特徴とする請求項1から8のいずれかに記載の試験システム。 - 前記情報処理装置において実行される前記テストプログラムは、
制御プログラムと、
前記制御プログラムに組み込まれ、試験の結果得られたデータを処理、解析する評価アルゴリズムを規定するプログラムモジュールと、
の組み合わせで構成され、
前記データ取得部は、それぞれが異なる評価アルゴリズムを規定する複数のプログラムモジュールのうち、ユーザが指定した処理および/または解析手法に適した前記プログラムモジュールを取得可能に構成され、
前記テスト制御部が、前記テスターハードウェアによって取得されたデータを処理する機能が、前記プログラムモジュールに応じて変更可能であることを特徴とする請求項1から8のいずれかに記載の試験システム。 - 被試験デバイスを試験する試験システムであって、
書き換え可能なメモリを含み、当該メモリに格納されたコンフィギュレーションデータに応じて、少なくともその機能の一部が変更可能に構成され、少なくとも、前記被試験デバイスに対して電源電圧を供給し、前記被試験デバイスに信号を送信し、前記被試験デバイスからの信号を受信可能に構成されるテスターハードウェアと、
(i)前記試験システムのセットアップ時に、それぞれが前記試験システムに異なる機能を提供するために用意された複数のコンフィギュレーションデータのうち、ユーザが指定した試験内容に適した前記コンフィギュレーションデータを取得するデータ取得部と、(ii)前記テスターハードウェアの前記メモリに前記コンフィギュレーションデータを書き込むハードウェアアクセス部と、(iii)前記被試験デバイスの試験時に、テストプログラムを実行し、前記テストプログラムに応じて、前記テスターハードウェアを制御するとともに、前記テスターハードウェアによって取得されたデータを処理するテスト制御部と、を含む情報処理装置と、
を備え、
前記情報処理装置において実行される前記テストプログラムは、
制御プログラムと、
前記制御プログラムに組み込まれ、試験アルゴリズムを規定するプログラムモジュールと、
の組み合わせで構成され、
前記データ取得部は、それぞれが異なる試験アルゴリズムを規定する複数のプログラムモジュールのうち、ユーザが指定した試験内容に適した前記プログラムモジュールを取得可能に構成され、
前記テスト制御部による制御に応答して前記テスターハードウェアが前記被試験デバイスに信号を供給し、前記被試験デバイスからの信号を受信する機能が、前記プログラムモジュールに応じて変更可能であり、
前記試験システムに関するサービス提供者は、ユーザによる前記プログラムモジュールの使用に先立ち、許諾対象となる前記プログラムモジュールの識別情報と、使用を許諾すべき前記情報処理装置の識別情報と、を含む第2ライセンスキーを発行し、
前記情報処理装置は、ユーザが利用しようとするプログラムモジュールの識別情報を含む前記第2ライセンスキーが存在する場合に、その第2ライセンスキーに含まれる前記情報処理装置の識別情報が、自身が搭載される情報処理装置の識別情報と一致するかを判定可能に構成された認証部を含み、
前記テスト制御部は、前記第2ライセンスキーに関する認証が成功した場合に、前記プログラムモジュールを前記テストプログラムの一部として使用可能であることを特徴とする試験システム。 - 被試験デバイスを試験する試験システムであって、
書き換え可能なメモリを含み、当該メモリに格納されたコンフィギュレーションデータに応じて、少なくともその機能の一部が変更可能に構成され、少なくとも、前記被試験デバイスに対して電源電圧を供給し、前記被試験デバイスに信号を送信し、前記被試験デバイスからの信号を受信可能に構成されるテスターハードウェアと、
(i)前記試験システムのセットアップ時に、それぞれが前記試験システムに異なる機能を提供するために用意された複数のコンフィギュレーションデータのうち、ユーザが指定した試験内容に適した前記コンフィギュレーションデータを取得するデータ取得部と、(ii)前記テスターハードウェアの前記メモリに前記コンフィギュレーションデータを書き込むハードウェアアクセス部と、(iii)前記被試験デバイスの試験時に、テストプログラムを実行し、前記テストプログラムに応じて、前記テスターハードウェアを制御するとともに、前記テスターハードウェアによって取得されたデータを処理するテスト制御部と、を含む情報処理装置と、
を備え、
前記情報処理装置において実行される前記テストプログラムは、
制御プログラムと、
前記制御プログラムに組み込まれ、試験の結果得られたデータを処理、解析する評価アルゴリズムを規定するプログラムモジュールと、
の組み合わせで構成され、
前記データ取得部は、それぞれが異なる評価アルゴリズムを規定する複数のプログラムモジュールのうち、ユーザが指定した処理および/または解析手法に適した前記プログラムモジュールを取得可能に構成され、
前記テスト制御部が、前記テスターハードウェアによって取得されたデータを処理する機能が、前記プログラムモジュールに応じて変更可能であり、
前記試験システムに関するサービス提供者は、ユーザによる前記プログラムモジュールの使用に先立ち、許諾対象となる前記プログラムモジュールの識別情報と、使用を許諾すべき前記情報処理装置の識別情報と、を含む第2ライセンスキーを発行し、
前記情報処理装置は、ユーザが利用しようとするプログラムモジュールの識別情報を含む前記第2ライセンスキーが存在する場合に、その第2ライセンスキーに含まれる前記情報処理装置の識別情報が、自身が搭載される情報処理装置の識別情報と一致するかを判定可能に構成された認証部を含み、
前記テスト制御部は、前記第2ライセンスキーに関する認証が成功した場合に、前記プログラムモジュールを前記テストプログラムの一部として使用可能であることを特徴とする試験システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012127524A JP5833501B2 (ja) | 2012-06-04 | 2012-06-04 | 試験システム |
PCT/JP2013/003292 WO2013183246A1 (ja) | 2012-06-04 | 2013-05-23 | 試験システム |
TW102119246A TWI499790B (zh) | 2012-06-04 | 2013-05-31 | 測試系統 |
US14/529,008 US20150051863A1 (en) | 2012-06-04 | 2014-10-30 | Test system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012127524A JP5833501B2 (ja) | 2012-06-04 | 2012-06-04 | 試験システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013250249A JP2013250249A (ja) | 2013-12-12 |
JP5833501B2 true JP5833501B2 (ja) | 2015-12-16 |
Family
ID=49711654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012127524A Active JP5833501B2 (ja) | 2012-06-04 | 2012-06-04 | 試験システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US20150051863A1 (ja) |
JP (1) | JP5833501B2 (ja) |
TW (1) | TWI499790B (ja) |
WO (1) | WO2013183246A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140331205A1 (en) * | 2013-05-02 | 2014-11-06 | Amazon Technologies, Inc. | Program Testing Service |
US9218261B2 (en) * | 2013-09-18 | 2015-12-22 | Bank Of America Corporation | Test case execution |
EP3150313B1 (de) * | 2015-09-30 | 2018-04-11 | Fraisa SA | Vollfräswerkzeug zur rotierenden materialbearbeitung |
CN105632556A (zh) * | 2015-12-25 | 2016-06-01 | 环鸿电子(昆山)有限公司 | 芯片错料检测装置及检测方法、芯片烧录方法及烧录*** |
JP6729122B2 (ja) * | 2016-07-19 | 2020-07-22 | 富士通株式会社 | 情報処理装置、プログラムおよび情報処理システム |
US10127141B2 (en) | 2017-02-20 | 2018-11-13 | Bank Of America Corporation | Electronic technology resource evaluation system |
CN107680633B (zh) * | 2017-08-29 | 2022-05-27 | 深圳市江波龙电子股份有限公司 | Dram测试装置及方法 |
US20210286004A1 (en) * | 2018-11-27 | 2021-09-16 | Tektronix, Inc. | System for test and measurement instrumentation data collection and exchange |
US11532220B2 (en) | 2018-11-27 | 2022-12-20 | Tektronix, Inc. | System for test and measurement instrumentation data collection and exchange |
CN110261701B (zh) * | 2019-06-27 | 2021-08-13 | 西安西拓电气股份有限公司 | 电力设备的配置方法、装置及*** |
EP3859359B8 (en) * | 2020-01-28 | 2024-04-10 | Rohde & Schwarz GmbH & Co. KG | Signal analysis method and test system |
US20210297882A1 (en) * | 2020-03-22 | 2021-09-23 | Tektronix, Inc. | Automated recognition of a device under test |
TWI796561B (zh) * | 2020-04-24 | 2023-03-21 | 慧榮科技股份有限公司 | 具有即時中斷驗證功能的記憶體驗證系統及方法 |
CN115605929A (zh) * | 2020-05-27 | 2023-01-13 | 特克特朗尼克公司(Us) | 用于测试和测量仪器化数据采集和交换的*** |
KR102585790B1 (ko) * | 2021-10-13 | 2023-10-06 | 테크위드유 주식회사 | 논리적 식별자를 이용하는 테스트 방법 및 스위치 ic |
CN114972576A (zh) * | 2022-05-25 | 2022-08-30 | 大陆汽车研发(重庆)有限公司 | 生成ltt原理图的方法、设备和存储介质 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09145788A (ja) * | 1995-11-28 | 1997-06-06 | Advantest Corp | Icテストシステム |
JPH10253714A (ja) * | 1997-03-10 | 1998-09-25 | Toshiba Corp | 電子部品の測定装置及びこの測定装置を用いた電子部品の測定方法 |
JPH1164469A (ja) * | 1997-08-21 | 1999-03-05 | Advantest Corp | 半導体試験装置用パターン発生器 |
JP3776843B2 (ja) * | 2002-06-28 | 2006-05-17 | アジレント・テクノロジーズ・インク | データ解析方法及び装置 |
EP1464970A1 (en) * | 2003-04-04 | 2004-10-06 | Agilent Technologies Inc | Loop-back testing with delay elements |
JP3845645B2 (ja) * | 2004-05-28 | 2006-11-15 | アンリツ株式会社 | 通信試験装置及び通信試験方法 |
US20060195744A1 (en) * | 2005-02-11 | 2006-08-31 | Broadcom Corporation | Method and apparatus to simulate automatic test equipment |
JP2006242638A (ja) * | 2005-03-01 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体検査装置 |
US20100023294A1 (en) * | 2008-07-28 | 2010-01-28 | Credence Systems Corporation | Automated test system and method |
US8094566B2 (en) * | 2009-12-24 | 2012-01-10 | Advantest Corporation | Test apparatus and test method |
US20110184687A1 (en) * | 2010-01-25 | 2011-07-28 | Advantest Corporation | Test apparatus and test method |
JP2011247589A (ja) * | 2010-05-21 | 2011-12-08 | Advantest Corp | 試験装置、制御ボード、および試験装置の構成方法 |
US9317351B2 (en) * | 2010-09-07 | 2016-04-19 | Advantest Corporation | System, methods and apparatus using virtual appliances in a semiconductor test environment |
US8606948B2 (en) * | 2010-09-24 | 2013-12-10 | Amazon Technologies, Inc. | Cloud-based device interaction |
-
2012
- 2012-06-04 JP JP2012127524A patent/JP5833501B2/ja active Active
-
2013
- 2013-05-23 WO PCT/JP2013/003292 patent/WO2013183246A1/ja active Application Filing
- 2013-05-31 TW TW102119246A patent/TWI499790B/zh active
-
2014
- 2014-10-30 US US14/529,008 patent/US20150051863A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TWI499790B (zh) | 2015-09-11 |
US20150051863A1 (en) | 2015-02-19 |
WO2013183246A1 (ja) | 2013-12-12 |
TW201400836A (zh) | 2014-01-01 |
JP2013250249A (ja) | 2013-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5833500B2 (ja) | 試験システム | |
JP5833501B2 (ja) | 試験システム | |
JP5816144B2 (ja) | テストプログラムおよび試験システム | |
JP2013250250A (ja) | テスターハードウェアおよびそれを用いた試験システム | |
JP5833502B2 (ja) | テストプログラム | |
JP4608516B2 (ja) | モジュール式試験システムに試験モジュールを統合する方法およびモジュール式試験システム | |
US9563527B2 (en) | Test system | |
TWI484203B (zh) | 電腦測試程式產品 | |
TWI287639B (en) | A distributed operating system for a semiconductor test system for testing at least one device under test | |
El Badawi et al. | On the Use of the Indirect Test Strategy for Lifetime Performance Monitoring of RF Circuits | |
EP2943803B1 (en) | Microcontroller analysis tools | |
Lenthe et al. | IBIF: Industrial Base Innovation Fund-Integrated Circuit Emulation Manufacturing Test Capability Improvements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5833501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |