JP2002040102A - Ｉｃテスタ、その付加機能設定方法及び記憶媒体 - Google Patents
Ｉｃテスタ、その付加機能設定方法及び記憶媒体Info
- Publication number
- JP2002040102A JP2002040102A JP2000229474A JP2000229474A JP2002040102A JP 2002040102 A JP2002040102 A JP 2002040102A JP 2000229474 A JP2000229474 A JP 2000229474A JP 2000229474 A JP2000229474 A JP 2000229474A JP 2002040102 A JP2002040102 A JP 2002040102A
- Authority
- JP
- Japan
- Prior art keywords
- additional function
- function
- execution procedure
- tester
- additional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＩＣテスタにおいて、ＩＣの品種変更による
解析機能などの付加機能の追加・削除などの作業の煩わ
しさを軽減し、解析機能などの付加機能の変更を容易に
することである。 【解決手段】 予め、複数の付加機能をＩＣテスタ本体
２に組み込み、ライセンスメモリ３に記憶されたライセ
ンス情報により、有効とする付加機能のライセンス及び
その実行手順を与える。ＩＣテスタ本体２は、ライセン
スを与えられた付加機能を、実行手順に従って実行制御
し、その結果を、ＩＣテスト結果とともに出力する。
解析機能などの付加機能の追加・削除などの作業の煩わ
しさを軽減し、解析機能などの付加機能の変更を容易に
することである。 【解決手段】 予め、複数の付加機能をＩＣテスタ本体
２に組み込み、ライセンスメモリ３に記憶されたライセ
ンス情報により、有効とする付加機能のライセンス及び
その実行手順を与える。ＩＣテスタ本体２は、ライセン
スを与えられた付加機能を、実行手順に従って実行制御
し、その結果を、ＩＣテスト結果とともに出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、要求仕様に応じ
て、付加機能の設定が変更可能なＩＣテスタ、その付加
機能設定方法及び付加機能設定プログラムを記憶する記
憶媒体に関する。
て、付加機能の設定が変更可能なＩＣテスタ、その付加
機能設定方法及び付加機能設定プログラムを記憶する記
憶媒体に関する。
【０００２】
【従来の技術】近時、ＩＣは多種多様化し、ＩＣテスタ
に対する要求仕様もＩＣテスト機能以外の付加機能を要
求されるケースが増大している。付加機能としては、例
えば、テスト結果を解析するデータログ機能やビットマ
ップ機能、ＩＣのロット特性などを調査する生産管理機
能などがある。また、ＩＣテスタへの付加機能の追加作
業は、ＩＣテスタを製造する工場内や、納入先などで行
われる。
に対する要求仕様もＩＣテスト機能以外の付加機能を要
求されるケースが増大している。付加機能としては、例
えば、テスト結果を解析するデータログ機能やビットマ
ップ機能、ＩＣのロット特性などを調査する生産管理機
能などがある。また、ＩＣテスタへの付加機能の追加作
業は、ＩＣテスタを製造する工場内や、納入先などで行
われる。
【０００３】そして、例えば、図４に示すように、ＩＣ
テスタに、付加機能としてデータログ機能Ａ及びビット
マップ機能Ａを追加することにより、Ａ品種のＩＣのテ
スト結果から解析結果を求めることができる。
テスタに、付加機能としてデータログ機能Ａ及びビット
マップ機能Ａを追加することにより、Ａ品種のＩＣのテ
スト結果から解析結果を求めることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、データ
ログ機能、ビットマップ機能などの解析機能や生産管理
機能など、ＩＣテスタに追加される付加機能は、ＩＣの
品種によって異なる機能であり、そのため、ＩＣの品種
毎に対応する付加機能に変更する作業が必要となる。
ログ機能、ビットマップ機能などの解析機能や生産管理
機能など、ＩＣテスタに追加される付加機能は、ＩＣの
品種によって異なる機能であり、そのため、ＩＣの品種
毎に対応する付加機能に変更する作業が必要となる。
【０００５】例えば、図４におけるＡ品種のＩＣを、Ｂ
品種のＩＣに変更し、そのテスト結果の解析を行う場
合、既存のデータログ機能Ａ及びビットマップ機能Ａを
削除し、新たに、品種ＢのＩＣに対応するデータログ機
能Ｂ及びビットマップ機能Ｂを追加する必要がある。
品種のＩＣに変更し、そのテスト結果の解析を行う場
合、既存のデータログ機能Ａ及びビットマップ機能Ａを
削除し、新たに、品種ＢのＩＣに対応するデータログ機
能Ｂ及びビットマップ機能Ｂを追加する必要がある。
【０００６】即ち、ＩＣの品種の変更に伴い、対応する
付加機能の追加、不要となった付加機能の削除等を行う
必要があり、作業性が悪かった。また、付加機能の変更
に伴う作業は人手によって行われるため、作業ミスによ
りＩＣテスト工程を遅延させる等の問題が発生する可能
性もあった。
付加機能の追加、不要となった付加機能の削除等を行う
必要があり、作業性が悪かった。また、付加機能の変更
に伴う作業は人手によって行われるため、作業ミスによ
りＩＣテスト工程を遅延させる等の問題が発生する可能
性もあった。
【０００７】本発明の課題は、ＩＣの品種変更による解
析機能などの付加機能の追加・削除などの作業の煩わし
さを軽減し、ＩＣテスタにおける、付加機能の変更を容
易にすることである。
析機能などの付加機能の追加・削除などの作業の煩わし
さを軽減し、ＩＣテスタにおける、付加機能の変更を容
易にすることである。
【０００８】
【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、ＩＣに対するＩＣテスト
機能を有し、このＩＣテスト機能によるテスト結果を解
析するための付加機能（例えば、図１のデータログ機能
Ａ，Ｂ、ビットマップ機能Ａ，Ｂ、生産管理機能α，β
など）を追加可能なＩＣテスタ（例えば、図１のＩＣテ
スタ１）において、前記付加機能を実行するための付加
機能プログラムを記憶する記憶手段（例えば、図１のＩ
Ｃテスタ本体２）と、前記付加機能を有効とするための
設定情報（例えば、図１のライセンス情報）を記憶する
記憶媒体（例えば、図１のライセンスメモリ３）と、前
記記憶媒体に記憶された設定情報を読み出す読出手段
（例えば、図１のＩＣテスタ本体２に設けられたメモリ
Ｉ／Ｆ）と、前記読出手段により読み出された設定情報
に基づいて、前記記憶手段に記憶された付加機能プログ
ラムを実行可能とする制御手段（例えば、図１のＩＣテ
スタ本体２）とを備えることを特徴とする。
めに、請求項１記載の発明は、ＩＣに対するＩＣテスト
機能を有し、このＩＣテスト機能によるテスト結果を解
析するための付加機能（例えば、図１のデータログ機能
Ａ，Ｂ、ビットマップ機能Ａ，Ｂ、生産管理機能α，β
など）を追加可能なＩＣテスタ（例えば、図１のＩＣテ
スタ１）において、前記付加機能を実行するための付加
機能プログラムを記憶する記憶手段（例えば、図１のＩ
Ｃテスタ本体２）と、前記付加機能を有効とするための
設定情報（例えば、図１のライセンス情報）を記憶する
記憶媒体（例えば、図１のライセンスメモリ３）と、前
記記憶媒体に記憶された設定情報を読み出す読出手段
（例えば、図１のＩＣテスタ本体２に設けられたメモリ
Ｉ／Ｆ）と、前記読出手段により読み出された設定情報
に基づいて、前記記憶手段に記憶された付加機能プログ
ラムを実行可能とする制御手段（例えば、図１のＩＣテ
スタ本体２）とを備えることを特徴とする。
【０００９】請求項３記載の発明は、ＩＣに対するＩＣ
テスト機能を有し、このＩＣテスト機能によるテスト結
果を解析するための付加機能（例えば、図１のデータロ
グ機能Ａ，Ｂ、ビットマップ機能Ａ，Ｂ、生産管理機能
α，βなど）を追加可能なＩＣテスタ（例えば、図１の
ＩＣテスタ１）に対して前記付加機能を設定する付加機
能設定方法であって、前記付加機能を実行するための付
加機能プログラムを記憶する第１の記憶工程と、前記付
加機能を有効とするための設定情報（例えば、図１のラ
イセンス情報）を記憶する第２の記憶工程と、前記第２
の記憶工程により記憶された設定情報を読み出す読出工
程と、前記読出工程により読み出された設定情報に基づ
いて、前記第１の記憶工程により記憶された付加機能プ
ログラムを実行可能とする制御工程とを含むことを特徴
とする。
テスト機能を有し、このＩＣテスト機能によるテスト結
果を解析するための付加機能（例えば、図１のデータロ
グ機能Ａ，Ｂ、ビットマップ機能Ａ，Ｂ、生産管理機能
α，βなど）を追加可能なＩＣテスタ（例えば、図１の
ＩＣテスタ１）に対して前記付加機能を設定する付加機
能設定方法であって、前記付加機能を実行するための付
加機能プログラムを記憶する第１の記憶工程と、前記付
加機能を有効とするための設定情報（例えば、図１のラ
イセンス情報）を記憶する第２の記憶工程と、前記第２
の記憶工程により記憶された設定情報を読み出す読出工
程と、前記読出工程により読み出された設定情報に基づ
いて、前記第１の記憶工程により記憶された付加機能プ
ログラムを実行可能とする制御工程とを含むことを特徴
とする。
【００１０】請求項５記載の発明は、ＩＣに対するＩＣ
テスト機能を有し、このＩＣテスト機能によるテスト結
果を解析するための付加機能（例えば、図１のデータロ
グ機能Ａ，Ｂ、ビットマップ機能Ａ，Ｂ、生産管理機能
α，βなど）を追加可能なＩＣテスタ（例えば、図１の
ＩＣテスタ１）を制御するためのコンピュータが実行可
能なプログラムを格納した記憶媒体であって、前記付加
機能を実行するための付加機能プログラムを記憶するた
めのコンピュータが実行可能なプログラムコードと、前
記付加機能を有効とするための設定情報（例えば、図１
のライセンス情報）を記憶するためのコンピュータが実
行可能なプログラムコードと、前記記憶された設定情報
を読み出すためのコンピュータが実行可能なプログラム
コードと、前記読み出された設定情報に基づいて、前記
記憶された付加機能プログラムを実行可能とするための
コンピュータが実行可能なプログラムコードとを含むこ
とを特徴とする。
テスト機能を有し、このＩＣテスト機能によるテスト結
果を解析するための付加機能（例えば、図１のデータロ
グ機能Ａ，Ｂ、ビットマップ機能Ａ，Ｂ、生産管理機能
α，βなど）を追加可能なＩＣテスタ（例えば、図１の
ＩＣテスタ１）を制御するためのコンピュータが実行可
能なプログラムを格納した記憶媒体であって、前記付加
機能を実行するための付加機能プログラムを記憶するた
めのコンピュータが実行可能なプログラムコードと、前
記付加機能を有効とするための設定情報（例えば、図１
のライセンス情報）を記憶するためのコンピュータが実
行可能なプログラムコードと、前記記憶された設定情報
を読み出すためのコンピュータが実行可能なプログラム
コードと、前記読み出された設定情報に基づいて、前記
記憶された付加機能プログラムを実行可能とするための
コンピュータが実行可能なプログラムコードとを含むこ
とを特徴とする。
【００１１】この請求項１、３または５記載の発明によ
り、記憶媒体に記憶された設定情報により、ＩＣテスタ
に記憶された付加機能プログラムを実行可能とすること
ができる。即ち、解析機能や生産管理機能などの付加機
能の有効／無効を、ライセンス情報によって制御するこ
とにより、従来、ＩＣの品種毎に行っていた、必要な付
加機能の追加、不要な機能の削除などの作業が、ライセ
ンス情報を保持するライセンスメモリを変更するだけで
実現でき、ＩＣの品種変更に伴う付加機能の変更の煩わ
しさを軽減できる。
り、記憶媒体に記憶された設定情報により、ＩＣテスタ
に記憶された付加機能プログラムを実行可能とすること
ができる。即ち、解析機能や生産管理機能などの付加機
能の有効／無効を、ライセンス情報によって制御するこ
とにより、従来、ＩＣの品種毎に行っていた、必要な付
加機能の追加、不要な機能の削除などの作業が、ライセ
ンス情報を保持するライセンスメモリを変更するだけで
実現でき、ＩＣの品種変更に伴う付加機能の変更の煩わ
しさを軽減できる。
【００１２】また、請求項２記載の発明は、請求項１記
載のＩＣテスタにおいて、前記記憶媒体は、前記付加機
能プログラムの実行手順を制御するための実行手順制御
情報（例えば、図１のライセンス情報）を更に記憶し、
前記制御手段は、前記読出手段により前記記憶媒体から
読み出された実行手順制御情報に従い、前記実行可能と
された付加機能プログラムの実行手順を制御することを
特徴とする。
載のＩＣテスタにおいて、前記記憶媒体は、前記付加機
能プログラムの実行手順を制御するための実行手順制御
情報（例えば、図１のライセンス情報）を更に記憶し、
前記制御手段は、前記読出手段により前記記憶媒体から
読み出された実行手順制御情報に従い、前記実行可能と
された付加機能プログラムの実行手順を制御することを
特徴とする。
【００１３】請求項４記載の発明は、請求項３記載の付
加機能設定方法において、前記第２の記憶工程におい
て、前記付加機能プログラムの実行手順を制御するため
の実行手順制御情報（例えば、図１のライセンス情報）
を更に記憶し、前記読出工程において、前記第２の工程
により記憶された実行手順制御情報を読み出し、前記制
御工程において、前記読出工程により読み出された実行
手順制御情報に従い、前記実行可能とされた付加機能プ
ログラムの実行手順を制御することを特徴とする。
加機能設定方法において、前記第２の記憶工程におい
て、前記付加機能プログラムの実行手順を制御するため
の実行手順制御情報（例えば、図１のライセンス情報）
を更に記憶し、前記読出工程において、前記第２の工程
により記憶された実行手順制御情報を読み出し、前記制
御工程において、前記読出工程により読み出された実行
手順制御情報に従い、前記実行可能とされた付加機能プ
ログラムの実行手順を制御することを特徴とする。
【００１４】請求項６記載の発明は、請求項５記載の記
憶媒体において、前記付加機能プログラムの実行手順を
制御するための実行手順制御情報（例えば、図１のライ
センス情報）を記憶するためのコンピュータが実行可能
なプログラムコードと、前記記憶された実行手順制御情
報を読み出すためのコンピュータが実行可能なプログラ
ムコードと、前記読み出された実行手順制御情報に従
い、前記実行可能とされた付加機能プログラムの実行手
順を制御するためのコンピュータが実行可能なプログラ
ムコードとを更に含むことを特徴とする。
憶媒体において、前記付加機能プログラムの実行手順を
制御するための実行手順制御情報（例えば、図１のライ
センス情報）を記憶するためのコンピュータが実行可能
なプログラムコードと、前記記憶された実行手順制御情
報を読み出すためのコンピュータが実行可能なプログラ
ムコードと、前記読み出された実行手順制御情報に従
い、前記実行可能とされた付加機能プログラムの実行手
順を制御するためのコンピュータが実行可能なプログラ
ムコードとを更に含むことを特徴とする。
【００１５】この請求項２、４または６記載の発明によ
れば、記憶媒体に記憶された実行手順制御情報により、
実行可能とした付加機能プログラムを、予め定められた
実行手順に従って制御できる。即ち、ＩＣテスタにライ
センス機能を付加することで、ライセンスメモリに記憶
されたライセンス情報に従って、テスト結果に対する各
解析機能を有効にして、自動的に解析処理を実行させる
ことが可能となる。このため、オペレータの手作業によ
る、付加機能実行の手順ミス等を防ぐことができる。
れば、記憶媒体に記憶された実行手順制御情報により、
実行可能とした付加機能プログラムを、予め定められた
実行手順に従って制御できる。即ち、ＩＣテスタにライ
センス機能を付加することで、ライセンスメモリに記憶
されたライセンス情報に従って、テスト結果に対する各
解析機能を有効にして、自動的に解析処理を実行させる
ことが可能となる。このため、オペレータの手作業によ
る、付加機能実行の手順ミス等を防ぐことができる。
【００１６】
【発明の実施の形態】以下、本発明の一実施の形態とし
て、Ａ品種のＩＣに対してテストを行い、そのテスト結
果に対して、データログ機能Ａ及びビットマップ機能Ａ
の解析処理を実行する場合について、図を参照して詳細
に説明する。
て、Ａ品種のＩＣに対してテストを行い、そのテスト結
果に対して、データログ機能Ａ及びビットマップ機能Ａ
の解析処理を実行する場合について、図を参照して詳細
に説明する。
【００１７】まず構成を説明する。図１は、本発明を適
用したＩＣテスタ１の概略構成を示す図であり、ＩＣテ
スタ１は、付加機能の追加を容易にするライセンス機能
を有する。同図において、ＩＣテスタ１は、ＩＣテスト
機能と、ライセンス機能に基づく付加機能とを内蔵する
ＩＣテスタ本体２、及びＩＣテスタ本体２に内蔵される
付加機能を有効にするライセンス情報を記憶するライセ
ンスメモリ３により構成される。
用したＩＣテスタ１の概略構成を示す図であり、ＩＣテ
スタ１は、付加機能の追加を容易にするライセンス機能
を有する。同図において、ＩＣテスタ１は、ＩＣテスト
機能と、ライセンス機能に基づく付加機能とを内蔵する
ＩＣテスタ本体２、及びＩＣテスタ本体２に内蔵される
付加機能を有効にするライセンス情報を記憶するライセ
ンスメモリ３により構成される。
【００１８】ＩＣテスタ本体２は、ＩＣテスト機能以外
の付加機能として、Ａ品種のＩＣに対するデータログ機
能Ａとビットマップ機能Ａ、Ｂ品種のＩＣに対するデー
タログ機能Ｂとビットマップ機能Ｂの解析機能、更に、
生産管理機能α，βを内蔵する。これらの付加機能は、
製造工程において既にＩＣテスタ本体２に組み込まれて
いる機能であり、通常は無効である。そして、ライセン
スメモリ３に記憶されるライセンス情報に基づいて有効
とされ、各解析処理または生産管理処理が実行される。
の付加機能として、Ａ品種のＩＣに対するデータログ機
能Ａとビットマップ機能Ａ、Ｂ品種のＩＣに対するデー
タログ機能Ｂとビットマップ機能Ｂの解析機能、更に、
生産管理機能α，βを内蔵する。これらの付加機能は、
製造工程において既にＩＣテスタ本体２に組み込まれて
いる機能であり、通常は無効である。そして、ライセン
スメモリ３に記憶されるライセンス情報に基づいて有効
とされ、各解析処理または生産管理処理が実行される。
【００１９】ライセンスメモリ３に記憶されるライセン
ス情報には、ＩＣテスタ本体２に内蔵される付加機能を
有効とするためのライセンスと、これらの有効とされた
付加機能の実行手順などを制御する情報とが含まれる。
ス情報には、ＩＣテスタ本体２に内蔵される付加機能を
有効とするためのライセンスと、これらの有効とされた
付加機能の実行手順などを制御する情報とが含まれる。
【００２０】例えば、同図に示すライセンスメモリ３
は、ＩＣテスタ本体２に内蔵されたデータログ機能Ａ及
びビットマップ機能Ａの各解析を有効とするとともに、
まずデータログ機能Ａを実行し、次いでビットマップ機
能Ａを実行するという、解析機能の実行手順を制御する
ためのライセンス情報を記憶する。
は、ＩＣテスタ本体２に内蔵されたデータログ機能Ａ及
びビットマップ機能Ａの各解析を有効とするとともに、
まずデータログ機能Ａを実行し、次いでビットマップ機
能Ａを実行するという、解析機能の実行手順を制御する
ためのライセンス情報を記憶する。
【００２１】ＩＣテスタ本体２は、ライセンスメモリ３
をセットするためのメモリＩ／Ｆ（図示せず）を有し、
セットされたライセンスメモリ３からライセンス情報を
読み出すことにより、内蔵されたデータログ機能Ａ、ビ
ットマップ機能Ａを有効とし、セットされたＡ品種のＩ
Ｃのテスト結果に対するそれぞれの解析処理を実行す
る。そして、テスト結果とともに、それぞれの解析結果
を出力する。
をセットするためのメモリＩ／Ｆ（図示せず）を有し、
セットされたライセンスメモリ３からライセンス情報を
読み出すことにより、内蔵されたデータログ機能Ａ、ビ
ットマップ機能Ａを有効とし、セットされたＡ品種のＩ
Ｃのテスト結果に対するそれぞれの解析処理を実行す
る。そして、テスト結果とともに、それぞれの解析結果
を出力する。
【００２２】また、図２（ａ）に示すように、ライセン
スメモリ３が記憶するライセンス情報が、生産管理機能
αにライセンスを与えるものあれば、ＩＣテスタ本体２
は、この生産管理機能αを有効にし、ＩＣ−１〜ｎのテ
スト時に生産管理情報を収集する生産管理処理を実行
し、テスト結果とともに生産管理結果を出力する。
スメモリ３が記憶するライセンス情報が、生産管理機能
αにライセンスを与えるものあれば、ＩＣテスタ本体２
は、この生産管理機能αを有効にし、ＩＣ−１〜ｎのテ
スト時に生産管理情報を収集する生産管理処理を実行
し、テスト結果とともに生産管理結果を出力する。
【００２３】また、同図（ｂ）に示すように、ライセン
スメモリ３が記憶するライセンス情報が、ＩＣテスタ１
に内蔵された付加機能に特にライセンスを与えない場
合、ＩＣテスタ１は、セットされたＩＣ−１〜ｎに対す
るテスト結果のみを出力する。
スメモリ３が記憶するライセンス情報が、ＩＣテスタ１
に内蔵された付加機能に特にライセンスを与えない場
合、ＩＣテスタ１は、セットされたＩＣ−１〜ｎに対す
るテスト結果のみを出力する。
【００２４】尚、ライセンスメモリ３は、フロッピー
（登録商標）ディスクやメモリカードなどの、ＩＣテス
タ本体２に着脱自在な記憶媒体として構成される。そし
て、テスト対象となるＩＣの品種によって、オペレータ
により選択され、ＩＣテスタ本体２にセットされる。
（登録商標）ディスクやメモリカードなどの、ＩＣテス
タ本体２に着脱自在な記憶媒体として構成される。そし
て、テスト対象となるＩＣの品種によって、オペレータ
により選択され、ＩＣテスタ本体２にセットされる。
【００２５】ＩＣテスタ本体２は、上記ライセンスメモ
リ３をセットし、また、このライセンスメモリ３に記憶
されたライセンス情報を読み出すためのメモリＩ／Ｆ機
能を備える。そして、ＩＣテスタ本体２は、セットされ
たライセンスメモリ３から読み出したライセンス情報に
基づき、内蔵された付加機能を有効にするとともに、実
行手順に従って有効とした付加機能を実行し、その実行
結果を出力する。
リ３をセットし、また、このライセンスメモリ３に記憶
されたライセンス情報を読み出すためのメモリＩ／Ｆ機
能を備える。そして、ＩＣテスタ本体２は、セットされ
たライセンスメモリ３から読み出したライセンス情報に
基づき、内蔵された付加機能を有効にするとともに、実
行手順に従って有効とした付加機能を実行し、その実行
結果を出力する。
【００２６】次に動作を説明する。ＩＣテスタ１が、デ
ータログ機能Ａ及びビットマップ機能Ａを有効にし、Ａ
品種のＩＣのテスト結果に対する各解析処理を実行する
際の動作を、図３に示すフローチャートに基づいて説明
する。
ータログ機能Ａ及びビットマップ機能Ａを有効にし、Ａ
品種のＩＣのテスト結果に対する各解析処理を実行する
際の動作を、図３に示すフローチャートに基づいて説明
する。
【００２７】まず、オペレータは、テスト対象となるＩ
ＣをＩＣテスタ１にセットするとともに、実行すべき付
加機能を有効とし、その付加機能の実行手順を制御する
ためのライセンス情報を記憶するライセンスメモリ３
を、ＩＣテスタ本体２のメモリＩ／Ｆにセットする（ス
テップＳ１）。
ＣをＩＣテスタ１にセットするとともに、実行すべき付
加機能を有効とし、その付加機能の実行手順を制御する
ためのライセンス情報を記憶するライセンスメモリ３
を、ＩＣテスタ本体２のメモリＩ／Ｆにセットする（ス
テップＳ１）。
【００２８】例えば、図１に示すように、Ａ品種のＩ
Ｃ：Ａ−１〜ｎをＩＣテスタ本体２にセットするととも
に、データログ機能Ａ、続いてビットマップ機能Ａの各
付加機能を有効とし、その付加機能の実行手順を制御す
るためのライセンス情報を記憶するライセンスメモリ３
を、ＩＣテスタ本体２のメモリＩ／Ｆにセットする。
Ｃ：Ａ−１〜ｎをＩＣテスタ本体２にセットするととも
に、データログ機能Ａ、続いてビットマップ機能Ａの各
付加機能を有効とし、その付加機能の実行手順を制御す
るためのライセンス情報を記憶するライセンスメモリ３
を、ＩＣテスタ本体２のメモリＩ／Ｆにセットする。
【００２９】そして、オペレータによるテスト開始指示
により（ステップＳ２）、ＩＣテスタ本体２は、セット
されたＩＣに対して、その品種に対応したＩＣテストを
実行する。更に、ＩＣテスタ本体２は、メモリＩ／Ｆに
セットされたライセンスメモリ３に記憶されたライセン
ス情報を読み出し、ライセンスを与えられた付加機能を
有効にし、その実行手順に従って各付加機能を実行す
る。
により（ステップＳ２）、ＩＣテスタ本体２は、セット
されたＩＣに対して、その品種に対応したＩＣテストを
実行する。更に、ＩＣテスタ本体２は、メモリＩ／Ｆに
セットされたライセンスメモリ３に記憶されたライセン
ス情報を読み出し、ライセンスを与えられた付加機能を
有効にし、その実行手順に従って各付加機能を実行す
る。
【００３０】即ち、図１に示すライセンスメモリ３に記
憶されたライセンス情報によれば、ＩＣテスタ本体２
は、まず、内蔵されたデータログ機能Ａを有効とし（ス
テップＳ３：ＹＥＳ）、ＩＣのテスト結果に対するデー
タログ解析を実行する（ステップＳ４）。次いで、ＩＣ
テスタ１は、内蔵されたビットマップ機能Ａを有効とし
（ステップＳ５：ＹＥＳ）、ＩＣのテスト結果に対する
ビットマップ解析を実行する（ステップＳ６）。
憶されたライセンス情報によれば、ＩＣテスタ本体２
は、まず、内蔵されたデータログ機能Ａを有効とし（ス
テップＳ３：ＹＥＳ）、ＩＣのテスト結果に対するデー
タログ解析を実行する（ステップＳ４）。次いで、ＩＣ
テスタ１は、内蔵されたビットマップ機能Ａを有効とし
（ステップＳ５：ＹＥＳ）、ＩＣのテスト結果に対する
ビットマップ解析を実行する（ステップＳ６）。
【００３１】このように、ＩＣテスタ本体２は、読み出
したライセンス情報により定められた実行手順に従っ
て、実行対象となる機能を有効とし、各解析処理や生産
管理処理を実行する。
したライセンス情報により定められた実行手順に従っ
て、実行対象となる機能を有効とし、各解析処理や生産
管理処理を実行する。
【００３２】ＩＣテスタ本体２は、ライセンス情報に基
づいて、ライセンスを与えられた機能の実行が終了する
と（ステップＳ１５：ＹＥＳ）、ＩＣのテスト結果とと
もに、これらの各付加機能の実行により得られた解析結
果または生産管理結果を出力する（ステップＳ１６）。
即ち、図１に示すＩＣテスタ１においては、Ａ品種のＩ
Ｃのテスト結果とともに、このテスト結果に対するデー
タログ解析及びビットマップ解析の解析結果が出力され
る。
づいて、ライセンスを与えられた機能の実行が終了する
と（ステップＳ１５：ＹＥＳ）、ＩＣのテスト結果とと
もに、これらの各付加機能の実行により得られた解析結
果または生産管理結果を出力する（ステップＳ１６）。
即ち、図１に示すＩＣテスタ１においては、Ａ品種のＩ
Ｃのテスト結果とともに、このテスト結果に対するデー
タログ解析及びビットマップ解析の解析結果が出力され
る。
【００３３】このようにＩＣテスタ１にライセンス機能
を付加することで、ライセンスメモリ３に記憶されたラ
イセンス情報に従って、テスト結果に対する各解析機能
を有効にして、自動的に解析処理を実行させることが可
能となる。このため、オペレータの手作業による、付加
機能実行の手順ミス等を防ぐことができる。
を付加することで、ライセンスメモリ３に記憶されたラ
イセンス情報に従って、テスト結果に対する各解析機能
を有効にして、自動的に解析処理を実行させることが可
能となる。このため、オペレータの手作業による、付加
機能実行の手順ミス等を防ぐことができる。
【００３４】また、解析機能や生産管理機能などの付加
機能の有効／無効を、ライセンス情報によって制御する
ことにより、従来、ＩＣの品種毎に行っていた、必要な
付加機能の追加、不要な機能の削除などの作業が、ライ
センス情報を保持するライセンスメモリ３を変更するだ
けで実現でき、ＩＣの品種変更に伴う付加機能の変更の
煩わしさを軽減できる。
機能の有効／無効を、ライセンス情報によって制御する
ことにより、従来、ＩＣの品種毎に行っていた、必要な
付加機能の追加、不要な機能の削除などの作業が、ライ
センス情報を保持するライセンスメモリ３を変更するだ
けで実現でき、ＩＣの品種変更に伴う付加機能の変更の
煩わしさを軽減できる。
【００３５】尚、上記実施形態においては、ＩＣテスタ
本体２に内蔵される付加機能を、データログ機能Ａ，
Ｂ、ビットマップ機能Ａ，Ｂ、及び生産管理機能α，β
の６種類として説明したが、もちろんこれは、いくつで
もかまわないし、他の機能を内蔵するようにしてもかま
わない。
本体２に内蔵される付加機能を、データログ機能Ａ，
Ｂ、ビットマップ機能Ａ，Ｂ、及び生産管理機能α，β
の６種類として説明したが、もちろんこれは、いくつで
もかまわないし、他の機能を内蔵するようにしてもかま
わない。
【００３６】また、ライセンスを与えられた付加機能に
ついて、その旨を表示させるようにし、この表示を確認
したオペレータの指示により、ライセンスを与えられた
付加機能を実行するようにしてもよい。更に、オペレー
タが、必要に応じて、ライセンスを与えられた付加機能
の実行の要／不要を選択可能としてもよい。
ついて、その旨を表示させるようにし、この表示を確認
したオペレータの指示により、ライセンスを与えられた
付加機能を実行するようにしてもよい。更に、オペレー
タが、必要に応じて、ライセンスを与えられた付加機能
の実行の要／不要を選択可能としてもよい。
【００３７】
【発明の効果】請求項１、３または５記載の発明によれ
ば、記憶媒体に記憶された設定情報により、ＩＣテスタ
に記憶された付加機能プログラムを実行可能とすること
ができる。即ち、解析機能や生産管理機能などの付加機
能の有効／無効を、ライセンス情報によって制御するこ
とにより、従来、ＩＣの品種毎に行っていた、必要な付
加機能の追加、不要な機能の削除などの作業が、ライセ
ンス情報を保持するライセンスメモリを変更するだけで
実現でき、ＩＣの品種変更に伴う付加機能の変更の煩わ
しさを軽減できる。
ば、記憶媒体に記憶された設定情報により、ＩＣテスタ
に記憶された付加機能プログラムを実行可能とすること
ができる。即ち、解析機能や生産管理機能などの付加機
能の有効／無効を、ライセンス情報によって制御するこ
とにより、従来、ＩＣの品種毎に行っていた、必要な付
加機能の追加、不要な機能の削除などの作業が、ライセ
ンス情報を保持するライセンスメモリを変更するだけで
実現でき、ＩＣの品種変更に伴う付加機能の変更の煩わ
しさを軽減できる。
【００３８】また、請求項２、４または６記載の発明に
よれば、請求項１、３または５記載の発明の効果に加
え、記憶媒体に記憶された実行手順制御情報により、実
行可能とした付加機能プログラムを、予め定められた実
行手順に従って制御できる。即ち、ＩＣテスタにライセ
ンス機能を付加することで、ライセンスメモリに記憶さ
れたライセンス情報に従って、テスト結果に対する各解
析機能を有効にして、自動的に解析処理を実行させるこ
とが可能となる。このため、オペレータの手作業によ
る、付加機能実行の手順ミス等を防ぐことができる。
よれば、請求項１、３または５記載の発明の効果に加
え、記憶媒体に記憶された実行手順制御情報により、実
行可能とした付加機能プログラムを、予め定められた実
行手順に従って制御できる。即ち、ＩＣテスタにライセ
ンス機能を付加することで、ライセンスメモリに記憶さ
れたライセンス情報に従って、テスト結果に対する各解
析機能を有効にして、自動的に解析処理を実行させるこ
とが可能となる。このため、オペレータの手作業によ
る、付加機能実行の手順ミス等を防ぐことができる。
【図１】本発明を適用した、ライセンス機能を有するＩ
Ｃテスタ。
Ｃテスタ。
【図２】本発明を適用した、ライセンス機能を有するＩ
Ｃテスタ。
Ｃテスタ。
【図３】本発明を適用したＩＣテスタの動作を説明する
フローチャート。
フローチャート。
【図４】従来のＩＣテスタにおける付加機能の実行を説
明する図。
明する図。
１ ＩＣテスタ ２ ＩＣテスタ本体 ３ ライセンスメモリ
Claims (6)
- 【請求項１】ＩＣに対するＩＣテスト機能を有し、この
ＩＣテスト機能によるテスト結果を解析するための付加
機能を追加可能なＩＣテスタにおいて、 前記付加機能を実行するための付加機能プログラムを記
憶する記憶手段と、 前記付加機能を有効とするための設定情報を記憶する記
憶媒体と、 前記記憶媒体に記憶された設定情報を読み出す読出手段
と、 前記読出手段により読み出された設定情報に基づいて、
前記記憶手段に記憶された付加機能プログラムを実行可
能とする制御手段と、 を備えることを特徴とするＩＣテスタ。 - 【請求項２】前記記憶媒体は、前記付加機能プログラム
の実行手順を制御するための実行手順制御情報を更に記
憶し、 前記制御手段は、前記読出手段により前記記憶媒体から
読み出された実行手順制御情報に従い、前記実行可能と
された付加機能プログラムの実行手順を制御することを
特徴とする請求項１記載のＩＣテスタ。 - 【請求項３】ＩＣに対するＩＣテスト機能を有し、この
ＩＣテスト機能によるテスト結果を解析するための付加
機能を追加可能なＩＣテスタに対して前記付加機能を設
定する付加機能設定方法であって、 前記付加機能を実行するための付加機能プログラムを記
憶する第１の記憶工程と、 前記付加機能を有効とするための設定情報を記憶する第
２の記憶工程と、 前記第２の記憶工程により記憶された設定情報を読み出
す読出工程と、 前記読出工程により読み出された設定情報に基づいて、
前記第１の記憶工程により記憶された付加機能プログラ
ムを実行可能とする制御工程と、 を含むことを特徴とする付加機能設定方法。 - 【請求項４】前記第２の記憶工程において、前記付加機
能プログラムの実行手順を制御するための実行手順制御
情報を更に記憶し、 前記読出工程において、前記第２の工程により記憶され
た実行手順制御情報を読み出し、 前記制御工程において、前記読出工程により読み出され
た実行手順制御情報に従い、前記実行可能とされた付加
機能プログラムの実行手順を制御することを特徴とする
請求項３記載の付加機能設定方法。 - 【請求項５】ＩＣに対するＩＣテスト機能を有し、この
ＩＣテスト機能によるテスト結果を解析するための付加
機能を追加可能なＩＣテスタを制御するためのコンピュ
ータが実行可能なプログラムを格納した記憶媒体であっ
て、 前記付加機能を実行するための付加機能プログラムを記
憶するためのコンピュータが実行可能なプログラムコー
ドと、 前記付加機能を有効とするための設定情報を記憶するた
めのコンピュータが実行可能なプログラムコードと、 前記記憶された設定情報を読み出すためのコンピュータ
が実行可能なプログラムコードと、 前記読み出された設定情報に基づいて、前記記憶された
付加機能プログラムを実行可能とするためのコンピュー
タが実行可能なプログラムコードと、 を含むことを特徴とする記憶媒体。 - 【請求項６】前記付加機能プログラムの実行手順を制御
するための実行手順制御情報を記憶するためのコンピュ
ータが実行可能なプログラムコードと、 前記記憶された実行手順制御情報を読み出すためのコン
ピュータが実行可能なプログラムコードと、 前記読み出された実行手順制御情報に従い、前記実行可
能とされた付加機能プログラムの実行手順を制御するた
めのコンピュータが実行可能なプログラムコードと、 を更に含むことを特徴とする請求項５記載の記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000229474A JP2002040102A (ja) | 2000-07-28 | 2000-07-28 | Ｉｃテスタ、その付加機能設定方法及び記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000229474A JP2002040102A (ja) | 2000-07-28 | 2000-07-28 | Ｉｃテスタ、その付加機能設定方法及び記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002040102A true JP2002040102A (ja) | 2002-02-06 |
Family
ID=18722593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000229474A Pending JP2002040102A (ja) | 2000-07-28 | 2000-07-28 | Ｉｃテスタ、その付加機能設定方法及び記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002040102A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005300535A (ja) * | 2004-04-06 | 2005-10-27 | Agilent Technol Inc | 自動試験装置を有効にするセキュリティトークンの提供及び使用法 |
| JP2014048125A (ja) * | 2012-08-30 | 2014-03-17 | Advantest Corp | テストプログラムおよび試験システム |
| JP2014235127A (ja) * | 2013-06-04 | 2014-12-15 | 株式会社アドバンテスト | 試験システム、制御プログラム、コンフィギュレーションデータの書込方法 |
| US9140752B2 (en) | 2012-06-04 | 2015-09-22 | Advantest Corporation | Tester hardware |
-
2000
- 2000-07-28 JP JP2000229474A patent/JP2002040102A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005300535A (ja) * | 2004-04-06 | 2005-10-27 | Agilent Technol Inc | 自動試験装置を有効にするセキュリティトークンの提供及び使用法 |
| US9140752B2 (en) | 2012-06-04 | 2015-09-22 | Advantest Corporation | Tester hardware |
| JP2014048125A (ja) * | 2012-08-30 | 2014-03-17 | Advantest Corp | テストプログラムおよび試験システム |
| JP2014235127A (ja) * | 2013-06-04 | 2014-12-15 | 株式会社アドバンテスト | 試験システム、制御プログラム、コンフィギュレーションデータの書込方法 |
| US9563527B2 (en) | 2013-06-04 | 2017-02-07 | Advantest Corporation | Test system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06236447A (ja) | Ｉｃカード用マイクロコンピュータ | |
| JP2002040102A (ja) | Ｉｃテスタ、その付加機能設定方法及び記憶媒体 | |
| GB2446202A (en) | Monitoring and controlling a device under test | |
| US7047444B2 (en) | Address selection for testing of a microprocessor | |
| JP7092203B2 (ja) | 適格性自動判定システム | |
| JP2002005940A (ja) | 分析機器用データ管理装置 | |
| CN101419054B (zh) | 图像处理设备 | |
| JP2008234379A (ja) | ソフトウェア生成装置ならびにソフトウェア生成方法 | |
| JPS62159243A (ja) | 電子計算機の自動試験装置 | |
| JP3259397B2 (ja) | テスタとデバイスボードの結線方法 | |
| JPH0546377A (ja) | 制御プログラム作成方法及びその作成装置 | |
| JPH0614330B2 (ja) | マイクロプロセツサ装置 | |
| JPH0540864A (ja) | Ｉｃカード | |
| JP2001201374A (ja) | 測定装置 | |
| JPH0916483A (ja) | アドレスバス試験装置 | |
| JP3411180B2 (ja) | プログラマブルコントローラにおけるローカルデバイスのモニタ・テスト方法およびプログラマブルコントローラ | |
| JP2000172728A (ja) | 設計支援装置および設計支援方法 | |
| JPH07306881A (ja) | 論理シミュレーション結果解析支援装置 | |
| JP2910548B2 (ja) | データチェック装置 | |
| JPH04253230A (ja) | 電子機器診断装置 | |
| JPH01131980A (ja) | Ｉｃカードの検査方法 | |
| JPH04177437A (ja) | デバッグ状況管理方式 | |
| JPS6220579B2 (ja) | ||
| JPH1173343A (ja) | プログラム試験装置及び記憶媒体 | |
| JPH09189744A (ja) | Ｉｃテスタユニット診断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |