JP5833502B2 - テストプログラム - Google Patents
テストプログラム Download PDFInfo
- Publication number
- JP5833502B2 JP5833502B2 JP2012127527A JP2012127527A JP5833502B2 JP 5833502 B2 JP5833502 B2 JP 5833502B2 JP 2012127527 A JP2012127527 A JP 2012127527A JP 2012127527 A JP2012127527 A JP 2012127527A JP 5833502 B2 JP5833502 B2 JP 5833502B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- program
- information processing
- processing apparatus
- tester hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31912—Tester/user interface
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Description
たとえばメモリの機能検証試験では、まずメモリに所定のテストパターンが書き込まれる。続いて、DUTに書き込まれたデータがメモリから読み出され、それらが期待値と比較され、比較結果を示すパス・フェイルデータが生成される。同じメモリであっても、RAMとフラッシュメモリでは、書き込まれるテストパターンは異なる。また、書き込み、読み出しを行う単位や、シーケンスも異なっている。
また多くの半導体デバイスにおいて、バウンダリスキャンテストが実行される。
特に半導体デバイスは、世代によって規格が変更されることが多く、規格ごとに試験アルゴリズムは異なりうる。言い換えればユーザは、規格が変更になるたびに、膨大な量のテストプログラムを自ら作成し直す必要があった。
一例として、プロセッサのリーク電流のみを検査したいユーザがいるとする。従来のプロセッサ用試験装置にも、リーク電流の測定機能は備わっているが、それらを測定するためだけに、巨大で高価な試験装置を購入、使用することは、現実的ではない。したがって、従来ではユーザは、プロセッサに対する電源電圧を生成する電源装置、リーク電流を測定する電流計、プロセッサを所望の状態(ベクター)に制御するためのコントローラ、を用いて測定系を構築する必要があった。
またA/Dコンバータを評価したいユーザは、A/Dコンバータに対する電源電圧を生成する電源装置、A/Dコンバータの入力電圧を制御する任意波形発生器、を用いて測定系を構築する必要がある。
このように、個別に構築される試験システムは汎用性に乏しく、またその制御や得られるデータの処理も煩雑であった。
図1は、実施の形態に係る試験システム2の構成を示すブロック図である。本明細書において、この試験システム2に関して提供されるサービスを、クラウドテスティングサービスとも称する。クラウドテスティングサービスは、サービス提供者PRVによって提供される。これに対して、試験システム2を利用してDUT4を試験する主体をユーザUSRという。
図2は、テストプログラムがインストールされた情報処理装置200の機能ブロック図である。情報処理装置200は、第1インタフェース部202、第2インタフェース部204、記憶装置206、データ取得部208およびテスト制御部210を備える。なお、図中、様々な処理を行う機能ブロックとして記載される各要素は、ハードウェア的には、CPU、メモリ、その他のLSIで構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組み合わせによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。
(i)試験システム2_iのセットアップ時に、ユーザUSRの入力に応答してサーバ300から所望の試験内容に適したコンフィギュレーションデータ306を取得し、接続されたテスターハードウェア100_iの不揮発性メモリ102にコンフィギュレーションデータ306を書き込む。
(ii)DUT4の試験時に、テスターハードウェア100_iを制御するとともに、テスターハードウェア100_iによって取得されたデータを処理する。
テストプログラム240は、制御プログラム302と、プログラムモジュール304で構成される。制御プログラム302は、テストプログラム240の基本となる部分であり、被試験デバイスの種類や試験内容に依存せず、共通に使用される。制御プログラム302によって、図2のハードウェアアクセス部212、認証部214、実行部220、割込・マッチ検出部224、表示部232、受付部234の機能が提供される。
試験アルゴリズムモジュール304aは、試験アルゴリズム、具体的には試験項目、試験内容、テストシーケンスなどを定義するプログラムである。試験アルゴリズムモジュール304aは、DUTの種類(機能)別に、以下のものが例示される。
(1)DRAM
・機能検証用プログラム
・DC検査用プログラム(電源電流検査プログラム、出力電圧検査プログラム、出力電流検査プログラムなどを含む)
(2)フラッシュメモリ
・機能検証用プログラム
・DC検査用プログラム
(3)マイクロコントローラ
・機能検証プログラム
・DC検査用プログラム
・内蔵フラッシュメモリ評価プログラム
(4)A/Dコンバータ、D/Aコンバータ
・コンタクト検証プログラム
・リニアリティ(INL、DNL)検証プログラム
・出力電圧オフセット検証プログラム
・出力電圧ゲイン検証プログラム
・シュムープロットツール
・オシロスコープツール
・ロジックアナライザーツール
・アナログ波形観測ツール
サーバ300には、複数の試験アルゴリズムモジュール304aがサービス提供者PRVによって用意されている。ユーザUSRは、DUT4の種類や試験内容に応じて、必要な試験アルゴリズムモジュール304aを取得し、テストプログラム240に組み込む。このようにして、テストプログラム240は、組み込まれる試験アルゴリズムモジュール304aに応じて、試験システム2が実行する試験内容、取得するデータの種類を、選択、変更することができる。
サーバ300は、記憶部310、申請受付部312、データベース登録部314、リスト表示部320、ダウンロード制御部322、ライセンスキー発行部324を備える。
続いてテスターハードウェア100の構成を説明する。図5は、テスターハードウェア100の外観を示す図である。テスターハードウェア100は、デスクトップサイズでポータブルに構成される。
テスターハードウェア100は、ACプラグ110を介して商用交流電源からの電力を受ける。テスターハードウェア100の背面には、テスターハードウェア100の電源スイッチ112が設けられる。
DUT4は、ソケット120に装着される。DUT4の複数のデバイスピンは、コネクタ122の複数のピン124それぞれと、ケーブル126を介して結線されている。テスターハードウェア100の前面パネルには、コネクタ122を接続するためのコネクタ114が設けられる。DUT4のピン数、ピン配置、あるいは同時測定するDUT4の個数などに応じて、さまざまなソケット120が用意される。
メモリの機能検証試験には、主として、デバイス電源140、信号発生器142、信号受信器144が利用される。デバイス電源140は、メモリに対して供給すべき電源電圧を生成する。
なお電源電圧は、リレースイッチ群160を経由せずに、メモリの電源ピンに対して専用の電源ラインを介してDUT4に供給されてもよい。
メモリのDC試験時には、主としてデバイス電源140およびパラメトリックメジャメントユニット152が用いられる。デバイス電源140は、メモリに対して供給すべき電源電圧を生成する。デバイス電源140は、自らの出力である電源電圧および電源電流を測定可能に構成されている。パラメトリックメジャメントユニット152は、リレースイッチ群160によってメモリの任意のピンに対応するテスターピンPIOに割り当てられる。デバイス電源140によって、電源電流、電源電圧変動が測定され、パラメトリックメジャメントユニット152によって任意のピンのリーク電流などが測定される。また、あるテスターピンの電位と、そこに流れる電流を測定することにより、それらの比から、インピーダンスを計算でき、コンタクト不良の検出などに利用できる。また、あるテスターピンの電位と、そこに流れる電流を測定することにより、それらの比から、インピーダンスを計算でき、コンタクト不良の検出などに利用できる。
(i)マイクロコントローラの内部のメモリの機能検証試験は、1aと同様のハードウェアを用いて試験可能である。
マイクロコントローラのDC試験は、1bと同様のハードウェアを用いて試験可能である。
A/Dコンバータの機能検証試験には、主としてデバイス電源140、任意波形発生器148および少なくともひとつの信号受信器144が利用される。任意波形発生器148は、リレースイッチ群160によって、A/Dコンバータのアナログ入力端子に割り当てられ、所定の電圧範囲をスイープするアナログ電圧を生成する。少なくともひとつの信号受信器144はそれぞれ、A/Dコンバータのデジタル出力端子に割り当てられ、A/Dコンバータから、アナログ電圧の階調に応じたデジタルコードの各ビットを受信する。
A/DコンバータのDC試験は、1bと同様のハードウェアを用いて試験可能である。
D/Aコンバータの機能検証試験には、主としてデバイス電源140、少なくともひとつの信号発生器142およびデジタイザ150が利用される。少なくともひとつの信号発生器142はそれぞれ、D/Aコンバータのデジタル入力端子に割り当てられる。信号発生器142は、D/Aコンバータの入力デジタル信号をそのフルスケールに渡ってスイープする。
D/AコンバータのDC試験は、1bと同様のハードウェアを用いて試験可能である。
デジタイザ150をリレースイッチ群160によって任意のチャンネルに割り当て、デジタイザ150のサンプリング周波数を高めることにより、そのチャンネルを通過する信号の波形データを取得できる。波形データを、情報処理装置200により可視化することにより、試験システム2をオシロスコープとして機能させることができる。
この場合、メモリやプロセッサ、A/Dコンバータ、D/Aコンバータなど被試験デバイスの機能検証試験を行う際に、デバイスの種類に応じて、コンフィギュレーションデータを選択することにより、さまざまなデバイスに対して最適なデジタル信号を供給でき、それらを適切に試験できる。
(i)SQPG(Sequential Pattern Generator)、
(ii)ALPG(Algorithmic Pattern Generator)、
(iii)SCPG(Scan Pattern Generator)、
のいずれかの機能を選択的に具備するよう構成される。
続いて、クラウドテスティングサービスのフローを説明する。図7は、クラウドテスティングサービスのフローを示す図である。
ユーザUSRは、クラウドテスティングサービスの利用をサービス提供者PRVに申請する(S100)。申請にともない、ユーザUSRの情報がサービス提供者PRVのサーバ300に送信される。
コンフィギュレーションデータ306に対するライセンスキーを第1ライセンスキーKEY1、プログラムモジュール304に対するライセンスキーを第2ライセンスキーKEY2と称し、区別する。
図7のフローを経て、情報処理装置200には、制御プログラム302、プログラムモジュール304が格納されており、またテスターハードウェア100の不揮発性メモリ102には、コンフィギュレーションデータ306が書き込まれている。
図2のハードウェアアクセス部212は、テスターハードウェア100の不揮発性メモリ102に格納されるコンフィギュレーションデータ306の情報を取得する。認証部214は、コンフィギュレーションデータ306に対して発行された第1ライセンスキーKEY1を参照する。第1ライセンスキーKEY1が存在する場合、そのライセンスキーKEY1に含まれる情報処理装置の識別情報が、ユーザUSRが現在使用する情報処理装置200のそれと一致するか、また現在の時刻が使用許諾期間に含まれるかが判定される。識別情報が一致し、使用許諾期間内である場合、認証部214は、コンフィギュレーションデータ306が情報処理装置200との組み合わせ時に使用が許諾されているものと判定し、テスターハードウェア100において、不揮発性メモリ102内のコンフィギュレーションデータ306の使用が許諾される。これにより、テスターハードウェア100は、第1ライセンスキーKEY1が発行済みである場合にのみ、コンフィギュレーションデータ306に応じて動作可能となる。使用許諾期間を過ぎている場合には、ユーザUSRに、そのコンフィギュレーションデータ306に対する使用の再契約の申請を促す。
図8は、テストプログラム240によって提供される、試験の実行を管理する管理画面600を示す。管理画面600は、作業フロー欄602と、入力画面欄604とによって構成されている。作業フロー欄602には、試験の一連の作業がその実行順に並べられて表示される。具体的には、ピンを定義する「Pin Definitions」、試験項目を選択する「Select Measure Item」、試験項目を実行するために必要な試験条件を設定し、試験を実行する「Setup and Execution」、解析ツールを選択する「Open analysis Tools」、複数の試験項目を連続実行する「Flow Execution」を含む作業フローが示されている。
図8は、作業フロー欄602において「Select Measure Item」が選択されたときの管理画面600を示す。入力画面欄604には、試験項目の選択画面が表示される。ここに示される試験項目一覧606は、サーバ300から取得し、記憶装置206に格納された試験アルゴリズムモジュール304aに対応する試験項目である。例えば、「ADC's DC Linearity Measurement」は「A/Dコンバータのリニアリティ(INL、DNL)検証プログラム」に、「ADC's DC Linearity Measurement」は「D/Aコンバータのリニアリティ(INL、DNL)検証プログラム」に、「FunctionalTest」は「機能検証用プログラム」に対応する試験項目である。ここでは、試験アルゴリズム「FunctionalTest」が選択されたものとする。
そしてユーザUSRは、検査対象のDUT4に最適なコンフィギュレーションデータ306を選択し、テスターハードウェアの不揮発性メモリ102に書き込むことにより、DUT4を適切に試験することができる。
つまり、この試験システム2によれば、DUT4の種類や試験項目ごとに個別の試験装置(ハードウェア)を用意する必要がなくなるため、ユーザUSRのコストの負担を軽減することができる。
たとえばクリーンルーム内で、被試験デバイスを試験したいとする。試験装置の設置箇所が被試験デバイスと離れている場合、デバイスの汚染を考慮すると、クリーンルーム内といえども、デバイスを長距離移動させることは好ましくない。つまり従来では、被試験デバイスおよび試験装置の双方とも移動させることが困難であり、試験装置の利用が制限されるケースがあった。実施の形態に係る試験システム2は、クリーンルーム内のさまざまな箇所に設置することができ、また必要に応じてクリーンルーム内に持ち込んだり、持ち出したりできる。あるいは屋外の特殊環境下での試験も可能となる。つまり試験装置を利用可能な状況を、従来よりも格段に広げることができる。
実施の形態では、ライセンスキーは、登録された情報処理装置200との組み合わせを条件として、プログラムモジュール304やコンフィギュレーションデータ306の使用を許諾する仕様について説明した。
実施の形態では、プログラムモジュール304、コンフィギュレーションデータ306をサーバ300に格納しておき、それぞれに個別に使用許諾を与えるケースを説明したが、本発明はそれには限定されない。サーバ300は、プログラムモジュール304とコンフィギュレーションデータ306のいずれか一方を、ダウンロード可能に格納することによっても、試験システム2は、ユーザUSRが希望する試験アルゴリズム、評価アルゴリズムにしたがってさまざまなデバイスを適切に試験できる。
実施の形態では、情報処理装置200において、認証やテストプログラムの実行が行われる場合を説明した。
これに対して、第3の変形例では、認証に関する処理は、サーバ300上で行ってもよい。具体的には、サーバ300がライセンスキーを発行する代わりに、ユーザUSRが試験システム2を使用するたびに、情報処理装置200からサーバ300のウェブサイトにアクセス、ログインし、プログラムモジュール304やコンフィギュレーションデータ306の使用許諾を求める仕様としてもよい。この場合、サーバ300は、使用許諾を求めるユーザUSRがデータベースに登録済みであり、かつ、同じユーザIDにて、現在、そのプログラムモジュール304やコンフィギュレーションデータ306が使用されていないことを条件として、プログラムモジュール304やコンフィギュレーションデータ306の使用を許諾してもよい。
Claims (3)
- 被試験デバイスを試験する試験システムに含まれる情報処理装置に実現させるテストプログラムであって、
前記試験システムは、前記情報処理装置に接続されるテスターハードウェアと、前記情報処理装置にネットワークを介して接続される、前記試験システムのサービス提供者が管理するサーバと、をさらに含み、
前記テスターハードウェアが、書き換え可能なメモリを含み、当該メモリに格納されたコンフィギュレーションデータに応じて、少なくともその機能の一部が変更可能に構成され、
本テストプログラムが、制御プログラムと、当該制御プログラムに組み込まれ、試験アルゴリズムを規定する試験アルゴリズムモジュールと、の組み合わせで構成され、
前記情報処理装置が記憶装置を備え、当該記憶装置が既にユーザが取得した試験アルゴリズムモジュールを保持するとき、本テストプログラムは、
前記記憶装置に保持された試験アルゴリズムモジュールに対応する試験項目のうちから、ユーザが指定した試験項目の選択指示を受け付ける機能と、
選択された試験項目を実行するために必要な試験条件を受け付ける機能と、
試験アルゴリズムおよび試験条件にしたがって被試験デバイスに信号を供給し、被試験デバイスからの信号を受信するようテスターハードウェアを制御する機能と、を前記情報処理装置に実現させ、
前記記憶装置に保持された試験アルゴリズムモジュールは、それぞれが異なる試験アルゴリズムを規定する複数の試験アルゴリズムモジュールを保持する前記サーバから取得されることを特徴とするテストプログラム。 - 本テストプログラムが、制御プログラムと、当該制御プログラムに組み込まれ、試験アルゴリズムを規定する試験アルゴリズムモジュールと、試験の結果得られたデータを処理、解析する評価アルゴリズムを規定する解析ツールモジュールと、の組み合わせで構成され、
前記記憶装置が、更に、既にユーザが取得した解析ツールモジュールを保持するとき、本テストプログラムは、
前記記憶装置に保持された解析ツールモジュールに対応する解析ツールのうちから、ユーザが指定した解析ツールの選択指示を受け付ける機能と、
選択された解析ツールを実行するために必要な解析条件を受け付ける機能と、
解析条件にしたがってテスターハードウェアによって取得されたデータを処理、解析する機能と、
を更に情報処理装置に実現させることを特徴とする請求項1に記載のテストプログラム。 - 前記記憶装置に保持された解析ツールモジュールは、それぞれが異なる評価アルゴリズムを規定する複数の解析ツールモジュールを保持する前記サーバから取得されたことを特徴とする請求項2に記載のテストプログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012127527A JP5833502B2 (ja) | 2012-06-04 | 2012-06-04 | テストプログラム |
PCT/JP2013/002527 WO2013183209A1 (ja) | 2012-06-04 | 2013-04-12 | テストプログラム |
TW102113866A TWI481885B (zh) | 2012-06-04 | 2013-04-19 | 電腦測試程式產品 |
US14/530,323 US20150058671A1 (en) | 2012-06-04 | 2014-10-31 | Test program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012127527A JP5833502B2 (ja) | 2012-06-04 | 2012-06-04 | テストプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013250251A JP2013250251A (ja) | 2013-12-12 |
JP5833502B2 true JP5833502B2 (ja) | 2015-12-16 |
Family
ID=49711619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012127527A Active JP5833502B2 (ja) | 2012-06-04 | 2012-06-04 | テストプログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US20150058671A1 (ja) |
JP (1) | JP5833502B2 (ja) |
TW (1) | TWI481885B (ja) |
WO (1) | WO2013183209A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9921931B2 (en) * | 2014-12-16 | 2018-03-20 | Golden Oak Systems, Inc. | Blade centric automatic test equipment system |
CN105791833B (zh) * | 2014-12-17 | 2018-09-04 | 深圳Tcl数字技术有限公司 | 选择视频编解码硬件平台的方法及装置 |
KR101845483B1 (ko) * | 2016-08-12 | 2018-04-05 | (주)에이치시티 | 테스트 디바이스의 자동 제어가 가능한 테스트 디바이스의 테스트 장치 |
TWI704361B (zh) * | 2019-08-01 | 2020-09-11 | 正崴精密工業股份有限公司 | 自動化電路板測試系統及其方法 |
CN113009311A (zh) * | 2019-12-19 | 2021-06-22 | 鸿富锦精密电子(天津)有限公司 | 电路板智能检测方法、装置、***及存储介质 |
CN111432421B (zh) * | 2020-04-02 | 2024-03-15 | 宁波大学 | 一种5g通信测试仪表多被测终端同步测试方法 |
CN111965523B (zh) * | 2020-08-14 | 2023-05-09 | 上海兆芯集成电路有限公司 | 芯片测试方法 |
CN115391166A (zh) * | 2021-05-25 | 2022-11-25 | 爱德万测试股份有限公司 | 自动化测试***及方法 |
CN116991640A (zh) * | 2023-06-21 | 2023-11-03 | 深圳市晶存科技有限公司 | 脱机测试方法及其装置、电子设备、存储介质 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6002868A (en) * | 1996-12-31 | 1999-12-14 | Compaq Computer Corporation | Test definition tool |
US6163805A (en) * | 1997-10-07 | 2000-12-19 | Hewlett-Packard Company | Distributed automated testing system |
US7152027B2 (en) * | 1998-02-17 | 2006-12-19 | National Instruments Corporation | Reconfigurable test system |
US6449741B1 (en) * | 1998-10-30 | 2002-09-10 | Ltx Corporation | Single platform electronic tester |
JP2001324541A (ja) * | 2000-03-06 | 2001-11-22 | Sony Da Amazonia Ltda | 検査装置 |
US20110178967A1 (en) * | 2001-05-24 | 2011-07-21 | Test Advantage, Inc. | Methods and apparatus for data analysis |
US7047442B2 (en) * | 2002-04-23 | 2006-05-16 | Agilent Technologies, Inc. | Electronic test program that can distinguish results |
JP3776843B2 (ja) * | 2002-06-28 | 2006-05-17 | アジレント・テクノロジーズ・インク | データ解析方法及び装置 |
US7290192B2 (en) * | 2003-03-31 | 2007-10-30 | Advantest Corporation | Test apparatus and test method for testing plurality of devices in parallel |
JP3845645B2 (ja) * | 2004-05-28 | 2006-11-15 | アンリツ株式会社 | 通信試験装置及び通信試験方法 |
JP2006242638A (ja) * | 2005-03-01 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体検査装置 |
WO2006130684A2 (en) * | 2005-05-31 | 2006-12-07 | Testquest, Inc. | Systems and methods for automated testing |
US20080155354A1 (en) * | 2006-12-20 | 2008-06-26 | Kolman Robert S | Method and apparatus for collection and comparison of test data of multiple test runs |
US8386207B2 (en) * | 2009-11-30 | 2013-02-26 | International Business Machines Corporation | Open-service based test execution frameworks |
US20130080999A1 (en) * | 2011-09-26 | 2013-03-28 | Microsoft Corporation | Automated Testing for Hosted Applications on Various Computing Platforms |
US20130227367A1 (en) * | 2012-01-17 | 2013-08-29 | Allen J. Czamara | Test IP-Based A.T.E. Instrument Architecture |
JP5816144B2 (ja) * | 2012-08-30 | 2015-11-18 | 株式会社アドバンテスト | テストプログラムおよび試験システム |
-
2012
- 2012-06-04 JP JP2012127527A patent/JP5833502B2/ja active Active
-
2013
- 2013-04-12 WO PCT/JP2013/002527 patent/WO2013183209A1/ja active Application Filing
- 2013-04-19 TW TW102113866A patent/TWI481885B/zh active
-
2014
- 2014-10-31 US US14/530,323 patent/US20150058671A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20150058671A1 (en) | 2015-02-26 |
JP2013250251A (ja) | 2013-12-12 |
WO2013183209A1 (ja) | 2013-12-12 |
TWI481885B (zh) | 2015-04-21 |
TW201350886A (zh) | 2013-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5816144B2 (ja) | テストプログラムおよび試験システム | |
JP5833500B2 (ja) | 試験システム | |
JP5833502B2 (ja) | テストプログラム | |
JP5833501B2 (ja) | 試験システム | |
JP2013250250A (ja) | テスターハードウェアおよびそれを用いた試験システム | |
US9563527B2 (en) | Test system | |
US20070168749A1 (en) | Method and system for tracing program execution in field programmable gate arrays | |
US20080126655A1 (en) | Single pci card implementation of development system controller, lab instrument controller, and jtag debugger | |
WO2013183210A1 (ja) | テストプログラム | |
WO2017037914A1 (ja) | 情報処理装置及び情報処理方法 | |
El Badawi et al. | On the Use of the Indirect Test Strategy for Lifetime Performance Monitoring of RF Circuits | |
US20190310318A1 (en) | Session Management for Interactive Debugging | |
US20150338452A1 (en) | Microcontroller analysis tools |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5833502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |