JP2012170268A

JP2012170268A - 半導体スイッチ

Info

Publication number: JP2012170268A
Application number: JP2011030131A
Authority: JP
Inventors: Kazuyasu Takimoto; 和靖瀧本; Hiroshi Mochikawa; 宏餅川; Yosuke Nakazawa; 洋介中沢; Hiromichi Tai; 裕通田井; Atsuhiko Kuzumaki; 淳彦葛巻
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-02-15
Filing date: 2011-02-15
Publication date: 2012-09-06
Anticipated expiration: 2031-02-15
Also published as: US20120206899A1; EP2490334A3; US8896365B2; JP5571013B2; CN102638188A; EP2490334A2

Abstract

【課題】主素子の逆並列ダイオードの逆回復特性を改善することができ、構成素子の耐電圧化を図ることができる半導体スイッチを提供する。
【解決手段】半導体スイッチ７は、スイッチング素子１及び逆並列ダイオード２を有した主素子３と、逆電圧印加回路６と、を備えている。逆電圧印加回路６は、補助電源１２と、高速還流ダイオード４と、補助素子５と、コンデンサ１３と、を有している。高速還流ダイオード４は、多直列に接続された複数のダイオード１５で形成されている。
【選択図】図２

Description

本発明の実施形態は、半導体スイッチに関する。

近年、種々の電力変換装置に関する技術の開発が進められている。例えば、電力変換装置がインバータ回路を有している場合、インバータ回路は複数の半導体スイッチで形成されている。半導体スイッチは、電力用スイッチング素子を応用している。半導体スイッチの主素子は、電力用のスイッチング素子と、スイッチング素子に逆並列に接続された逆並列ダイオードとを有している。逆並列ダイオードの逆回復特性を改善する技術の開発も進められている。

半導体スイッチは、主素子の他、逆電圧印加回路を有している。逆電圧印加回路は、主素子の耐電圧より小さな逆電圧を逆並列ダイオードに印加するものであり、ブリッジ回路の１アームを構成している。

逆電圧印加回路は、主素子の耐電圧より電圧値が低い補助電源と、逆並列ダイオードの逆回復時にオンし主素子より耐圧が低い補助素子と、逆並列ダイオードより、逆回復時間が短く逆回復電荷が小さい高速還流ダイオードと、補助電源に並列に接続されたコンデンサとを備えている。補助電源、補助素子及び高速還流ダイオードは、直列接続にて構成されている。

デッドタイムの期間中に補助素子がオンすることで、補助電源により充電されたコンデンサからのエネルギの供給により、主電流が逆並列ダイオードから高速還流ダイオードへ転流する。高速還流ダイオードが還流している状態で、反対アームの主素子の制御端子にオン信号が入力されるため、逆並列ダイオードのかわりに高速還流ダイオードが逆回復を起こす。このため、逆回復によるサージ電流を従来法に比べ大幅に低減することが可能となる。

特開２００６−１４１１６７号公報特開２００６−１４１１６８号公報特開２００７−２５２０５５号公報

ところで、上述した技術を大容量の電力変換装置に適用することを考えると、各素子の高耐圧化が必要となる。このため、各素子の高耐圧化を図ることができる技術が求められている。

この発明は以上の点に鑑みなされたもので、その目的は、主素子の逆並列ダイオードの逆回復特性を改善することができ、構成素子の耐電圧化を図ることができる半導体スイッチを提供することにある。

一実施形態に係る半導体スイッチは、
電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、
前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、を備え、
前記逆電圧印加回路は、
前記主素子の耐電圧より電圧値が低い補助電源と、
前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、
前記補助電源及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、
前記補助電源に並列に接続されたコンデンサと、を有し、
前記高速還流ダイオードは、多直列に接続された複数のダイオードで形成されていることを特徴としている。

また、一実施形態に係る半導体スイッチは、
電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、
前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、を備え、
前記逆電圧印加回路は、
前記主素子の耐電圧より電圧値が低い補助電源と、
前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、
前記補助電源及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、
前記補助電源に並列に接続されたコンデンサと、
前記補助電源の負極端子に接続された陽極と、前記補助素子の負極端子に接続された陰極と、を含んだダイオードと、を有したことを特徴としている。

また、一実施形態に係る半導体スイッチは、
電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、
前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、を備え、
前記逆電圧印加回路は、
前記主素子の耐電圧より電圧値が低い補助電源と、
前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、
前記補助電源及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、
前記補助電源に並列に接続されたコンデンサと、
前記補助素子に逆並列に接続された他の逆並列ダイオードと、を有したことを特徴としている。

図１は、第１の実施形態に係る半導体スイッチを備えた電力変換装置を示す回路図である。図２は、上記半導体スイッチを示す回路図である。図３は、第２の実施形態に係る半導体スイッチを示す回路図である。図４は、第３の実施形態に係る半導体スイッチを示す回路図である。図５は、第４の実施形態に係る半導体スイッチを示す回路図である。図６は、第５の実施形態に係る半導体スイッチの一部を示す概略図であり、モジュールに組立てられる高速還流ダイオード４、補助素子５及びコンデンサ１３を示す図である。図７は、第６の実施形態に係る半導体スイッチの一部を示す概略図であり、図６に示した筐体に主素子モジュールが接続されている状態を示す図である。

以下、図面を参照しながら第１の実施形態に係る半導体スイッチについて詳細に説明する。この実施形態において、複数の半導体スイッチを備えた電力変換装置について説明する。この実施形態の電力変換装置は、大容量の電力変換装置である。

図１に示すように、電力変換装置は、直流電圧源３１と、平滑用のコンデンサ３２と、インバータ回路としての２レベルインバータ回路３３と、を備えている。２レベルインバータ回路３３は、図示しない冷却器に接続され冷却されている。

直流電圧源３１は、３相交流電源を整流してなるものである。直流電圧源３１の正側直流母線２５と負側直流母線２６との間には、コンデンサ３２及び２レベルインバータ回路３３が接続されている。２レベルインバータ回路３３は、３個の半導体スイッチ群３４、３５、３６で形成されている。半導体スイッチ群３４、３５、３６は、互いに並列に接続されている。

半導体スイッチ群３４は、負電位側の端子Ｎ及び正電位側の端子Ｐ間に直列に接続された第１半導体スイッチ７ａ及び第２半導体スイッチ７ｂを含んでいる。半導体スイッチ群３５は、負電位側の端子Ｎ及び正電位側の端子Ｐ間に直列に接続された第１半導体スイッチ７ｃ及び第２半導体スイッチ７ｄを含んでいる。半導体スイッチ群３６は、負電位側の端子Ｎ及び正電位側の端子Ｐ間に直列に接続された第１半導体スイッチ７ｅ及び第２半導体スイッチ７ｆを含んでいる。

２レベルインバータ回路３３は、負電位側の端子Ｎ及び正電位側の端子Ｐから入力される直流電力を交流電力に変換し、交流電力を出力端子Ｕ、Ｖ、Ｗから負荷Ｍに供給するものである。

次に、半導体スイッチ７（７ａ乃至７ｆ）について説明する。
図２に示すように、半導体スイッチ７は、主素子３と、逆電圧印加回路６と、を備えている。主素子３は、電圧駆動型のスイッチング素子１及び逆並列ダイオード２を有している。

スイッチング素子１は、正極端子８、負極端子９及び制御端子１０を有している。この実施形態において、スイッチング素子１は、ＩＧＢＴ（絶縁ゲート型トランジスタ）で形成されている。スイッチング素子１は、制御端子１０に制御信号が与えられ、導通状態又は非導通状態に切替えられる。例えば、スイッチング素子１は、制御端子１０（ゲート）に、図示しないゲート駆動回路からゲート信号が与えられ、導通（オン）状態又は非導通（オフ）状態に切替えられる。
逆並列ダイオード２は、スイッチング素子１に逆並列に接続されている。

逆電圧印加回路６は、正極端子８に電気的に接続された正極端子２０及び負極端子９に電気的に接続された負極端子２１を有している。逆電圧印加回路６は、主素子３の耐電圧より小さな逆電圧を逆並列ダイオード２に印加することが可能である。

逆電圧印加回路６は、補助電源１２と、高速還流ダイオード４と、補助素子５と、コンデンサ１３と、充電抵抗１４と、を有している。
補助電源１２の負極側は、負極端子２１に電気的に接続されている。補助電源１２の電圧値は、主素子３の耐電圧より低い値である。高速還流ダイオード４の陰極側は正極端子２０に電気的に接続されている。
高速還流ダイオード４は、逆並列ダイオード２より逆回復時間が短く、逆並列ダイオード２より逆回復電荷が小さい。

補助素子５は、補助電源１２の正極側と、高速還流ダイオード４の陽極側との間に接続されている。補助素子５は、制御端子１１を有し、制御端子１１に制御信号が与えられ、導通状態又は非導通状態に切替えられる。例えば、補助素子５は、制御端子１１（ゲート）に、図示しないゲート駆動回路からゲート信号が与えられ、オン状態又はオフ状態に切替えられる。補助素子５は、逆並列ダイオード２の逆回復時にオンし、主素子３より耐圧が低いものである。

充電抵抗１４は、補助電源１２及び補助素子５間に電気的に接続されている。なお、高速還流ダイオード４、補助素子５、充電抵抗１４及び補助電源１２は、直列に接続されている。

コンデンサ１３は、補助電源１２に対して、詳しくは直列接続された補助電源１２及び充電抵抗１４に対して並列に接続されている。
高速還流ダイオード４は、多直列に接続された複数のダイオード１５で形成されている。ダイオード１５は、低耐圧用のダイオードである。
半導体スイッチ７等、電力変換装置は、上記のように形成されている。

図１及び図２に示すように、半導体スイッチ群３４に着目すると、第１半導体スイッチ７ａ及び第２半導体スイッチ７ｂのスイッチング素子１がオフ状態となるデッドタイムの期間が存在する。

第１半導体スイッチ７ａにおいて、デッドタイムの期間中に、補助素子５がオンすることで、補助電源１２により充電されたコンデンサ１３からのエネルギの供給により、主電流が逆並列ダイオード２から高速還流ダイオード４へ転流する。高速還流ダイオード４が還流している状態で、第２半導体スイッチ７ｂのスイッチング素子１がオン状態に切替えられるため、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こす。このため、逆回復によるサージ電流を大幅に低減することが可能となる。

上記のように構成された第１の実施形態に係る半導体スイッチ７を備えた電力変換装置によれば、半導体スイッチ７は、スイッチング素子１及び逆並列ダイオード２を有した主素子３と、主素子３の耐電圧より小さな逆電圧を逆並列ダイオード２に印加する逆電圧印加回路６と、を備えている。

逆電圧印加回路６は、主素子３の耐電圧より電圧値が低い補助電源１２と、逆並列ダイオード２より逆回復時間が短く、逆並列ダイオード２より逆回復電荷が小さい高速還流ダイオード４と、補助電源１２及び高速還流ダイオード４間に接続され、逆並列ダイオード２の逆回復時にオンし、主素子３より耐圧が低い補助素子５と、補助電源１２に並列に接続されたコンデンサ１３と、を有している。逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。

高速還流ダイオード４は、低耐圧用のダイオード１５を多直列に接続して形成されている。高速還流ダイオード４に印加される電圧を複数のダイオード１５で分担することができ、すなわち高速還流ダイオード４の高耐圧化を図ることができるため、電力変換装置が大容量の電力変換装置であっても高速還流ダイオード４の破壊等、高速還流ダイオード４に生じる不具合を抑制することができる。

高耐圧用の素子は、低耐圧用の素子に比べて製作が困難な場合が多い。高速還流ダイオード４は、多直列に接続された複数のダイオード１５で形成されている。このため、主素子３より耐圧の低い、製作が比較的容易なダイオード（低耐圧用のダイオード）を用いて高速還流ダイオード４の高耐圧化を図ることができる。

上記のことから、主素子３の逆並列ダイオード２の逆回復特性を改善することができ、構成素子（高速還流ダイオード４）の耐電圧化を図ることができる半導体スイッチ７及び半導体スイッチ７を備えた電力変換装置を得ることができる。

次に、第２の実施形態に係る半導体スイッチについて説明する。なお、この実施形態において、他の構成は上述した第１の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。

図３に示すように、逆電圧印加回路６は、バランスコンデンサ１６をさらに備えている。バランスコンデンサ１６は、互いに容量の等しい複数のコンデンサ２７を有している。各コンデンサ２７は、高速還流ダイオード４を形成するダイオード１５に一対一で並列に接続されている。

上記のように構成された第２の実施形態に係る半導体スイッチ７によれば、半導体スイッチ７は、スイッチング素子１及び逆並列ダイオード２を有した主素子３と、主素子３の耐電圧より小さな逆電圧を逆並列ダイオード２に印加する逆電圧印加回路６と、を備えている。このため、第１の実施形態と同様、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。

逆電圧印加回路６は、複数のダイオード１５に一対一で並列に接続され、互いに容量の等しい複数のコンデンサ２７を有している。このため、複数のダイオード１５にかかる電圧分担の均一化をより確実に図ることができる。これにより、高速還流ダイオード４（ダイオード１５）に生じる不具合を一層抑制することができる。

上記のことから、主素子３の逆並列ダイオード２の逆回復特性を改善することができ、構成素子（高速還流ダイオード４）の耐電圧化を図ることができる半導体スイッチ７を得ることができる。

次に、第３の実施形態に係る半導体スイッチについて説明する。なお、この実施形態において、他の構成は上述した第１の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。

図４に示すように、逆電圧印加回路６は、ダイオード１５を有している。ダイオード１５は、補助電源１２の負極端子（負極端子２１）に接続された陽極と、補助素子５の負極端子に接続された陰極とを含んでいる。

上記のように構成された第３の実施形態に係る半導体スイッチ７によれば、半導体スイッチ７は、スイッチング素子１及び逆並列ダイオード２を有した主素子３と、主素子３の耐電圧より小さな逆電圧を逆並列ダイオード２に印加する逆電圧印加回路６と、を備えている。このため、第１の実施形態と同様、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。

ダイオード１５は、補助電源１２の負極端子に接続された陽極と、補助素子５の負極端子に接続された陰極とを含んでいる。このため、補助素子５に、補助電源１２の電圧以上の過電圧がかかるのを防止することができる。これにより、補助素子５の破壊等、補助素子５に生じる不具合を抑制することができる。

上記のことから、主素子３の逆並列ダイオード２の逆回復特性を改善することができ、構成素子（補助素子５）の耐電圧化を図ることができる半導体スイッチ７を得ることができる。

次に、第４の実施形態に係る半導体スイッチについて説明する。なお、この実施形態において、他の構成は上述した第１の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
図５に示すように、逆電圧印加回路６は、他の逆並列ダイオードとして、補助素子５に逆並列に接続された逆並列ダイオード２８を有している。

上記のように構成された第４の実施形態に係る半導体スイッチ７によれば、半導体スイッチ７は、スイッチング素子１及び逆並列ダイオード２を有した主素子３と、主素子３の耐電圧より小さな逆電圧を逆並列ダイオード２に印加する逆電圧印加回路６と、を備えている。このため、第１の実施形態と同様、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。

逆電圧印加回路６は、補助素子５に逆並列に接続された逆並列ダイオード２８を有している。このため、補助素子５に、逆電圧がかかるのを防止することができる。これにより、補助素子５の破壊等、補助素子５に生じる不具合を抑制することができる。

次に、第５の実施形態に係る半導体スイッチについて説明する。なお、この実施形態において、他の構成は上述した第１の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。

図６に示すように、半導体スイッチ７は、筐体（パッケージ）２３を備えている。逆電圧印加回路６は、絶縁性の基板２２を有している。高速還流ダイオード４（半導体チップ）及び補助素子５（半導体チップ）は、同一の基板２２上に実装されている。高速還流ダイオード４、補助素子５、基板２２及びコンデンサ１３は、筐体２３に収容されている。補助素子５及びコンデンサ１３は、電気的に接続された状態で筐体２３に収容されている。上記のように、高速還流ダイオード４、補助素子５及びコンデンサ１３は、モジュールに組立てられている。

正極端子２０、負極端子２１、コンデンサ１３の正極端子１７及び負極端子１９、制御端子１１、並びに補助素子５の負極端子１８（高速還流ダイオード４と接続される側の端子）が、筐体２３の外部に設けられ、外部接続が可能となっている。
また、この実施形態において、高速還流ダイオード４及び補助素子５は、ディスクリート半導体を用いて形成されている。

上記のように構成された第５の実施形態に係る半導体スイッチ７によれば、半導体スイッチ７は、スイッチング素子１及び逆並列ダイオード２を有した主素子３と、主素子３の耐電圧より小さな逆電圧を逆並列ダイオード２に印加する逆電圧印加回路６と、を備えている。このため、第１の実施形態と同様、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。

高速還流ダイオード４、補助素子５及びコンデンサ１３をモジュールに組立ててコンパクトにすることにより、回路インダクタンスの低減を図ることができるため、サージ電圧の発生によりスイッチング素子１及び補助素子５等に生じる恐れのある破壊等の不具合を抑制することができる。

また、高速還流ダイオード４、補助素子５及びコンデンサ１３をモジュール単位で扱えるため、扱いが容易となるものである。例えば、高速還流ダイオード４、補助素子５及びコンデンサ１３を装置に組み込む場合に、これらを簡単に取り付けることが可能となる。

上記のことから、主素子３の逆並列ダイオード２の逆回復特性を改善することができ、構成素子（スイッチング素子１及び補助素子５等）の耐電圧化を図ることができる半導体スイッチ７を得ることができる。

次に、第６の実施形態に係る半導体スイッチについて説明する。なお、この実施形態において、他の構成は上述した第５の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。

図７に示すように、半導体スイッチ７は、他の筐体（パッケージ）２４を備えている。主素子３（スイッチング素子１及び逆並列ダイオード２）は、筐体２４に収容されている。上記のように、スイッチング素子１及び逆並列ダイオード２は、モジュールに組立てられている。正極端子８、負極端子９及び制御端子１０が、筐体２４の外部に設けられ、外部接続が可能となっている。
筐体２３は筐体２４に接続されている。詳しくは、筐体２４外部に設けられた正極端子８及び負極端子９には、筐体２３外部に設けられた正極端子２０及び負極端子２１が接続されている。

上記のように構成された第６の実施形態に係る半導体スイッチ７によれば、半導体スイッチ７は、スイッチング素子１及び逆並列ダイオード２を有した主素子３と、主素子３の耐電圧より小さな逆電圧を逆並列ダイオード２に印加する逆電圧印加回路６と、を備えている。このため、第１の実施形態と同様、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。

筐体２３の外部に設けられた端子が筐体２４の外部に設けられた端子に接続され、半導体スイッチ７を全体的にコンパクトにすることにより、回路インダクタンスの低減を図ることができるため、サージ電圧の発生によりスイッチング素子１及び補助素子５等に生じる恐れのある破壊等の不具合を抑制することができる。

また、主素子３をモジュール単位で扱えるため、扱いが容易となるものである。例えば、主素子３を装置に組み込む場合に、主素子３を簡単に取り付けることが可能となる。
上記のことから、主素子３の逆並列ダイオード２の逆回復特性を改善することができ、構成素子（スイッチング素子１及び補助素子５等）の耐電圧化を図ることができる半導体スイッチ７を得ることができる。

なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
例えば、上述した半導体スイッチは、上述した電力変換装置に限らず、各種の電力変換装置や他の電子機器に利用可能である。

１…スイッチング素子、２…逆並列ダイオード、３…主素子、４…高速還流ダイオード、５…補助素子、６…逆電圧印加回路、７，７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆ…半導体スイッチ、８，１７，２０…正極端子、９，１８，１９，２１…負極端子、１０，１１…制御端子、１２…補助電源、１３…コンデンサ、１５…ダイオード、１６…バランスコンデンサ、２２…基板、２３，２４…筐体、２７…コンデンサ、２８…逆並列ダイオード。

Claims

電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、
前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、を備え、
前記逆電圧印加回路は、
前記主素子の耐電圧より電圧値が低い補助電源と、
前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、
前記補助電源及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、
前記補助電源に並列に接続されたコンデンサと、を有し、
前記高速還流ダイオードは、多直列に接続された複数のダイオードで形成されていることを特徴とする半導体スイッチ。
前記逆電圧印加回路は、前記高速還流ダイオードを形成する複数のダイオードに一対一で並列に接続され、互いに容量の等しい複数のコンデンサをさらに有していることを特徴とする請求項１に記載の半導体スイッチ。
電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、
前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、を備え、
前記逆電圧印加回路は、
前記主素子の耐電圧より電圧値が低い補助電源と、
前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、
前記補助電源及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、
前記補助電源に並列に接続されたコンデンサと、
前記補助電源の負極端子に接続された陽極と、前記補助素子の負極端子に接続された陰極と、を含んだダイオードと、を有したことを特徴とする半導体スイッチ。
電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、
前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、を備え、
前記逆電圧印加回路は、
前記主素子の耐電圧より電圧値が低い補助電源と、
前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、
前記補助電源及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、
前記補助電源に並列に接続されたコンデンサと、
前記補助素子に逆並列に接続された他の逆並列ダイオードと、を有したことを特徴とする半導体スイッチ。
前記高速還流ダイオード、補助素子及びコンデンサを収容する筐体をさらに備え、
前記逆電圧印加回路は、前記高速還流ダイオード及び補助素子が実装され、前記筐体に収容された基板をさらに有し、
前記補助素子及びコンデンサは、電気的に接続された状態で前記筐体に収容されていることを特徴とする請求項１乃至４の何れか１項に記載の半導体スイッチ。
前記高速還流ダイオード及び補助素子は、ディスクリート半導体を用いて形成されていることを特徴とする請求項５に記載の半導体スイッチ。
前記主素子を収容する他の筐体をさらに備え、
前記筐体は、前記他の筐体に接続されていることを特徴とする請求項５に記載の半導体スイッチ。