WO2015015721A1 - 半導体装置、および電力変換装置 - Google Patents

半導体装置、および電力変換装置 Download PDF

Info

Publication number
WO2015015721A1
WO2015015721A1 PCT/JP2014/003678 JP2014003678W WO2015015721A1 WO 2015015721 A1 WO2015015721 A1 WO 2015015721A1 JP 2014003678 W JP2014003678 W JP 2014003678W WO 2015015721 A1 WO2015015721 A1 WO 2015015721A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching elements
voltage
switching
semiconductor device
diodes
Prior art date
Application number
PCT/JP2014/003678
Other languages
English (en)
French (fr)
Inventor
後藤　周作
祐輔 岩松
寺澤　章
井平　靖久
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to AU2014297873A priority Critical patent/AU2014297873A1/en
Priority to NZ717553A priority patent/NZ717553A/en
Priority to EP14831328.1A priority patent/EP3029821B1/en
Publication of WO2015015721A1 publication Critical patent/WO2015015721A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Definitions

  • the present invention generally relates to a semiconductor device and a power conversion device, and more particularly to a semiconductor device including an inverter circuit and a clamp circuit, and a power conversion device including the semiconductor device.
  • This inverter circuit is used for a power converter such as a general-purpose power converter that drives a motor or the like, a power converter that constitutes a UPS (uninterruptible power supply), or a power conditioner that links a distributed power supply to the system.
  • a power converter such as a general-purpose power converter that drives a motor or the like, a power converter that constitutes a UPS (uninterruptible power supply), or a power conditioner that links a distributed power supply to the system.
  • UPS uninterruptible power supply
  • an inverter circuit is configured by bridge-connecting a plurality of switching elements.
  • a semiconductor device in which six switching elements connected in a bridge are housed in one package to form a three-phase inverter circuit (for example, Japanese Patent No. 3212791, hereinafter referred to as “Document 1”).
  • FIG. 15 shows a circuit configuration in which a clamp circuit 102 is provided in the subsequent stage of the inverter circuit 101.
  • the inverter circuit 101 includes switching elements Q101 to Q104 and diodes D101 to D104. Switching elements Q101 to Q104 are connected by a full bridge. Diodes D101 to D104 are connected in reverse parallel to switching elements Q101 to Q104 in a one-to-one relationship.
  • the clamp circuit 102 includes switching elements Q105 and Q106 and diodes D105 and D106. Switching elements Q105 and Q106 are connected in series between the output terminals of inverter circuit 101. Diodes D105 and D106 are connected in reverse parallel to switching elements Q105 and Q106 on a one-to-one basis.
  • the clamp circuit 102 is configured by the following two methods.
  • discrete elements are used as the elements constituting the clamp circuit 102.
  • the discrete element is mounted on the substrate, there is a problem that the shape of the conductor forming the wiring on the substrate becomes complicated.
  • each element constituting the clamp circuit 102 for example, a semiconductor device modularized as in Document 1 is used.
  • the problem by the first method can be solved.
  • the conventional modularized semiconductor device does not have a circuit configuration dedicated to the clamp circuit, but constitutes a general-purpose inverter circuit, for example. Therefore, when the clamp circuit is configured using a conventional modularized semiconductor device, unnecessary elements remain in the semiconductor device, which is disadvantageous in terms of cost.
  • a current path (an electric wire, a conductor on the board, etc.) connecting the inverter circuit 101 and the clamp circuit 102 may be relatively long. . Therefore, the impedance of the current path between the inverter circuit 101 and the clamp circuit 102 increases, and the loss due to the resistance component increases. Also, voltage fluctuations and noise due to the inductance component of the current path are likely to occur.
  • the present invention has been made in view of the above-mentioned reasons, and an object of the present invention is to shorten a current path between the inverter circuit and the clamp circuit so as to suppress loss, voltage fluctuation, and noise generated in the current path, and to reduce the cost.
  • An object of the present invention is to provide an excellent semiconductor device.
  • the semiconductor device includes a plurality of first switching elements connected in a full bridge, and converts the DC voltage into an AC voltage and outputs it when the first switching element is turned on / off.
  • An inverter circuit, a conductive path made of a conductor connected to the output of the inverter circuit, and a second switching element are connected to the conductive path, and the second switching element is turned on to turn the And a clamp circuit for conducting between the conductive paths, wherein the inverter circuit, the conductive path, and the clamp circuit are housed in one package.
  • a power conversion device of the present invention includes the semiconductor device of the present invention and a drive circuit that drives the first switching element and the second switching element of the semiconductor device.
  • FIG. 1 is a circuit diagram illustrating a configuration of a semiconductor device according to an embodiment. It is a circuit diagram which shows the structure of the power converter device of embodiment. It is explanatory drawing which shows operation
  • FIG. 1 shows an example of a circuit configuration of a semiconductor device 10 of the present embodiment.
  • the semiconductor device 10 includes an inverter circuit 1, a clamp circuit 2, and conductive paths 3a and 3b.
  • the clamp circuit 2 is provided in the subsequent stage of the inverter circuit 1 through the conductive paths 3a and 3b.
  • the semiconductor device 10 includes DC terminals T1 and T2, AC terminals T3 and T4, and drive terminals T11 to T16.
  • the semiconductor device 10 mounts each element (switching element, diode, etc.) which comprises the inverter circuit 1 and the clamp circuit 2 on a board
  • the electrical wiring (including the conductive paths 3a and 3b) connected to each element is constituted by a conductor formed on the substrate.
  • the inverter circuit 1 includes four sets of switching elements Q1 to Q4 (first switching elements) and four sets of diodes D1 to D4 (first diodes).
  • Switching elements Q1 to Q4 are composed of IGBT (Insulated Gate Bipolar Transistor).
  • the series circuit of the switching elements Q1, Q2 and the series circuit of the switching elements Q3, Q4 are connected between the DC terminals T1-T2.
  • the collector of switching element Q1 is connected to DC terminal T1, the emitter of switching element Q1 and the collector of switching element Q2 are connected, and the emitter of switching element Q2 is connected to DC terminal T2.
  • the collector of switching element Q3 is connected to DC terminal T1, the emitter of switching element Q3 and the collector of switching element Q4 are connected, and the emitter of switching element Q4 is connected to DC terminal T2. That is, the switching elements Q1 to Q4 are connected by a full bridge between the DC terminals T1 and T2.
  • the connection point between the switching elements Q1 and Q2 and the connection point between the switching elements Q3 and Q4 are the output of the inverter circuit 1.
  • the diodes D1 to D4 are connected in reverse parallel to the switching elements Q1 to Q4 on a one-to-one basis.
  • One end of the conductive path 3a is connected to the connection point of the switching elements Q1 and Q2, and the other end of the conductive path 3a is connected to the AC terminal T3.
  • One end of the conductive path 3b is connected to the connection point of the switching elements Q3 and Q4, and the other end of the conductive path 3b is connected to the AC terminal T4.
  • the clamp circuit 2 includes switching elements Q5 and Q6 (second switching elements) and diodes D5 and D6 (second diodes).
  • Switching elements Q5 and Q6 are formed of IGBTs.
  • the series circuit of the switching elements Q5 and Q6 is connected between the conductive paths 3a-3b.
  • the emitter of switching element Q5 is connected to conductive path 3a, the collector of switching element Q5 and the collector of switching element Q6 are connected, and the emitter of switching element Q6 is connected to conductive path 3b.
  • the diodes D5 and D6 are connected in reverse parallel to the switching elements Q5 and Q6 on a one-to-one basis.
  • the gates of the switching elements Q1 to Q6 are connected to the drive terminals T11 to T16 on a one-to-one basis.
  • the switching elements Q1 to Q6 are turned on / off by each drive signal input from the drive terminals T11 to T16.
  • FIG. 2 shows a configuration of a power conversion device using the semiconductor device 10.
  • the DC terminals T1 and T2 of the semiconductor device 10 are connected to a DC power source 11 that outputs a DC voltage V1 (for example, DC 320V). Furthermore, the AC terminal T3 of the semiconductor device 10 is connected to one end of the reactor 12a, and the AC terminal T4 is connected to one end of the reactor 12b. A capacitor 13 is connected between the other ends of the reactors 12 a and 12 b, and a voltage across the capacitor 13 (output voltage Vo) is applied to the load 14.
  • V1 for example, DC 320V
  • the drive circuit 15 has a function of driving the switching elements Q1 to Q6.
  • the drive circuit 15 includes a control unit 15a and six drivers 15b.
  • the six drivers 15b are connected to the switching elements Q1 to Q6 on a one-to-one basis.
  • the control unit 15a controls each of the control signals corresponding to the switching elements Q1 to Q6 on the basis of the detected values of the output voltage Vo applied to the load 14 and the output current Io supplied to the load 14.
  • the signal is output to the driver 15b connected to the switching element corresponding to the signal.
  • the control signal is a signal for controlling on / off of the switching element.
  • Each of the six drivers 15b generates a drive signal for turning on / off the switching element connected to the driver 15b according to the control signal input from the control unit 15a.
  • Each of the six drivers 15b is connected to the driver 15b via a drive terminal connected to the switching element connected to the driver 15b among the plurality of drive terminals T11 to T16.
  • a drive signal is output to the gate of the switching element.
  • FIG. 3 shows the operation of each part in one cycle of the output voltage Vo (50 Hz / 60 Hz) of the power converter.
  • Vo the output voltage Vo
  • the load 14 is connected to the commercial power system, the output voltage Vo is output with the phase and amplitude synchronized with the system voltage.
  • a PWM (Pulse Width Modulation) operation in which the switching elements Q1, Q4 are repeatedly turned on and off is performed, the switching element Q5 is kept on, and the switching elements Q2, Q3, Q6 are kept off.
  • the output voltage Vo is controlled to a positive half-cycle waveform.
  • the PWM operation in which the switching elements Q2 and Q3 are repeatedly turned on and off is performed, the switching element Q6 is maintained in the on state, and the switching elements Q1, Q4 and Q5 are maintained in the off state, whereby the output voltage Vo is negative. Controlled to a half-cycle waveform.
  • the AC voltage (alternating voltage) V2 between the AC terminals T3 and T4 can take three values “V1”, “0”, and “ ⁇ V1” by the operation of the inverter circuit 1.
  • the value that the AC voltage V2 can take in a general bipolar drive inverter is binary.
  • the amplitude value (absolute value) of the AC voltage V2 can be reduced with the same output as compared with the case where the AC voltage V2 takes two values. Therefore, the switching loss of switching elements Q1 to Q4 and the iron loss of reactors 12a and 12b are reduced, so that the power efficiency of the circuit can be increased.
  • FIG. 4 shows an enlarged waveform of the range X (part of the positive half cycle) in FIG.
  • the switching elements Q1, Q4 are on, the switching elements Q2, Q3 are off, the switching element Q5 is on, and the switching element Q6 is off.
  • the current Ion on the negative electrode path of the DC power supply 11 (see FIG. 5) ⁇ positive electrode of the DC power supply 11 ⁇ switching element Q1 ⁇ conductive path 3a ⁇ reactor 12a ⁇ capacitor 13 ⁇ reactor 12b ⁇ conductive path 3b ⁇ switching element Q4 ⁇ ) Flows. Since the current Ion flows from the collector to the emitter in the switching elements Q1 and Q4, conduction loss occurs in the switching elements Q1 and Q4. On the other hand, no current flows through the diodes D1 to D4. In the period Ta, the amplitude of the alternating voltage V2 is “V1”.
  • the switching elements Q1 and Q4 are turned off.
  • the collector-emitter voltage of switching elements Q1 and Q4 changes from “substantially 0” to “V1 / 2”, and the current flowing through switching elements Q1 and Q4 is “Ion”. ⁇ Changes to “0”. Therefore, switching loss occurs in switching elements Q1 and Q4 when they are turned off. Further, since the energy accumulated in the reactors 12a and 12b is released, the return current Ir (see FIG. 6) starts to flow through the diode D6 and the switching element Q5.
  • the switching elements Q1 and Q4 are turned on.
  • the collector-emitter voltage of switching elements Q1 and Q4 changes from “V1 / 2” to “approximately 0”, and the current flowing through switching elements Q1 and Q4 is “0”. ⁇ Changes to “Ion”. Therefore, the switching elements Q1 and Q4 generate a switching loss when turned on. Since the diode D6 changes from a forward bias to a reverse bias, a reverse recovery loss (recovery loss) occurs.
  • the switching elements Q1 and Q4 maintain the ON state, and the operation is the same as that in the period Ta.
  • the current flowing through the conductive paths 3a and 3b becomes “0” when the return current Ir is generated, and becomes the current Ion when the return current Ir is not generated, so that a discontinuous current waveform is obtained. That is, the current of PWM frequency (switching frequency) of switching elements Q1, Q4 and switching elements Q2, Q3 flows through conductive paths 3a, 3b.
  • the emitter potential (reference potential of the drive voltage) of the switching element Q1 and the emitter potential (reference potential of the drive voltage) of the switching element Q5 are connected via the conductive path 3a. That is, the emitter of the switching element Q1 and the emitter potential of the switching element Q5 are connected via the conductive path 3a. Furthermore, the emitter potential of the switching element Q3 (reference potential of the drive voltage) and the emitter potential of the switching element Q6 (reference potential of the drive voltage) are connected via the conductive path 3b. That is, the emitter of the switching element Q3 and the emitter potential of the switching element Q6 are connected via the conductive path 3a.
  • the drive power supply for the switching elements Q1 and Q5 can be shared, the drive power supply for the switching elements Q3 and Q6 can be shared, and the drive power supply for the switching elements can be easily configured.
  • the driving voltage becomes “the emitter potential of the IGBT” when the switching elements Q1 to Q6 are turned off.
  • the driving voltage is about “IGBT emitter potential + 10V”.
  • the maximum drive voltage that can be applied between the gate and the emitter of the switching elements Q1 to Q6 is determined in advance.
  • the driving power source of the switching element is shared, a difference in the emitter potential of each switching element occurs due to a voltage drop due to the impedance of the conductive path, and the driving voltage applied to the gate of the switching element exceeds the maximum driving voltage.
  • the path length of the conductive path 3a is long and the impedance of the conductive path 3a is large.
  • the emitter potential of the switching element Q5 decreases due to the voltage drop due to the impedance of the conductive path 3a, and the driving voltage of the switching element Q5 exceeds the maximum driving voltage.
  • the path length of the conductive path 3b is long and the impedance of the conductive path 3b is large.
  • the drive power sources of the switching elements Q3 and Q6 are shared, the emitter potential of the switching element Q6 is lowered due to the voltage drop due to the impedance of the conductive path 3b, and the drive voltage of the switching element Q6 exceeds the maximum drive voltage. there is a possibility.
  • the inverter circuit 1, the conductive paths 3a and 3b, and the clamp circuit 2 can be housed in one package 10a, and the path length of the conductive paths 3a and 3b can be shortened. The voltage drop can be suppressed. Therefore, common use of the drive power supply for switching elements Q1 and Q5 and common use of the drive power supply for switching elements Q3 and Q6 can be realized.
  • the conductive path 3a has a loss (for example, a voltage due to the current Ion) generated in the conductive path 3a at the PWM frequency of the switching element so that each drive voltage of the switching elements Q1 and Q5 is equal to or less than a predetermined maximum drive voltage. It is set to a path length that can suppress (descent).
  • the conductive path 3b has a loss (for example, a voltage due to the current Ion) generated in the conductive path 3b at the PWM frequency of the switching element so that each drive voltage of the switching elements Q3 and Q6 is equal to or less than a predetermined maximum drive voltage. It is set to a path length that can suppress (descent).
  • FIG. 7 shows a configuration example of the driving power source for the switching elements Q1 to Q6.
  • the drivers 15b of the switching elements Q1 and Q5 generate drive signals from the voltage Vs1 of the drive power supply E1, and share the drive power supplies of the switching elements Q1 and Q5.
  • the drivers 15b of the switching elements Q3 and Q6 generate a drive signal from the voltage Vs2 of the drive power supply E2, and share the drive power supply of the switching elements Q3 and Q6.
  • each driver 15b of the switching elements Q2 and Q4 generates a drive signal from the voltage Vs3 of the drive power supply E3, and shares the drive power supply of the switching elements Q2 and Q4.
  • FIG. 8A shows types of loss generated in the switching elements of the inverter circuit 1 and the clamp circuit 2.
  • FIG. 8B shows the types of losses that occur in the diodes of the inverter circuit 1 and the clamp circuit 2.
  • the switching elements Q1 to Q4 of the inverter circuit 1 since the switching elements Q1 to Q4 of the inverter circuit 1 generate both a conduction loss and a switching loss, characteristics of both a low collector-emitter voltage and a high switching speed are required. Since almost no current flows through the diodes D1 to D4 of the inverter circuit 1, almost no conduction loss or reverse recovery loss occurs.
  • the switching elements Q5 and Q6 of the clamp circuit 2 cause conduction loss, but almost no switching loss occurs. Therefore, lowering the collector-emitter voltage is given priority over speeding up switching. Since the return current Ir flows through the diodes D5 and D6 of the clamp circuit 2 and a conduction loss and a reverse recovery loss occur, both characteristics of lowering the forward voltage and shortening the reverse recovery time are required.
  • switching elements Q1 to Q4 are preferably elements capable of high-speed switching as compared with switching elements Q5 and Q6.
  • Switching elements Q5 and Q6 are preferably elements having a low collector-emitter voltage. In this case, the circuit loss of the semiconductor device 10 can be reduced and the power efficiency of the circuit can be improved. Moreover, since inexpensive elements can be used for the switching elements Q5 and Q6, the cost can be reduced.
  • the diodes D5 and D6 have a smaller loss during reverse recovery than the diodes D1 to D4.
  • the reverse recovery loss in the diodes D5 and D6 can be reduced, and the power efficiency of the circuit can be improved.
  • the reverse recovery (recovery) of the diode is a phenomenon in which a reverse current flows from the cathode toward the anode in order to charge the capacitance of the junction when the diode changes from the forward bias state to the reverse bias state.
  • the diodes D5 and D6 preferably have a lower forward voltage than the diodes D1 to D4. In this case, the diodes D5 and D6 have a small conduction loss and can improve the power efficiency of the circuit. In addition, since inexpensive elements can be used for the diodes D1 to D4, the cost can be reduced.
  • FIG. 9 shows another configuration of the clamp circuit 2.
  • the clamp circuit 2 shown in FIG. 9 includes a series circuit of a diode D11 (second diode) having a cathode connected to the conductive path 3a and a diode D12 (second diode) having a cathode connected to the conductive path 3b. Further, the clamp circuit 2 includes a series circuit of a diode D13 (second diode) having an anode connected to the conductive path 3a and a diode D14 (second diode) having an anode connected to the conductive path 3b.
  • the clamp circuit 2 includes a switching element Q11 (first switching element) made of an IGBT connected between a connection point of the diodes D11 and D12 and a connection point of the diodes D13 and D14.
  • the switching element Q11 When the switching element Q11 is turned on, the return current Ir flows through the clamp circuit 2. In this case, since the return current Ir passes through two diodes (diodes D11 and D14 or diodes D12 and D13), it is more effective to use elements having low forward voltages for the diodes D11 to D14.
  • the switching elements Q1 to Q4 are preferably formed of a wide gap semiconductor.
  • wide gap semiconductors for the switching elements Q1 to Q4
  • the conduction loss can be reduced by 20 to 50% and the switching loss can be reduced by 60 to 75% compared to the case of using a silicon material.
  • silicon carbide (SiC), gallium nitride (GaN), or the like is used for the wide gap semiconductor.
  • MOSFETs Metal-Oxide-Semiconductor Field-Effect Transistors
  • MOSFETs Metal-Oxide-Semiconductor Field-Effect Transistors
  • the switching frequency can be easily increased, and the reactors 12a and 12b can be downsized.
  • the diodes D1 to D4 can be MOSFET parasitic diodes, the number of elements can be reduced.
  • the clamp circuit 2 may be configured by connecting switching elements Q21 and Q22 (second switching elements) made of thyristors or GTOs (Gate-Turn-Off thyristors) in parallel in opposite directions. .
  • switching elements Q21 and Q22 second switching elements
  • GTOs Gate-Turn-Off thyristors
  • the loss can be reduced by the forward voltage of the diodes D5 and D6 as compared with the clamp circuit 2 (see FIG. 1) using the IGBT.
  • the switching element used in the clamp circuit 2 is not required to have a high switching speed, an element having a relatively low switching speed such as a thyristor or GTO can be used.
  • a thyristor or GTO for the clamp circuit 2, it is possible to reduce the cost and increase the capacity.
  • the switching elements Q5 and Q6 of the clamp circuit 2 may be constituted by MOSFETs.
  • the on-resistance is generally small, so that conduction loss can be suppressed.
  • the efficiency can be improved in a region where the current capacity is small.
  • the parasitic diode of the MOSFET switching elements Q5, Q6
  • the reverse recovery loss may be relatively large. Therefore, a single diode element is added and used as the diodes D5, D6. In some cases.
  • the clamp circuit 2 may be configured by using switching elements Q31 and Q32 (second switching elements) made of reverse blocking IGBTs.
  • the clamp circuit 2 of FIG. 13 is provided between the conductive paths 3a-3b with the collector of the switching element Q31 connected to the emitter of the switching element Q32 and the collector of the switching element Q32 connected to the emitter of the switching element Q31.
  • the diodes D5 and D6 that bear the reverse withstand voltage are not required, so that the size and cost can be reduced by reducing the number of elements.
  • the voltage between both ends of the clamp circuit 2 is the sum (about 3 V) of the ON voltage of the switching element and the forward voltage of the diode.
  • the voltage between both ends of the clamp circuit 2 becomes only the ON voltage (about 1.5 V) of the switching element, and the conduction loss can be reduced.
  • a wide gap semiconductor may be used for the switching elements Q5 and Q6 of the clamp circuit 2.
  • the reverse recovery loss can be reduced by 80% or more compared to the case of using a silicon material, so that loss reduction and high efficiency can be achieved.
  • the switching elements Q5 and Q6 of the clamp circuit 2 may be connected as shown in FIG.
  • the collector of switching element Q5 is connected to conductive path 3a
  • the emitter of switching element Q5 and the emitter of switching element Q6 are connected
  • the collector of switching element Q6 is connected to conductive path 3b.
  • the diodes D5 and D6 are connected in reverse parallel to the switching elements Q5 and Q6 on a one-to-one basis.
  • the semiconductor device 10 can achieve circuit miniaturization and cost reduction.
  • the semiconductor device 10 includes the inverter circuit 1, the conductive paths 3a and 3b, and the clamp circuit 2 in one package 10a so that the path lengths of the conductive paths 3a and 3b are shortened. Is easy to share.
  • the semiconductor device 10 may have a converter function for converting alternating current input between the alternating current terminals T3 and T4 into direct current and outputting direct current from between the direct current terminals T1 and T2. That is, the first operation (inverter operation) in which the semiconductor device 10 converts the DC voltage V1 into the AC voltage V2 and outputs the second operation, and the second operation in which the semiconductor device 10 converts the AC voltage V2 into the DC voltage V1 and outputs it. (Converter operation) may be switchable.
  • the control method of the switching elements Q1 to Q6 is substantially the same as in the inverter operation shown in FIG. 3, and the power transmission direction is reverse.
  • the direction of power transmission is automatically determined by the magnitude relationship between the DC voltage V1 between the DC terminals T1 and T2 and the AC voltage V2 between the AC terminals T3 and T4.
  • the DC power source 11 is constituted by a storage battery, charge / discharge control of this storage battery becomes possible.
  • the semiconductor device 10 of the present embodiment includes a plurality of switching elements Q1 to Q4 (first switching elements) connected in a full bridge.
  • the semiconductor device 10 includes an inverter circuit 1, conductive paths 3a and 3b, and a clamp circuit.
  • the inverter circuit 1 converts a DC voltage into an AC voltage and outputs it by turning on / off the plurality of switching elements Q1 to Q4.
  • the conductive paths 3 a and 3 b are made of a conductor connected to the output of the inverter circuit 1.
  • the clamp circuit 2 includes a plurality of switching elements Q5 and Q6 (second switching elements) and is connected to the conductive paths 3a and 3b. When the plurality of switching elements Q5 and Q6 are turned on, the clamp circuit 2 is connected between the conductive paths. Is made conductive.
  • the inverter circuit 1, the conductive paths 3a and 3b, and the clamp circuit 2 are housed in one package.
  • the inverter circuit 1, the conductive paths 3 a and 3 b, and the clamp circuit 2 are housed in one package, so that the conductivity formed between the inverter circuit 1 and the clamp circuit 2.
  • the route length of the road can be shortened. Therefore, the impedance of the conductive paths 3a and 3b can be reduced.
  • loss in wiring resistance is suppressed.
  • voltage fluctuations and noise can be suppressed by reducing the inductance components of the conductive paths 3a and 3b.
  • unnecessary elements that are not used remain in the semiconductor device 10, which is advantageous in terms of cost.
  • the current path between the inverter circuit 1 and the clamp circuit 2 can be shortened, loss, voltage fluctuation, and noise occurring in the current path can be suppressed, and the cost can be improved. There is an effect.
  • the conductive paths 3a and 3b are as follows so as to satisfy a predetermined condition. Is preferably set.
  • the conducting lines 3a and 3b are set to have a path length capable of suppressing loss generated in the conducting paths 3a and 3b at the switching frequency of the inverter circuit 1.
  • the predetermined condition is that each drive voltage of switching elements Q1 to Q4 and switching elements Q5 and Q6 is equal to or less than a predetermined maximum drive voltage.
  • the common drive power supply means that the reference potential of the drive voltage of one or more switching elements Q1 to Q4 and the reference potential of the drive voltage of one or more switching elements Q5 and Q6 are connected to the conductive paths 3a and 3b. Is to connect through.
  • the semiconductor device 10 can suppress loss generated in the conductive paths 3a and 3b.
  • the plurality of switching elements Q1 to Q4 are preferably elements capable of high-speed switching rather than the plurality of switching elements Q5 and Q6.
  • an inexpensive element can be used for the switching elements Q5 and Q6, so that the cost can be reduced.
  • the semiconductor device 10 includes a plurality of first diodes D1 to D4 connected in reverse parallel to the plurality of switching elements Q1 to Q4 in a one-to-one relationship and a plurality of switching elements Q5 and Q6 in a one-to-one reverse parallel connection.
  • a plurality of connected second diodes D5 and D6 are provided.
  • the plurality of second diodes D5 and D6 preferably have a smaller loss during reverse recovery than the plurality of first diodes D1 to D4.
  • the reverse recovery loss in the diodes D5 and D6 can be reduced, and the power efficiency of the circuit can be improved.
  • the semiconductor device 10 includes a plurality of first diodes D1 to D4 connected in reverse parallel to the plurality of switching elements Q1 to Q4 in a one-to-one relationship and a plurality of switching elements Q5 and Q6 in a one-to-one reverse parallel connection.
  • a plurality of connected second diodes D5 and D6 are provided.
  • the plurality of second diodes D5 and D6 preferably have a forward voltage lower than that of the plurality of first diodes D1 to D4.
  • the diodes D5 and D6 have a small conduction loss, and the power efficiency of the circuit can be improved.
  • the plurality of switching elements Q1 to Q4 are preferably formed of a wide gap semiconductor.
  • the conduction loss and the switching loss can be reduced as compared with the case where a silicon material is used for the switching elements Q1 to Q4, so that the loss can be reduced and the efficiency can be improved.
  • the semiconductor device 10 includes a plurality of first diodes D1 to D4 connected in reverse parallel to the plurality of switching elements Q1 to Q4 in a one-to-one relationship and a plurality of switching elements Q5 and Q6 in a one-to-one reverse parallel connection.
  • a plurality of connected second diodes D5 and D6 are provided.
  • the plurality of second diodes D5 and D6 are preferably formed of a wide gap semiconductor.
  • This configuration makes it possible to reduce the reverse recovery loss compared to the case of using a silicon material, thereby reducing loss and increasing efficiency.
  • the power conversion device of the present embodiment includes the semiconductor device 10 of the present embodiment, and a drive circuit 15 that drives the plurality of switching elements Q1 to Q4 and the plurality of switching elements Q5 and Q6 of the semiconductor device 10.
  • the inverter circuit 1, the conductive paths 3a and 3b, and the clamp circuit 2 are housed in one package.
  • the route length of the road can be shortened. Therefore, the impedance of the conductive paths 3a and 3b can be reduced.
  • loss in wiring resistance is suppressed.
  • voltage fluctuations and noise can be suppressed by reducing the inductance components of the conductive paths 3a and 3b.
  • the semiconductor device 10 since the semiconductor device 10 has a dedicated circuit configuration for the inverter circuit 1 and the clamp circuit 2, unnecessary elements that are not used remain in the semiconductor device 10, which is advantageous in terms of cost.
  • the current path between the inverter circuit 1 and the clamp circuit 2 can be shortened, loss, voltage fluctuation, and noise occurring in the current path can be suppressed, and the cost can be improved. There is an effect.
  • the clamp circuit 2 includes a plurality of switching elements Q5 and Q6, and the drive circuit 15 drives the plurality of switching elements Q5 and Q6 using a common driving power source.
  • the semiconductor device 10 of the power conversion device can achieve circuit miniaturization and cost reduction.
  • the drive circuit 15 drives the plurality of switching elements Q1 to Q4 and the plurality of switching elements Q5 and Q6 using a common driving power source.
  • the semiconductor device 10 is configured to be switchable between a first operation in which the DC voltage is converted into an AC voltage and output, and a second operation in which the semiconductor device 10 converts the AC voltage into a DC voltage and outputs the second operation. It is preferable.
  • the power converter can smoothly switch between the inverter operation and the converter operation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

　半導体装置（１０）は、フルブリッジ接続された４つのスイッチング素子（Ｑ１～Ｑ４）がオン・オフすることによって直流電圧を交流電圧に変換して出力するインバータ回路（１）と、インバータ回路（１）の出力に接続した導体からなる２つの導電路（３ａ，３ｂ）と、２つのスイッチング素子（Ｑ５，Ｑ６）がオンすることによって２つの導電路（３ａ，３ｂ）間を導通させるクランプ回路（２）とを備え、インバータ回路（１）と２つの導電路（３ａ，３ｂ）とクランプ回路（２）とは、一つのパッケージ（１０ａ）内に収められている。

Description

半導体装置、および電力変換装置
　本発明は、一般に半導体装置および電力変換装置、より詳細にはインバータ回路、クランプ回路を備える半導体装置、および半導体装置を備える電力変換装置に関する発明である。
　従来、直流を交流に変換するインバータ回路を構成した半導体装置がある。このインバータ回路は、モータ等を駆動する汎用の電力変換装置、ＵＰＳ（無停電電源装置）を構成する電力変換装置、分散電源を系統に連系させるパワーコンディショナ等の電力変換装置に用いられる。
　インバータ回路は、一般に、複数のスイッチング素子をブリッジ接続して構成される。例えば、ブリッジ接続した６個のスイッチング素子を１つのパッケージ内に収めて３相インバータの回路を構成した半導体装置がある（例えば、日本国特許番号第３２１２７９１、以下「文献１」という。）。
　図１５は、インバータ回路１０１の後段にクランプ回路１０２を設けた回路構成を示す。
　インバータ回路１０１は、スイッチング素子Ｑ１０１～Ｑ１０４、ダイオードＤ１０１～Ｄ１０４を備える。スイッチング素子Ｑ１０１～Ｑ１０４はフルブリッジ接続される。ダイオードＤ１０１～Ｄ１０４は、スイッチング素子Ｑ１０１～Ｑ１０４に１対１に逆並列接続される。
　クランプ回路１０２は、スイッチング素子Ｑ１０５，Ｑ１０６、ダイオードＤ１０５，Ｄ１０６を備える。スイッチング素子Ｑ１０５，Ｑ１０６は、インバータ回路１０１の出力端間に直列接続される。ダイオードＤ１０５，Ｄ１０６は、スイッチング素子Ｑ１０５，Ｑ１０６に１対１に逆並列接続される。
　従来、インバータ回路１０１を構成する各素子を１つのパッケージ内に収めてモジュール化した半導体装置（インバータモジュール）はある。しかしながら、クランプ回路１０２を素子（スイッチング素子、ダイオード）の過不足なく構成するようにモジュール化された半導体装置は存在しない。そこで従来は、以下の２つの方法でクランプ回路１０２を構成していた。
　第１の方法は、クランプ回路１０２を構成する各素子としてディスクリート素子を用いる。この場合、各素子の特性バラツキ・温度バラツキの影響を補正する必要があり、さらには全ての素子の温度管理が難しいという課題がある。また、ディスクリート素子を基板に実装した場合、基板上の配線を形成する導体の形状が複雑になるという課題もある。
　第２の方法は、クランプ回路１０２を構成する各素子として、例えば文献１のようにモジュール化された半導体装置を用いる。この場合、第１の方法による課題は解決可能である。しかしながら、従来のモジュール化された半導体装置は、クランプ回路に専用の回路構成ではなく、例えば汎用のインバータ回路を構成している。したがって、従来のモジュール化された半導体装置を用いてクランプ回路を構成する場合、半導体装置内に使用しない不要な素子が残るため、コスト面で不利になる。
　また、第１の方法および第２の方法に共通の課題として、インバータ回路１０１とクランプ回路１０２との間を接続する電流経路（電線、基板上の導体等）が比較的長くなるということもある。したがって、インバータ回路１０１－クランプ回路１０２間の電流経路のインピーダンスが大きくなり、抵抗成分による損失が大きくなる。また、この電流経路のインダクタンス成分による電圧変動やノイズが発生しやすかった。
　本発明は、上記事由に鑑みてなされており、その目的は、インバータ回路－クランプ回路間の電流経路を短くして、この電流経路に発生する損失、電圧変動、ノイズを抑制でき、且つコスト面に優れた半導体装置を提供することにある。
　本発明の半導体装置は、フルブリッジ接続された複数の第１のスイッチング素子を含んで構成されて、前記第１のスイッチング素子がオン・オフすることによって直流電圧を交流電圧に変換して出力するインバータ回路と、前記インバータ回路の出力に接続した導体からなる導電路と、第２のスイッチング素子を含んで構成されて、前記導電路に接続され、前記第２のスイッチング素子がオンすることによって前記導電路間を導通させるクランプ回路とを備え、前記インバータ回路と前記導電路と前記クランプ回路とは、一つのパッケージ内に収められたことを特徴とする。
　本発明の電力変換装置は、本発明の半導体装置と、前記半導体装置の前記第１のスイッチング素子および前記第２のスイッチング素子を駆動する駆動回路とを備えることを特徴とする。
実施形態の半導体装置の構成を示す回路図である。 実施形態の電力変換装置の構成を示す回路図である。 実施形態の電力変換装置の各部の動作を示す説明図である。 実施形態の電力変換装置の各部の動作を示す説明図である。 実施形態の電流Ｉｏｎの経路を示す回路図である。 実施形態の還流電流Ｉｒの経路を示す回路図である。 実施形態のスイッチング素子の駆動電源の構成例を示す回路図である。 図８Ａ，８Ｂは、実施形態のスイッチング素子およびダイオードに発生する損失の種類を示す表図である。 実施形態のクランプ回路の別の構成を示す回路図である。 実施形態のインバータ回路の別の構成を示す回路図である。 実施形態のクランプ回路の別の構成を示す回路図である。 実施形態のクランプ回路の別の構成を示す回路図である。 実施形態のクランプ回路の別の構成を示す回路図である。 実施形態のクランプ回路の別の構成を示す回路図である。 従来の構成を示す回路図である。
　以下、本発明の実施の形態を図面に基づいて説明する。
　　（実施形態）
　図１は、本実施形態の半導体装置１０の回路構成の一例を示す。この半導体装置１０は、インバータ回路１と、クランプ回路２と、導電路３ａ，３ｂとを備えており、インバータ回路１の後段に導電路３ａ，３ｂを介してクランプ回路２が設けられる。さらに、半導体装置１０は、直流端子Ｔ１，Ｔ２、交流端子Ｔ３，Ｔ４、駆動端子Ｔ１１～Ｔ１６を備える。
　そして、半導体装置１０は、インバータ回路１およびクランプ回路２を構成する各素子（スイッチング素子、ダイオード等）を基板（図示なし）上に実装して、１つのパッケージ１０ａ内に収めている。すなわち、半導体装置１０は、インバータ回路１とクランプ回路２とをモジュール化している。各素子に接続する電気的配線（導電路３ａ，３ｂを含む）は、基板上に形成した導体によって構成される。
　インバータ回路１は、４組のスイッチング素子Ｑ１～Ｑ４（第１のスイッチング素子）、４組のダイオードＤ１～Ｄ４（第１のダイオード）を備える。
　スイッチング素子Ｑ１～Ｑ４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）で構成される。スイッチング素子Ｑ１，Ｑ２の直列回路、およびスイッチング素子Ｑ３，Ｑ４の直列回路は、直流端子Ｔ１－Ｔ２間に接続している。そして、スイッチング素子Ｑ１のコレクタが直流端子Ｔ１に接続し、スイッチング素子Ｑ１のエミッタとスイッチング素子Ｑ２のコレクタとが接続し、スイッチング素子Ｑ２のエミッタが直流端子Ｔ２に接続している。さらに、スイッチング素子Ｑ３のコレクタが直流端子Ｔ１に接続し、スイッチング素子Ｑ３のエミッタとスイッチング素子Ｑ４のコレクタとが接続し、スイッチング素子Ｑ４のエミッタが直流端子Ｔ２に接続している。すなわち、スイッチング素子Ｑ１～Ｑ４は、直流端子Ｔ１－Ｔ２間においてフルブリッジ接続している。そして、スイッチング素子Ｑ１，Ｑ２の接続点、およびスイッチング素子Ｑ３，Ｑ４の接続点が、インバータ回路１の出力となる。
　ダイオードＤ１～Ｄ４は、スイッチング素子Ｑ１～Ｑ４に１対１に逆並列接続している。
　導電路３ａの一端は、スイッチング素子Ｑ１，Ｑ２の接続点に接続し、導電路３ａの他端は、交流端子Ｔ３に接続している。また、導電路３ｂの一端は、スイッチング素子Ｑ３，Ｑ４の接続点に接続し、導電路３ｂの他端は、交流端子Ｔ４に接続している。
　クランプ回路２は、スイッチング素子Ｑ５，Ｑ６（第２のスイッチング素子）、ダイオードＤ５，Ｄ６（第２のダイオード）を備える。スイッチング素子Ｑ５，Ｑ６は、ＩＧＢＴで構成される。スイッチング素子Ｑ５，Ｑ６の直列回路は、導電路３ａ－３ｂ間に接続している。スイッチング素子Ｑ５のエミッタが導電路３ａに接続し、スイッチング素子Ｑ５のコレクタとスイッチング素子Ｑ６のコレクタとが接続し、スイッチング素子Ｑ６のエミッタが導電路３ｂに接続している。ダイオードＤ５，Ｄ６は、スイッチング素子Ｑ５，Ｑ６に１対１に逆並列接続している。
　そして、スイッチング素子Ｑ１～Ｑ６の各ゲートは、駆動端子Ｔ１１～Ｔ１６に１対１に接続している。スイッチング素子Ｑ１～Ｑ６は、駆動端子Ｔ１１～Ｔ１６から入力される各駆動信号によってオン・オフ駆動される。
　図２は、半導体装置１０を用いた電力変換装置の構成を示す。
　半導体装置１０の直流端子Ｔ１，Ｔ２は、直流電圧Ｖ１（例えば、ＤＣ３２０Ｖ）を出力する直流電源１１に接続している。さらに、半導体装置１０の交流端子Ｔ３は、リアクトル１２ａの一端が接続し、交流端子Ｔ４は、リアクトル１２ｂの一端が接続している。リアクトル１２ａ，１２ｂの各他端間にはコンデンサ１３が接続し、コンデンサ１３の両端電圧（出力電圧Ｖｏ）が負荷１４に印加される。
　そして、駆動回路１５が、スイッチング素子Ｑ１～Ｑ６を駆動する機能を有しており、駆動回路１５は、制御部１５ａと、６個のドライバ１５ｂとで構成される。６個のドライバ１５ｂは、スイッチング素子Ｑ１～Ｑ６に１対１に接続している。制御部１５ａは、負荷１４に印加される出力電圧Ｖｏ、負荷１４へ供給される出力電流Ｉｏの検出値に基づいて、スイッチング素子Ｑ１～Ｑ６と１対１に対応する各制御信号を、当該制御信号に対応するスイッチング素子と接続されたドライバ１５ｂへ出力する。ここで、制御信号とは、スイッチング素子をオン・オフ制御する信号である。６個のドライバ１５ｂのそれぞれは、当該ドライバ１５ｂに接続されたスイッチング素子をオン・オフ駆動する駆動信号を、制御部１５ａから入力された制御信号に応じて生成する。そして、６個のドライバ１５ｂのそれぞれは、複数の駆動端子Ｔ１１～Ｔ１６のうち、当該ドライバ１５ｂと接続されたスイッチング素子と１対１に接続された駆動端子を介して、当該ドライバ１５ｂに接続されたスイッチング素子のゲートへ駆動信号を出力する。
　次に、電力変換装置の動作を図３、図４を用いて説明する。
　図３は、電力変換装置の出力電圧Ｖｏ（５０Ｈｚ／６０Ｈｚ）の１周期分における各部の動作を示す。なお、負荷１４が商用電力系統に接続されている場合、出力電圧Ｖｏは、位相および振幅を系統電圧に同期させて出力される。
　まず、スイッチング素子Ｑ１，Ｑ４がオン・オフを繰り返すＰＷＭ（Pulse Width Modulation）動作を行い、スイッチング素子Ｑ５がオン状態を維持し、スイッチング素子Ｑ２，Ｑ３，Ｑ６がオフ状態を維持する。これにより、出力電圧Ｖｏは正の半周期波形に制御される。また、スイッチング素子Ｑ２，Ｑ３がオン・オフを繰り返すＰＷＭ動作を行い、スイッチング素子Ｑ６がオン状態を維持し、スイッチング素子Ｑ１，Ｑ４，Ｑ５がオフ状態を維持することによって、出力電圧Ｖｏは負の半周期波形に制御される。
　そして、交流端子Ｔ３－Ｔ４間の交流電圧（交番電圧）Ｖ２は、インバータ回路１の動作によって、「Ｖ１」，「０」，「－Ｖ１」の３値をとり得る。一方、一般的なバイポーラ駆動方式のインバータにおいて交流電圧Ｖ２がとり得る値は、２値となる。本実施形態では、交流電圧Ｖ２が３値をとり得るので、２値をとる場合に比べて、同一出力であれば交流電圧Ｖ２の振幅値（絶対値）を小さくできる。したがって、スイッチング素子Ｑ１～Ｑ４のスイッチング損失、リアクトル１２ａ，１２ｂの鉄損が下がるため、回路の電力効率を高くできる。
　図４は、図３中の範囲Ｘ（正の半周期の一部）の拡大波形を示す。
　まず、期間Ｔａにおいて、スイッチング素子Ｑ１，Ｑ４がオン、スイッチング素子Ｑ２，Ｑ３がオフ、スイッチング素子Ｑ５がオン、スイッチング素子Ｑ６がオフしている。この期間Ｔａにおいて、直流電源１１の正極　→　スイッチング素子Ｑ１　→　導電路３ａ　→　リアクトル１２ａ　→　コンデンサ１３　→　リアクトル１２ｂ　→　導電路３ｂ　→　スイッチング素子Ｑ４　→　直流電源１１の負極の経路で電流Ｉｏｎ（図５参照）が流れる。そして、スイッチング素子Ｑ１，Ｑ４ではコレクタからエミッタに向かって電流Ｉｏｎが流れるので、スイッチング素子Ｑ１，Ｑ４に導通損が発生する。一方、ダイオードＤ１～Ｄ４には電流が流れない。また、期間Ｔａにおいて、交流電圧Ｖ２の振幅は「Ｖ１」となる。
　次に、期間Ｔｂにおいて、スイッチング素子Ｑ１，Ｑ４がターンオフする。スイッチング素子Ｑ１，Ｑ４がターンオフするとき、スイッチング素子Ｑ１，Ｑ４のコレクタ－エミッタ間電圧は、「略０」　→　「Ｖ１／２」に変化し、スイッチング素子Ｑ１，Ｑ４を流れる電流は、「Ｉｏｎ」　→　「０」に変化する。したがって、スイッチング素子Ｑ１，Ｑ４は、ターンオフ時にスイッチング損が発生する。また、リアクトル１２ａ，１２ｂに蓄積されたエネルギーが放出されるため、ダイオードＤ６およびスイッチング素子Ｑ５には、還流電流Ｉｒ（図６参照）が流れ始める。
　次に、期間Ｔｃにおいて、ダイオードＤ６およびスイッチング素子Ｑ５には、還流電流Ｉｒが流れる。したがって、ダイオードＤ６およびスイッチング素子Ｑ５には、導通損が発生する。
　次に、期間Ｔｄにおいて、スイッチング素子Ｑ１，Ｑ４がターンオンする。スイッチング素子Ｑ１，Ｑ４がターンオンするとき、スイッチング素子Ｑ１，Ｑ４のコレクタ－エミッタ間電圧は、「Ｖ１／２」　→　「略０」に変化し、スイッチング素子Ｑ１，Ｑ４を流れる電流は、「０」　→　「Ｉｏｎ」に変化する。したがって、スイッチング素子Ｑ１，Ｑ４は、ターンオン時にスイッチング損が発生する。ダイオードＤ６は、順方向バイアスから逆方向バイアスに変化するため、逆回復損（リカバリ損）が発生する。
　次に、期間Ｔｅにおいて、スイッチング素子Ｑ１，Ｑ４がオン状態を維持しており、期間Ｔａと同様の動作になる。
　また、導電路３ａ，３ｂを流れる電流は、還流電流Ｉｒの発生時には「０」となり、還流電流Ｉｒが発生していない時には電流Ｉｏｎとなるので、不連続な電流波形となる。すなわち、導電路３ａ，３ｂには、スイッチング素子Ｑ１，Ｑ４およびスイッチング素子Ｑ２，Ｑ３のＰＷＭ周波数（スイッチング周波数）の電流が流れる。
　なお、抵抗成分Ｒ１ａ，Ｒ１ｂの抵抗値をＲｐ、インバータ回路１の出力電流をＩｐとした場合、導電路３ａ，３ｂにおける損失Ｐ１は、Ｐ１＝Ｉｐ２・Ｒｐとなる。さらに、インダクタンス成分Ｌ１ａ，Ｌ１ｂのインダクタンス値をＬｐとすると、導電路３ａ，３ｂにおける電圧降下Ｖａは、Ｖａ＝Ｉｐ・Ｒｐ＋Ｌｐ｛∂Ｉｐ／∂ｔ｝となる。
　また、図２において、スイッチング素子Ｑ１のエミッタ電位（駆動電圧の基準電位）と、スイッチング素子Ｑ５のエミッタ電位（駆動電圧の基準電位）とは、導電路３ａを介して接続している。つまり、スイッチング素子Ｑ１のエミッタと、スイッチング素子Ｑ５のエミッタ電位とが、導電路３ａを介して接続されている。さらに、スイッチング素子Ｑ３のエミッタ電位（駆動電圧の基準電位）と、スイッチング素子Ｑ６のエミッタ電位（駆動電圧の基準電位）とは、導電路３ｂを介して接続している。つまり、スイッチング素子Ｑ３のエミッタと、スイッチング素子Ｑ６のエミッタ電位とが、導電路３ａを介して接続されている。そして、導電路３ａ，３ｂの抵抗成分Ｒ１ａ，Ｒ１ｂおよびインダクタンス成分Ｌ１ａ，Ｌ１ｂの削減により、導電路３ａ，３ｂによる電圧降下を抑制することができる。したがって、スイッチング素子Ｑ１，Ｑ５の駆動電源を共通化でき、スイッチング素子Ｑ３，Ｑ６の駆動電源を共通化でき、スイッチング素子の駆動電源を簡易に構成することができる。
　ここで、スイッチング素子Ｑ１～Ｑ６をＩＧＢＴで構成した場合、スイッチング素子Ｑ１～Ｑ６のオフ時において、駆動電圧は「ＩＧＢＴのエミッタ電位」となる。スイッチング素子Ｑ１～Ｑ６のオン時において、駆動電圧は「ＩＧＢＴのエミッタ電位＋１０Ｖ」程度となる。
　また、スイッチング素子Ｑ１～Ｑ６には、ゲート－エミッタ間に印加可能な最大駆動電圧が予め決められている。しかしながら、スイッチング素子の駆動電源を共通化した場合、導電路のインピーダンスによる電圧降下によって、各スイッチング素子のエミッタ電位に差が生じ、スイッチング素子のゲートに印加される駆動電圧が最大駆動電圧を上回ってしまう可能性がある。例えば、導電路３ａの経路長が長くて、導電路３ａのインピーダンスが大きいとする。この場合、スイッチング素子Ｑ１，Ｑ５の駆動電源を共通化すると、導電路３ａのインピーダンスによる電圧降下によって、スイッチング素子Ｑ５のエミッタ電位が下がって、スイッチング素子Ｑ５の駆動電圧が最大駆動電圧を上回ってしまう可能性がある。また、導電路３ｂの経路長が長くて、導電路３ｂのインピーダンスが大きいとする。この場合、スイッチング素子Ｑ３，Ｑ６の駆動電源を共通化すると、導電路３ｂのインピーダンスによる電圧降下によって、スイッチング素子Ｑ６のエミッタ電位が下がって、スイッチング素子Ｑ６の駆動電圧が最大駆動電圧を上回ってしまう可能性がある。
　しかしながら、本実施形態では、インバータ回路１と導電路３ａ，３ｂとクランプ回路２とを一つのパッケージ１０ａ内に収めて、導電路３ａ，３ｂの経路長を短くできるので、導電路３ａ，３ｂでの電圧降下を抑制可能となる。したがって、スイッチング素子Ｑ１，Ｑ５の駆動電源の共通化、およびスイッチング素子Ｑ３，Ｑ６の駆動電源の共通化を実現できる。
　すなわち、導電路３ａは、スイッチング素子Ｑ１，Ｑ５の各駆動電圧が予め決められた最大駆動電圧以下になるように、スイッチング素子のＰＷＭ周波数において導電路３ａに発生する損失（例えば、電流Ｉｏｎによる電圧降下）を抑制可能な経路長に設定される。また、導電路３ｂは、スイッチング素子Ｑ３，Ｑ６の各駆動電圧が予め決められた最大駆動電圧以下になるように、スイッチング素子のＰＷＭ周波数において導電路３ｂに発生する損失（例えば、電流Ｉｏｎによる電圧降下）を抑制可能な経路長に設定される。
　図７は、スイッチング素子Ｑ１～Ｑ６の駆動電源の構成例を示す。スイッチング素子Ｑ１，Ｑ５の各ドライバ１５ｂは、駆動電源Ｅ１の電圧Ｖｓ１から駆動信号を生成しており、スイッチング素子Ｑ１，Ｑ５の駆動電源を共通化している。スイッチング素子Ｑ３，Ｑ６の各ドライバ１５ｂは、駆動電源Ｅ２の電圧Ｖｓ２から駆動信号を生成しており、スイッチング素子Ｑ３，Ｑ６の駆動電源を共通化している。
　さらに、スイッチング素子Ｑ２，Ｑ４のエミッタ電位（駆動電圧の基準電位）も共通である。そこで、スイッチング素子Ｑ２，Ｑ４の各ドライバ１５ｂは、駆動電源Ｅ３の電圧Ｖｓ３から駆動信号を生成しており、スイッチング素子Ｑ２，Ｑ４の駆動電源を共通化している。
　次に、図８Ａは、インバータ回路１およびクランプ回路２のスイッチング素子に発生する損失の種類を示す。図８Ｂは、インバータ回路１およびクランプ回路２のダイオードに発生する損失の種類を示す。
　まず、インバータ回路１のスイッチング素子Ｑ１～Ｑ４は、導通損とスイッチング損の両方が発生するため、コレクタ－エミッタ間電圧の低電圧化、スイッチングの高速化の両方の特性が求められる。インバータ回路１のダイオードＤ１～Ｄ４は、電流が殆ど流れないため、導通損、逆回復損ともに殆ど発生しない。
　クランプ回路２のスイッチング素子Ｑ５，Ｑ６は、導通損が発生するが、スイッチング損が殆ど発生しないため、スイッチングの高速化よりも、コレクタ－エミッタ間電圧の低電圧化が優先される。クランプ回路２のダイオードＤ５，Ｄ６は還流電流Ｉｒが流れて、導通損および逆回復損が発生するので、順方向電圧の低電圧化、逆回復時間の短時間化の両方の特性が求められる。
　したがって、スイッチング素子Ｑ１～Ｑ４は、スイッチング素子Ｑ５，Ｑ６に比べて高速スイッチングが可能な素子を用いることが好ましい。また、スイッチング素子Ｑ５，Ｑ６は、コレクタ－エミッタ間電圧が低い素子を用いることが好ましい。この場合、半導体装置１０の回路損失を低減させて、回路の電力効率を向上させることができる。また、スイッチング素子Ｑ５，Ｑ６には廉価な素子を用いることができるので、コスト削減が可能になる。
　また、ダイオードＤ５，Ｄ６は、ダイオードＤ１～Ｄ４より逆回復（リカバリ）時の損失が小さいことが好ましい。この場合、ダイオードＤ５，Ｄ６における逆回復損を削減して、回路の電力効率の向上を図ることができる。このダイオードの逆回復（リカバリ）は、ダイオードが順バイアス状態から逆バイアス状態に変化した場合、接合部の容量を充電するためにカソードからアノードに向かって逆方向電流が流れる現象である。
　また、ダイオードＤ５，Ｄ６は、ダイオードＤ１～Ｄ４より順方向電圧が低いことが好ましい。この場合、ダイオードＤ５，Ｄ６は導通損が小さくなり、回路の電力効率の向上を図ることができる。また、ダイオードＤ１～Ｄ４には廉価な素子を用いることができるので、コスト削減が可能になる。
　また図９は、クランプ回路２の別の構成を示す。図９に示すクランプ回路２は、導電路３ａにカソードを接続したダイオードＤ１１（第２のダイオード）と導電路３ｂにカソードを接続したダイオードＤ１２（第２のダイオード）との直列回路を備える。さらに、クランプ回路２は、導電路３ａにアノードを接続したダイオードＤ１３（第２のダイオード）と導電路３ｂにアノードを接続したダイオードＤ１４（第２のダイオード）との直列回路を備える。さらに、クランプ回路２は、ダイオードＤ１１，Ｄ１２の接続点とダイオードＤ１３，Ｄ１４の接続点との間に接続されたＩＧＢＴからなるスイッチング素子Ｑ１１（第１のスイッチング素子）を備える。そして、スイッチング素子Ｑ１１がオンすることによって、還流電流Ｉｒがクランプ回路２を流れる。この場合、還流電流Ｉｒが２つのダイオード（ダイオードＤ１１，Ｄ１４またはダイオードＤ１２，Ｄ１３）を通るので、ダイオードＤ１１～Ｄ１４に順方向電圧が低い素子を用いることはより効果的になる。
　また、図１０に示すように、スイッチング素子Ｑ１～Ｑ４は、ワイドギャップ半導体で形成されることが好ましい。スイッチング素子Ｑ１～Ｑ４にワイドギャップ半導体を用いることによって、シリコン材料を用いた場合に比べて導通損を２０～５０％削減でき、スイッチング損を６０～７５％削減できるため、損失低減、高効率化が可能になる。なお、ワイドギャップ半導体には、例えば炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）等が用いられる。
　また、スイッチング素子Ｑ１～Ｑ４にＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いてもよい。スイッチング素子Ｑ１～Ｑ４にＭＯＳＦＥＴを用いることによって、スイッチング周波数の高周波化が容易になり、リアクトル１２ａ，１２ｂの小型化を図ることができる。また、ダイオードＤ１～Ｄ４にはＭＯＳＦＥＴの寄生ダイオードを用いることができるので、素子数を削減できる。
　また図１１に示すように、サイリスタあるいはＧＴＯ（Gate Turn Offサイリスタ）からなるスイッチング素子Ｑ２１，Ｑ２２（第２のスイッチング素子）を互いに逆方向に並列接続して、クランプ回路２を構成してもよい。この場合、ダイオードを用いないので、ＩＧＢＴを用いたクランプ回路２（図１参照）に比べてダイオードＤ５，Ｄ６の順方向電圧分だけ損失を削減できる。また、クランプ回路２に用いるスイッチング素子には、早いスイッチング速度を要求されないので、サイリスタ、ＧＴＯ等のスイッチング速度が比較的遅い素子を用いることができる。而して、クランプ回路２にサイリスタあるいはＧＴＯを用いることによって、低コスト化、大容量化を図ることができる。
　また図１２に示すように、クランプ回路２のスイッチング素子Ｑ５，Ｑ６をＭＯＳＦＥＴで構成してもよい。スイッチング素子Ｑ５，Ｑ６をＩＧＢＴで構成した場合と比べて（図１参照）、一般にオン抵抗が小さいので、導通損を抑制できる。特に電流容量が小さい領域での効率向上を図ることができる。なお、ＭＯＳＦＥＴ（スイッチング素子Ｑ５，Ｑ６）の寄生ダイオードをダイオードＤ５，Ｄ６として用いた場合、逆回復損が比較的大きくなることがあるので、単体のダイオード素子を追加してダイオードＤ５，Ｄ６として用いる場合もある。
　また図１３に示すように、逆阻止ＩＧＢＴからなるスイッチング素子Ｑ３１，Ｑ３２（第２のスイッチング素子）を用いてクランプ回路２を構成してもよい。図１３のクランプ回路２は、スイッチング素子Ｑ３１のコレクタをスイッチング素子Ｑ３２のエミッタに接続し、スイッチング素子Ｑ３２のコレクタをスイッチング素子Ｑ３１のエミッタに接続して、導電路３ａ－３ｂ間に設けられている。この場合、図１のクランプ回路２と比較して、逆耐圧を担うダイオードＤ５，Ｄ６が不要となるため、素子数の削減によって小型化、低コスト化を図ることができる。
　図１のクランプ回路２が導通した場合、クランプ回路２の両端間の電圧は、スイッチング素子のオン電圧とダイオードの順方向電圧との和（３Ｖ程度）になる。一方、図１３のクランプ回路２が導通した場合、クランプ回路２の両端間の電圧は、スイッチング素子のオン電圧（１．５Ｖ程度）のみになり、導通損を削減することができる。
　また、クランプ回路２のスイッチング素子Ｑ５，Ｑ６にワイドギャップ半導体を用いてもよい。スイッチング素子Ｑ５，Ｑ６にワイドギャップ半導体を用いることによって、シリコン材料を用いた場合に比べて逆回復損を８０％以上削減できるため、損失低減、高効率化が可能になる。
　また、クランプ回路２のスイッチング素子Ｑ５，Ｑ６を図１４のように接続してもよい。この場合、スイッチング素子Ｑ５のコレクタが導電路３ａに接続し、スイッチング素子Ｑ５のエミッタとスイッチング素子Ｑ６のエミッタとが接続し、スイッチング素子Ｑ６のコレクタが導電路３ｂに接続している。ダイオードＤ５，Ｄ６は、スイッチング素子Ｑ５，Ｑ６に１対１に逆並列接続している。
　すなわち、図１４のクランプ回路２は、スイッチング素子Ｑ５，Ｑ６のエミッタ電位（駆動電圧の基準電位）が共通となる。そして、スイッチング素子Ｑ５，Ｑ６のそれぞれに１対１に接続されたドライバ１５ｂは、駆動電源Ｅ４の電圧Ｖｓ４から駆動信号を生成しており、スイッチング素子Ｑ５，Ｑ６の駆動電源を共通化している。したがって、半導体装置１０は、回路の小型化、コストダウンを図ることができる。また、半導体装置１０は、インバータ回路１と導電路３ａ，３ｂとクランプ回路２とを一つのパッケージ１０ａ内に収めて、導電路３ａ，３ｂの経路長を短くしており、スイッチング素子の駆動電源の共通化を容易にしている。
　また、半導体装置１０は、交流端子Ｔ３－Ｔ４間に入力された交流を直流に変換し、直流端子Ｔ１－Ｔ２間から直流を出力するコンバータ機能を具備してもよい。すなわち、半導体装置１０が直流電圧Ｖ１を交流電圧Ｖ２に変換して出力する第１の動作（インバータ動作）と、半導体装置１０が交流電圧Ｖ２を直流電圧Ｖ１に変換して出力する第２の動作（コンバータ動作）とを切り替え可能に構成してもよい。半導体装置１０がコンバータとして動作する場合、スイッチング素子Ｑ１～Ｑ６の制御方法は、図３に示すインバータ動作時と略同様であり、電力の伝達方向が逆方向となる。この電力の伝達方向は、直流端子Ｔ１－Ｔ２間の直流電圧Ｖ１と、交流端子Ｔ３－Ｔ４間の交流電圧Ｖ２との大小関係によって自動的に決まる。而して、インバータ動作とコンバータ動作との切り替えをスムーズに行うことができる。また、直流電源１１を蓄電池で構成した場合、この蓄電池の充放電制御が可能になる。
　　（まとめ）
　以上説明したように、本実施形態の半導体装置１０は、フルブリッジ接続された複数のスイッチング素子Ｑ１～Ｑ４（第１のスイッチング素子）を含んで構成されている。半導体装置１０は、インバータ回路１と、導電路３ａ，３ｂと、クランプ回路とを備える。インバータ回路１は、複数のスイッチング素子Ｑ１～Ｑ４がオン・オフすることによって直流電圧を交流電圧に変換して出力する。導電路３ａ，３ｂは、インバータ回路１の出力に接続した導体からなる。クランプ回路２は、複数のスイッチング素子Ｑ５，Ｑ６（第２のスイッチング素子）を含んで構成されて、導電路３ａ，３ｂに接続され、複数のスイッチング素子Ｑ５，Ｑ６がオンすることによって導電路間を導通させる。インバータ回路１と導電路３ａ，３ｂとクランプ回路２とは、一つのパッケージ内に収められている。
　この構成によると、半導体装置１０では、インバータ回路１と導電路３ａ，３ｂとクランプ回路２とは、一つのパッケージ内に収められるので、インバータ回路１とクランプ回路２との間に形成される導電路の経路長を短くすることができる。したがって、導電路３ａ，３ｂのインピーダンスが削減可能になる。導電路３ａ，３ｂの抵抗成分の削減により、配線抵抗での損失が抑制される。また、導電路３ａ，３ｂのインダクタンス成分の削減により、電圧変動やノイズを抑制できる。また、半導体装置１０は、インバータ回路１およびクランプ回路２の専用の回路構成であるので、半導体装置１０内に使用しない不要な素子が残ることがなく、コスト面で有利になる。
　而して、半導体装置１０では、インバータ回路１－クランプ回路２間の電流経路を短くして、この電流経路に発生する損失、電圧変動、ノイズを抑制でき、且つコスト面に優れた装置になるという効果がある。
　ここで、半導体装置１０では、複数のスイッチング素子Ｑ１～Ｑ４および複数のスイッチング素子Ｑ５，Ｑ６の駆動電源を共通化した場合、所定条件を満たすように、導電路３ａ，３ｂは、以下のように、設定されることが好ましい。導線路３ａ，３ｂは、インバータ回路１のスイッチング周波数において導電路３ａ，３ｂに発生する損失を抑制可能な経路長に設定される。ここで、所定条件とは、スイッチング素子Ｑ１～Ｑ４およびスイッチング素子Ｑ５，Ｑ６の各駆動電圧が予め決められた最大駆動電圧以下になることである。また、駆動電源を共通化とは、１つ以上のスイッチング素子Ｑ１～Ｑ４の駆動電圧の基準電位と、１つ以上のスイッチング素子Ｑ５，Ｑ６の駆動電圧の基準電位とを導電路３ａ，３ｂを介して接続することである。
　この構成によると、半導体装置１０は、導電路３ａ，３ｂに発生する損失を抑制することができる。
　ここで、複数のスイッチング素子Ｑ１～Ｑ４は、複数のスイッチング素子Ｑ５，Ｑ６よりも、高速スイッチングが可能な素子であることが好ましい。
　この構成によると、スイッチング素子Ｑ５，Ｑ６には廉価な素子を用いることができるので、コスト削減が可能になる。
　ここで、半導体装置１０は、複数のスイッチング素子Ｑ１～Ｑ４に１対１に逆並列接続された複数の第１のダイオードＤ１～Ｄ４と、複数のスイッチング素子Ｑ５，Ｑ６に１対１に逆並列接続された複数の第２のダイオードＤ５，Ｄ６とを備える。複数の第２のダイオードＤ５，Ｄ６は、複数の第１のダイオードＤ１～Ｄ４より逆回復時の損失が小さいことが好ましい。
　この構成によると、ダイオードＤ５，Ｄ６における逆回復損を削減して、回路の電力効率の向上を図ることができる。
　ここで、半導体装置１０は、複数のスイッチング素子Ｑ１～Ｑ４に１対１に逆並列接続された複数の第１のダイオードＤ１～Ｄ４と、複数のスイッチング素子Ｑ５，Ｑ６に１対１に逆並列接続された複数の第２のダイオードＤ５，Ｄ６とを備える。複数の第２のダイオードＤ５，Ｄ６は、複数の第１のダイオードＤ１～Ｄ４より順方向電圧が低いことが好ましい。
　この構成によると、ダイオードＤ５，Ｄ６は導通損が小さくなり、回路の電力効率の向上を図ることができる。
　ここで、複数のスイッチング素子Ｑ１～Ｑ４は、ワイドギャップ半導体で形成されることが好ましい。
　この構成によると、スイッチング素子Ｑ１～Ｑ４にシリコン材料を用いた場合に比べて導通損およびスイッチング損を削減できるため、損失低減、高効率化が可能になる。
　ここで、半導体装置１０は、複数のスイッチング素子Ｑ１～Ｑ４に１対１に逆並列接続された複数の第１のダイオードＤ１～Ｄ４と、複数のスイッチング素子Ｑ５，Ｑ６に１対１に逆並列接続された複数の第２のダイオードＤ５，Ｄ６とを備える。複数の第２のダイオードＤ５，Ｄ６は、ワイドギャップ半導体で形成されることが好ましい。
　この構成によると、シリコン材料を用いた場合に比べて逆回復損を削減できるため、損失低減、高効率化が可能になる。
　本実施形態の電力変換装置は、本実施形態の半導体装置１０と、半導体装置１０の複数のスイッチング素子Ｑ１～Ｑ４および複数のスイッチング素子Ｑ５，Ｑ６を駆動する駆動回路１５とを備える。
　この構成によると、電力変換装置では、インバータ回路１と導電路３ａ，３ｂとクランプ回路２とは、一つのパッケージ内に収められるので、インバータ回路１とクランプ回路２との間に形成される導電路の経路長を短くすることができる。したがって、導電路３ａ，３ｂのインピーダンスが削減可能になる。導電路３ａ，３ｂの抵抗成分の削減により、配線抵抗での損失が抑制される。また、導電路３ａ，３ｂのインダクタンス成分の削減により、電圧変動やノイズを抑制できる。また、半導体装置１０は、インバータ回路１およびクランプ回路２の専用の回路構成であるので、半導体装置１０内に使用しない不要な素子が残ることがなく、コスト面で有利になる。
　而して、電力変換装置では、インバータ回路１－クランプ回路２間の電流経路を短くして、この電流経路に発生する損失、電圧変動、ノイズを抑制でき、且つコスト面に優れた装置になるという効果がある。
　ここで、クランプ回路２は、複数のスイッチング素子Ｑ５，Ｑ６を備え、駆動回路１５は、共通の駆動電源を用いて複数のスイッチング素子Ｑ５，Ｑ６を駆動することが好ましい。
　この構成によると、電力変換装置の半導体装置１０は、回路の小型化、コストダウンを図ることができる。
　ここで、駆動回路１５は、共通の駆動電源を用いて複数のスイッチング素子Ｑ１～Ｑ４および複数のスイッチング素子Ｑ５，Ｑ６を駆動することが好ましい。
　この構成によると、電力変換装置では、スイッチング素子Ｑ１～Ｑ４およびスイッチング素子Ｑ５，Ｑ６の駆動電源を簡易に構成することができる。
　ここで、半導体装置１０が直流電圧を交流電圧に変換して出力する第１の動作と、半導体装置１０が交流電圧を直流電圧に変換して出力する第２の動作とを切り替え可能に構成することが好ましい。
　この構成によると、電力変換装置では、インバータ動作とコンバータ動作との切り替えをスムーズに行うことができる。

Claims (11)

  1. 　フルブリッジ接続された複数の第１のスイッチング素子を含んで構成されて、前記複数の第１のスイッチング素子がオン・オフすることによって直流電圧を交流電圧に変換して出力するインバータ回路と、
    　前記インバータ回路の出力に接続した導体からなる導電路と、
    　複数の第２のスイッチング素子を含んで構成されて、前記導電路に接続され、前記複数の第２のスイッチング素子がオンすることによって前記導電路間を導通させるクランプ回路とを備え、
    　前記インバータ回路と前記導電路と前記クランプ回路とは、一つのパッケージ内に収められた
    　ことを特徴とする半導体装置。
  2. 　前記複数の第１のスイッチング素子のうち１つ以上の第１のスイッチング素子の駆動電圧の基準電位と、前記複数の第２のスイッチング素子のうち１つ以上の第２のスイッチング素子の駆動電圧の基準電位とを前記導電路を介して接続して、当該第１のスイッチング素子および当該第２のスイッチング素子の駆動電源を共通化した場合、前記導電路は、前記第１のスイッチング素子および前記第２のスイッチング素子の各駆動電圧が予め決められた最大駆動電圧以下になるように、前記インバータ回路のスイッチング周波数において前記導電路に発生する損失を抑制可能な経路長に設定されることを特徴とする請求項１記載の半導体装置。
  3. 　前記複数の第１のスイッチング素子は、前記複数の第２のスイッチング素子よりも、高速スイッチングが可能な素子であることを特徴とする請求項１または２記載の半導体装置。
  4. 　前記複数の第１のスイッチング素子に１対１に逆並列接続された複数の第１のダイオードと、前記複数の第２のスイッチング素子に１対１に逆並列接続された複数の第２のダイオードとを備え、
    　前記複数の第２のダイオードは、前記複数の第１のダイオードより逆回復時の損失が小さい
    　ことを特徴とする請求項１乃至３いずれか一項に記載の半導体装置。
  5. 　前記複数の第１のスイッチング素子に１対１に逆並列接続された複数の第１のダイオードと、前記複数の第２のスイッチング素子に１対１に逆並列接続された複数の第２のダイオードとを備え、
    　前記複数の第２のダイオードは、前複数の記第１のダイオードより順方向電圧が低い
    　ことを特徴とする請求項１乃至４いずれか一項に記載の半導体装置。
  6. 　前記複数の第１のスイッチング素子は、ワイドギャップ半導体で形成されることを特徴とする請求項１乃至５いずれか一項に記載の半導体装置。
  7. 　前記複数の第１のスイッチング素子に１対１に逆並列接続された複数の第１のダイオードと、前記複数の第２のスイッチング素子に１対１に逆並列接続された複数の第２のダイオードとを備え、前記複数の第２のダイオードは、ワイドギャップ半導体で形成されることを特徴とする請求項１乃至６いずれか一項に記載の半導体装置。
  8. 　請求項１乃至７いずれか一項に記載の半導体装置と、前記半導体装置の前記複数の第１のスイッチング素子および前記複数の第２のスイッチング素子を駆動する駆動回路とを備えることを特徴とする電力変換装置。
  9. 　前記クランプ回路は、前記複数の第２のスイッチング素子を備え、
    　前記駆動回路は、共通の駆動電源を用いて前記複数の第２のスイッチング素子を駆動する
    　ことを特徴とする請求項８記載の電力変換装置。
  10. 　前記駆動回路は、共通の駆動電源を用いて前記複数の第１のスイッチング素子および前記複数の第２のスイッチング素子を駆動することを特徴とする請求項８記載の電力変換装置。
  11. 　前記半導体装置が直流電圧を交流電圧に変換して出力する第１の動作と、前記半導体装置が交流電圧を直流電圧に変換して出力する第２の動作とを切り替え可能に構成することを特徴とする請求項８乃至１０いずれか記載の電力変換装置。
     
PCT/JP2014/003678 2013-08-02 2014-07-10 半導体装置、および電力変換装置 WO2015015721A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
AU2014297873A AU2014297873A1 (en) 2013-08-02 2014-07-10 Semiconductor device and power conversion device
NZ717553A NZ717553A (en) 2013-08-02 2014-07-10 Semiconductor device and power conversion device
EP14831328.1A EP3029821B1 (en) 2013-08-02 2014-07-10 Semiconductor device and power conversion device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013161017A JP6136011B2 (ja) 2013-08-02 2013-08-02 半導体装置、および電力変換装置
JP2013-161017 2013-08-02

Publications (1)

Publication Number Publication Date
WO2015015721A1 true WO2015015721A1 (ja) 2015-02-05

Family

ID=52431284

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/003678 WO2015015721A1 (ja) 2013-08-02 2014-07-10 半導体装置、および電力変換装置

Country Status (5)

Country Link
EP (1) EP3029821B1 (ja)
JP (1) JP6136011B2 (ja)
AU (1) AU2014297873A1 (ja)
NZ (1) NZ717553A (ja)
WO (1) WO2015015721A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149837A (ja) * 2015-02-10 2016-08-18 パナソニックＩｐマネジメント株式会社 回路モジュールおよびそれを用いたインバータ装置
JP2017127116A (ja) * 2016-01-13 2017-07-20 パナソニックＩｐマネジメント株式会社 電力変換システム及び電力変換装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6516181B2 (ja) * 2015-03-11 2019-05-22 パナソニックＩｐマネジメント株式会社 電力変換回路およびそれを用いた電力変換装置
JP6555521B2 (ja) * 2015-08-28 2019-08-07 パナソニックＩｐマネジメント株式会社 電力変換装置
JP6586349B2 (ja) * 2015-11-04 2019-10-02 株式会社日立製作所 電力変換装置および制御方法
CN117175565A (zh) 2017-03-29 2023-12-05 太阳能安吉科技有限公司 旁路电路和在电力***中旁通电力模块的方法
WO2021002017A1 (ja) * 2019-07-04 2021-01-07 三菱電機株式会社 ３レベル電力変換装置
WO2021019603A1 (ja) 2019-07-26 2021-02-04 三菱電機株式会社 電力変換装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3212791B2 (ja) 1994-02-10 2001-09-25 株式会社東芝 半導体装置
US7046534B2 (en) * 2004-02-09 2006-05-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. DC/AC converter to convert direct electric voltage into alternating voltage or into alternating current
JP2009089541A (ja) * 2007-10-01 2009-04-23 Toshiba Carrier Corp 系統連系インバータ装置
JP2010532148A (ja) * 2007-06-29 2010-09-30 エスエムエー ソーラー テクノロジー アーゲー 電気エネルギーを送電網に供給するための装置
WO2012132127A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 電力変換装置
JP2012228035A (ja) * 2011-04-18 2012-11-15 Mitsubishi Electric Corp インバータ装置
JP2013074634A (ja) * 2011-09-26 2013-04-22 Mitsubishi Electric Corp インバータ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10221592A1 (de) * 2002-05-15 2003-12-04 Fraunhofer Ges Forschung Wechselrichter sowie Verfahren zum Umwandeln einer elektrischen Gleichspannung in einen Wechselstrom
JP2010115045A (ja) * 2008-11-07 2010-05-20 Toshiba Corp 電力変換装置におけるインバータ装置
DE102011081111A1 (de) * 2011-08-17 2013-02-21 Siemens Aktiengesellschaft Wechselrichteranordnung
CN202309553U (zh) * 2011-10-20 2012-07-04 东南大学 一种非隔离光伏并网逆变器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3212791B2 (ja) 1994-02-10 2001-09-25 株式会社東芝 半導体装置
US7046534B2 (en) * 2004-02-09 2006-05-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. DC/AC converter to convert direct electric voltage into alternating voltage or into alternating current
JP2010532148A (ja) * 2007-06-29 2010-09-30 エスエムエー ソーラー テクノロジー アーゲー 電気エネルギーを送電網に供給するための装置
JP2009089541A (ja) * 2007-10-01 2009-04-23 Toshiba Carrier Corp 系統連系インバータ装置
WO2012132127A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 電力変換装置
JP2012228035A (ja) * 2011-04-18 2012-11-15 Mitsubishi Electric Corp インバータ装置
JP2013074634A (ja) * 2011-09-26 2013-04-22 Mitsubishi Electric Corp インバータ装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149837A (ja) * 2015-02-10 2016-08-18 パナソニックＩｐマネジメント株式会社 回路モジュールおよびそれを用いたインバータ装置
WO2016128817A1 (ja) * 2015-02-10 2016-08-18 パナソニックＩｐマネジメント株式会社 回路モジュールおよびそれを用いたインバータ装置
US20180019682A1 (en) * 2015-02-10 2018-01-18 Panasonic Intellectual Property Management Co., Ltd. Circuit module and inverter device using same
EP3258589A4 (en) * 2015-02-10 2018-02-21 Panasonic Intellectual Property Management Co., Ltd. Circuit module and inverter device using same
US10727756B2 (en) 2015-02-10 2020-07-28 Panasonic Intellectual Property Management Co., Ltd. Circuit module having less noise and inverter device using same
JP2017127116A (ja) * 2016-01-13 2017-07-20 パナソニックＩｐマネジメント株式会社 電力変換システム及び電力変換装置
EP3404820A4 (en) * 2016-01-13 2019-03-06 Panasonic Intellectual Property Management Co., Ltd. POWER CONVERSION SYSTEM AND POWER CONVERTING DEVICE
AU2016386975B2 (en) * 2016-01-13 2019-08-15 Panasonic Intellectual Property Management Co., Ltd. Power conversion system and power conversion device
US10601339B2 (en) 2016-01-13 2020-03-24 Panasonic Intellectual Property Management Co., Ltd. Power conversion system including power conversion devices which operate in parallel, and power conversion device

Also Published As

Publication number Publication date
EP3029821A4 (en) 2017-05-10
JP2015033217A (ja) 2015-02-16
JP6136011B2 (ja) 2017-05-31
NZ717553A (en) 2017-08-25
EP3029821B1 (en) 2021-06-30
EP3029821A1 (en) 2016-06-08
AU2014297873A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
JP6136011B2 (ja) 半導体装置、および電力変換装置
US8848405B2 (en) Highly efficient half-bridge DC-AC converter
US8791662B2 (en) Power semiconductor module, electric-power conversion apparatus, and railway vehicle
US8351231B2 (en) Power conversion device
JP4594477B2 (ja) 電力半導体モジュール
JP5369922B2 (ja) ３レベル電力変換装置
US10707776B2 (en) 3-level power conversion circuit including serially-connected switching element and diode
US20150249403A1 (en) Multilevel Power Conversion Circuit and Device
EP2728734A1 (en) A three-level neutral-point-clamped inverter
US10554150B2 (en) Three-level inverter
EP3484038B1 (en) Method and system for operating a phase-leg of a three-level active neutral point clamped converter
WO2019154138A1 (zh) 一种用于逆变器或整流器的电桥电路
US9143078B2 (en) Power inverter including SiC JFETs
JP5095803B2 (ja) 電力半導体モジュール
US20170117820A1 (en) Semiconductor device
WO2018233358A1 (zh) 变流器及其驱动方法
JP5619673B2 (ja) スイッチング回路及び半導体モジュール
JP2014217270A (ja) ３レベル電力変換装置用ハーフブリッジ
US20180342961A1 (en) Power Converter
JP4724251B2 (ja) 電力半導体モジュール
US11165359B2 (en) Power conversion system configured to perform power conversion between direct current and three-phase alternating current
JP2015033222A (ja) 半導体素子の駆動装置およびそれを用いる電力変換装置
JPWO2014024596A1 (ja) インバータ駆動回路
JP6508505B2 (ja) インバータ回路
Kanale et al. Design considerations for developing 1.2 kv 4h-sic bidfet-enabled power conversion systems

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14831328

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2014831328

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2014297873

Country of ref document: AU

Date of ref document: 20140710

Kind code of ref document: A