JP4729393B2 - 電力変換装置 - Google Patents

Description

本発明は、主回路スイッチング素子の少なくとも一方にＦＥＴが使用され、誘導性負荷に電力を供給する電力変換装置に関する。

近年、スーパージャンクションＭＯＳＦＥＴのようにＯＮ抵抗が小さいことにより効率の良いＭＯＳＦＥＴが開発されている。また従来、誘導性負荷を駆動する電力変換装置内のインバータ回路に設けられたスイッチング素子としてＭＯＳＦＥＴを使用する電力変換装置が提案されている（特許文献１参照）。

この提案における電力変換装置では、スイッチング素子であるＭＯＳＦＥＴのＯＮ、ＯＦＦに従ってＭＯＳＦＥＴに逆並列接続された寄生ダイオード（ＭＯＳＦＥＴの構造上、自然に回路上に作成されてしまうダイオード）に生じる逆方向電流による損失を低減するために逆電圧印加回路を設けている。すなわち、この逆電圧印加回路によって一方のＭＯＳＦＥＴがＯＮからＯＦＦに変化した場合に、そのＭＯＳＦＥＴと対になる他方のＦＥＴのＯＮタイミング前に寄生ダイオードへ逆電圧を印加する。印加される逆電圧は、三角波信号と基準周波数及び基準電圧に基づく基準信号とを比較して生成されたＰＷＭ(Pulse Wide Modulation：パルス幅変調)基本信号及び逆電圧を印加するＭＯＳＦＥＴのＯＦＦ信号を組み合わせて生成される駆動信号を基にしている。
特開平１０−３２７５８５号公報

ここで、上記特許文献１では、ＰＷＭ基本信号を加工した信号と、スイッチング素子の同時ＯＮを防止するための遅延後のスイッチング信号とを逆電圧印加のための駆動信号の生成のために用いている。

しかしながら、一般に、ＰＷＭ基本信号のパルス幅と遅延回路の遅延時間との関係から逆電圧を印加するための駆動信号をうまく生成できない場合が生じる。

その状況を具体的に説明すると、図１３は基準信号及び三角波信号から生成されたＰＷＭ基本信号に基づいて生成される各信号のＯＮ又はＯＦＦの状態を示すタイムチャートである。ＰＷＭ基本信号の各パルスには「ｔ１」から「ｔ６」までの符号が付されている。このタイムチャートにおいては、一対の主回路スイッチング素子をそれぞれ「上アーム」、「下アーム」と表記しており、「上アームスイッチング信号」及び「下アームスイッチング信号」は、スイッチング素子である各ＭＯＳＦＥＴを駆動するために出力される信号である。また、「上アーム逆電圧印加信号」及び「下アーム逆電圧印加信号」は、逆電圧印加回路に設けられ、各寄生ダイオードに逆電圧を印加するスイッチング素子（以下、「逆電圧印加スイッチング素子」という。）に逆電圧の印加を指示するために出力される信号である。

図１３のタイムチャートの一番上に示すようなＰＷＭ基本信号が生成された場合に、上アームのＭＯＳＦＥＴを駆動する上アームスイッチング信号がＯＮからＯＦＦに変化した後、若干の遅延を設けた後、実線ａに示すように上アームのＭＯＳＦＥＴの寄生ダイオードに逆電圧が印加される（上アーム逆電圧印加信号がＯＮとなる）。また、同様に、下アームのＭＯＳＦＥＴを駆動する下アームスイッチング信号がＯＮからＯＦＦに変化した後、実線ｂに示すように下アームのＭＯＳＦＥＴの寄生ダイオードに逆電圧が印加される（下アーム逆電圧印加信号がＯＮとなる）。

通常、上下アームに設けられた一対のＭＯＳＦＥＴに同時にＯＮ信号が印加されると短絡してしまうことから、上下アームのそれぞれに対して印加されるＯＮ信号のタイミングをずらすために、遅延回路によってＰＷＭ基本信号から実際のＭＯＳＦＥＴのＯＮ信号は所定の時間遅延される（この時間を以下、「デッドタイム」或いは「遅延時間」と言い、その時間幅を「ｔｄ」と表記する。）。図１３の点線ｃに示すように、このデッドタイムの時間幅ｔｄよりもＰＷＭ基本信号のパルス幅が小さくなると（ＰＷＭ基本信号における「ｔ５」のパルス参照）、下アームを駆動するためのＯＮ信号が生成されない。ところが、通常、逆電圧印加のための信号は基本的に遅延後のスイッチング素子のＯＮからＯＦＦへの変化タイミングがベースに用いられる。従って、下アームスイッチング信号がＯＦＦのままでは、ＯＮからＯＦＦになったことを条件に出力されるはずの下アーム逆電圧印加信号が生成されず（図１３の「下アーム逆電圧印加信号」において点線で表示）、下アームのＭＯＳＦＥＴの寄生ダイオードに逆電圧が印加されない。このため、このタイミングで生じる寄生ダイオードに流れる逆電流を制御することができなくなる。

なお、上記特許文献１に記載のシステムでは、ＰＷＭ基本信号を加工(遅延)した信号と遅延後のスイッチング素子のスイッチング信号を用いて逆電圧印加のための信号を生成しているが、同文献においては加工されたＰＷＭ基本信号をどのように生成するのか不明なため、上記のようなスイッチング素子のスイッチング信号が出力されない状況に対処できるかどうか明らかではない。

また、上述したＰＷＭ基本信号のパルス幅と遅延回路の遅延時間との関係から逆電圧を印加するためのスイッチング信号をうまく生成できないという問題点の他、さらに以下のような問題点も指摘される。

例えば、ＰＷＭ基本信号のデューティー比が０％近くなった場合、逆電圧印加スイッチング素子のＯＮ時間が主回路スイッチング素子（ＦＥＴ）のＯＮ時間よりも長くなってしまい、無駄な逆電流が流れてしまうことが起きる。

また、上述の特許文献１等のように逆電圧印加回路をマイクロコンピュータを介さずロジック回路として構成していると、短絡確認等を行った場合、主回路スイッチング素子の異常か逆電圧印加回路の異常かを切り分けて判断することは困難である。また、これらを切り分けて判断しようとすると新たな回路の追加を必要とし、実用的でない。

本発明は上記課題を解決するためになされたものであり、本発明の目的は、デッドタイムよりもＰＷＭ基本信号のパルス幅が小さくなった場合でも、確実に逆電圧印加回路を動作させることができるようにする電力変換装置を提供することにある。また、主回路スイッチング素子の駆動信号がＯＦＦになっているにも拘わらず寄生ダイオードに印加される信号がＯＮのままとなり無駄な電流が流れてしまうことを防止することを可能とする電力変換装置を提供することである。さらに、インバータ回路の起動時に主回路スイッチング素子と逆電圧印加回路とを別個に異常診断することを可能とする電力変換装置を提供することである。

本発明の実施の形態に係る第１の特徴は、電力変換装置において、直流電圧源に接続され、ＯＮ、ＯＦＦ駆動により誘導性負荷に電力を供給する少なくとも一方がＦＥＴからなる一対の主回路スイッチング素子と、一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、ＦＥＴに逆並列接続されたダイオードに前記直流電源の電圧より低い逆電圧を印加する逆電圧印加手段と、一対の主回路スイッチング素子をＯＮ、ＯＦＦ駆動するための第１のＰＷＭ基本信号を生成する第１のＰＷＭ基本信号生成手段と、第１のＰＷＭ基本信号に対して位相を進めた第２のＰＷＭ基本信号を生成する第２のＰＷＭ基本信号生成手段と、第２のＰＷＭ基本信号に基づき逆電圧印加手段を所定の期間駆動する逆電圧印加信号を生成するワンショットパルス生成手段とを備える。

本発明の実施の形態に係る第２の特徴は、電力変換装置において、直流電圧源に接続され、ＯＮ、ＯＦＦ駆動により誘導性負荷に電力を供給する少なくとも一方がＦＥＴからなる一対の主回路スイッチング素子と、一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、ＦＥＴに逆並列接続されたダイオードに前記直流電源の電圧より低い逆電圧を印加する逆電圧印加手段と、一対の主回路スイッチング素子をＯＮ、ＯＦＦ駆動するためにＰＷＭ基本信号に基づき一対の主回路スイッチング素子のスイッチング信号を生成するスイッチング信号生成手段と、所定のタイミングで逆電圧印加手段を動作させるための逆電圧印加信号を生成するワンショットパルス生成手段と、逆電圧印加信号及びその逆電圧印加信号に基づき逆電圧が印加されるＦＥＴに対するスイッチング信号が入力され、スイッチング信号がＯＦＦ時には入力された逆電圧印加信号をそのまま出力し、スイッチング信号がＯＮ時には入力された逆電圧印加信号をＯＦＦとする信号補正手段とを備える。

本発明によれば、デッドタイムよりもＰＷＭ基本信号のパルス幅が小さくなり、主回路スイッチング素子の駆動のためのスイッチング信号が出力されない場合においても、確実に逆並列接続されたダイオードに逆電圧を印加することができる。

また、本発明によれば、対となる主回路スイッチング素子がＯＦＦになっているにも拘わらず寄生ダイオードに印加される信号がＯＮのままとなり、無駄な電流が流れてしまうことを防止する電力変換装置を提供することができる。さらには、インバータ回路の起動時に主回路スイッチング素子と逆電圧印加回路とを別個に異常診断することを可能とする電力変換装置を提供する。

以下、本発明の第１の実施の形態について図面を参照して詳細に説明する。

（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係る電力変換装置１においては、直流電圧源２の電源ラインに直列にインバータ回路３が接続され、このインバータ回路３の出力側には、例えばモータなどの誘導性負荷４が接続されている。

このインバータ回路３には、主回路スイッチング素子である上側素子ＭＯＳＦＥＴ５ｕないし５ｗ及び下側素子ＭＯＳＦＥＴ５ｘないし５ｚが三相ブリッジ接続される。ここではＭＯＳＦＥＴ５ｕ及び５ｘ、ＭＯＳＦＥＴ５ｖ及び５ｙ、ＭＯＳＦＥＴ５ｗ及び５ｚがそれぞれ一対の主回路スイッチング素子を構成している。これらのＭＯＳＦＥＴ５は、スーパージャンクションＭＯＳＦＥＴからなる。ＭＯＳＦＥＴ５ｕないし５ｗ及び５ｘないし５ｚのソース及びドレイン間には、ダイオード（寄生ダイオード）６ｕないし６ｗ及び６ｘないし６ｚが逆並列に接続される。なお、これらのスイッチング素子は低ＯＮ抵抗ＭＯＳＦＥＴで構成されているが、いずれか一対の主回路スイッチング素子の一方のＭＯＳＦＥＴをＩＧＢＴとしてもよく、その場合、上側素子をＩＧＢＴに、下側素子をＭＯＳＦＥＴにすることが好ましい。

各主回路スイッチング素子５のゲートにはドライブ手段１６ｕないし１６ｚが各々設けられ、各主回路スイッチング素子５は、マイクロコンピュータ１３からそれぞれに対して出力されるスイッチング信号に基づくドライブ手段１６の出力によってＯＮ、ＯＦＦ駆動される。

ダイオード６ｕないし６ｗ及び６ｘないし６ｚには、それぞれ逆電圧印加手段としての逆電圧印加回路７ｕないし７ｗ及び７ｘないし７ｚが接続されている。これら各逆電圧印加回路７は、直流電圧源２よりも電圧が低い低電圧直流電圧源８を有し、逆電圧印加回路７ｘないし７ｚにおいては低電圧直流電圧源８ｘを共用している。ＭＯＳＦＥＴ５ｕないし５ｗ及び５ｘないし５ｚのソース及びドレイン間に低電圧直流電圧源８がそれぞれ接続されている。

逆電圧印加回路７の低電圧直流電圧源８と直列に抵抗９ｕないし９ｗ及び９ｘないし９ｚが設けられ、さらにコンデンサ１０ｕないし１０ｗ及び１０ｘないし１０ｚが並列に接続されている。抵抗９は、コンデンサ１０のチャージに伴う突入電流を防止するために設けられている。また、逆電圧印加スイッチング素子１１ｕないし１１ｗ及び１１ｘないし１１ｚ、電流の逆流を防ぐダイオード１２ｕないし１２ｗ及び１２ｘないし１２ｚが低電圧直流電圧源８の電源ライン上に接続されている。ここで逆電圧印加スイッチング素子１１には、電力消費の少ないＭＯＳＦＥＴが好適に使用される。

マイクロコンピュータ１３から出力されるスイッチング信号は、ワンショットパルス生成手段１４ｕないし１４ｗ及び１４ｘないし１４ｚ、ゲート駆動手段１５ｕないし１５ｗ及び１５ｘないし１５ｚを介して逆電圧印加回路７に供給される。このワンショットパルス生成手段１４及びゲート駆動手段１５は、スイッチング信号がＯＮからＯＦＦに変化した時点から若干遅延して逆電圧印加スイッチング素子１１にＯＮ信号を供給し、所定の短時間ＯＮを継続し、その後、ＯＦＦするものである。この結果、逆電圧印加スイッチング素子１１は、対応するＭＯＳＦＥＴと対になるＭＯＳＦＥＴのＯＦＦからＯＮへ移行する前後の期間にわたって（寄生）ダイオード６に対して逆電圧を印加することができる。この結果、ＭＯＳＦＥＴに逆並列接続された(寄生)ダイオードに流れる逆電流を抑制できる。

マイクロコンピュータ１３は、Ｕ相ないしＷ相及びＸ相ないしＺ相の各主回路スイッチング素子５に印加するスイッチング信号を出力する出力端子ｘＡ、ｕＡ、ｖＣ、ｙＣ、ｗＥ、ｚＥと、Ｕ相ないしＷ相及びＸ相ないしＺ相のワンショットパルス生成手段１４、ゲート駆動手段１５を介して逆電圧印加回路７を駆動する信号を出力する出力端子ｘＢ、ｕＢ、ｙＤ、ｖＤ、ｚＦ、ｗＦとを介して、インバータ回路３と接続されている。

図２に示すように、マイクロコンピュータ１３は、主回路スイッチング素子に印加するスイッチング信号を生成するために、基準信号を生成する基準信号生成手段１３ａと、所定周期の三角波信号を生成する第１の三角波信号生成手段１３ｂａと、基準信号生成手段１３ａの出力と第１の三角波信号生成手段１３ｂａの出力とを入力し、スイッチング信号を生成するための基本となるＰＷＭ基本信号（以下、「第１のＰＷＭ基本信号」という。）を生成する第１のＰＷＭ基本信号生成手段１３ｃと、この第１のＰＷＭ基本信号が入力される反転手段１３ｅｃと、遅延手段１３ｅａ、ｅｂとを備えている。この最終段の遅延手段１３ｅａ、ｅｂの出力が主回路スイッチング素子を駆動するためのスイッチング信号となる。

さらにマイクロコンピュータ１３は、逆電圧印加スイッチング素子１１に印加する逆電圧印加信号のトリガーとなるＰＷＭ基本信号（以下、「第２のＰＷＭ基本信号」という。）を生成するために、第１の三角波信号生成手段１３ｂａの出力する三角波と同一周期で、所定時間だけ進んだ位相の三角波を出力する第２の三角波信号生成手段１３ｂｂと、基準信号生成手段１３ａの出力する基準信号と第２の三角波信号生成手段１３ｂｂの出力する三角波信号との大小比較結果を出力する第２のＰＷＭ基本信号生成手段１３ｄと、この第２のＰＷＭ基本信号が入力される反転手段１３ｆｃと、遅延手段１３ｆａ、１３ｆｂとを備えている。そして最終段の遅延手段１３ｆａ、ｆｂの出力が逆電圧印加信号のトリガーとなる。なお、説明を簡単にするために図２ではＵ相とＸ相に対応する駆動信号生成部分のみを記載しているが、その他のＶ，Ｙ相、Ｗ，Ｚ相にも基準信号生成手段１３ａの出力位相が異なるのみで、同様の構成が設けられる。

反転手段１３ｅｃ，１３ｆｃは、それぞれ入力される各ＰＷＭ基本信号を反転させるインバータ回路で構成される。遅延手段１３ｅａ、１３ｅｂは、主回路スイッチング素子を駆動する際に、上下一対のスイッチング素子の両者に同時にＯＮとなるスイッチング信号（以下、「ＯＮ信号」という。）が印加されることにより生じる短絡を防止するために、入力されるＰＷＭ基本信号のＯＮタイミングのみを所定時間（デッドタイム）だけ遅延させる回路である。この所定時間（デッドタイム）は、効率面から、短絡を防止できる範囲で極力短い方が（例えば、２ないし３μｓ程度）望ましい。より具体的には遅延手段１３ｅは、ＯＮ信号の開始を遅延させるが、その場合も主回路スイッチング素子をＯＦＦさせるスイッチング信号（以下、「ＯＦＦ信号」という。）が優先される。すなわち、入力されたＯＮ信号を遅延している間に入力信号がＯＮからＯＦＦに変化すると、その場合にはＯＦＦが優先されるため、ＯＮ信号の出力はマスクされ、遅延手段１３ｅの出力はＯＦＦのまま継続される。このため、従来技術において説明したようにＰＷＭ基本信号としてはＯＮ状態があるにもかかわらず、主回路スイッチング素子のＯＮが生じないという状況が生じる。

遅延手段１３ｆａ、１３ｆｂは、出力端子ｕＢ、ｘＢ（ｙＤ、ｖＤ、ｚＦ、ｗＦ）から後述するワンショットパルス生成手段を介して逆電圧印加スイッチング素子を駆動して逆電圧印加回路７を介して寄生ダイオードに逆電圧を印加するスイッチング信号を出力するためのもので、遅延手段１３ｅａ、１３ｅｂと同じ遅延回路で構成される。第１の実施の形態ではすべての遅延手段に同じ遅延時間が設定されている。基準信号生成手段１３ａと第１の三角波信号生成手段１３ｂａは、それぞれ第１のＰＷＭ基本信号の基となる基準信号と第１の三角波信号を生成する。第１の実施の形態においては、これら基準信号生成手段１３ａと第１の三角波信号生成手段１３ｂａは、マイクロコンピュータ１３内に設けた構成としているが、マイクロコンピュータ１３の外に設けられていてもよい。

第１のＰＷＭ基本信号生成手段１３ｃは、基準信号と三角波信号との大小比較に基づき、主回路スイッチング素子に印加するスイッチング信号の基となる第１のＰＷＭ基本信号を生成する。すなわち、前述した図１３に示すように、ＰＷＭ基本信号は基準信号と三角波信号との大小比較の結果を基準にＯＮ又はＯＦＦを行うように生成される。

第２のＰＷＭ基本信号生成手段１３ｄは、基本的に第１のＰＷＭ基本信号生成手段１３ｃと同じ機能を有し、基準信号及び第２の三角波信号から第２のＰＷＭ基本信号を生成する。この第２のＰＷＭ基本信号は、上述した遅延手段１３ｆａ，１３ｆｂ、反転手段１３ｆｃ及び出力端子ｕＢ、ｘＢを介してワンショットパルス生成手段１４に印加され、後述する逆電圧印加信号のトリガー信号としての役割を果たす。第１の実施の形態においては、第１の三角波信号と第２の三角波信号との位相差が１８０度未満の小さな値が設定されており、この場合、第２のＰＷＭ基本信号生成手段１３ｄから遅延手段１３ｆａを経由して出力される非反転出力が、第１のＰＷＭ基本信号生成手段１３ｃから反転して出力されるスイッチング信号が供給される主回路スイッチング素子５ｘに対応する逆電圧印加回路７ｘの逆電圧印加スイッチング素子１１ｘを駆動する逆電圧印加信号のトリガーとなる。一方第２のＰＷＭ基本信号生成手段１３ｄから反転手段１３ｆｃ、遅延手段１３ｆｂを経由して出力される反転出力が、第１のＰＷＭ基本信号生成手段１３ｃから非反転して出力されるスイッチング信号が供給される主回路スイッチング素子５ｕに対応する逆電圧印加回路７ｕの逆電圧印加スイッチング素子１１ｕを駆動する逆電圧印加信号のトリガーとなる。

なお、第１の三角波信号と第２の三角波信号との位相差を１８０度以上（３６０度未満）に設定すれば、第２のＰＷＭ基本信号生成手段１３ｄからの非反転出力を、主回路スイッチング素子５ｕに対応する逆電圧印加スイッチング素子１１ｕを駆動する逆電圧印加信号とし、逆に第２のＰＷＭ基本信号生成手段１３ｄからの反転出力を主回路スイッチング素子５ｘに対応する逆電圧印加スイッチング素子１１ｘの逆電圧印加信号のトリガーとすることも可能である。

ここで、図３に示すタイムチャートは、一対の主回路スイッチング素子、例えば５ｕ、５ｘを対象とした各部の出力信号（ＯＮ及びＯＦＦ）を示すものであり、２本の横点線を境として大きく上段、中段、下段に分かれている。なお、このタイムチャートでは、ローアクティブ、すなわち、上がＯＦＦを表し、下がＯＮとして表わされている。これは最終段のドライブ手段１６及びゲート駆動手段１５の回路をローアクティブに構成したためであり、これらすべてを反転したハイアクティブで構成することも容易に可能である。

図３の最上段には、基準信号生成手段１３ａにおいて生成される基本信号と、第１の三角波信号生成手段１３ｂａ、第２の三角波信号波形１３ｂｂにおいて生成される基準信号及び第１の三角波信号ｃ１と、第２の三角波信号ｃ２との各々の波形が表わされている。第１の三角波信号ｃ１と第２の三角波信号ｃ２は第２の三角波信号ｃ２が第１の三角波信号ｃ１に対し位相のみがｔ１（例えば、１μｓ）時間分だけ進んでいる点が相違する。

続いて、図３の中段は、第１のＰＷＭ基本信号を基に生成される信号を示している。ここで、一対の主回路スイッチング素子のうち、逆電圧が印加される（寄生）ダイオードを有する主回路スイッチング素子を自素子、この自素子と対になる主回路スイッチング素子の他方を相補素子として説明する。なお、一対の主回路スイッチング素子の両方をＦＥＴで構成すれば、自素子と相補素子の関係は、相対的なものとなる。

第１のＰＷＭ基本信号の原信号α１は基準信号よりも第１の三角波信号が大きいときにＯＮ（ロー）となる（図３のＡ点参照）。この原信号α１を基に、遅延手段１３ｅａでｔ２時間（デッドタイム。例えば、３μｓ）分遅延されてスイッチング信号α１’が生成され、自素子に供給される。一方、相補素子には、原信号α１を反転手段１３ｅｃで反転した信号α２を遅延手段１３ｅｂでｔ２時間分遅延したスイッチング信号α２’が供給される。

図３の下段は、第２のＰＷＭ基本信号を基に生成される信号を示している。第２のＰＷＭ基本信号は、第１のＰＷＭ基本信号と比べてｔ１時間位相が進んでいるので、第２のＰＷＭ基本信号の原信号β１がＯＮとなるのも第１のＰＷＭ基本信号の原信号α１よりｔ１時間早くなっている。

この原信号の反転信号β２は、遅延手段１３ｆｂでｔ２時間分遅延され反転信号β２’となり、ワンショットパルス生成手段１４に供給され、所定のＯＮ時間幅ｔｃを有する自素子の逆電圧印加スイッチング素子１１に印加される信号（逆電圧印加信号）β２″が生成される。一方、相補素子の逆電圧印加スイッチング素子１１には、第２のＰＷＭ基本信号生成手段１３ｄからの原信号β１に遅延手段１３ｆａでｔ２時間分遅延された信号β１’がワンショットパルス生成手段１４で所定のＯＮ時間幅ｔｃを有する逆電圧印加信号β１″となり、これが駆動回路１５Ｘを経由して供給される。なお、ワンショットパルス生成手段１４でのβ１″信号生成は、遅延手段１３ｅの遅延時間に比べ極めて短時間で完了するため、この部分における遅延時間は無視しうる。

第１のＰＷＭ基本信号生成手段１３ｃ及び第２のＰＷＭ基本信号生成手段１３ｄにおいて生成される第１及び第２のＰＷＭ基本信号は同じ周波数、同じ指令値の下で生成されるが、第２のＰＷＭ基本信号は、第１のＰＷＭ基本信号を生成する第１の三角波信号よりもｔ１時間分位相を進めた第２の三角波信号を用いるため、第２のＰＷＭ基本信号及びそれを基にした各種の信号は、それぞれ第１のＰＷＭ基本信号及びそれを基にした各種の信号に対し、ｔ１時間だけ位相(時間)が進んでいる。

その結果、自素子の逆電圧印加信号のＯＮタイミングは、第１のＰＷＭ基本信号の反転出力に対しｔ１時間分だけ早めに出力された上で、遅延時間ｔ２だけ遅延された相補素子をＯＮするタイミングに対し、図３に示すように、ｔ１時間分だけ早いものとなり、相補素子がＯＮする前に自素子のダイオードに対して逆電圧を印加することができる。ここで、逆電圧印加信号のＯＮ時間幅ｔｃをｔ１よりも大きく設定しておくことで自素子の逆電圧印加信号のＯＮ期間は、相補素子のＯＮタイミングよりもｔ１時間だけ早めに開始し、相補素子のＯＮタイミングよりもｔｂ（＝ｔｃ−ｔ１）時間だけ遅れて終了することになる。この結果、相補素子のＯＮした後の短期間（ｔｂ時間）は、自素子と逆並列接続されたダイオードに対して逆電圧が印加する時間が確保できるため、確実にそのダイオードの逆電流を抑制することができる。たとえば、ｔ１＝１μｓｅｃ、ｔｃ＝２μｓｅｃに設定すれば、ｔｂとして１μｓｅｃが確保できる。

以上のように位相の異なる２つのＰＷＭ基本信号を用い、一方のＰＷＭ基本信号から逆電圧が印加される寄生ダイオードを有するＭＯＳＦＥＴからなる主回路スイッチング素子のスイッチング信号を生成し、位相の進んだ他方のＰＷＭ基本信号からこの寄生ダイオードに逆電圧を印加する逆電圧印加信号を生成することで、自素子側のＰＷＭ基本信号のパルス幅がデッドタイムよりも小さくなった場合に、寄生ダイオードに逆方向電流が流れる状況にあるにもかかわらず逆電圧印加回路が動作しないという状況が発生することを防止して、必要な場合は必ず寄生ダイオードに逆方向電流が流れることを抑制し、消費電力やノイズの低減を図ることができる電力変換装置を得ることができる。また、逆に相補素子側のＰＷＭ基本信号のパルス幅がデッドタイムよりも小さくなった場合に、不必要に逆電圧印加回路が動作するという状況を発生することを防止して、無駄な電力消費を抑えることができる。

なお、上記実施例においては、遅延手段１３ｅの遅延時間をすべて同一に設定したが、各遅延手段１３ｅの遅延時間を若干の範囲で変更することも可能である。この場合、両ＰＷＭ基本信号における位相差に加え、遅延手段での遅延時間の差の両方を用いて逆電圧印加信号のＯＮタイミングを調整することが可能となる。但し、遅延時間を異ならせると、自素子へのＯＮ信号がマスクされた時にも、相補素子の逆電圧印加回路７が動作して無駄な逆電圧印加を行なったり、タイミングによっては逆電圧印加動作が行なわれないケースが生じたり、さらに自素子がＯＮ中にその逆電圧印加回路７が動作したりするため、少なくとも各主回路スイッチング素子５に対応する遅延手段とその素子の逆電圧印加回路７に対応した１組の遅延手段、たとえば１３ｅａと１３ｆｂ、１３ｅｂと１３ｆａの遅延時間を同じに設定しておくことが望ましい。

なお、近年空気調和機において、圧縮機モータを駆動するためのインバータ装置と、送風機モータを駆動するためのインバータ装置の２つのインバータ装置を同時に動作させることができる２組の三相ＰＷＭ出力を持つマイクロコンピュータが開発されており、このようなマイクロコンピュータを使用すれば、極めて容易に本実施例が構成可能となる。

（第２の実施の形態）
次に本発明における第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

第１の実施の形態と構成において相違するのは、第１の実施の形態におけるワンショットパルス生成手段１４を組み込んだ逆電圧印加信号補正手段２０を設けた点と、図２におけるマイクロコンピュータに逆電圧印加信号の出力／非出力を切換可能な切換手段１３ｈを設けた点である。切換手段１３ｈは逆電圧印加信号を許可する場合は「Ｈ」、許可しない場合は「Ｌ」出力を行なう。

図４に示すように、本発明の第２の実施の形態に係る電力変換装置１においては、インバータ回路３とマイクロコンピュータ１３の間に逆電圧印加信号補正手段２０が接続されている。

図５の破線に示されているように、マイクロコンピュータ１３内には逆電圧印加信号β″の発生を止めるためのクリア信号Ｃｍを生成する切換手段１３ｈが設けられる。すなわち、逆電圧印加信号β″を出力させるか、出力させなくするかが切換可能になっている。一般にマイクロコンピュータ内のＰＷＭ基本信号生成手段は、その内部に設けられたロジック回路で構成されているため、６相分の全出力の入り切りは可能であるが、特定の主回路スイッチング素子に対応するＰＷＭ基本信号を出力させなくすることはできず、特定の逆電圧印加信号のみを動作させなくすることはできない。そこで、第２の実施の形態においては、マイクロコンピュータ１３内部に切換手段１３ｈを設け、図示しないマイクロコンピュータ内の制御プロラムに基づき個々の逆電圧印加信号β″に対してその出力／非出力を切換するための外部出力を可能にしている。

図６に逆電圧印加信号補正手段２０内部の回路構成を示す。なお、説明を簡略化するため、図６には１つの主回路スイッチング素子５Ｕとそのスイッチング素子に対応した逆電圧印加回路７Ｕに関係する部分のみを抜粋して示している。実際には、主回路スイッチング素子５ｕないし５ｚごとにこの回路が設けられるため、三相インバータに対しては計６個必要となる。

逆電圧印加信号補正手段２０内には、ラッチ回路２０ａと、ワンショットパルス生成手段２０ｂと、切換手段１３ｈからのクリア信号Ｃｍ及びラッチ回路２０ａからの信号を入力し、両信号のアンド出力をワンショットパルス生成手段２０ｂに供給するアンド回路２０ｃが設けられている。なお、この図においても基本的にアクティブ・ローで構成されている。

Ｕ相主回路スイッチング素子５ｕへの出力端子ｕＡを介して出力されるスイッチング信号（ここでは便宜上「ｕＡ信号」という。図３及び図５におけるα１’）は、ラッチ回路２０ａに入力される。このラッチ回路２０ａは、いわゆるＤラッチ回路と言われる回路であり、ＣＬＫ端子にｕＡ信号が入力され、ｕＡ信号の「Ｌ」ＯＮの期間中は入力端子Ｄの値と同一の値がＱ端子に与えられる回路である。一方、マイクロコンピュータ１３から出力端子ｕＢを介して出力される逆電圧印加信号（ここでは便宜上「ｕＢ信号」という。）はワンショットパルス生成手段となるワンショットパルス生成手段２０ｂに印加される。ワンショットパルス生成手段２０ｂは、逆電圧印加信号ｕＢの「Ｌ」入力があれば、その時点から、図示しない外部端子に接続された抵抗とコンデンサのＣＲ時定数で定まる期間だけＱバー出力から「Ｌ」信号を出力する。このＱバー出力は逆電圧印加スイッチング素子１１ｕの動作を制御する逆電圧印加信号β２″となる。また、クリア信号Ｃｍとラッチ回路２０ａのＱ出力はアンド回路２０ｃを経由してワンショットパルス生成手段２０ｂのクリア端子（ＣＬＲ）に入力されている。このクリア端子に「Ｌ」が入力されているとワンショットパルス生成手段２０ｂはクリアされた状態、すなわち出力が「Ｈ」となる。したがって、アンド回路２０ｃのいずれかの入力に「Ｌ」が入力されるとワンショットパルス生成手段２０ｂのＱバー端子が出力する逆電圧印加信号β２″は常に「Ｈ」となり、逆電圧印加動作は行なわれない。
ここで、クリア信号Ｃｍは通常「Ｈ（許可）」出力となっているため、ワンショットパルス生成手段２０ｂが通常動作を行なってＱバーより所定期間の「Ｌ」の逆電圧印加信号β２″を出力している状態で、自素子５ｕを駆動するスイッチング信号ｕＡがＯＮ（「Ｈ」から「Ｌ」）に変化するとラッチ回路２０ａはＤ端子に入力されるワンショットパルス生成手段２０ｂのＱバー端子から出力される逆電圧印加信号β２″の「Ｌ」出力をＱ端子から出力する。そのため、アンド回路２０ｃはそれまでの「Ｈ」出力から「Ｌ」に出力が変化し、ワンショットパルス生成手段２０ｂはクリアされ、そのＱバー端子の逆電圧印加信号β２″は「Ｈ」となり、逆電圧印加動作は停止される。そして、Ｑバー端子の出力はラッチ回路２０ａのＤ端子に入力されているため、ラッチ回路２０ａのＱ端子は「Ｌ」から「Ｈ」に復帰し、ワンショットパルス生成手段２０ｂのクリア状態は解除されるが、再び逆電圧印加信号β２″が「Ｌ」になるまでは「Ｈ」出力を維持したままとなる。

したがって、逆電圧印加信号補正手段２０を設けたことで自素子５ｕを駆動するスイッチング信号ｕＡがＯＦＦからＯＮになるタイミングがその素子に対応する逆電圧印加信号β２″のＯＦＦとなるタイミングよりも早くなった場合、すなわち、ワンショットパルス生成手段２０ｂで設定された逆電圧印加信号のＯＮ期間が長すぎて、自素子がＯＮになっても逆電圧印加動作がＯＦＦとならず、無駄な電流が流れたままとなる状態を生じなくさせることができる。

図７に示すタイミングチャートは、上から主回路スイッチング素子５ｕを駆動するスイッチング信号ｕＡ、マイクロコンピュータ１３から出力される逆電圧印加信号補正手段２０によって補正されていない逆電圧印加信号β２’、逆電圧印加信号補正手段２０によって補正された逆電圧印加信号β２″をそれぞれ示すものである。なお、このタイミングチャートもアクティブ・ローの状態で記載されている。

このように、逆電圧が印加される寄生ダイオードを有する主回路スイッチング素子を駆動する信号がＯＮになるタイミングをトリガーとして、逆電圧印加回路によって生成される寄生ダイオードに逆電圧を印加する信号をＯＦＦとすることで、主回路スイッチング素子の駆動信号がＯＮになっていたにも拘わらず逆電圧印加回路が動作し続けて無駄な電流が流れてしまうことを防止することができる。

なお、第２の実施の形態においては、自素子のスイッチング信号のＯＮ信号を基にその素子の逆電圧印加回路７の動作をＯＦＦするように構成したが、この自素子のスイッチング信号のＯＮ信号よりも遅延時間だけ早い相補素子のスイッチング信号のＯＦＦタイミングで自素子の逆電圧印加回路７の動作をＯＦＦするように構成しても同様の効果を得ることができる。

また、クリア信号Ｃｍを「Ｌ」出力として、逆電圧印加動作を非出力(禁止)を設定した場合、スイッチング信号ｕＡ、逆電圧印加信号ｕＢ（β２’）の状態にかかわらず、アンド回路２０ｃの出力が常に「Ｌ」となるため、ワンショットパルス生成手段２０ｂのＱバー端子は常に「Ｈ」出力となって逆電圧印加回路７の動作を禁止(停止)できる。なお、この禁止動作は個々の逆電圧印加回路７ごとに設定可能である。

（第３の実施の形態）
次に本発明における第３の実施の形態について説明する。以下説明において、上述の第１或いは第２の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は省略する。

第３の実施の形態は、図８に示すように第１の実施の形態においてインバータ回路側に設けられていたワンショットパルス生成手段１４をマイクロコンピュータ４３内部に取り込んだものである。

図９に示すように、マイクロコンピュータ４３内には、第１の実施の形態における第１のＰＷＭ基本信号生成手段とその後に接続されている遅延手段や反転手段を含めた第１ＰＷＭ信号生成手段４３ｃと、第１の実施の形態における第２のＰＷＭ基準信号生成手段とその後に接続されている遅延手段や反転手段を含めた第２ＰＷＭ信号生成手段４３ｄと、逆電圧印加信号を出力するワンショットパルス生成手段とが含まれている。なお、図９ないし図１１のマイクロコンピュータを示すブロック図においては、基準信号生成手段１３ａ、第１の三角波信号生成手段１３ｂａ、第２の三角波信号生成手段１３ｂｂを省略して示している。

第１ＰＷＭ信号生成手段４３ｃでは、マイクロコンピュータのＵ相ないしＺ相の相ごとに設けられた出力ポートからＵ相ないしＺ相の各主回路スイッチング素子のスイッチング信号α１’〜α６’が出力される。

第２ＰＷＭ信号生成手段４３ｄでは、生成された第２のＰＷＭ信号β１’〜β６’をそれぞれが対応する相のワンショットパルス生成手段４３ｅのトリガー入力に入力される。

ワンショットパルス生成手段４３ｅは、機能的には第１の実施の形態で説明したワンショットパルス生成手段１４を６個並べたもので、各々６個のトリガー入力及び出力を有する。トリガー入力は第２ＰＷＭ信号生成手段４３ｄからの第２のＰＷＭ信号β１’〜β６’を受け、この第２のＰＷＭ信号をトリガー信号として所定時間のパルス幅を有する逆電圧印加信号β１″〜β６″を出力ポートから出力する。

このように、ワンショットパルス生成手段をマイクロコンピュータ４３内に設けることにより、図８に示されるように外部回路を不要とし、インバータ回路３側に設けられていた回路を削減することができる。また、市販されているマイクロコンピュータには、ワンショットパルスの出力端子を有するものもあるが、このようなマイクロコンピュータでは、ワンショットパルスを出力するための元になる信号として外部トリガーを用いるため、外部トリガーのための入力端子が設けられている。第３の実施の形態によれば、そのような入力端子を設ける必要がなくなるとともに外部での配線も省略できマイクロコンピュータをコンパクトにするとともに、マイクロコンピュータ周辺に付加される回路等を削減することができる。

（第４の実施の形態）
次に本発明における第４の実施の形態について説明する。本実施の形態において、上述の第１ないし第３の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

第４の実施の形態は、図１０に示すように、第２の実施の形態において独立して設けられていた逆電圧印加信号補正手段２０をマイクロコンピュータの内部に組み込んだものである。なお、この場合のハード的なブロック構成は第３の実施の形態を表す図８と同じになる。

（第５の実施の形態）
次に本発明における第５の実施の形態について説明する。なお、第５の実施の形態において、上述の第１ないし第４の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

第５の実施の形態では、図８に示すように、インバータ回路３の主回路スイッチング素子と直列に接続された抵抗の両端間電圧を測定してスイッチング素子に流れる電流を検出する電流センサー５０を設けて電流を計測し、主回路スイッチング素子及び逆電圧印加回路の異常診断を行う。

図１１に示すように、マイクロコンピュータ４３内には新たに電流検出手段１３ｆと、診断手段１３ｇと、判断・制御手段１３ｉとが設けられている。電流検出手段１３ｆは電流センサー５０と接続され、電流の検出結果は診断手段１３ｇに送られ、電流検出手段１３ｆで検出された電流が過電流であるか否かを診断する。この診断手段１３ｇはさらに判断・制御手段１３ｉに接続されており、診断結果を送信する。判断・制御手段１３ｉは、診断手段１３ｇからの診断結果に基づいてさらにインバータ回路３の各部を診断すべく、診断フローを進めていく。そのため、診断フローに従って、第１ＰＷＭ生成手段４３ｃ、切換手段１３ｈに対して、各々の信号出力を許可、或いは不許可とする制御を行う。なお、ここでは第１ＰＷＭ生成手段４３ｃは、インバータの動作チェックのために各主回路スイッチング素子に供給するＰＷＭ信号を各素子ごとに独立して自由に出力できるようになっている。また、第２ＰＷＭ生成手段４３ｄは上記第１ＰＷＭ生成手段４３ｃの出力するＰＷＭ信号に対応した逆電圧印加信号が出力できるように構成されている。さらに前述したとおり、第２ＰＷＭ生成手段４３ｄの逆電圧印加信号の出力は切換手段４３ｈの出力によって出力／非出力が切換可能になっている。

図１２に示すように、診断フローは、まずインバータ回路３の電源がＯＮとなっているか否かを判断する（ＳＴ１）。電源がＯＮとなっていなければ（ＳＴ１のＮ）診断は行われない。この診断フローは、インバータ回路３の起動時における主回路スイッチング素子及び逆電圧印加回路の異常診断を目的とする。

電源がＯＮとなっている場合は（ＳＴ１のＹ）、まず、切換手段１３ｈにおいて逆電圧印加信号の出力を禁止する（ＳＴ２）。なお、図４のように出力の切換がマイクロコンピュータの外部で行われるものでは、マイクロコンピュータから逆電圧印加信号補正手段２０に逆電圧印加信号の出力を禁止する信号Ｃｍが出力されることになる。このような制御を行うことで、最初に主回路スイッチング素子の異常診断を行うことができる。以下、ＳＴ２３までは主回路スイッチング素子の異常診断フローとなる。

まず、下相であるＸ相、Ｙ相及びＺ相の異常診断である。判断・制御手段１３ｉは、第１ＰＷＭ生成手段４３ｃにＵ相、Ｖ相、Ｗ相の主回路スイッチング素子５ｕ,５ｖ、５Ｗに対してＰＷＭ信号を短時間出力するよう制御を行い、主回路スイッチング素子５ｕ、５ｖ及び５ｗをＯＮする（ＳＴ３）。そして、これらの素子に流れた電流を電流センサー５０を介して電流検出手段１３ｆで検出し、診断手段１３ｇにおいて過電流であるか否かの診断（チェック）を行なう（ＳＴ４）。判断・制御手段１３ｉは、この診断結果を受け取ると、主回路スイッチング素子５ｕ、５ｖ及び５ｗに対するＰＷＭ信号の出力をＯＦＦにするよう、第１ＰＷＭ生成手段４３ｃを制御する（ＳＴ５）。この間、下相のスイッチング素子５ｘ、５ｙ及び５ｚは制御的にＯＦＦしたままであるため、診断手段１３ｇにおいて過電流が検出された場合は、下相のスイッチング素子５ｘ、５ｙまたは５ｚのいずれかが勝手にＯＮまたは短絡故障していると考えられる。

判断・制御手段１３ｉは診断手段１３ｇからの診断結果が過電流であるか否かを判断し（ＳＴ６）、過電流であることを検出した場合には（ＳＴ６のＹ）、下相の主回路スイッチング素子５ｘ、５ｙあるいは５ｚが短絡している（破壊されている）可能性が高いと判断し（ＳＴ７）、以後、インバータ回路３の動作を禁止する（ＳＴ８）。

下相の主回路スイッチング素子５ｘ、５ｙあるいは５ｚが短絡していない場合（ＳＴ６のＮ）には、同様に上相であるＵ相、Ｖ相、Ｗ相の異常診断を同じように行う。すなわち、主回路スイッチング素子５ｕ、５ｖ及び５ｗをＯＦＦしたまま、主回路スイッチング素子５ｘ、５ｙ、及び５ｚを短時間ＯＮ状態にし（ＳＴ９）、この時に流れた電流が過電流であるか否かを診断（チェック）する（ＳＴ１０）。その後、主回路スイッチング素子５ｘ、５ｙ及び５ｚをＯＦＦするよう第１ＰＷＭ生成手段４３ｃを制御し（ＳＴ１１）、診断手段１３ｇからの診断結果が過電流であるか否かを判断し（ＳＴ１２）、過電流であることを検出した場合には（ＳＴ１２のＹ）、上相の主回路スイッチング素子５ｕ、５ｖ或いは５ｗが短絡している（破壊されている）可能性が高いと判断されることから（ＳＴ１３）、この場合もインバータ回路３の動作を禁止する（ＳＴ８）。

この後、Ｕ相〜Ｗ相とＸ相〜Ｚ相の各相間での短絡異常がないか否かを診断する。まずＵ相及びＹ相の間を診断する。判断・制御手段１３ｉは、第１ＰＷＭ生成手段４３ｃにＵ相及びＹ相の主回路スイッチング素子５ｕ及び５ｙに対して所定のＰＷＭ信号を短時間出力するよう制御を行い、主回路スイッチング素子５ｕ及び５ｙをＯＮ状態にする（ＳＴ１４）。そして、これらの素子に流れた電流を電流センサー５０を介して診断（チェック）を行い（ＳＴ１５）、その診断結果を受信する。判断・制御手段１３ｉは、この診断結果を受信すると、Ｕ相及びＹ相の主回路スイッチング素子５ｕ及び５ｙに対するＰＷＭ信号の出力をＯＦＦにするよう、第１ＰＷＭ生成手段４３ｃを制御する（ＳＴ１６）。

判断・制御手段１３ｉは診断手段１３ｇからの診断結果が過電流であるか否かを判断し（ＳＴ１７）、過電流であることを検出した場合には（ＳＴ１７のＹ）、本来モータ巻線を通じて流れるべき電流が、モータ巻線を経由していないで流れていることから主回路スイッチング素子５ｕと５ｙの間が短絡している可能性が高いと判断し（ＳＴ１８）、この場合もインバータ回路３の動作を禁止する（ＳＴ８）。電流検出手段１３ｆでの検出電流が、モータ巻線を経由した所定の低レベル電流が流れるのみで、診断手段１３ｇにおいて過電流でないと診断された（主回路スイッチング素子５ｕ及び５ｙの間が短絡していない）場合（ＳＴ１７のＮ）は、フローチャートから詳細ステップは省略したが、次にＵ相〜Ｗ相とＸ相〜Ｚ相の各相間での短絡異常が同様に診断される（ＳＴ１９）。

以上の処理で異常が見つからなかった場合、次に、逆電圧印加回路の異常診断を行う。

まず切換手段１３ｈに逆電圧印加信号の出力を許可する信号を送信し（ＳＴ２０）、第１ＰＷＭ生成手段４３ｃにＵ相に対してデューティー比５０％の第１ＰＷＭ信号を短時間出力させる（ＳＴ２１）。この際、Ｘ相に対してはＵ相への出力を反転した信号を供給させる。このＵ相、Ｘ相の主回路スイッチング素子の駆動に伴い各逆電圧印加信号も出力されている。そして、これらの素子が動作中の電流を電流センサー５０を介して電流検出手段１３ｆで検出し、診断手段１３ｇにおいて過電流であるか否かの診断（チェック）を行う（ＳＴ２２）。すなわち、各素子の逆電圧印加手段７が正常に動作していれば、逆並列接続されたダイオード６に大きな逆電流が流れることがないため、電流検出手段１３ｆにおいて過電流は検出されない。一方、逆電圧印加手段７が故障している場合、相補素子のＯＮタイミングで逆並列接続されたダイオード６に大きな逆電流が流れ、これが電流検出手段１３ｆにおいて検出されることになる。過流電流チェックが終わると、一旦、Ｕ相及びＸ相に対する第１ＰＷＭ信号の出力をＯＦＦにするよう、第１ＰＷＭ生成手段４３ｃを制御する（ＳＴ２３）。

判断・制御手段１３ｉは診断手段１３ｇからの診断結果が過電流であるか否かを判断し（ＳＴ２４）、過電流であることを検出していた場合には（ＳＴ２４のＹ）、Ｕ相及びＸ相の逆電圧印加回路に異常がある可能性が高いと判断されることから（ＳＴ２５）、この場合はインバータ回路３の動作を禁止する（ＳＴ８）。

Ｕ相及びＸ相の逆電圧印加回路に異常がないと判断された場合には（ＳＴ２４のＮ）、Ｕ相及びＸ相の逆電圧印加回路の異常診断と同じステップで、Ｖ相及びＹ相、Ｗ相及びＺ相の逆電圧印加回路の異常診断を行う(ＳＴ２６、詳細ステップは省略)。

以上のすべての動作で過電流が検出されない場合にはすべての回路において異常はないと判断されるので、インバータ回路３の起動動作を許可する（ＳＴ２７）。以上でインバータ回路３の起動時における主回路スイッチング素子及び逆電圧印加回路の異常診断が終了する。

このように、逆電圧印加信号出力の許可又は不許可の制御が容易であることを利用して異常診断を行うことで、主回路スイッチング素子、逆電圧印加回路のいずれに異常があるのかを切り分けて診断することが可能となる。

なお、本発明の各実施の形態においては、モータを駆動する三相インバータを例としているが、モータに限らず誘導性負荷であれば本発明は適用可能である。また、単相インバータにも適用可能である。

また、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。

第１の実施の形態における電力変換装置を示す全体構成図である。 第１の実施の形態におけるマイクロコンピュータの構成を示すブロック図である。 マイクロコンピュータ内で生成される信号の波形を示すタイムチャートである。 第２の実施の形態における電力変換装置を示す全体構成図である。 第２の実施の形態におけるマイクロコンピュータの構成を示すブロック図である。 第２の実施の形態における逆電圧印加信号補正手段の構成を示すブロック図である。 第２の実施の形態における逆電圧印加信号補正手段による修正前後の逆電圧印加信号を示すタイムチャートである。 第３の実施の形態における電力変換装置を示す全体構成図である。 第３の実施の形態におけるマイクロコンピュータの一部の構成を示すブロック図である。 第４の実施の形態におけるマイクロコンピュータの一部の構成を示すブロック図である。 第５の実施の形態におけるマイクロコンピュータの一部の構成を示すブロック図である。 第５の実施の形態における判定手法を示すフローチャートである。 従来の実施の形態において主回路スイッチング素子及び寄生ダイオ−ドに印加される信号を示すタイムチャートである。

符号の説明

１…電力変換装置、２…直流電圧源、３…インバータ回路、４…誘導性負荷、５…主回路スイッチング素子、６…寄生ダイオード、７…逆電圧印加回路、１２…ダイオード、１３…マイクロコンピュータ

Claims (4)

1. 直流電圧源に接続され、ＯＮ、ＯＦＦ駆動により誘導性負荷に電力を供給する少なくとも一方がＦＥＴからなる一対の主回路スイッチング素子と、
   前記一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、
   前記ＦＥＴに逆並列接続された前記ダイオードに前記直流電源の電圧より低い逆電圧を印加する逆電圧印加手段と、
   前記一対の主回路スイッチング素子をＯＮ、ＯＦＦ駆動するための第１のＰＷＭ基本信号を生成する第１のＰＷＭ基本信号生成手段と、
   前記第１のＰＷＭ基本信号に対して位相を進めた第２のＰＷＭ基本信号を生成する第２のＰＷＭ基本信号生成手段と、
   前記第２のＰＷＭ基本信号に基づき前記逆電圧印加手段を所定の期間駆動する逆電圧印加信号を生成するワンショットパルス生成手段と、
   を備えることを特徴とする電力変換装置。
2. 直流電圧源に接続され、ＯＮ、ＯＦＦ駆動により誘導性負荷に電力を供給する少なくとも一方がＦＥＴからなる一対の主回路スイッチング素子と、
   前記一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、
   前記ＦＥＴに逆並列接続された前記ダイオードに前記直流電源の電圧より低い逆電圧を印加する逆電圧印加手段と、
   前記一対の主回路スイッチング素子をＯＮ、ＯＦＦ駆動するためにＰＷＭ基本信号に基づき前記一対の主回路スイッチング素子のスイッチング信号を生成するスイッチング信号生成手段と、
   所定のタイミングで前記逆電圧印加手段を動作させるための逆電圧印加信号を生成するワンショットパルス生成手段と、
   前記逆電圧印加信号及びその逆電圧印加信号に基づき逆電圧が印加されるＦＥＴに対する前記スイッチング信号が入力され、前記スイッチング信号がＯＦＦ時には入力された前記逆電圧印加信号をそのまま出力し、前記スイッチング信号がＯＮ時には入力された前記逆電圧印加信号をＯＦＦとする信号補正手段と、
   を備えることを特徴とする電力変換装置。
3. 複数のＰＷＭ基本信号生成手段と、前記ワンショットパルス生成手段とをマイクロコンピュータ内に設けたことを特徴とする請求項１に記載の電力変換装置。
4. 前記誘導性負荷に流れる電流を検出する電流検出手段と、
   前記電流検出手段によって検出された電流が過電流であるかを診断する診断手段と、
   前記一対のスイッチング素子のＯＮ、ＯＦＦスイッチング信号と前記逆電圧印加信号の出力を許可又は不許可とする制御を行うとともに、前記診断手段によって診断された結果に基づいて前記一対の主回路スイッチング素子及び前記逆電圧印加手段に異常があるか否かを判断する判断・制御手段と、
   を備えることを特徴とする請求項１ないし請求項３のいずれかに記載の電力変換装置。
   
   
   
   
   

Images