JP4926482B2

JP4926482B2 - 電力変換装置

Info

Publication number: JP4926482B2
Application number: JP2006018860A
Authority: JP
Inventors: 浩二野田; 通可植杉; 治信温品; 隆久遠藤; 宏餅川
Original assignee: Toshiba Carrier Corp
Current assignee: Toshiba Carrier Corp
Priority date: 2006-01-27
Filing date: 2006-01-27
Publication date: 2012-05-09
Anticipated expiration: 2026-01-27
Also published as: JP2007202329A; CN101034856A; CN100550592C

Description

本発明は、主回路スイッチング素子の少なくとも一方にＦＥＴが使用され、負荷に電力を供給する電力変換装置に関する。

近年、スーパージャンクションＭＯＳＦＥＴのようにＯＮ抵抗が小さいことにより効率の良いＭＯＳＦＥＴが開発されている。また従来、誘導性負荷を駆動する電力変換装置内のインバータ回路に設けられたスイッチング素子としてＭＯＳＦＥＴを使用する電力変換装置が提案されている（特許文献１参照）。

この提案における電力変換装置では、スイッチング素子であるＭＯＳＦＥＴのＯＮ、ＯＦＦに従ってＭＯＳＦＥＴに逆並列接続された寄生ダイオード（ＭＯＳＦＥＴの構造上、自然に回路上に作成されてしまうダイオード）に生じる逆方向電流による損失を低減するために逆電圧印加回路を設けている。すなわち、この逆電圧印加回路によって一方のＭＯＳＦＥＴがＯＮからＯＦＦに変化した場合に、そのＭＯＳＦＥＴと対になる他方のＭＯＳＦＥＴのＯＮタイミング前に寄生ダイオードへ逆電圧を印加する。印加される逆電圧は、三角波信号と基準周波数及び基準電圧に基づく基準信号とを比較して生成されたＰＷＭ(Pulse Wide Modulation：パルス幅変調)基本信号及び逆電圧を印加するＭＯＳＦＥＴのＯＦＦ信号を組み合わせて生成される駆動信号を基にしている。
特開平１０−３２７５８５号公報

ここで、上記特許文献１では、逆電圧印加回路の動作のＯＮ、ＯＦＦを電位判別回路で制御している。図５は、基準信号及び三角波信号から生成されたＰＷＭ基本信号に基づいて生成される各信号のＯＮ又はＯＦＦの状態を示すタイムチャートである。ＰＷＭ基本信号の各パルスには「ｔ１」から「ｔ４」までの符号が付されている。このタイムチャートにおいては、一対の主回路スイッチング素子をそれぞれ「上アーム」、「下アーム」と表記しており、「上アームスイッチング信号」及び「下アームスイッチング信号」は、スイッチング素子である各ＭＯＳＦＥＴを駆動するために出力される信号である。また、「上アーム逆電圧印加信号」及び「下アーム逆電圧印加信号」は、逆電圧印加回路を駆動するために設けられ、各寄生ダイオードに逆電圧を印加する逆電圧印加回路内のスイッチング素子（以下、「逆電圧印加スイッチング素子」という。）に逆電圧の印加を指示するために出力される信号である。

特許文献１の電位判別回路は、図５のタイムチャートの一番上に示すようなＰＷＭ基本信号が生成された場合に、上アームのＭＯＳＦＥＴを駆動する上アームスイッチング信号がＯＮからＯＦＦに変化した後、下アームのＭＯＳＦＥＴがＯＮする前に上アームのＭＯＳＦＥＴの寄生ダイオードに逆電圧を印加し、下アームのＭＯＳＦＥＴがＯＮした後に逆電圧の印加を終了する必要がある。

すなわち、電位判別回路は、上アームのＭＯＳＦＥＴを駆動する上アームスイッチング信号がＯＮからＯＦＦに変化した後、若干の遅延を設けた後、実線ａに示すように上アーム逆電圧印加信号をＯＮとし、その後、所定時間ＯＮ状態を保持することで、下アームがＯＮされた後に上アーム逆電圧印加信号をＯＦＦする。

ここで、図５に示されるように、上アームと下アームのスイッチング信号間には上下アームが同時ＯＮして、短絡することがないように、それぞれのＯＮ信号のみを所定時間（この時間を以下、「デッドタイム」或いは「遅延時間」と言い、その時間幅を「ｔｄ」と表記する。）だけ遅延させている。

そこで、逆電圧印加信号を生成する電位判別回路は、上アームのスイッチング信号ＯＦＦから所定時間ｔａ（ｔａ＜ｔｄ）だけ遅延した時にＯＮとなり、そこからｔｂ（ｔａ＋ｔｂ＞ｔｄ）時間だけＯＮを継続した後、ＯＦＦとなる上アーム逆電圧印加信号を出力しなければならない。同様に、下アームのＭＯＳＦＥＴを駆動する下アームスイッチング信号がＯＮからＯＦＦに変化した後、実線ｂに示すように下アーム逆電圧印加信号を出力しなければならない。

近年、このような三相モータ駆動用電力変換装置に対応するために、その内部でＰＷＭ基本信号を生成し、これに基づき主回路スイッチング素子のＯＮ，ＯＦＦを制御する信号を出力するマイクロコンピュータが開発され、採用されている。このようなマイクロコンピュータを用いた場合、逆電圧印加回路の動作のＯＮ、ＯＦＦを制御する電位判別回路は、マイクロコンピュータの外部に設けられることになる。

さらに、マイクロコンピュータの種類によっては、外部からの入力に基づきワンショットパルス信号を生成し、外部へ出力するワンショットパルス生成手段がその内部に設けられているものもある。そこで、上下アームスイッチング信号を出力可能で、かつワンショットパルス生成手段付きのマイクロコンピュータを用い、上・下アーム逆電圧印加信号をワンショットパルス生成手段から出力させることが考えられる。

ところが、従来のマイクロコンピュータのワンショットパルス生成手段は、その出力信号を生成するトリガーとなるトリガー信号は外部からマイクロコンピュータに入力されるようになっている。そのため、例えば、三相のＤＣブラシレスモータを駆動するインバータ回路では、例えば、全てのスイッチング素子をＭＯＳＦＥＴとした場合、マイクロコンピュータから出力端子を経て外部に出力された６個の上・下アームのスイッチング信号を再び６個の外部トリガー入力端子からマイクロコンピュータ内に戻す必要があった。このように自らの出力を再びマイクロコンピュータに戻すという無駄な配線によって、マイクロコンピュータが搭載されるプリント基板の面積が大きくなってしまうなどの問題があった。

本発明は上記課題を解決するためになされたものであり、本発明の目的は、電力変換装置のスイッチング素子を駆動するマイクロコンピュータの外部配線を増やすことなく上・下アーム逆電圧印加信号を出力させることができるようにして、回路構成を簡素化した電力変換装置を提供することである。

本発明の実施の形態に係る特徴は、直流電圧源に接続され、ＯＮ、ＯＦＦ駆動により負荷に電力を供給する少なくとも一方がＦＥＴからなる一対の主回路スイッチング素子と、前記一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、前記ＦＥＴに逆並列接続された前記ダイオードに前記直流電源の電圧より低い逆電圧を印加する逆電圧印加手段と、前記一対の主回路スイッチング素子をＯＮ、ＯＦＦ駆動するためのＰＷＭ基本信号を生成するＰＷＭ基本信号生成手段と、前記ＰＷＭ基本信号生成手段と接続され前記ＰＷＭ基本信号に基づき前記逆電圧印加手段を所定の期間駆動する逆電圧印加信号を生成するワンショットパルス生成手段及び、前記ＰＷＭ基本信号生成手段において生成されるＰＷＭ基本信号と外部で生成されて入力される外部トリガー信号とを選択して前記ワンショットパルス生成手段に入力するトリガー信号選択手段とを内部に有するマイクロコンピュータとを備える。

本発明によれば、スイッチング素子を駆動するマイクロコンピュータの外部配線を増やすことなくマイクロコンピュータから上・下アーム逆電圧印加信号を出力させることができるようにして、回路構成を簡素化した電力変換装置を提供することができる。

以下、本発明の第１の実施の形態について図面を参照して詳細に説明する。

（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係る電力変換装置１においては、直流電圧源２の電源ラインに直列にインバータ回路３が接続され、このインバータ回路３の出力側には、例えばモータなどの誘導性負荷４が接続されている。

このインバータ回路３には、主回路スイッチング素子である上側素子ＭＯＳＦＥＴ５ｕないし５ｗ及び下側素子ＭＯＳＦＥＴ５ｘないし５ｚが三相ブリッジ接続される。ここではＭＯＳＦＥＴ５ｕ及び５ｘ、ＭＯＳＦＥＴ５ｖ及び５ｙ、ＭＯＳＦＥＴ５ｗ及び５ｚがそれぞれ一対の主回路スイッチング素子を構成している。これらのＭＯＳＦＥＴ５は、例えば、スーパージャンクションＭＯＳＦＥＴからなる。ＭＯＳＦＥＴ５ｕないし５ｗ及び５ｘないし５ｚのソース及びドレイン間には、ダイオード（寄生ダイオード）６ｕないし６ｗ及び６ｘないし６ｚが逆並列に接続される。なお、これらのスイッチング素子は低ＯＮ抵抗ＭＯＳＦＥＴで構成されているが、いずれか一対の主回路スイッチング素子の一方のＭＯＳＦＥＴをＩＧＢＴとしてもよく、その場合、上側素子をＩＧＢＴに、下側素子をＭＯＳＦＥＴにすることが好ましい。

各主回路スイッチング素子５のゲートにはドライブ手段１４ｕないし１４ｗ及び１４ｘないし１４ｚが各々設けられ、各主回路スイッチング素子５は、マイクロコンピュータ１３からそれぞれに対して出力されるスイッチング信号に基づくドライブ手段１４の出力によってＯＮ、ＯＦＦ駆動される。

ダイオード６ｕないし６ｗ及び６ｘないし６ｚには、それぞれ逆電圧印加手段としての逆電圧印加回路７ｕないし７ｗ及び７ｘないし７ｚが接続されている。これら各逆電圧印加回路７は、直流電圧源２よりも電圧が低い低電圧直流電圧源８を有し、逆電圧印加回路７ｘないし７ｚにおいては低電圧直流電圧源８ｘを共用している。ＭＯＳＦＥＴ５ｕないし５ｗ及び５ｘないし５ｚのソース及びドレイン間に低電圧直流電圧源８がそれぞれ接続されている。

逆電圧印加回路７の低電圧直流電圧源８と直列に抵抗９ｕないし９ｗ及び９ｘないし９ｚが設けられ、さらにコンデンサ１０ｕないし１０ｗ及び１０ｘないし１０ｚが並列に接続されている。抵抗９は、コンデンサ１０のチャージに伴う突入電流を防止するために設けられている。また、逆電圧印加スイッチング素子１１ｕないし１１ｗ及び１１ｘないし１１ｚ、電流の逆流を防ぐダイオード１２ｕないし１２ｗ及び１２ｘないし１２ｚが低電圧直流電圧源８の電源ライン上に接続されている。ここで逆電圧印加スイッチング素子１１には、電力消費の少ないＭＯＳＦＥＴが好適に使用される。

図２に示すように、マイクロコンピュータ１３は、Ｕ相ないしＷ相及びＸ相ないしＺ相の各主回路スイッチング素子５に印加する上下アームスイッチング信号を出力する出力ポート１３ｅと、Ｕ相ないしＷ相及びＸ相ないしＺ相の逆電圧印加回路７を駆動する信号を出力するワンショットパルス生成手段２０に設けられた出力ポート２０ａとを介して、インバータ回路３と接続されている。なお、図２においては説明のため、単一出力相すなわちＵ相部分のみを表しており、三相インバータ装置においては、このような構成が３相分必要となる。

さらに、マイクロコンピュータ１３は、主回路スイッチング素子に印加するスイッチング信号を生成するために、基準信号を生成する基準信号生成手段１３ａと、所定周期の三角波信号を生成する三角波信号生成手段１３ｂと、基準信号生成手段１３ａの出力と三角波信号生成手段１３ｂの出力とを入力し、スイッチング信号を生成するための基本となるＰＷＭ基本信号を生成するＰＷＭ基本信号生成手段１３ｃと、このＰＷＭ基本信号が入力される反転手段１３ｄｃと、遅延手段１３ｄａ、１３ｄｂとを備えている。この最終段の遅延手段１３ｄａ、１３ｄｂを経てマイクロコンピュータ１３の出力ポート１３ｅを介してドライブ手段１４に印加された信号が主回路スイッチング素子５を駆動するための上下アームスイッチング信号（以下、「スイッチング信号α」という。）となる。第１の実施の形態においては、これら基準信号生成手段１３ａと三角波信号生成手段１３ｂは、マイクロコンピュータ１３内に設けた構成としているが、マイクロコンピュータ１３の外に設けられていてもよい。

ＰＷＭ基本信号生成手段１３ｃは、基準信号と三角波信号との大小比較に基づき、主回路スイッチング素子に印加するスイッチング信号の基となるＰＷＭ基本信号を生成する。すなわち、前述した図５に示すように、ＰＷＭ基本信号は基準信号と三角波信号との大小比較の結果を基準にＯＮ又はＯＦＦを行うように生成される。

反転手段１３ｄｃは、それぞれ入力される各ＰＷＭ基本信号を反転させるインバータ回路で構成される。遅延手段１３ｄａ、１３ｄｂは、入力されるＰＷＭ基本信号のＯＮタイミングのみをｔｄ時間だけ遅延させる回路である。この時間は、効率面から、短絡を防止できる範囲で極力短い方（例えば、２ないし３μｓ程度）が望ましい。

さらにマイクロコンピュータ１３は、その内部にゲート駆動手段１５ｕないし１５ｗ及び１５ｘないし１５ｚを介して逆電圧印加スイッチング素子１１に印加する上下アーム逆電圧印加信号（以下、「スイッチング信号β」という。）を生成するワンショットパルス生成手段２０を設けている。ワンショットパルス生成手段２０のトリガー入力２０ｂに入力される信号は、スイッチング信号αである。

スイッチング信号αは、ワンショットパルス生成手段２０にてスイッチング信号βとして生成された後、出力ポート２０ａから出力され、ゲート駆動手段１５を介して逆電圧印加回路７（逆電圧印加スイッチング素子１１）に供給される。

ワンショットパルス生成手段２０は、トリガとして入力されたＯＮ信号を所定時間ｔａ時間だけ遅延させた後、ＯＮ信号を出力し、その後、ｔｂ時間ＯＮ状態を保持した後、ＯＦＦ信号とする。すなわち、スイッチング信号βは、主回路スイッチング素子５のスイッチング信号がＯＮからＯＦＦに変化した時点からｔａ時間遅延して逆電圧印加スイッチング素子１１に印加され、ｔｂ時間ＯＮを継続し、その後、ＯＦＦすることになる。この結果、逆電圧印加スイッチング素子１１は、対応するＭＯＳＦＥＴと対になるＭＯＳＦＥＴのＯＦＦからＯＮへ移行する前後の期間にわたって（寄生）ダイオード６に対して逆電圧を印加することができる。この結果、ＭＯＳＦＥＴに逆並列接続された(寄生)ダイオードに流れる逆電流を抑制できる。ここで、時間ｔａ，ｔｂは、マイクロコンピュータのファームウェアにて設定可能となっており、スイッチング素子の特性、逆電圧印加回路の回路常数などを基に予め定められた時間が設定される。

トリガー信号選択手段２１は、入力された６個（各スイッチング素子ごと、但し図２ではＵ相のみのため２個が図示されている）のスイッチング信号αをワンショットパルス生成手段２０にトリガー信号として送るか否かを個々のスイッチング信号α毎に選択する。すなわち、三相インバータ装置の６個のスイッチング素子のすべてがＭＯＳＦＥＴの場合には６つの全てのスイッチング信号αがトリガー信号としてワンショットパルス生成手段２０に供給される。但し、たとえば、上下アームのいずれか一方をＭＯＳＦＥＴ以外の素子とした場合には、逆電圧印加動作は不要となるため、このような場合には、ＭＯＳＦＥＴ以外の素子に対応するスイッチング信号αをワンショットパルス生成手段２０にトリガー信号として送らないようにして無駄な動作を起こなわないようにすることができる。この結果、マイクロコンピュータとしてはスイッチング素子の種類や配置が異なるものにおいても利用可能とし、汎用性を持たせている。

なお、このようなトリガー信号選択手段２１における選択は、マイクロコンピュータのファームウェアにて設定可能となっている。

以上のようにマイクロコンピュータの内部で生成される信号を使用することで、逆電圧印加スイッチング素子１１に印加するスイッチング信号を生成する際にマイクロコンピュータの外部からトリガー信号を入力する必要がなくなるため、外部配線を増やすことなくマイクロコンピュータから上・下アーム逆電圧印加信号が出力する回路構成を簡素化した電力変換装置を提供することができる。

また、トリガー信号選択手段により、入力された信号を例えば、ファームウェアのレジスタ設定によりワンショットパルス生成手段２０にトリガーとして送るか否かを選択するようにしたため、ファームウェアのレジスタ設定を変更することによりＦＥＴが一部に使用されている場合にも、簡単に対応することができる。

（第２の実施の形態）
次に本発明における第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

第１の実施の形態と構成において相違するのは、第２の実施の形態におけるマイクロコンピュータは外部からトリガー信号の入力を受けることも可能とし、トリガー信号選択手段において内部で生成されたＰＷＭ基本信号と外部からのトリガー信号とを選択している点である。

図３に示すように、本発明の第２の実施の形態に係るマイクロコンピュータ１３の内部に設けられているトリガー信号選択手段２１には、マイクロコンピュータの内部で生成されたＰＷＭ信号と、マイクロコンピュータ１３の外部に設けられた外部トリガー信号生成手段３０からのトリガー信号とが入力される。トリガー信号選択手段２１は、これら入力された信号の中から必要な信号を選択することができる。

前述の第１の実施の形態のようにマイクロコンピュータ１３の外部からトリガー信号を入力せず、内部結線によりマイクロコンピュータ１３の内部で生成される信号を基に逆電圧印加スイッチング素子１１に印加する信号を生成することにすると、このマイクロコンピュータ１３は、逆電圧印加回路７を備えたインバータ回路３にしか使用することができず、マイクロコンピュータとしての汎用性が低くなる。

そこで、スイッチング素子としてＭＯＳＦＥＴを使用せず、逆電圧印加回路７を備えないインバータ回路３に用いる場合は、マイクロコンピュータが有する一又は複数の入力端子を外部で生成されたトリガ信号の入力用に使用して、マイクロコンピュータの内部で生成された信号又は外部で生成された信号のいずれかを選択して使用することが可能な構成とすることで、マイクロコンピュータの汎用性を高めたものである。

なお、トリガー信号選択手段２１では、外部から入力された信号と上下アームスイッチング信号αのいずれかを、ファームウェアのレジスタ設定によりワンショットパルス生成手段２０にトリガーとして送る信号として選択できるようにしている。このため、ファームウェアのレジスタ設定を変更することにより容易に選択すべきトリガー信号を変更することができる。

（第３の実施の形態）
次に本発明における第３の実施の形態について説明する。なお、第３の実施の形態において、上述の第１又は第２の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

第３の実施の形態においては、マイクロコンピュータ１３に設けられているピンに与えられる機能を適宜アサイン変更可能とした点に特徴がある。

すなわち、マイクロコンピュータ１３に設けられているピンに与えられる機能が、例えばワンショットパルス生成手段２０で生成された逆電圧印加スイッチング素子１１に印加されるスイッチング信号βの出力のためにのみ使用されるように固定されて設定されていると、マイクロコンピュータ１３としての用途が限定される。そこで、図４に示すように、マイクロコンピュータ１３に設けられているピンに与えられる機能を例えば、ファームウェアのレジスタ設定を変更することにより、例えば、レジスタ設定１の場合には、ワンショットパルス生成手段２０で生成されるスイッチング信号βの出力を行うための出力ポートとしての機能を与え、或いは、レジスタ設定３の場合には各ピンに割込み信号入力ピンとしての機能を与える等、容易にその機能設定を変更することができるようにしている。

このように、マイクロコンピュータ１３に設けられているピンの機能を例えば、ファームウェアのレジスタ設定を変更して容易にその機能設定を変更できるようにすることで、マイクロコンピュータ１３の汎用性を高めることができる。

なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。

本発明の実施の形態における電力変換装置を示す全体構成図である。第１の実施の形態におけるマイクロコンピュータの構成を示すブロック図である。第２の実施の形態におけるマイクロコンピュータの構成を示すブロック図である。第３の実施の形態におけるマイクロコンピュータのピンのレジスタ設定の例を示した表である。従来の実施の形態において主回路スイッチング素子及び寄生ダイオ−ドに印加される信号を示すタイムチャートである。

符号の説明

１…電力変換装置、２…直流電圧源、３…インバータ回路、４…誘導性負荷、５…主回路スイッチング素子、６…寄生ダイオード、７…逆電圧印加回路、１２…ダイオード、１３…マイクロコンピュータ、２０…ワンショットパルス生成手段、２１…トリガー信号選択手段、３０…外部トリガー信号生成手段

Claims

直流電圧源に接続され、ＯＮ、ＯＦＦ駆動により負荷に電力を供給する少なくとも一方がＦＥＴからなる一対の主回路スイッチング素子と、
前記一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、
前記ＦＥＴに逆並列接続された前記ダイオードに前記直流電源の電圧より低い逆電圧を印加する逆電圧印加手段と、
前記一対の主回路スイッチング素子をＯＮ、ＯＦＦ駆動するためのＰＷＭ基本信号を生成するＰＷＭ基本信号生成手段と、前記ＰＷＭ基本信号生成手段と接続され前記ＰＷＭ基本信号に基づき前記逆電圧印加手段を所定の期間駆動する逆電圧印加信号を生成するワンショットパルス生成手段及び、前記ＰＷＭ基本信号生成手段において生成されるＰＷＭ基本信号と外部で生成されて入力される外部トリガー信号とを選択して前記ワンショットパルス生成手段に入力するトリガー信号選択手段とを内部に有するマイクロコンピュータと、
を備えることを特徴とする電力変換装置。