JP4212546B2

JP4212546B2 - 電力変換装置

Info

Publication number: JP4212546B2
Application number: JP2004330069A
Authority: JP
Inventors: 宏餅川; 建夫小山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-11-15
Filing date: 2004-11-15
Publication date: 2009-01-21
Anticipated expiration: 2024-11-15
Also published as: JP2006141167A

Description

本発明は、主回路スイッチング素子に環流ダイオードが逆並列接続された構成の電力変換装置に関する。

例えばインバータ装置には、図９に示すように、ＭＯＳＦＥＴＳｕ〜ＳｗおよびＳｘ〜Ｓｚに逆並列に環流ダイオードＤｕ〜ＤｗおよびＤｘ〜Ｄｚを接続した構成のものがある。この構成の場合、ＭＯＳＦＥＴＳｕ〜ＳｗおよびＳｘ〜Ｓｚがターンオフすると、負荷Ｍに蓄えられた電流エネルギーが環流ダイオードＤｕ〜ＤｗおよびＤｘ〜Ｄｚを通して環流する。

この場合、例えば環流ダイオードＤｘに順方向電流Ｉａが流れているときにＭＯＳＦＥＴＳｕがオンすると、環流ダイオードＤｘの両端にＰＮ間電圧（いわゆる直流リンク電圧）が逆バイアスとして加わり、図１０に示すように、環流ダイオードＤｘに残留電荷によって逆方向電流が流れた後に環流ダイオードＤｘが遮断する。このため、ＰＮ間電圧と逆方向電流とによって環流ダイオードＤｘに大きな損失が生じるので、放熱器を大形化する必要があった。

そこで、逆電圧印加回路を設け、環流ダイオードを遮断するにあたって、逆電圧印加回路から環流ダイオードに小さな逆電圧を印加し、環流ダイオードの逆回復が逆電圧印加回路の低電圧直流電圧源によって引起されるようにし、環流ダイオードで生じる損失を低減するようにしたものがある（例えば、特許文献１参照）。

図１１は逆電圧印加回路を備えた従来の電力変換装置の回路図である。図１１において、直流電圧源１は３相交流電源を整流してなるものであり、直流電圧源１の正側直流母線１ａと負側直流母線１ｂとの間には、平滑用のコンデンサ２、インバータ主回路３が接続されている。インバータ主回路３は、主回路スイッチング素子に相当するＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚを３相ブリッジ接続してなるものであり、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚのコレクタとエミッタとの間には環流ダイオード５ｕ〜５ｗ、５ｘ〜５ｚが逆並列に接続され、インバータ主回路３の出力側には負荷６（例えばモータ）が接続されている。

各々の環流ダイオード５ｕ〜５ｗ、５ｘ〜５ｚには逆電圧印加回路７が接続されている。これら各逆電圧印加回路７は、直流電圧源１より電圧値が低い低電圧直流電圧源８を有するものであり、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚのコレクタとエミッタとの間には低電圧直流電圧源８の電源ライン８ａ、８ｂが各々接続されている。

各逆電圧印加回路７はベースドライブ回路９を有し、ベースドライブ回路９の電源ライン９ａ、９ｂは低電圧直流電圧源８の電源ライン８ａ、８ｂに接続されており、図示省略のスイッチングタイミング生成回路から、ベースドライブ回路９にドライブ信号ＳＧｕ〜ＳＧｗ、ＳＧｘ〜ＳＧｚが出力されると、ベースドライブ回路９が低電圧直流電圧源８からの電源により駆動し、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚをオンする。

各逆電圧印加回路７は、逆電圧印加スイッチング素子に相当するＭＯＳＦＥＴ１７を有しており、ＭＯＳＦＥＴ１７は、低電圧直流電圧源８の電源ライン８ａに介在され、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚより耐圧が低いものが選定されている。このＭＯＳＦＥＴ１７は、環流ダイオードの逆回復時にオンする。

各逆電圧印加回路７は、ダイオード１３およびコンデンサ１４を有し、これら各ダイオード１３およびコンデンサ１４は、低電圧直流電圧源８の電源ライン８ａに並列接続され、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚがオンされているときには、各低電圧直流電圧源８からダイオード１３を通してコンデンサ１４に充電される。これによりコンデンサ１４にはベースドライブ回路１８の駆動用電源を充電する。電源ライン８ａ、８ｂ間にはコンデサ１５が接続され、電源ライン８ａにはダイオード１６ａが直列接続されている。また、電源ライン８ａ、８ｂ間にはダイオード１６ｂが接続されている。

ベースドライブ回路１８の電源ライン１８ａ、１８ｂは、コンデンサ１４の両端子に接続されており、インバータ主回路３のＡ、Ｂ、Ｃ点の電位に基づいてドライブ信号を出力する図示省略の電位判別回路から、ベースドライブ回路１８にドライブ信号ＳＧrｕ〜ＳＧrｗ、ＳＧrｘ〜ＳＧrｚが出力されると、ベースドライブ回路１８がコンデンサ１４の充電電力により駆動しＭＯＳＦＥＴ１７をオンする。これにより、低電圧直流電圧源８からＭＯＳＦＥＴ１７を通して直流電圧源１より小さな逆電圧が環流ダイオード５ｕ〜５ｗおよび５ｘ〜５ｚに印加される。

ところが、このような従来のものでは、環流ダイオードの逆回復時に、一時的に主回路の電流が逆電圧印加回路の低電圧直流電圧源８に流れる。すなわち、環流ダイオードの逆回復時には、逆電圧印加回路７により、環流ダイオードに流れている電流を逆電圧印加回路により流れないようにするので、環流ダイオードに流れていた電流が一時的に逆電圧印加回路に流れ込み、逆電圧印加回路の低電圧直流電圧源８を通って環流ダイオードをバイパスする回路が形成される。このため、逆電圧印加回路の低電圧直流電圧源８の電圧変動が大きくなる。その結果、逆電圧印加回路の低電圧直流電圧源８の電流容量を大きくする必要がある。

本発明の目的は、環流ダイオードの逆回復時に逆電圧印加回路の補助電源に流れる主回路電流を抑制し、しかも環流ダイオードの逆回復を適正に行うことができる電力変換装置を提供することである。

本発明の電力変換装置は、直流電圧源に直列接続され負荷に電力を供給する二個一組の主回路スイッチング素子と、これら各主回路スイッチング素子に逆並列接続された環流ダイオードと、これら各環流ダイオードが遮断するにあたって、前記直流電圧源より小さな逆電圧を各環流ダイオードに印加する逆電圧印加回路とを備え、前記逆電圧印加回路は、前記直流電圧源より電圧値が低い補助電源と、前記環流ダイオードの逆回復時にオンし前記主回路スイッチング素子より耐圧が低い逆電圧印加スイッチング素子と、前記環流ダイオードより逆回復時間が短く高速な補助ダイオードとの直列接続にて構成され、前記補助電源は、直流電圧源の電圧より低い低電圧直流電圧電源と、前記低電圧直流電圧電源と直列接続され前記環流ダイオードの逆回復時に前記低電圧直流電圧電源に流れ込む主回路電流を抑制する電流抑制回路と、前記低電圧直流電圧電源と前記電流抑制回路との直列回路に並列に接続され高周波域でも内部インピーダンスが低く前記環流ダイオードの逆回復時に前記逆電圧印加回路に流れ込む主回路電流を流すための高周波用コンデンサとを備えたことを特徴とする。

本発明によれば、環流ダイオードの逆回復時に低電圧直流電圧電源に流れる主回路電流を抑制する電流抑制回路を設けたので、低電圧直流電圧電源に流れる主回路電流を抑制でき、定電圧電源の電流容量を大きくする必要がなくなる。環流ダイオードの逆回復時に逆電圧印加回路に流れ込む主回路電流は、逆電圧印加回路の高周波用コンデンサを流れるので、環流ダイオードを逆回復するに必要な電流を短時間で流すことができ、休止期間を長くする必要がない。そのため、休止期間によって生じる電力変換装置の制御品質の劣化（波形劣化）等も抑制できる。

（第１の実施の形態）
図１は本発明の第１の実施の形態に係わる電力変換装置の回路図である。この第１の実施の形態は、図１１に示した従来例に対し、逆電圧印加回路７内に環流ダイオード５の逆回復時に低電圧直流電圧電源８に流れる主回路電流を抑制する電流抑制回路１０を追加して設け、低電圧直流電圧電源８と電流抑制回路１０との直列回路に並列に高周波域でも内部インピーダンスが低い高周波用コンデンサ１５Ａを接続したものである。図１１と同一要素には、同一符号を付し重複する説明は省略する。

図１において、インバータ主回路３のＡ点の電圧が検出され、環流ダイオード５ｕの逆回復を行う状態であることが判定されると、ベースドライブ回路１８にドライブ信号が出力されＭＯＳＦＥＴ１７がオンする。これにより、電源ライン８ａを通して環流ダイオード５ｕに逆電圧が印加され環流ダイオード５ｕに流れる電流が減少する。

そうすると、負荷６から環流ダイオード５ｕを経由し直流電圧電源のＰ側に流れていた主回路電流は逆電圧印加回路７に流れ込む。逆電圧印加回路に流れ込んだ主回路電流は、低電圧直流電圧電源８と高周波用コンデンサ１５Ａに流れ込むが、低電圧直流電圧電源８には電流抑制回路１０が直列接続されているので、定電圧直流電圧電源８に流れる電流は抑制され、高周波用コンデンサ１５Ａの方に流れる。従って、低電圧直流電圧電源に流れる主回路電流を抑制でき、定電圧電源の電流容量を大きくする必要がなくなる。また、環流ダイオード５ｕを逆回復するに必要な電流を短時間で流すことができ、相補の関係でオンオフする二個一組の主回路スイッチング素子４ｕ、４ｘのオンオフを切り替える際の休止期間を長くする必要がない。そのため、休止期間によって生じる電力変換装置の制御品質の劣化（波形劣化）等も抑制できる。

図２は、第１の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。なお、図２ではベースドライブ回路９、１８等の記載を省略している。直流電圧源１は、例えば三相交流電源を整流し平滑コンデンサ２にて平滑することで得られる。直流電圧源１からは、正側直流母線１ａおよび負側直流母線１ｂが伸び、正側直流母線１ａと負側直流母線１ｂとの間に、主回路スイッチング素子４ｕ、４ｘである２個のＭＯＳＦＥＴが直列接続されている。

これら正側の主回路スイッチング素子４ｕと負側の主回路スイッチング素子４ｘとの双方には、それぞれ環流ダイオード５ｕ、５ｘが内在されている。正側主回路スイッチング素子４ｕと負側主回路スイッチング素子４ｘとの間からは、負荷へ接続されている負荷端子１１が取り出され、また、主回路スイッチング素子４のドレイン端子とソース端子との間（環流ダイオード５のカソード端子とアノード端子との間）に逆電圧印加回路７が接続されている。

逆電圧印加回路７は、直流電圧源１より電圧値が低い補助電源１２と、主回路スイッチング素子４より耐圧が低い逆電圧印加スイッチング素子１７と、環流ダイオード５より逆回復時間が短く高速な補助ダイオード１６の直列接続にて構成される。

補助電源１２は、直流電圧源の電圧の約１／４より低い低電圧直流電圧電源８と、電流抑制回路１０としての抵抗器と、高周波域でも内部インピーダンスが低い高周波用コンデンサ１５Ａとを直列接続することによって構成されている。

ここで、高周波用コンデンサ１５Ａは、平滑用の電解コンデンサなどではなく、セラミックコンデンサやフィルムコンデンサ等の高周波用コンデンサを用いる。また、電流抑制回路１０としての抵抗器は、例えば、プリント配線基板の銅箔パターンの配線抵抗や銅線や銅板などの配線抵抗を用いることも可能である。さらに、例えば、図３で示されるような定電流回路を用いてもよい。

図２の構成にて、高周波用コンデンサ１５Ａと逆電圧印加スイッチング素子１７と補助ダイオード１６と環流ダイオード５とを結んだ放電経路は、できるだけ短く配線し、インダクタンスが少なくなるように構成する。

このように構成された第１の実施の形態において、高周波域でも内部インピーダンスが低い高周波用コンデンサ１５Ａを用いたため、この高周波用コンデンサ１５Ａからの電荷放電は高速度に実行され、環流ダイオード５を逆回復する際に流れる電流の立ち上がり時間を短くでき、最大電流も高くなる。また、電流抑制回路１０の作用とも相乗して、このようなインパルス状の電流が直接低電圧直流電圧電源８に流れずに、より平均的な波形の電流が低電圧直流電圧電源８に流れる。

第１の実施の形態によれば、環流ダイオード５を逆回復するに必要な電流を短時間に流すことができ、休止期間を長くする必要がないため、相補の関係でオンオフする二個一組の主回路スイッチング素子４ｕ、４ｘのオンオフを切り替える際の休止期間によって生じる電力変換装置の制御品質の劣化（波形劣化）等も抑制できる。

また、環流ダイオード５に逆回復電流を供給している時間中は、主回路電流（負荷電流）も逆電圧印加回路７中を通ることになり、主回路電流による損失も増えることになるため、できるだけ速やかに環流ダイオード５の逆回復が完了することが望ましいが、その要請も達成できる。さらに、低電圧直流電圧電源８への負担も軽減するので、低電圧直流電圧電源８が低い電流容量の電源で済み、低電圧直流電圧電源８の内部発熱も軽減される。

（第２の実施の形態）
図４は本発明の第２の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第２の実施の形態は、図１に示した第１の実施の形態に対し、低電圧直流電圧電源８は、主回路スイッチング素子４の駆動用電源として用いるようにしたものである。

図４において、主回路スイッチング素子４のベースドライブ回路９はゲート駆動用アンプ２７とゲート抵抗１９とからなり、ゲート駆動用アンプ２７は低電圧直流電圧電源８から電力を得てゲート抵抗１９を介して、主回路スイッチング素子４のゲート駆動信号として主回路スイッチング素子４のゲート端子に入力する。図４では電流抑制回路１０として抵抗器を用いた場合を示している。

電流抑制回路１０の電流抑制作用と高周波用コンデンサ１５Ａの高周波インピーダンスの低減作用により、低電圧直流電圧電源８には、環流ダイオード５に逆回復に伴うインパルス状の電流が流れなくなるため、環流ダイオード５の逆回復時においても低電圧直流電圧電源８の電圧変動が非常に少なくなる。

第２の実施の形態によれば、低電圧直流電圧電源８の電圧変動が少なくなり安定化するので、主回路スイッチング素子４のベースドライブ回路９に電源を供給しても、環流ダイオード５の逆回復に際しても電源電圧変動などの悪影響を防止できる。また、低電圧直流電圧電源８とベースドライブ回路９の電源との電源の共有化により、回路の簡素化を図ることができる。

（第３の実施の形態）
図５は本発明の第３の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第３の実施の形態は、図１に示した第１の実施の形態に対し、二個一組の主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚのうち、直流電源の負側に接続された方の主回路スイッチング素子４ｘ〜４ｚのみに逆電圧印加回路７を備えるようにしたものである。図５では三相インバータとして用いる場合の電力変換装置を示している。

図５において、直流電圧源１からは、正側直流母線１ａおよび負側直流母線１ｂが伸び、正側直流母線１ａと負側直流母線１ｂとの間に正側主回路スイッチング素子４ｕ〜４ｗにＩＧＢＴを適用し、負側主回路スイッチング素子４ｘ〜４ｚにＭＯＳＦＥＴを適用する。

負側主回路スイッチング素子４ｘ〜４ｚには、環流ダイオード５ｘ〜５ｚが内在されているＭＯＳＦＥＴを用いるのに対し、正側主回路スイッチング素子４ｕ〜４ｗには、環流ダイオード５ｕ〜５ｗが内在していないＩＧＢＴを用いるので、正側主回路スイッチング素子４ｕ〜４ｗに、逆回復時間が短く逆回復損失の少ない環流ダイオード５ｕ’〜５ｗ’を並列に接続する。従って、正側主回路スイッチング素子４ｕ〜４ｗには逆電圧印加回路７を必要としない。

すなわち、負側主回路スイッチング素子４ｘ〜４ｚには逆電圧印加回路７が接続されているが、正側主回路スイッチング素子４ｕには、逆電圧印加回路７は接続されていない。負側主回路スイッチング素子４ｘ〜４ｚの逆電圧印加回路７は、低電圧直流電圧電源８が三相分の回路に対し、共通に1個のみ適用されている。これは、ｘ相〜ｚ相の逆電圧印加回路７の一方の電源ラインは、直流電圧源１の負側直流母線１ｂと共用化できるからである。

第３の実施の形態によれば、負側主回路スイッチング素子４ｘ〜４ｚだけに、逆電圧印加回路７を適用したため、三相分の回路に対して低電圧直流電圧電源８を各相毎に用意する必要がなく、各相共通に1個のみで済む。また、低電圧直流電圧電源８が1個のみで済むため、回路の簡素化を図ることができる。

（第４の実施の形態）
図６は本発明の第４の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第４の実施の形態は、図１に示した第１の実施の形態に対し、主回路スイッチング素子４の出力電圧の時間的急変を抑制するように主回路スイッチング素子４の駆動信号の電圧を調整する電圧変化率抑制回路２０を設けたものである。

図６において、電圧変化率抑制回路２０は、電圧変化率抑制用コンデンサ２１と電圧変化率抑制用抵抗器２２とを直列接続して構成され、主回路スイッチング素子４のドレイン端子と主回路スイッチング素子４のゲート端子との間に接続されている。

環流ダイオードの逆回復時には、逆電圧印加回路７の動作により環流ダイオード５が急速にオフする。そのために、主回路スイッチング素子４のドレイン−ソース間電圧の時間的変化率が大きくなる。そこで、主回路スイッチング素子４のドレイン電圧が急激に低下し始めると、電圧変化率抑制回路２０の作用により主回路スイッチング素子４のゲート電圧を下げ、結果として、主スイッチング素子のオンの速度を緩和する。

第４の実施の形態によれば、主スイッチング素子４のオンの速度が緩和されるため主回路スイッチング素子４の電圧変化率が抑制され、電磁妨害波（ノイズ）の発生が抑制される。

（第５の実施の形態）
図７は本発明の第５の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第５の実施の形態は、図１に示した第１の実施の形態に対し、主回路スイッチング素子４としてはオン抵抗の低下を優先して設計されたＭＯＳＦＥＴを用い、主回路スイッチング素子４にバイポーラ素子２３を並列接続したものである。このバイポーラ素子２３は主回路スイッチング素子４とほぼ同時にオンし、主回路スイッチング素子４がオフするより幾分早くオフするものである。

図７において、主回路スイッチング素子４に並列にバイポーラ素子２３を接続する。ゲート信号遅延回路２４は、元ゲート信号を受けて主回路スイッチング素子ゲート４への駆動信号と、バイポーラ素子２３へのベース駆動用信号とに振り分け、主回路スイッチング素子４のゲート駆動信号のオフタイミングをバイポーラ素子２３のベース駆動用信号のオフタイミングより幾分遅らせる。

主回路スイッチング素子４へのゲート駆動信号は、ベースドライブ回路９のゲート駆動用アンプ２７及びゲート抵抗１９を介して主回路スイッチング素子ゲート４に入力される。同様に、バイポーラ素子２３へのベース駆動用信号は、ベースドライブ回路２５のゲート駆動用アンプ２８ゲート抵抗２６を介してバイポーラ素子２３に入力される。

図８は、一般的なパワーＭＯＳＦＥＴの素子特性のオン抵抗と逆回復時間との傾向曲線を示している。図８において、オン抵抗が小さくなるようにＭＯＳＦＥＴを設計すると逆回復時間は長くなり、結果として、逆回復に起因する損失も大きくなり、逆に、オン抵抗が大きくなるようにＭＯＳＦＥＴを設計すると逆回復時間は短くなり、結果として、逆回復に起因する損失も小さくなる傾向を示す。

そこで、第５の実施の形態においては、主回路スイッチング素子４に用いるパワーＭＯＳＦＥＴに、オン抵抗を優先的に低く設計されたものを適用し、主回路スイッチング素子４とほぼ同時にオンし主回路スイッチング素子４がオフするより幾分早くオフするバイポーラ素子２３を並列接続する。

これより、蓄積時間を有するバイポーラ素子２３との並列運転が実現できる。オン時は、低抵抗のバイポーラ素子２３に多くの電流が流れるためオン損失の低減が図れる。また、ターンオフ時には、バイポーラ素子２３のオフタイミングが幾分早くなるため、蓄積時間を有するバイポーラ素子２３が完全にオフした後に、主回路スイッチング素子４がオフするため、ターンオフ損失も少なくできる。

第５の実施の形態によれば、パワー半導体のチップ面積を少なくして、かつ、発生損失を低減することができ、低コストで高効率な電力変換装置を実現することができる。

本発明の第１の実施の形態に係わる電力変換装置の回路図。本発明の第１の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。本発明の第１の実施の形態における電流抑制回路の回路図。本発明の第２の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。本発明の第３の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。本発明の第４の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。本発明の第５の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。一般的なパワーＭＯＳＦＥＴの素子特性のオン抵抗と逆回復時間との傾向曲線のグラフ。従来のインバータ回路の一例を示す回路図。環流ダイオードの逆回復特性を示す電流波形図。従来の電力変換装置の一例を示す回路図。

符号の説明

１…直流電圧源、１ａ…正側直流母線、１ｂ…負側直流母線、２…平滑コンデンサ、３…インバータ主回路、４…主回路スイッチング素子、５…環流ダイオード、６…負荷、７…逆電圧印加回路、８…低電圧直流電圧源、８ａ、８ｂ…電源ライン、９…ベースドライブ回路、９ａ、９ｂ…電源ライン、１０…電流抑制回路、１１…負荷端子、１２…補助電源、１３…ダイオード、１４…コンデンサ、１５…コンデンサ、１６ａ、１６ｂ…ダイオード、１７…逆電圧印加スイッチング素子、１８…ベースドライブ回路、１９…ゲート抵抗、２０…電圧変化率抑制回路、２１…電圧変化率抑制用コンデンサ、２２…電圧変化率抑制用抵抗器、２３…バイポーラ素子、２４…ゲート信号遅延回路、２５…ベースドライブ回路、２６…ゲート抵抗、２７…ゲート駆動用アンプ、２８…ゲート駆動用アンプ

Claims

直流電圧源に直列接続され負荷に電力を供給する二個一組の主回路スイッチング素子と、これら各主回路スイッチング素子に逆並列接続された環流ダイオードと、これら各環流ダイオードが遮断するにあたって、前記直流電圧源より小さな逆電圧を各環流ダイオードに印加する逆電圧印加回路とを備え、前記逆電圧印加回路は、前記直流電圧源より電圧値が低い補助電源と、前記環流ダイオードの逆回復時にオンし前記主回路スイッチング素子より耐圧が低い逆電圧印加スイッチング素子と、前記環流ダイオードより逆回復時間が短く高速な補助ダイオードとの直列接続にて構成され、前記補助電源は、直流電圧源の電圧より低い低電圧直流電圧電源と、前記低電圧直流電圧電源と直列接続され前記環流ダイオードの逆回復時に前記低電圧直流電圧電源に流れ込む主回路電流を抑制する電流抑制回路と、前記低電圧直流電圧電源と前記電流抑制回路との直列回路に並列に接続され高周波域でも内部インピーダンスが低く前記環流ダイオードの逆回復時に前記逆電圧印加回路に流れ込む主回路電流を流すための高周波用コンデンサとを備えたことを特徴とする電力変換装置。
前記低電圧直流電圧電源は、前記主回路スイッチング素子の駆動用電源として用いることを特徴とする請求項１記載の電力変換装置。
二個一組の主回路スイッチング素子のうち、直流電源の負側に接続された方の主回路スイッチング素子のみに前記逆電圧印加回路を備えることを特徴とする請求項１または２記載の電力変換装置。
前記主回路スイッチング素子の出力電圧の時間的急変を抑制するように前記主回路スイッチング素子の駆動信号の電圧を調整する電圧変化率抑制回路を設けたことを特徴とする請求項１ないし３のいずれか一記載の電力変換装置。
主回路スイッチング素子は、オン抵抗の低下を優先して設計されたＭＯＳＦＥＴを用い、前記主回路スイッチング素子とほぼ同時にオンし前記主回路スイッチング素子がオフするより幾分早くオフするバイポーラ素子を前記主回路スイッチング素子に並列接続したことを特徴とする請求項１ないし４のいずれか一記載の電力変換装置。