JP2012170269A - 半導体装置 - Google Patents

Abstract

【課題】 主素子の逆並列ダイオードの逆回復特性を改善することができ、小型化を図ることができる半導体装置を提供する。
【解決手段】 半導体装置Ｄは、半導体回路２２と、電源９とを備えている。半導体回路２２は、スイッチング素子１及び逆並列ダイオード２を有した主素子３と、高速還流ダイオード４と、コンデンサ６と、補助素子５とを有した逆電圧印加回路７と、主素子駆動回路１３と、補助素子駆動回路１４とを備えている。電源９は、コンデンサ６に並列に接続され、主素子駆動回路１３及び補助素子駆動回路１４に接続され、コンデンサ６、主素子駆動回路１３及び補助素子駆動回路１４に電力を供給し、主素子３の耐電圧より電圧値が低い。
【選択図】図２

Description

本発明の実施形態は、半導体装置に関する。

近年、種々の電力変換装置に関する技術の開発が進められている。例えば、電力変換装置がインバータ回路を有している場合、インバータ回路は複数の半導体スイッチで形成されている。半導体スイッチは、電力用スイッチング素子を応用している。半導体スイッチの主素子は、電力用のスイッチング素子と、スイッチング素子に逆並列に接続された逆並列ダイオードとを有している。逆並列ダイオードの逆回復特性を改善する技術の開発も進められている。

半導体スイッチは、主素子の他、逆電圧印加回路を有している。逆電圧印加回路は、主素子の耐電圧より小さな逆電圧を逆並列ダイオードに印加するものであり、ブリッジ回路の１アームを構成している。

逆電圧印加回路は、主素子の耐電圧より電圧値が低い補助電源と、逆並列ダイオードの逆回復時にオンし主素子より耐圧が低い補助素子と、逆並列ダイオードより、逆回復時間が短く逆回復電荷が小さい高速還流ダイオードと、補助電源に並列に接続されたコンデンサとを備えている。補助電源、補助素子及び高速還流ダイオードは、直列接続にて構成されている。

デッドタイムの期間中に補助素子がオンすることで、補助電源により充電されたコンデンサからのエネルギの供給により、主電流が逆並列ダイオードから高速還流ダイオードへ転流する。高速還流ダイオードが還流している状態で、反対アームの主素子の制御端子にオン信号が入力されるため、逆並列ダイオードのかわりに高速還流ダイオードが逆回復を起こす。このため、逆回復によるサージ電流を従来法に比べ大幅に低減することが可能となる。

特開２００６−１４１１６７号公報 特開２００６−１４１１６８号公報 特開２００７−２５２０５５号公報

ところで、上記半導体スイッチを動作させるため、半導体スイッチには、主素子を駆動するための主素子駆動回路と、主素子駆動回路に電力を供給するための主素子駆動電源と、補助素子を駆動するための補助素子駆動回路と、補助素子駆動回路に電力を供給するための補助素子駆動電源と、をさらに接続する必要がある。
このため、半導体スイッチ、主素子駆動回路、補助素子駆動回路及び電源を備えた半導体は大型のものになってしまう。

この発明は以上の点に鑑みなされたもので、その目的は、主素子の逆並列ダイオードの逆回復特性を改善することができ、小型化を図ることができる半導体装置を提供することにある。

一実施形態に係る半導体装置は、
半導体回路と、
電源と、を備え、
前記半導体回路は、
電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、
前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、コンデンサと、前記コンデンサ及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、を有し、前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、
前記主素子に制御信号を与える主素子駆動回路と、
前記補助素子に制御信号を与える補助素子駆動回路と、を具備し、
前記電源は、前記コンデンサに並列に接続され、前記主素子駆動回路及び補助素子駆動回路に接続され、前記コンデンサ、主素子駆動回路及び補助素子駆動回路に電力を供給し、前記主素子の耐電圧より電圧値が低いことを特徴としている。

図１は、第１の実施形態に係る半導体装置を備えた電力変換装置を示す回路図である。 図２は、上記半導体装置を示す回路図である。 図３は、第２の実施形態に係る半導体装置を示す回路図である。 図４は、第３の実施形態に係る半導体装置を示す回路図である。 図５は、第４の実施形態に係る半導体装置を示す回路図である。 図６は、第５の実施形態に係る半導体装置を示す回路図である。 図７は、第６の実施形態に係る半導体装置を示す回路図である。 図８は、第７の実施形態に係る半導体装置を示す回路図である。

以下、図面を参照しながら第１の実施形態に係る半導体装置について詳細に説明する。この実施形態において、複数の半導体装置を備えた電力変換装置について説明する。

図１に示すように、電力変換装置は、直流電圧源３１と、平滑用のコンデンサ３２と、インバータ回路としての２レベルインバータ回路３３と、を備えている。２レベルインバータ回路３３は、図示しない冷却器に接続され冷却されている。

直流電圧源３１は、３相交流電源を整流してなるものである。直流電圧源３１の正側直流母線２３と負側直流母線２４との間には、コンデンサ３２及び２レベルインバータ回路３３が接続されている。２レベルインバータ回路３３は、３個の半導体回路群３４、３５、３６及び電源（補助電源）９で形成されている。半導体回路群３４、３５、３６は、互いに並列に接続されている。

半導体回路群３４は、正電位側の端子Ｐ及び負電位側の端子Ｎ間に直列に接続された第１半導体回路２２ａ及び第２半導体回路２２ｂを含んでいる。半導体回路群３５は、正電位側の端子Ｐ及び負電位側の端子Ｎ間に直列に接続された第１半導体回路２２ｃ及び第２半導体回路２２ｄを含んでいる。半導体回路群３６は、正電位側の端子Ｐ及び負電位側の端子Ｎ間に直列に接続された第１半導体回路２２ｅ及び第２半導体回路２２ｆを含んでいる。各半導体回路２２（２２ａ乃至２２ｆ）には、電源９が接続されている。

２レベルインバータ回路３３は、正電位側の端子Ｐ及び負電位側の端子Ｎから入力される直流電力を交流電力に変換し、交流電力を出力端子Ｕ、Ｖ、Ｗから負荷Ｍに供給するものである。

次に、半導体回路２２（２２ａ乃至２２ｆ）及び電源９を備えた半導体装置Ｄについて説明する。
図２に示すように、半導体装置Ｄは、半導体回路２２と、電源９と、を備えている。半導体回路２２は、半導体スイッチ８と、主素子駆動回路１３と、補助素子駆動回路１４と、を備えている。半導体スイッチ８は、主素子３と、逆電圧印加回路７と、を備えている。

主素子３は、電圧駆動型のスイッチング素子１及び逆並列ダイオード２を有している。スイッチング素子１は、制御端子１ａ、正極端子１ｂ及び負極端子１ｃを有している。この実施形態において、スイッチング素子１は、ＩＧＢＴ（絶縁ゲート型トランジスタ）で形成されている。スイッチング素子１は、制御端子１ａに制御信号が与えられ、導通状態又は非導通状態に切替えられる。スイッチング素子１は、制御端子１ａ（ゲート）に、主素子駆動回路１３から制御信号（ゲート信号）が与えられ、導通（オン）状態又は非導通（オフ）状態に切替えられる。
逆並列ダイオード２は、スイッチング素子１に逆並列に接続されている。

逆電圧印加回路７は、高速還流ダイオード４と、補助素子５と、コンデンサ６と、を有している。
高速還流ダイオード４の陰極側は正極端子１ｂに電気的に接続されている。高速還流ダイオード４は、逆並列ダイオード２より逆回復時間が短く、逆並列ダイオード２より逆回復電荷が小さい。
コンデンサ６は、逆電圧印加用のコンデンサであり、一方の電極が負極端子１ｃに接続されている。

補助素子５は、コンデンサ６の他方の電極と、高速還流ダイオード４の陽極側との間に接続されている。なお、高速還流ダイオード４、補助素子５及びコンデンサ６は、直列に接続されている。補助素子５は、制御端子５ａを有し、制御端子５ａに制御信号が与えられ、導通状態又は非導通状態に切替えられる。例えば、補助素子５は、制御端子５ａ（ゲート）に、補助素子駆動回路１４から制御信号（ゲート信号）が与えられ、オン状態又はオフ状態に切替えられる。補助素子５は、逆並列ダイオード２の逆回復時にオンし、主素子３より耐圧が低いものである。
逆電圧印加回路７は、主素子３の耐電圧より小さな逆電圧を逆並列ダイオード２に印加することが可能である。

主素子駆動回路１３は、絶縁型ＤＣ−ＤＣコンバータ１０ａと、電圧増幅回路１２ａとを有している。絶縁型ＤＣ−ＤＣコンバータ１０ａは、電圧増幅回路１２ａの２つの端子に接続され、これら２つの端子に正負の両電源を与える。絶縁型ＤＣ−ＤＣコンバータ１０ａは、スイッチング素子１の負極端子１ｃにも接続されている。

電圧増幅回路１２ａの入力端子には入力制御信号１１ａが与えられる。電圧増幅回路１２ａの出力端子は、制御端子１ａに接続されている。主素子駆動回路１３（電圧増幅回路１２ａ）は、主素子３（制御端子１ａ）に制御信号を与える。

補助素子駆動回路１４は、絶縁型ＤＣ−ＤＣコンバータ１０ｂと、電圧増幅回路１２ｂとを有している。絶縁型ＤＣ−ＤＣコンバータ１０ｂは、電圧増幅回路１２ｂの２つの端子に接続され、これら２つの端子に正負の両電源を与える。絶縁型ＤＣ−ＤＣコンバータ１０ｂは、補助素子５の高速還流ダイオード４側の端子にも接続されている。

電圧増幅回路１２ｂの入力端子には入力制御信号１１ｂが与えられる。電圧増幅回路１２ｂの出力端子は、制御端子５ａに接続されている。補助素子駆動回路１４（電圧増幅回路１２ｂ）は、補助素子５（制御端子５ａ）に制御信号を与える。

電源９は、コンデンサ６に並列に接続され、主素子駆動回路１３及び補助素子駆動回路１４に接続されている。電源９は、コンデンサ６、主素子駆動回路１３及び補助素子駆動回路１４に電力を供給する。上記のように、コンデンサ６、主素子駆動回路１３及び補助素子駆動回路１４には、１つの電源９から電力が供給される。電源９の電圧値は、主素子３の耐電圧より低い値である。

また、上記の例では、コンデンサ６の電圧を電源９の電圧とし、絶縁型ＤＣ−ＤＣコンバータ１０（１０ａ、１０ｂ）で絶縁して主素子駆動回路１３及び補助素子駆動回路１４に送電する構成となっているが、主素子駆動回路１３又は補助素子駆動回路１４の駆動電圧を電源９の電圧としてもよい。
半導体装置Ｄ等、電力変換装置は、上記のように形成されている。

図１及び図２に示すように、半導体回路群３４に着目すると、第１半導体回路２２ａ及び第２半導体回路２２ｂのスイッチング素子１がオフ状態となるデッドタイムの期間が存在する。

第２半導体回路２２ｂにおいて、デッドタイムの期間中に、補助素子５がオンすることで、電源９により充電されたコンデンサ６からのエネルギの供給により、主電流が逆並列ダイオード２から高速還流ダイオード４へ転流する。高速還流ダイオード４が還流している状態で、第１半導体回路２２ａのスイッチング素子１がオン状態に切替えられるため、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こす。このため、逆回復によるサージ電流を大幅に低減することが可能となる。

上記のように構成された第１の実施形態に係る半導体装置Ｄを備えた電力変換装置によれば、半導体装置Ｄは、半導体回路２２と、電源９とを備えている。半導体回路２２は、スイッチング素子１及び逆並列ダイオード２を有した主素子３と、高速還流ダイオード４、コンデンサ６及び補助素子５を有した逆電圧印加回路７と、主素子駆動回路１３と、補助素子駆動回路１４とを備えている。

電源９は、コンデンサ６に並列に接続され、主素子駆動回路１３及び補助素子駆動回路１４に接続され、コンデンサ６、主素子駆動回路１３及び補助素子駆動回路１４に電力を供給し、主素子３の耐電圧より電圧値が低い。逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。

コンデンサ６、主素子駆動回路１３及び補助素子駆動回路１４に電力を供給する電源を電源９で共用することができる。すなわち、コンデンサ６、主素子駆動回路１３及び補助素子駆動回路１４に電源を個別に取り付ける必要はないため、半導体装置Ｄの小型化、ひいては電力変換装置の小型化を図ることができる。

上記のことから、主素子３の逆並列ダイオード２の逆回復特性を改善することができ、小型化を図ることができる半導体装置Ｄ及び半導体装置Ｄを備えた電力変換装置を得ることができる。

次に、第２の実施形態に係る半導体装置を備えた電力変換装置について説明する。なお、この実施形態において、他の構成は上述した第１の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。

図３に示すように、補助素子駆動回路１４は、電圧増幅回路１２ｂと、ロジック回路１５と、パルストランス１６とを有している。絶縁型ＤＣ−ＤＣコンバータ１０ａは、電圧増幅回路１２ｂの２つの端子に接続され、これら２つの端子に正負の両電源を与える。電圧増幅回路１２ｂの入力端子には、ロジック回路１５を介して入力制御信号１１ａが与えられる。

パルストランス１６は、絶縁された一次側回路及び二次側回路を有している。パルストランス１６の一次側回路は、電圧増幅回路１２ｂの出力端子及び絶縁型ＤＣ−ＤＣコンバータ１０ａに接続されている。パルストランス１６の二次側回路は、制御端子５ａ及び補助素子５の高速還流ダイオード４側の端子に接続されている。補助素子駆動回路１４（パルストランス１６）は、補助素子５（制御端子５ａ）に制御信号を与える。

上記のように、電源９は、主素子駆動回路１３を介して補助素子駆動回路１４に、接続され、かつ電力を供給している。補助素子駆動回路１４は、パルストランス１６を有し、主素子駆動回路１３と絶縁して補助素子５に制御信号を与えることが可能である。

上記のように構成された第２の実施形態に係る半導体装置Ｄを備えた電力変換装置によれば、半導体装置Ｄは、半導体回路２２と、電源９とを備えている。このため、第１の実施形態と同様、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。また、半導体回路２２用の電源を１つの電源９で対応することができるため、半導体装置Ｄの小型化、ひいては電力変換装置の小型化を図ることができる。

絶縁型ＤＣ−ＤＣコンバータ１０ａを、主素子駆動回路１３及び補助素子駆動回路１４で共用することができる。絶縁型ＤＣ−ＤＣコンバータはサイズが大きく高価なものであるため、第１の実施形態に比べ、絶縁型ＤＣ−ＤＣコンバータ１０ｂの分、小型化と、製造コストの低減とを図ることができる。

上記のことから、主素子３の逆並列ダイオード２の逆回復特性を改善することができ、小型化を図ることができる半導体装置Ｄ及び半導体装置Ｄを備えた電力変換装置を得ることができる。

次に、第３の実施形態に係る半導体装置を備えた電力変換装置について説明する。なお、この実施形態において、他の構成は上述した第１の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。

図４に示すように、半導体装置Ｄは、コンデンサ６の両極間の電圧、主素子駆動回路１３の駆動電圧及び補助素子駆動回路１４の駆動電圧の少なくとも１つの電圧を一定に保つレギュレータ１７をさらに備えている。この実施形態において、レギュレータ１７は、主素子駆動回路１３に設けられ、主素子駆動回路１３の駆動電圧を一定に保つことが可能である。

言うまでもないが、半導体装置Ｄは、必要に応じて、コンデンサ６の両極間の電圧を一定に保つレギュレータや、補助素子駆動回路１４の駆動電圧を一定に保つレギュレータを備えることが可能である。

上記のように構成された第３の実施形態に係る半導体装置Ｄを備えた電力変換装置によれば、半導体装置Ｄは、半導体回路２２と、電源９とを備えている。このため、第１の実施形態と同様、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。また、半導体回路２２用の電源を１つの電源９で対応することができるため、半導体装置Ｄの小型化、ひいては電力変換装置の小型化を図ることができる。

レギュレータ１７は、主素子駆動回路１３の駆動電圧を一定に保つことができるため、主素子駆動回路１３（半導体回路２２）の安定動作を得ることができる。言うまでもないが、半導体装置Ｄは、必要に応じて、コンデンサ６の両極間の電圧を一定に保つレギュレータや、補助素子駆動回路１４の駆動電圧を一定に保つレギュレータを備えることにより、コンデンサ６や、補助素子駆動回路１４の安定動作を得ることができる。

上記のことから、主素子３の逆並列ダイオード２の逆回復特性を改善することができ、小型化を図ることができる半導体装置Ｄ及び半導体装置Ｄを備えた電力変換装置を得ることができる。

次に、第４の実施形態に係る半導体装置を備えた電力変換装置について説明する。なお、この実施形態において、他の構成は上述した第１の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。

図５に示すように、半導体装置Ｄは、主素子駆動回路１３及び補助素子駆動回路１４がともに実装された基板１８をさらに備えている。

上記のように構成された第４の実施形態に係る半導体装置Ｄを備えた電力変換装置によれば、半導体装置Ｄは、半導体回路２２と、電源９とを備えている。このため、第１の実施形態と同様、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。また、半導体回路２２用の電源を１つの電源９で対応することができるため、半導体装置Ｄの小型化、ひいては電力変換装置の小型化を図ることができる。

主素子駆動回路１３及び補助素子駆動回路１４は、同一の基板１８上に実装されている。このため、半導体装置Ｄの小型化、ひいては電力変換装置の小型化を図ることができる。

上記のことから、主素子３の逆並列ダイオード２の逆回復特性を改善することができ、小型化を図ることができる半導体装置Ｄ及び半導体装置Ｄを備えた電力変換装置を得ることができる。

次に、第５の実施形態に係る半導体装置を備えた電力変換装置について説明する。なお、この実施形態において、他の構成は上述した第１の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。

図６に示すように、電源９は、電力供給源２０と、絶縁トランス１９と、整流回路２１とを有している。絶縁トランス１９は、電力供給源２０に接続された一次側回路と、整流回路２１を介して半導体回路２２に接続された二次側回路とを有し、一次側回路及び二次側回路を絶縁している。

上記のように構成された第５の実施形態に係る半導体装置Ｄを備えた電力変換装置によれば、半導体装置Ｄは、半導体回路２２と、電源９とを備えている。このため、第１の実施形態と同様、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。また、半導体回路２２用の電源を１つの電源９で対応することができるため、半導体装置Ｄの小型化、ひいては電力変換装置の小型化を図ることができる。
また、上述した第１乃至第４の実施形態に係る半導体装置Ｄの電源９を上記のように具現化することが可能である。

上記のことから、主素子３の逆並列ダイオード２の逆回復特性を改善することができ、小型化を図ることができる半導体装置Ｄ及び半導体装置Ｄを備えた電力変換装置を得ることができる。

次に、第６の実施形態に係る半導体装置を備えた電力変換装置について説明する。なお、この実施形態において、他の構成は上述した第５の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。

図７に示すように、半導体装置Ｄは、半導体回路２２と同様に構成された少なくとも１つ以上の他の半導体回路をさらに備えている。この実施形態において、半導体装置Ｄは、半導体回路２２ａ（２２）と、半導体回路２２ａと同様に構成された半導体回路２２ｂ（２２）と、電源９とを備えている。

電源９は、少なくとも１つ以上の他の絶縁トランス１９をさらに備えている。少なくとも１つ以上の他の絶縁トランス１９は、電力供給源２０にともに接続された少なくとも１つ以上の他の一次側回路及び上記少なくとも１つ以上の他の半導体回路２２に一対一で接続された少なくとも１つ以上の他の二次側回路を有し、それぞれ一対一で対応した各他の一次側回路及び各他の二次側回路を絶縁している。

この実施形態において、電源９は、電力供給源２０と、絶縁トランスとしての絶縁トランス１９ａ（１９）と、他の絶縁トランスとしての絶縁トランス１９ｂ（１９）と、整流回路２１ａと、整流回路２１ｂとを有している。

絶縁トランス１９ａは、電力供給源２０に接続された一次側回路と、整流回路２１ａを介して半導体回路２２ａに接続された二次側回路とを有し、一次側回路及び二次側回路を絶縁している。

絶縁トランス１９ｂは、電力供給源２０に接続された一次側回路と、整流回路２１ｂを介して半導体回路２２ｂに接続された二次側回路とを有し、一次側回路及び二次側回路を絶縁している。

上記のように構成された第６の実施形態に係る半導体装置Ｄを備えた電力変換装置によれば、半導体装置Ｄは、半導体回路２２と、電源９とを備えている。このため、第１の実施形態と同様、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。また、半導体回路２２用の電源を１つの電源９で対応することができるため、半導体装置Ｄの小型化、ひいては電力変換装置の小型化を図ることができる。

また、半導体回路２２ａ用の電力供給源及び半導体回路２２ｂ用の電力供給源を電力供給源２０で共用することができ、１つの半導体回路２２に対する電力供給源２０の占める割合を低減することができるため、半導体装置Ｄの小型化、ひいては電力変換装置の小型化を図ることができる。

上記のことから、主素子３の逆並列ダイオード２の逆回復特性を改善することができ、小型化を図ることができる半導体装置Ｄ及び半導体装置Ｄを備えた電力変換装置を得ることができる。

次に、第７の実施形態に係る半導体装置を備えた電力変換装置について説明する。なお、この実施形態において、他の構成は上述した第５の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。

図８に示すように、半導体装置Ｄは、半導体回路２２と同様に構成された少なくとも１つ以上の他の半導体回路をさらに備えている。この実施形態において、半導体装置Ｄは、半導体回路２２ａ（２２）と、半導体回路２２ａと同様に構成された他の半導体回路としての半導体回路２２ｂ（２２）と、電源９とを備えている。

絶縁トランス１９は、少なくとも１つ以上の他の半導体回路に一対一で接続された少なくとも１つ以上の他の二次側回路を有している。絶縁トランス１９は、一次側回路、並びに二次側回路及び少なくとも１つ以上の他の二次側回路を絶縁している。

この実施形態において、絶縁トランス１９は、半導体回路２２ｂに一対一で接続された他の二次側回路をさらに有している。

この実施形態において、電源９は、電力供給源２０と、絶縁トランス１９と、整流回路２１ａと、整流回路２１ｂとを有している。絶縁トランス１９の二次側回路は、整流回路２１ａを介して半導体回路２２ａに接続され、絶縁トランス１９の他の二次側回路は、整流回路２１ｂを介して半導体回路２２ｂに接続されている。絶縁トランス１９は、一次側回路、並びに二次側回路及び他の二次側回路を絶縁している。

上記のように構成された第７の実施形態に係る半導体装置Ｄを備えた電力変換装置によれば、半導体装置Ｄは、半導体回路２２と、電源９とを備えている。このため、第１の実施形態と同様、逆並列ダイオード２のかわりに高速還流ダイオード４が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。また、半導体回路２２用の電源を１つの電源９で対応することができるため、半導体装置Ｄの小型化、ひいては電力変換装置の小型化を図ることができる。

また、半導体回路２２ａ用の電力供給源及び半導体回路２２ｂ用の電力供給源を電力供給源２０で共用することができ、１つの半導体回路２２に対する電力供給源２０の占める割合を低減することができるため、半導体装置Ｄの小型化、ひいては電力変換装置の小型化を図ることができる。

電源９は、上述した第６の実施形態に係る絶縁トランス１９ａ及び絶縁トランス１９ｂを１つに集約した絶縁トランス１９を有しているため、半導体装置Ｄの小型化、ひいては電力変換装置の小型化を図ることができる。

上記のことから、主素子３の逆並列ダイオード２の逆回復特性を改善することができ、小型化を図ることができる半導体装置Ｄ及び半導体装置Ｄを備えた電力変換装置を得ることができる。

なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
例えば、上述した半導体装置は、上述した電力変換装置に限らず、各種の電力変換装置や他の電子機器に利用可能である。

Ｄ…半導体装置、１…スイッチング素子、２…逆並列ダイオード、３…主素子、４…高速還流ダイオード、５…補助素子、６…コンデンサ、７…逆電圧印加回路、８…半導体スイッチ、９…電源、１０，１０ａ，１０ｂ…絶縁型ＤＣ−ＤＣコンバータ、１２，１２ａ，１２ｂ…電圧増幅回路、１３…主素子駆動回路、１４…補助素子駆動回路、１６…パルストランス、１７…レギュレータ、１８…基板、１９，１９ａ，１９ｂ…絶縁トランス、２０…電力供給源、２１，２１ａ，２１ｂ…整流回路、２２，２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆ…半導体回路。

Claims (7)

1. 半導体回路と、
   電源と、を備え、
   前記半導体回路は、
   電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、
   前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、コンデンサと、前記コンデンサ及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、を有し、前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、
   前記主素子に制御信号を与える主素子駆動回路と、
   前記補助素子に制御信号を与える補助素子駆動回路と、を具備し、
   前記電源は、前記コンデンサに並列に接続され、前記主素子駆動回路及び補助素子駆動回路に接続され、前記コンデンサ、主素子駆動回路及び補助素子駆動回路に電力を供給し、前記主素子の耐電圧より電圧値が低いことを特徴とする半導体装置。
2. 前記電源は、前記主素子駆動回路を介して前記補助素子駆動回路に、接続され、電力を供給し、
   前記補助素子駆動回路は、パルストランスを有し、前記主素子駆動回路と絶縁して前記補助素子に前記制御信号を与えることを特徴とする請求項１に記載の半導体装置。
3. 前記コンデンサの両極間の電圧、主素子駆動回路の駆動電圧及び補助素子駆動回路の駆動電圧の少なくとも１つの電圧を一定に保つレギュレータをさらに備えていることを特徴とする請求項１に記載の半導体装置。
4. 前記主素子駆動回路及び補助素子駆動回路がともに実装された基板をさらに備えていることを特徴とする請求項１に記載の半導体装置。
5. 前記電源は、
   電力供給源と、
   前記電力供給源に接続された一次側回路及び前記半導体回路に接続された二次側回路を有し、前記一次側回路及び二次側回路を絶縁した絶縁トランスと、を有していることを特徴とする請求項１乃至４の何れか１項に記載の半導体装置。
6. 前記半導体回路と同様に構成された少なくとも１つ以上の他の半導体回路をさらに備え、
   前記電源は、
   前記電力供給源にともに接続された少なくとも１つ以上の他の一次側回路及び前記少なくとも１つ以上の他の半導体回路に一対一で接続された少なくとも１つ以上の他の二次側回路を有し、それぞれ一対一で対応した各他の一次側回路及び各他の二次側回路を絶縁した少なくとも１つ以上の他の絶縁トランスと、を有していることを特徴とする請求項５に記載の半導体装置。
7. 前記半導体回路と同様に構成された少なくとも１つ以上の他の半導体回路をさらに備え、
   前記絶縁トランスは、前記少なくとも１つ以上の他の半導体回路に一対一で接続された少なくとも１つ以上の他の二次側回路を有し、前記一次側回路、並びに二次側回路及び少なくとも１つ以上の他の二次側回路を絶縁していることを特徴とする請求項５に記載の半導体装置。

Images