JP2005168039A - 誤り訂正装置 - Google Patents
誤り訂正装置 Download PDFInfo
- Publication number
- JP2005168039A JP2005168039A JP2004378028A JP2004378028A JP2005168039A JP 2005168039 A JP2005168039 A JP 2005168039A JP 2004378028 A JP2004378028 A JP 2004378028A JP 2004378028 A JP2004378028 A JP 2004378028A JP 2005168039 A JP2005168039 A JP 2005168039A
- Authority
- JP
- Japan
- Prior art keywords
- code
- transfer
- unit
- error
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/40—Combinations of multiple record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【解決手段】 n2行n1列の積符号を記憶するバッファメモリ1と、4つの符号列に対する誤り訂正を同時並列に行う誤り訂正部5と、C1方向に誤り訂正を行う場合にバッファメモリ1から積符号の4行分の符号を読み出して誤り訂正部5に転送するバスコントロール部2とを備え、バスコントロール部2は、各行につき連続して並ぶ4個の符号を読み出して誤り訂正部5に転送することを4行それぞれについて順に行う4行4列転送を、行方向に4個の符号だけずらしながら繰り返す。
【選択図】 図1
Description
図40は、上記流れに沿って誤り訂正を行う従来の誤り訂正装置の構成を示すブロック図である。ここで、d1からd100は100バイトの情報データであり、p1からp10は10バイトのパリティデータであり、これらが1つの符号列を構成するものとする。
そのような厳しい要求を満たすために、1台のデータ記憶装置内に複数の誤り訂正装置を設けて並列化させることが考えられるが、それでは回路規模が大きくなり過ぎ、コストパフォーマンスが著しく低下してしまう。
また、前記記憶手段においては、前記ブロック符号の同一行に属する符号は連続するアドレスの記録領域に記憶され、前記行方向転送部は、前記記憶手段の連続するアドレスの記憶領域から前記L1個の符号を連続して読み出してもよい。
また、前記記憶手段は、ダイナミックランダムアクセスメモリであり、前記行方向転送部は、前記記憶手段から前記L1個の符号をページモードで読み出してもよい。
また、前記行方向転送部による転送は、前記記憶手段へのダイレクトメモリアクセスによる転送であってもよい。
また、前記誤り検出手段は、1つの符号列に対する誤り検出を行うR1個の単位誤り検出部と、前記行方向転送部から符号が送られてくる場合には、送られてくるL1個の符号ごとに前記R1個の単位誤り検出部それぞれに順に配送することを繰り返す分配部とを有し、前記R1個の単位誤り検出部それぞれは、相互に独立、かつ、前記行方向転送部による転送と並行して前記誤り検出を行ってもよい。
また、前記R1個の単位誤り検出部それぞれは、前記分配部からL1個の符号が繰り返し配送されてくる場合には、その繰り返し周期よりも短い周期で、L1個の符号に対する誤り検出を終えてもよい。
また、前記R1個の単位誤り検出部それぞれは、1つの符号列に対して複数のシンドロームを算出する積和演算回路を有してもよい。
また、前記行方向転送部は、前記Lを前記L1で割ったときの商をD、余りをEとするときに、前記R1行L1列転送を行方向にL1個の符号だけずらしながらD回繰り返した後に、各行につき連続して並ぶE個の符号を読み出して前記誤り検出手段に転送することを前記R1行それぞれについて順に行い、前記誤り検出手段は、所定回数だけ前記L1個の符号ごとに前記誤り検出を行った後に、E個の符号ごとに前記誤り検出を行ってもよい。
また、前記転送手段はさらに、L2を2以上L未満の整数としたときに、前記記憶手段に記憶されたブロック符号のL2列分の符号列を読み出して前記誤り検出手段に転送することをL列について順に繰り返す列方向転送部を有し、前記列方向転送部は、各行につき連続して並ぶL2個の符号を読み出して前記誤り検出手段に転送することを前記R行それぞれについて順に行うR行L2列転送を、行方向にL2個の符号だけずらしながら繰り返し、前記誤り検出手段は、前記列方向転送部から符号が送られてくる場合には、送られてくるL2個の符号それぞれが、対応する前記L2列の符号列それぞれに属するものとして前記L2列の符号列に対する誤り検出を並列に行ってもよい。
また、前記j個の単位誤り検出部それぞれは、前記分配部からL1個の符号が繰り返し配送されてくる場合には、その繰り返し周期よりも短い周期で、L1個の符号に対する誤り検出を終え、前記分配部からL2個の符号のひとつが繰り返し配送されてくる場合には、その繰り返し周期よりも短い周期で、配送されたひとつの符号に対する誤り検出を終えてもよい。
また、前記R1と前記L1と前記L2は、R1=L1=L2=jであってもよい。
また、上記目的を達成するために、本発明に係る誤り訂正装置は、R行L列のブロック符号を構成する行方向及び列方向の符号列に対する誤り訂正に伴う演算を繰り返し実行する誤り訂正装置であって、前記ブロック符号を記憶する記憶手段と、前記ブロック符号の1行又は1列の符号列を単位として誤り符号の訂正に必要な演算を行う演算手段と、L2を2以上L未満の整数としたときに、前記記憶手段に記憶されたブロック符号のL2列分の符号列を読み出して前記演算手段に転送することをL列について順に繰り返す列方向転送部を有する転送手段とを備え、前記列方向転送部は、各行につき連続して並ぶL2個の符号を読み出して前記演算手段に転送することを前記R行それぞれについて順に行うR行L2列転送を、行方向にL2個の符号だけずらしながら繰り返し、前記演算手段は、前記列方向転送部から符号が送られてくる場合には、送られてくるL2個の符号それぞれが、対応する前記L2列の符号列それぞれに属するものとして前記L2列の符号列に対する前記演算を並列に行うことを特徴とする。
また、上記目的を達成するために、本発明に係る誤り訂正装置は、外部の第1装置から受けとった符号について必要な誤り訂正をした後に外部の第2装置に出力する誤り訂正装置であって、前記符号を格納するための記憶領域を有する記憶手段と、一定個数の符号を単位として誤り符号が存在するか否かを検出する誤り検出手段と、一定個数の符号を単位として前記記憶手段中の誤り符号を訂正する誤り訂正手段と、前記第1装置から出力された符号を前記記憶手段と前記誤り検出手段に並行して転送し、その符号を前記記憶手段に格納させると共に前記誤り検出手段に前記検出を行わせる第1転送手段と、前記誤り検出手段によって誤り符号が存在すると検出された前記一定個数の符号を前記記憶手段から前記誤り訂正手段に転送し、その符号について前記誤り訂正手段に前記訂正を行わせる第2転送手段と、前記誤り検出手段又は前記誤り訂正手段によって誤り符号が存在しないことが検出又は誤り符号が訂正された一定個数の符号を前記記憶手段から前記第2装置に転送する第3転送手段と、前記第1〜第3転送手段それぞれが排他的に前記符号転送を実行するように制御する転送制御手段とを備えることを特徴とする。
これによって、記憶手段への格納と同時に行われた誤り検出において誤りが検出されなかった符号に対しては、記憶手段から誤り訂正手段への転送及び誤り訂正手段での誤り訂正という2つの処理がバイパスされるので、誤り訂正は高速化されると共に、記憶手段への無駄なアクセスの発生が回避される。
また、前記誤り検出手段は、1つのブロック符号を構成する全ての行方向の符号列についての検出結果を前記検出結果記録部に蓄積して記録し、前記誤り訂正手段は、列方向の符号列に対する誤り訂正を行う場合には、前記検出結果記録部に記録された検出結果を参照することにより、誤り符号が存在すると検出されたブロック符号を構成する列方向の符号列だけが前記記憶手段から前記誤り訂正手段に転送されるように前記第2転送手段を制御してもよい。
また、前記第2転送手段はさらに、L2を2以上L未満の整数としたときに、誤り符号が存在すると検出されたブロック符号のL2列分の符号列を前記記憶手段から読み出して前記誤り訂正手段に転送することをL列について順に繰り返す列方向転送部を有し、前記列方向転送部は、各行につき連続して並ぶL2個の符号を読み出して前記誤り訂正手段に転送することを前記R行それぞれについて順に行うR行L2列転送を、行方向にL2個の符号だけずらしながら繰り返し、前記誤り訂正手段は、前記列方向転送部から符号が送られてくる場合には、送られてくるL2個の符号それぞれが、対応する前記L2列の符号列それぞれに属するものとして前記L2列の符号列に対する誤り訂正を並列に行ってもよい。
また、前記第1転送手段による前記第1装置から前記記憶手段への符号転送、前記第2転送手段による前記記憶手段から前記誤り訂正手段への符号転送及び前記第3転送手段による前記記憶手段から前記第2装置への符号転送は、前記記憶手段へのダイレクトメモリアクセスによる転送であり、前記転送制御手段は、前記第1〜第3転送手段によるDMA転送の中で第1転送手段によるDMA転送を最も高い優先度で実行させ、前記第1転送手段によるDMA転送の必要が生じた場合において、前記第1〜第3転送手段のいずれかがDMA転送を実行しているときには、その実行中のDMA転送の終了後に前記第1転送手段によるDMA転送を実行させ、前記第1〜第3転送手段のいずれもDMA転送を実行していないときには、即時に前記第1転送手段によるDMA転送を実行させてもよい。
また、前記転送制御手段は、前記第1〜第3転送手段によるDMA転送の中で第2転送手段によるDMA転送を最も低い優先度で実行させ、前記第2転送手段によるDMA転送の必要が生じた場合において、前記第1〜第3転送手段のいずれもDMA転送を実行していないときに限り、前記第2転送手段によるDMA転送を実行させてもよい。
また、前記誤り訂正手段は、前記第2転送手段により転送されてきた符号列に基づいて誤り符号と訂正後の値を特定した後に、前記転送制御手段による制御の下で前記記憶手段中の対応する誤り符号を訂正後の値に書き換え、前記転送制御手段は、前記第1〜第3転送手段のいずれもDMA転送を実行していないときに限り、前記誤り訂正手段による誤り符号の書き換えを実行させてもよい。
また、上記目的を達成するために、本発明に係る誤り訂正装置は、外部の第1装置から受けとった符号について必要な誤り訂正をした後に外部の第2装置に出力する誤り訂正装置であって、前記符号を格納するための記憶領域を有する記憶手段と、一定個数の符号を単位として誤り符号を検出し、対応する前記記憶手段中の誤り符号を訂正する誤り訂正手段と、前記第1装置から送られてくる符号と前記記憶手段から送られてくる符号のいずれかを選択して前記誤り訂正手段に送り、前記誤り訂正手段に前記検出と訂正を行わせる符号選択手段と、前記第1装置から出力された符号を前記記憶手段と前記符号選択手段に並行して転送し、その符号を前記記憶手段に格納させると共に前記符号選択手段に選択させて前記誤り訂正手段に送らせ、その符号について前記誤り訂正手段に前記検出と訂正を行わせる第1転送手段と、一定個数の符号を前記記憶手段から前記符号選択手段に転送し、その符号を前記符号選択手段に選択させて前記誤り訂正手段に送らせ、その符号について前記誤り訂正手段に前記検出と訂正を行わせる第2転送手段と、前記誤り訂正手段によって誤り符号が存在しないことが検出又は誤り符号が訂正された一定個数の符号を前記記憶手段から前記第2装置に転送する第3転送手段と、前記第1〜第3転送手段それぞれが排他的に前記符号転送を実行するように制御する転送制御手段とを備えることを特徴とする。
また、前記誤り訂正手段は、行方向又は列方向の符号列を単位として誤り符号が存在するか否かを検出する誤り検出部と、前記誤り検出部により誤り符号が存在すると検出された場合に、その誤り符号に相当する前記記憶手段中の符号を訂正後の値に書き換える符号更新部とを有し、前記誤り検出部は、前記第1装置から前記第1転送手段により転送されてきた行方向の符号列に対する誤り検出の結果を記録しておく行方向検出結果記録部と、前記記憶手段から前記第2転送手段により転送されてきた列方向の符号列に対する誤り検出の結果を記録しておく列方向検出結果記録部とを有し、前記誤り符号更新部は、前記行方向検出結果記録部及び前記列方向検出結果記録部に記録された検出結果を用いて前記記憶手段中の符号を書き換えてもよい。
また、前記誤り検出部は、行方向の誤り検出を行う場合には、1つのブロック符号を構成する全ての行方向の符号列についての検出結果を前記行方向検出結果記録部に蓄積して記録し、列方向の誤り検出を行う場合には、前記行方向検出結果記録部に記録された検出結果を参照することにより、誤り符号が存在すると検出されたブロック符号を構成する列方向の符号列だけが前記記憶手段から前記誤り訂正手段に転送されるように前記第2転送手段を制御してもよい。
また、前記転送制御手段は、前記第1転送手段による前記第1装置から前記符号選択手段への1行分の符号列の転送と、前記第2転送手段による前記記憶手段から前記符号選択手段への1列分の符号列の転送とを、それら符号列を構成する部分符号の単位で切り替えながら交互に実行させ、前記誤り検出部は、前記第1装置から前記第1転送手段により転送されてきた行方向の符号列に対する誤り検出と、前記記憶手段から前記第2転送手段により転送されてきた列方向の符号列に対する誤り検出とを、前記部分符号の単位で交互に切り替えることにより、それぞれの符号列に対する誤り検出を並列に行い、それぞれの結果を行方向検出結果記録部及び列方向検出結果記録部に記録し、前記誤り符号更新部は、前記行方向検出結果記録部及び前記列方向検出結果記録部に記録された検出結果を順次に参照することにより、行方向についての前記記憶手段中の符号の書き換えと列方向についての前記記憶手段中の符号の書き換えとを順次に行ってもよい。
また、前記第2転送手段は、L2を2以上L未満の整数としたときに、前記ブロック符号のL2列分の符号列を前記記憶手段から読み出して前記符号選択手段を経て前記誤り訂正手段に転送することをL列について順に繰り返す列方向転送部を有し、前記列方向転送部は、各行につき連続して並ぶL2個の符号を読み出して前記誤り訂正手段に転送することを前記R行それぞれについて順に行うR行L2列転送を、行方向にL2個の符号だけずらしながら繰り返し、前記誤り訂正手段は、前記列方向転送部から符号が送られてくる場合には、送られてくるL2個の符号それぞれが、対応する前記L2列の符号列それぞれに属するものとして前記L2列の符号列に対する誤り訂正を並列に行ってもよい。
また、記憶手段へのアクセスをDMAとし、これに一定の優先順位を設けてスケジューリングすることで、記憶手段という1つのリソースに対する4種類のアクセスをバランスよく排他制御することができ、コストパフォーマンスの高い誤り訂正装置が実現される。
(第1の実施の形態)
第1の実施の形態は、行方向及び列方向のいずれかの4つの符号列に対して並列に誤り訂正を行う高速な誤り訂正装置に関する。
図1は、本発明の第1の実施の形態における誤り訂正装置100の構成を示すブロック図である。本装置100は、光ディスクドライブ装置等に備えられ、光ディスクから読み出されたデータの誤りを訂正する装置であり、バッファメモリ1と、そのバッファメモリ1にアクセスする3つの処理ブロック(ディスクインターフェース部12、誤り訂正部5及びホストインターフェース部13)と、それらアクセスの排他制御を行うバスコントロール部2とから構成される。なお、図中の矢印は誤り訂正の対象となるデータの流れを示す。また、本装置100は、誤り訂正符号の種類としてはReed-Solomon符号を、符号の構成としては積符号を採用している。
ディスクインターフェース部12は、光ディスク等の記録媒体から読み出されたデータを中継してバッファメモリ1に書き込むインターフェース回路である。
バスコントロール部2は、バッファメモリ1と3つの処理ブロック12、5、13のいずれかとの間で8ビット幅のデータバスを介するデータ転送を行わせる制御回路であり、バッファメモリ1へのアクセスを排他制御するバス調停制御部22と、バッファメモリ1へのアクセスのためのアドレスを生成して出力するアドレス生成部21と、ディスクインターフェース部12、誤り訂正部5及びホストインターフェース部13のいずれかとバッファメモリ1とをバス接続しDMA(Direct Memory Access)によるデータ転送を行わせるDMAチャネル部23とを有する。
図3は、データ分配部51の詳細な構成を示すブロック図である。データ分配部51は、バスコントロール部2から送られてくるデータを4つのシンドローム生成部52〜55のいずれかに通過させるセレクタ51aと、バスコントロール部2からの指示に基づいてセレクタ51aでの振り分けを制御する切替え制御部51bとから構成される。切替え制御部51bは、内部に有するカウンタロジック等により、セレクタ51aに入力されるデータに同期してセレクタ51aに制御信号を出力するが、行方向の誤り訂正の場合と列方向の誤り訂正の場合とでは、後述するように、異なる手順でセレクタ51aを制御する。
図5は、本装置100における3つの主要な処理(データ入力、誤り訂正、データ出力)における処理対象となるデータを示すタイミングチャートである。つまり、図37に示された積符号を用いた符号列を複数ブロック連続して処理する場合における処理の流れが示されている。なお、図中の第nブロックは図37に示された1つの積符号のデータ全体に対応する。また、図中の「データ入力」、「誤り訂正」及び「データ出力」は、上述のバスコントロール部2による「データ入力」、「誤り訂正のためのデータ転送」及び「データ出力」に対応する。
連続したアドレスの4バイト分のデータd1〜d4、d5〜d8等がバッファメモリ1から読み出され誤り訂正部5に転送されるのにそれぞれ時間t1だけ必要とし、4バイトを単位とするデータ転送は時間t2の間隔で繰り返されるとする。なお、4バイトを単位とするデータ転送を終えてから次の4バイトを単位とするデータ転送を開始するまでに時間を要しているのは、これら4バイトはそれぞれ異なる行に属するので、新たな4バイトの読み出しに際しては毎回DRAMのページミスが生じている可能性があることを考慮したからである。つまり、4バイト中の第1バイトへのアクセス時にバスコントロール部2が新たな行アドレスをバッファメモリ1に出力しなければならないと仮定している。
図9は、C2系列の誤り訂正を行う場合におけるバッファメモリ1内の積符号の読み出し順序を示す図である。バス調停制御部22は、第2DMAチャネル23bをイネーブルにし、C2系列の誤り訂正のためのデータを送る旨を誤り訂正部5に通知した後に、アドレス生成部21からバッファメモリ1に一定順序で読み出しアドレスを出力させることによって、以下のように、バッファメモリ1に格納されたデータを誤り訂正部5に転送させる。
連続したアドレスの4バイト分のデータd1〜d4、d5〜d8等がバッファメモリ1から読み出され誤り訂正部5に転送されるのにそれぞれ時間t1だけ必要とし、4バイトを単位とするデータ転送は時間t2の間隔で繰り返されることは、図8に示されるC1の場合と同じである。
なお、図6及び図9に示された読み出し順序は行方向の符号列のバイト数が4の倍数であることを前提としたが、そうでない場合であっても、本装置100は正しく誤り訂正を行うことができる。例えば、行方向の符号列がそのバイト数を4で割ったときの余りが2となるような長さである場合には、バッファメモリ1内の積符号の読み出し順序を以下のように変更すればよい。
また、第1の実施の形態は4つの符号列に対するシンドローム計算を並列に実行する誤り訂正装置であったが、本発明は、このような並列度に限定されるものではなく、例えば、2並列や8並列の誤り訂正装置であってもよい。つまり、第1の実施の形態では、誤り訂正部5は4個のシンドローム生成部52を有したが、必要に応じて2個としたり8個とすればよい。
同様に、図17、図18及び図19は、2並列で誤り訂正を行う誤り訂正装置におけるC2系列の誤り訂正の動作を説明する図であり、それぞれ、バッファメモリからのデータの読み出し順序、その順序でデータが入力されたときの誤り訂正部におけるのデータ分配部の動作、その場合におけるデータ転送とシンドローム計算のタイミングを示す。
(第2の実施の形態)
第2の実施の形態は、誤り検出と誤り訂正とを分離し、誤り検出については、データがバッファメモリに格納されるときに並行して実行しておき、その結果を誤り訂正に反映させることで、誤りが発生していないデータについてはバッファメモリから誤り訂正部に転送されることを回避した高速な光ディスク読み取り装置に関する。
回転モータ2050は、光ディスク2010を回転させるものであり、サーボコントローラ2060は、フロントエンドプロセッサ2040からの情報をもとにシステム制御部2080の指示を受けて回転モータ2050の回転およびピックアップ2020のレンズ位置を制御するものである。
フロントエンドプロセッサ2040は、入力された信号に応じてサーボコントローラ2060と回転モータ2050およびピックアップ2020とでフィードバック制御をおこない、安定した信号を光ディスク制御部2100に出力するものであり、イコライザー、AGC(自動利得制御回路)、PLL(Phase Locked Loop)などを有する。なお、フロントエンドプロセッサ2040が光ディスク制御部2100に出力する信号は、変調されたデータである。
なお、図20では、太い矢印線は、光ディスク2010に記録されているデータがホストコンピュータ2070に到達するまでの流れを示している。すなわち、光ディスク2010に記録されているデータはピックアップ2020、増幅器2030、フロントエンドプロセッサ2040、光ディスク制御部2100を介してホストコンピュータ2070に到達する。また、光ディスク2010に記録されるデータの構成は、第1の実施の形態と同様に、図37に示される積符号が採用され、誤り訂正符号の種類としてはReed-Solomon符号が採用されている。
ディスクインターフェース部2120は、フロントエンドプロセッサ2040から入力された信号を復調した後に、得られたデータをバッファメモリ2110に格納するために第1転送部2150に出力する。なお、ディスクインターフェース部2120から出力されたデータは第1転送部2150によってバッファメモリ2110に転送されると共に、そのデータは同時並行して誤り検出部2190にも入力される。
第1転送部2150は、ディスクインターフェース部2120からの転送要求に対するバス制御部2180による許可通知を受けて、ディスクインターフェース部2120からバッファメモリ2110へのDMAによるデータ転送と同一データについての誤り検出部2190へのデータ転送とを同時並列に行うDMAコントローラである。
第3転送部2170は、ホストインターフェース部2140からの転送要求に対するバス制御部2180による許可通知を受けて、バッファメモリ2110からホストインターフェース部2140へのDMAによるデータ転送を行うDMAコントローラである。
図23は、バス調停制御部2182による3つの排他的なDMA転送、即ち、第1転送部2150によるディスクインターフェース部2120からバッファメモリ2110へのDMA転送(DMA#1)、第2転送部2160によるバッファメモリ2110から誤り訂正部2130へのMA転送(DMA#2)及び第3転送部2170によるバッファメモリ2110からホストインターフェース部2140へのDMA転送(DMA#3)のスケジューリング例を示すタイミングチャートである。本図において、横軸は時間の経過を示し、三角印は各DMA転送に対する要求の発生を示し、ハッチングされた四角形はDMA転送の実行中を示す。
シンドローム計算部2131は、C1符号列転送要求部2135から要求のあった誤りを含むC1符号列をバッファメモリ2110からバス制御部2180、第2転送部2160を介して取得した後に、その符号列のシンドロームを計算する回路であり、その計算結果をユークリッド計算部2132に引き渡す。
チェーン計算部2133は、ユークリッド計算部2132から通知された係数によって特定される誤り位置多項式の根をチェーン検索と呼ばれる方法等によって算出する回路であり、その算出結果をユークリッド計算部2132から通知された誤り数値多項式を特定する係数と共にエラーデータ更新部2134に引き渡す。
具体的には、サイクルT1において、誤り検出部2190は、第1転送部2150によってディスクインターフェース部2120から送られてきた第1ブロックに対してC1系列の符号列に対する誤りの発生の有無を調べる。そして、もし誤りの発生を検出した場合には、誤り検出部2190は、誤りの発生している符号列の番号を誤り符号列記憶部2200に記録しておく。
図28は、図27に示された符号列を訂正する場合におけるバッファメモリ2110に格納された積符号の各データへのアクセス順序を示す図である。ここには、先ず第1行の符号列に対する誤り訂正を実行し、次に第2行、第3行をとばして第4行の符号列に対する誤り訂正を実行し、次に第5行をとばして第6行の符号列に対する誤り訂正を実行し、次に第7行の符号列に対すると誤り訂正を実行する流れが示されている。図38に示された行ごとのスキャンと異なる点は、誤りが検出されている行だけに対してスキャンされていることである。
図29は、図27に示されたC1系列の誤り訂正を4符号列並行して処理する場合のディスクインターフェース部2120からのデータの読み出し順序を示す。この読み出し順序は、第1の実施の形態における図6に示された順序と基本的な流れが同じであるが、この図29では、誤りが検出された行(第1行、第4行、第6行、第7行、・・)だけを対象として4行の符号列ごとに並列に読み出される点で図6に示されたものと異なる。また、符号列の長さが4で割り切れない場合には、図30に示されるように、最初は誤りが検出された4列の符号列(第1行、第4行、第6行、第7行)それぞれについて4バイト転送を繰り返し、最後にその4列の符号列それぞれについて2バイト転送をすればよい。
また、誤り検出部2190は誤りが検出された符号列の番号だけを通知したが、その検出によって得られたシンドロームも併せて通知することとしてもよい。そして、誤り訂正部2130は誤りが検出された符号列に対して、誤り検出部2190からシンドロームを受け取り、ユークリッド計算とチェーン計算を行ってもよい。これによって、誤り検出部2190と誤り訂正部2130それぞれにおける重複したシンドローム計算を回避することができる。
(第3の実施の形態)
第3の実施の形態は、C1系列の誤り訂正については、データがバッファメモリに格納されるときに並行して実行しておくと共に、そのC1系列の誤り訂正において誤りが発生しているブロックだけに対してバッファメモリから読み出してC2系列の誤り訂正を実行することで、バッファメモリへのアクセス回数を削減した高速な光ディスク読み取り装置に関する。
図32は、光ディスク制御部3100の詳細な構成を示すブロック図である。光ディスク制御部3100は、フロントエンドプロセッサ2040から送られてきた信号を復調し誤り訂正を行った後にホストコンピュータ2070に送り出す回路であり、バッファメモリ3110と、ディスクインターフェース部3120と、誤り訂正部3130と、ホストインターフェース部3140と、第1転送部3150と、第2転送部3160と、第3転送部3170と、バス制御部3180と、データ選択部3190とを有する。なお、図32中の太い矢印線は、バッファメモリ2110へのDMA転送によるデータの書き込み、及び、バッファメモリ2110からのDMA転送によるデータの読み出しにおけるデータパスを示している。
ディスクインターフェース部3120は、フロントエンドプロセッサ2040から入力された信号を復調した後に、得られたデータをバッファメモリ3110に格納するために第1転送部3150に出力する。ディスクインターフェース部3120から出力されたデータは第1転送部3150によってバッファメモリ3110に転送されるが、そのデータは同時並行してデータ選択部3190にも入力される。
第1転送部3150はディスクインターフェース部3120からバッファメモリ3110へのDMAによるデータ転送と同一データについてのデータ選択部3190へのデータ転送とを同時並列に行い、第2転送部3160はバッファメモリ3110から誤り訂正部3130へのDMAによるデータ転送を行い、さらに第3転送部3170はバッファメモリ3110からホストインターフェース部3140へのDMAによるデータ転送を行う。
チェーン計算部3133は、ユークリッド計算部3132から通知された係数によって特定される誤り位置多項式の根をチェーン検索と呼ばれる方法等によって算出する回路であり、その算出結果をユークリッド計算部3132から通知された誤り数値多項式を特定する係数と共にエラーデータ更新部3134に引き渡す。
具体的には、サイクルT1において、誤り訂正部3130は、第1転送部3150によってディスクインターフェース部3120から送られてきた第1ブロックに対してC1系列の符号列に対する誤り訂正を行う。このとき、シンドローム計算部3131は、C1系列の全ての符号列について得られたシンドロームを入力データシンドローム記憶部3135に格納している。
次にサイクルT2において、誤り訂正部3130は、第2ブロックに対するC1系列の誤り訂正と第1ブロックに対するC2系列の誤り訂正とを並行して行う。具体的には、これら第2ブロックと第1ブロックのデータは時分割でデータ選択部3190から送られてくるので、誤り訂正部3130は、ディスクインターフェース部3120からデータ選択部3190を経て第2ブロックの符号列が入力されてきたときにはその符号列についてC1系列の誤り訂正を行い、一方、バッファメモリ3110からデータ選択部3190を経て第1ブロックの符号列が入力されてきたときにはその符号列についてC2系列の誤り訂正を行う。
これと並行して、ユークリッド計算部3132は、まず入力データシンドローム記憶部3135に格納された第2ブロック第1行の符号列のシンドロームを読み出し、それを用いてユークリッド計算を行い、その結果をチェーン計算部3133に通知した後に、続いて第1ブロック第1列の符号列に対するユークリッド計算を行い、その結果をチェーン計算部3133に通知する。
時間t3では、同様にして、シンドローム計算部3131は第2ブロック第3行の符号列に対するシンドローム計算と第1ブロック第3列の符号列に対するシンドローム計算とを並列に行ない、これと並行して、ユークリッド計算部3132は第2ブロック第2行の符号列に対するユークリッド計算を行った後に続いて第1ブロック第2列の符号列に対するユークリッド計算が行い、これと並行して、チェーン計算部3133は第1ブロック第1行の符号列に対するチェーン計算を行った後に続いて第2ブロック第2列の符号列に対するチェーン計算が行い、これと並行して、エラーデータ更新部3134は、第2ブロック第1行の符号列に対するエラーデータの更新(バッファメモリ3110内のエラーデータの書き換え)を行った後に続いて第1ブロック第1列の符号列に対するエラーデータの更新を行う。
例えば、この第3の実施の形態における誤り訂正部3130を4つの符号列に対して並列に誤り訂正を実行するよう変形するには、第1の実施の形態における誤り訂正部5のように、誤り訂正部3130に4つのシンドローム計算部と、バッファメモリ3110から送られてくるデータを4つのシンドローム計算部に分配するデータ分配部を設ければよい。これによって、第1の実施の形態における並列化による誤り訂正の高速化と、第3の実施の形態におけるC1系列の誤り訂正の先行による誤り訂正の高速化の両方の効果を得ることができる。
例えば、第1〜第3の実施の形態では、1つのブロックに対する誤り訂正は、C1系列の誤り訂正とそれに続くC2系列の誤り訂正の1回ずつだけであったが、これらの誤り訂正に続けて、さらにC1系列の誤り訂正とそれに続くC2系列の誤り訂正を追加してもよい。これらの回数を増やすことによって訂正能力が向上されるので、発見された誤りデータの数や、他の処理との関連で許容される時間等を考慮し、各方向に対する誤り訂正の繰り返し回数と決定すればよい。
また、第1〜第3の実施の形態は、DVD−ROM等の光ディスクを記録媒体とするディスクドライブ装置であったが、本発明に係る誤り訂正装置はこのようなデータ記憶装置への適用に限定されるものではなく、例えば、ネットワーク通信における中継器等のように、中継すべきデータに対する誤り訂正を高速に行うことが要求される機器に適用できることは言うまでもない。
2 バスコントロール部
5 誤り訂正部
12 ディスクインターフェース部
13 ホストインターフェース部
21 アドレス生成部
22 バス調停制御部
23 DMAチャネル部
23a〜23c DMAチャネル
51 データ分配部
51a セレクタ
51b 切替え制御部
52〜55 シンドローム生成部
56 誤り位置・誤り数値演算部
57 データ更新部
62 キューバッファ
63 シンドローム演算部
63〜65 シンドローム演算部
66 ガロア体乗算器
67 ガロア体加算器
68 レジスタ
100 誤り訂正装置
2000 光ディスク読み取り装置
2010 光ディスク
2020 ピックアップ
2030 増幅器
2040 フロントエンドプロセッサ
2050 回転モータ
2060 サーボコントローラ
2070 ホストコンピュータ
2080 システム制御部
2100 光ディスク制御部
2110 バッファメモリ
2120 ディスクインターフェース部
2130 誤り訂正部
2131 シンドローム計算部
2132 ユークリッド計算部
2133 チェーン計算部
2134 エラーデータ更新部
2135 C1符号列転送要求部
2140 ホストインターフェース部
2150 第1転送部
2160 第2転送部
2170 第3転送部
2180 バス制御部
2181 アドレス生成部
2182 バス調停制御部
2183 バス切替部
2190 検出部
2200 誤り符号列記憶部
3000 光ディスク読み取り装置
3100 光ディスク制御部
3110 バッファメモリ
3120 ディスクインターフェース部
3130 誤り訂正部
3131 シンドローム計算部
3132 ユークリッド計算部
3133 チェーン計算部
3134 エラーデータ更新部
3135 シンドローム記憶部
3135 入力データシンドローム記憶部
3136 バッファデータシンドローム記憶部
3140 ホストインターフェース部
3150 第1転送部
3160 第2転送部
3170 第3転送部
3180 バス制御部
3190 データ選択部
Claims (40)
- R行L列のブロック符号を構成する行方向及び列方向の符号列に対する誤り訂正に伴う演算を繰り返し実行する誤り訂正装置であって、
前記ブロック符号を記憶する記憶手段と、
前記ブロック符号の1行又は1列の符号列を単位として誤り符号の訂正に必要な演算を行う演算手段と、
R1を2以上R未満の整数としたときに、前記記憶手段に記憶されたブロック符号のR1行分の符号列を読み出して前記演算手段に転送することをR行について順に繰り返す行方向転送部を有する転送手段とを備え、
前記行方向転送部は、L1を2以上L未満の整数としたときに、各行につき連続して並ぶL1個の符号を読み出して前記演算手段に転送することを前記R1行それぞれについて順に行うR1行L1列転送を、行方向にL1個の符号だけずらしながら繰り返し、
前記演算手段は、前記行方向転送部から符号が送られてくる場合には、送られてくるL1個の符号ごとに前記R1行の異なる行の符号列を構成するものとして前記R1行の符号列に対する前記演算を並列に行うことを特徴とする誤り訂正装置。 - 前記ブロック符号は積符号であり、前記ブロック符号を構成する行方向及び列方向の符号列それぞれには情報符号と誤り訂正符号とが含まれ、
前記演算手段は、
1行又は1列の符号列を単位として誤り符号が存在するか否かを検出する誤り検出手段と、
前記誤り検出手段により誤り符号が存在すると検出された場合に、その誤り符号に相当する前記記憶手段中の符号を訂正後の値に書き換える誤り符号更新手段とを有し、
前記行方向転送部は、前記誤り検出手段に対して前記符号列を繰り返し転送し、
前記誤り検出手段は、前記行方向転送部から符号が送られてくる場合には、送られてくるL1個の符号ごとに前記R1行の異なる行の符号列を構成するものとして前記R1行の符号列に対する誤り検出を並列に行うことを特徴とする請求項1に記載の誤り訂正装置。 - 前記記憶手段においては、前記ブロック符号の同一行に属する符号は連続するアドレスの記録領域に記憶され、
前記行方向転送部は、前記記憶手段の連続するアドレスの記憶領域から前記L1個の符号を連続して読み出すことを特徴とする請求項2に記載の誤り訂正装置。 - 前記記憶手段は、ダイナミックランダムアクセスメモリであり、
前記行方向転送部は、前記記憶手段から前記L1個の符号をページモードで読み出すことを特徴とする請求項3に記載の誤り訂正装置。 - 前記行方向転送部による転送は、前記記憶手段へのダイレクトメモリアクセスによる転送であることを特徴とする請求項4に記載の誤り訂正装置。
- 前記誤り検出手段は、
1つの符号列に対する誤り検出を行うR1個の単位誤り検出部と、
前記行方向転送部から符号が送られてくる場合には、送られてくるL1個の符号ごとに前記R1個の単位誤り検出部それぞれに順に配送することを繰り返す分配部とを有し、
前記R1個の単位誤り検出部それぞれは、相互に独立、かつ、前記行方向転送部による転送と並行して前記誤り検出を行うことを特徴とする請求項2に記載の誤り訂正装置。 - 前記R1個の単位誤り検出部それぞれは、前記分配部からL1個の符号が繰り返し配送されてくる場合には、その繰り返し周期よりも短い周期で、L1個の符号に対する誤り検出を終えることを特徴とする請求項6に記載の誤り訂正装置。
- 前記R1個の単位誤り検出部それぞれは、1つの符号列に対して複数のシンドロームを算出する積和演算回路を有することを特徴とする請求項7に記載の誤り訂正装置。
- 前記行方向転送部は、前記Lを前記L1で割ったときの商をD、余りをEとするときに、前記R1行L1列転送を行方向にL1個の符号だけずらしながらD回繰り返した後に、各行につき連続して並ぶE個の符号を読み出して前記誤り検出手段に転送することを前記R1行それぞれについて順に行い、
前記誤り検出手段は、所定回数だけ前記L1個の符号ごとに前記誤り検出を行った後に、E個の符号ごとに前記誤り検出を行うことを特徴とする請求項2に記載の誤り訂正装置。 - 前記転送手段はさらに、L2を2以上L未満の整数としたときに、前記記憶手段に記憶されたブロック符号のL2列分の符号列を読み出して前記誤り検出手段に転送することをL列について順に繰り返す列方向転送部を有し、
前記列方向転送部は、各行につき連続して並ぶL2個の符号を読み出して前記誤り検出手段に転送することを前記R行それぞれについて順に行うR行L2列転送を、行方向にL2個の符号だけずらしながら繰り返し、
前記誤り検出手段は、前記列方向転送部から符号が送られてくる場合には、送られてくるL2個の符号それぞれが、対応する前記L2列の符号列それぞれに属するものとして前記L2列の符号列に対する誤り検出を並列に行うことを特徴とする請求項2に記載の誤り訂正装置。 - 前記R1と前記L2は、R1=L2=jであり、
前記誤り検出手段は、
1つの符号列に対する誤り検出を行うj個の単位誤り検出部と、
前記行方向転送部から符号が送られてくる場合には、送られてくるL1個の符号ごとに前記j個の単位誤り検出部それぞれに順に配送することを繰り返し、前記列方向転送部から符号が送られてくる場合には、送られてくるL2個の符号それぞれを対応する前記j個の単位誤り検出部それぞれに配送することを繰り返す分配部とを有し、
前記j個の単位誤り検出部それぞれは、相互に独立、かつ、前記行方向転送部及び前記列方向転送部による転送と並行して前記誤り検出を行うことを特徴とする請求項10に記載の誤り訂正装置。 - 前記j個の単位誤り検出部それぞれは、前記分配部からL1個の符号が繰り返し配送されてくる場合には、その繰り返し周期よりも短い周期で、L1個の符号に対する誤り検出を終え、前記分配部からL2個の符号のひとつが繰り返し配送されてくる場合には、その繰り返し周期よりも短い周期で、配送されたひとつの符号に対する誤り検出を終えることを特徴とする請求項11に記載の誤り訂正装置。
- 前記R1と前記L1と前記L2は、R1=L1=L2=jであることを特徴とする請求項12に記載の誤り訂正装置。
- R行L列のブロック符号を構成する行方向及び列方向の符号列に対する誤り訂正に伴う演算を繰り返し実行する誤り訂正装置であって、
前記ブロック符号を記憶する記憶手段と、
前記ブロック符号の1行又は1列の符号列を単位として誤り符号の訂正に必要な演算を行う演算手段と、
L2を2以上L未満の整数としたときに、前記記憶手段に記憶されたブロック符号のL2列分の符号列を読み出して前記演算手段に転送することをL列について順に繰り返す列方向転送部を有する転送手段とを備え、
前記列方向転送部は、各行につき連続して並ぶL2個の符号を読み出して前記演算手段に転送することを前記R行それぞれについて順に行うR行L2列転送を、行方向にL2個の符号だけずらしながら繰り返し、
前記演算手段は、前記列方向転送部から符号が送られてくる場合には、送られてくるL2個の符号それぞれが、対応する前記L2列の符号列それぞれに属するものとして前記L2列の符号列に対する前記演算を並列に行うことを特徴とする誤り訂正装置。 - 前記ブロック符号は積符号であり、前記ブロック符号を構成する行方向及び列方向の符号列それぞれには情報符号と誤り訂正符号とが含まれ、
前記演算手段は、
1行又は1列の符号列を単位として誤り符号が存在するか否かを検出する誤り検出手段と、
前記誤り検出手段により誤り符号が存在すると検出された場合に、その誤り符号に相当する前記記憶手段中の符号を訂正後の値に書き換える誤り符号更新手段とを有し、
前記方向転送部は、前記誤り検出手段に対して前記符号列を繰り返し転送し、
前記誤り検出手段は、前記列方向転送部から符号が送られてくる場合には、送られてくるL2個の符号それぞれが、対応する前記L2列の符号列それぞれに属するものとして前記L2列の符号列に対する誤り検出を並列に行うことを特徴とする請求項14に記載の誤り訂正装置。 - 前記記憶手段においては、前記ブロック符号の同一行に属する符号は連続するアドレスの記録領域に記憶され、
前記列方向転送部は、前記記憶手段の連続するアドレスの記憶領域から前記L2個の符号を連続して読み出すことを特徴とする請求項15に記載の誤り訂正装置。 - 前記記憶手段は、ダイナミックランダムアクセスメモリであり、
前記列方向転送部は、前記記憶手段から前記L2個の符号をページモードで読み出すことを特徴とする請求項16に記載の誤り訂正装置。 - 前記列方向転送部による転送は、前記記憶手段へのダイレクトメモリアクセスによる転送であることを特徴とする請求項17に記載の誤り訂正装置。
- 前記誤り検出手段は、
1つの符号列に対する誤り検出を行うL2個の単位誤り検出部と、
前記列方向転送部から符号が送られてくる場合には、送られてくるL2個の符号それぞれを対応する前記L2個の単位誤り検出部それぞれに順に配送することを繰り返す分配部とを有し、
前記L2個の単位誤り検出部それぞれは、相互に独立、かつ、前記列方向転送部による転送と並行して前記誤り検出を行うことを特徴とする請求項15に記載の誤り訂正装置。 - 前記L2個の単位誤り検出部それぞれは、前記分配部からL2個の符号のひとつが繰り返し配送されてくる場合には、その繰り返し周期よりも短い周期で、配送されたひとつの符号に対する誤り検出を終えることを特徴とする請求項19に記載の誤り訂正装置。
- 前記L2個の単位誤り検出部それぞれは、1つの符号列に対して複数のシンドロームを算出する積和演算回路を有することを特徴とする請求項20に記載の誤り訂正装置。
- 前記列方向転送部は、前記Lを前記L2で割ったときの商をD、余りをEとするときに、前記R行L2列転送を行方向にL2個の符号だけずらしながらD回繰り返した後に、各行につき連続して並ぶE個の符号を読み出して前記誤り検出手段に転送することを前記R行それぞれについて順に行い、
前記誤り検出手段は、所定回数だけ前記L2個の符号ごとに前記誤り検出を行った後に、E個の符号ごとに前記誤り検出を行うことを特徴とする請求項15に記載の誤り訂正装置。 - 外部の第1装置から受けとった符号について必要な誤り訂正をした後に外部の第2装置に出力する誤り訂正装置であって、
前記符号を格納するための記憶領域を有する記憶手段と、
一定個数の符号を単位として誤り符号が存在するか否かを検出する誤り検出手段と、
一定個数の符号を単位として前記記憶手段中の誤り符号を訂正する誤り訂正手段と、
前記第1装置から出力された符号を前記記憶手段と前記誤り検出手段に並行して転送し、その符号を前記記憶手段に格納させると共に前記誤り検出手段に前記検出を行わせる第1転送手段と、
前記誤り検出手段によって誤り符号が存在すると検出された前記一定個数の符号を前記記憶手段から前記誤り訂正手段に転送し、その符号について前記誤り訂正手段に前記訂正を行わせる第2転送手段と、
前記誤り検出手段又は前記誤り訂正手段によって誤り符号が存在しないことが検出又は誤り符号が訂正された一定個数の符号を前記記憶手段から前記第2装置に転送する第3転送手段と、
前記第1〜第3転送手段それぞれが排他的に前記符号転送を実行するように制御する転送制御手段と
を備えることを特徴とする誤り訂正装置。 - 前記誤り検出手段は、誤り符号が存在するか否かの検出結果を記録しておく検出結果記録部を有し、
前記誤り訂正手段は、前記検出結果記録部に記録された検出結果を参照することにより、誤り符号が存在すると検出された前記一定個数の符号だけが前記記憶手段から前記誤り訂正手段に転送されるように前記第2転送手段を制御することを特徴とする請求項23に記載の誤り訂正装置。 - 前記第1装置は、R行L列のブロック符号を構成する行方向の符号列を順に繰り返し出力し、
前記ブロック符号は積符号であり、前記ブロック符号を構成する行方向及び列方向の符号列それぞれには情報符号と誤り訂正符号とが含まれ、
前記誤り訂正手段は、行方向及び列方向の符号列に対して誤り訂正を行い、行方向の符号列に対する誤り訂正を行う場合には、前記検出結果記録部に記録された検出結果を参照することにより、誤り符号が存在すると検出された行方向の符号列だけが前記記憶手段から前記誤り訂正手段に転送されるように前記第2転送手段を制御することを特徴とする請求項24に記載の誤り訂正装置。 - 前記誤り検出手段は、1つのブロック符号を構成する全ての行方向の符号列についての検出結果を前記検出結果記録部に蓄積して記録し、
前記誤り訂正手段は、列方向の符号列に対する誤り訂正を行う場合には、前記検出結果記録部に記録された検出結果を参照することにより、誤り符号が存在すると検出されたブロック符号を構成する列方向の符号列だけが前記記憶手段から前記誤り訂正手段に転送されるように前記第2転送手段を制御することを特徴とする請求項25に記載の誤り訂正装置。 - 前記第2転送手段は、R1を2以上R未満の整数としたときに、誤り符号が存在すると検出されたR1行分の符号列を記記憶手段から読み出して前記誤り訂正手段に転送することをR行について順に繰り返す行方向転送部を有し、
前記行方向転送部は、L1を2以上L未満の整数としたときに、各行につき連続して並ぶL1個の符号を読み出して前記誤り訂正手段に転送することを前記R1行それぞれについて順に行うR1行L1列転送を、行方向にL1個の符号だけずらしながら繰り返し、
前記誤り訂正手段は、前記行方向転送部から符号が送られてくる場合には、送られてくるL1個の符号ごとに前記R1行の異なる行の符号列を構成するものとして前記R1行の符号列に対する誤り訂正を並列に行うことを特徴とする請求項23に記載の誤り訂正装置。 - 前記第2転送手段はさらに、L2を2以上L未満の整数としたときに、誤り符号が存在すると検出されたブロック符号のL2列分の符号列を前記記憶手段から読み出して前記誤り訂正手段に転送することをL列について順に繰り返す列方向転送部を有し、
前記列方向転送部は、各行につき連続して並ぶL2個の符号を読み出して前記誤り訂正手段に転送することを前記R行それぞれについて順に行うR行L2列転送を、行方向にL2個の符号だけずらしながら繰り返し、
前記誤り訂正手段は、前記列方向転送部から符号が送られてくる場合には、送られてくるL2個の符号それぞれが、対応する前記L2列の符号列それぞれに属するものとして前記L2列の符号列に対する誤り訂正を並列に行うことを特徴とする請求項27に記載の誤り訂正装置。 - 前記第1転送手段による前記第1装置から前記記憶手段への符号転送、前記第2転送手段による前記記憶手段から前記誤り訂正手段への符号転送及び前記第3転送手段による前記記憶手段から前記第2装置への符号転送は、前記記憶手段へのダイレクトメモリアクセスによる転送であり、
前記転送制御手段は、前記第1〜第3転送手段によるDMA転送の中で第1転送手段によるDMA転送を最も高い優先度で実行させ、
前記第1転送手段によるDMA転送の必要が生じた場合において、前記第1〜第3転送手段のいずれかがDMA転送を実行しているときには、その実行中のDMA転送の終了後に前記第1転送手段によるDMA転送を実行させ、前記第1〜第3転送手段のいずれもDMA転送を実行していないときには、即時に前記第1転送手段によるDMA転送を実行させることを特徴とする請求項23に記載の誤り訂正装置。 - 前記転送制御手段は、前記第1〜第3転送手段によるDMA転送の中で第2転送手段によるDMA転送を最も低い優先度で実行させ、
前記第2転送手段によるDMA転送の必要が生じた場合において、前記第1〜第3転送手段のいずれもDMA転送を実行していないときに限り、前記第2転送手段によるDMA転送を実行させることを特徴とする請求項29に記載の誤り訂正装置。 - 前記誤り訂正手段は、前記第2転送手段により転送されてきた符号列に基づいて誤り符号と訂正後の値を特定した後に、前記転送制御手段による制御の下で前記記憶手段中の対応する誤り符号を訂正後の値に書き換え、
前記転送制御手段は、前記第1〜第3転送手段のいずれもDMA転送を実行していないときに限り、前記誤り訂正手段による誤り符号の書き換えを実行させることを特徴とする請求項30に記載の誤り訂正装置。 - 外部の第1装置から受けとった符号について必要な誤り訂正をした後に外部の第2装置に出力する誤り訂正装置であって、
前記符号を格納するための記憶領域を有する記憶手段と、
一定個数の符号を単位として誤り符号を検出し、対応する前記記憶手段中の誤り符号を訂正する誤り訂正手段と、
前記第1装置から送られてくる符号と前記記憶手段から送られてくる符号のいずれかを選択して前記誤り訂正手段に送り、前記誤り訂正手段に前記検出と訂正を行わせる符号選択手段と、
前記第1装置から出力された符号を前記記憶手段と前記符号選択手段に並行して転送し、その符号を前記記憶手段に格納させると共に前記符号選択手段に選択させて前記誤り訂正手段に送らせ、その符号について前記誤り訂正手段に前記検出と訂正を行わせる第1転送手段と、
一定個数の符号を前記記憶手段から前記符号選択手段に転送し、その符号を前記符号選択手段に選択させて前記誤り訂正手段に送らせ、その符号について前記誤り訂正手段に前記検出と訂正を行わせる第2転送手段と、
前記誤り訂正手段によって誤り符号が存在しないことが検出又は誤り符号が訂正された一定個数の符号を前記記憶手段から前記第2装置に転送する第3転送手段と、
前記第1〜第3転送手段それぞれが排他的に前記符号転送を実行するように制御する転送制御手段と
を備えることを特徴とする誤り訂正装置。 - 前記第1装置は、R行L列のブロック符号を構成する行方向の符号列を順に繰り返し出力し、
前記ブロック符号は積符号であり、前記ブロック符号を構成する行方向及び列方向の符号列それぞれには情報符号と誤り訂正符号とが含まれ、
前記第1転送手段は、第1装置から繰り返し送られてくる行方向の符号列を前記記憶手段と前記符号選択手段に並行して転送し、その符号列を前記記憶手段に格納させると共に前記符号選択手段に選択させて前記誤り訂正手段に送らせ、その符号列について前記誤り訂正手段に前記検出と訂正を行わせ、
第2転送手段は、前記ブロック符号の列方向の符号列を前記記憶手段から前記符号選択手段に転送し、その符号列を前記符号選択手段に選択させて前記誤り訂正手段に送らせ、その符号列について前記誤り訂正手段に前記検出と訂正を行わせることを特徴とする請求項32に記載の誤り訂正装置。 - 前記誤り訂正手段は、
行方向又は列方向の符号列を単位として誤り符号が存在するか否かを検出する誤り検出部と、
前記誤り検出部により誤り符号が存在すると検出された場合に、その誤り符号に相当する前記記憶手段中の符号を訂正後の値に書き換える符号更新部とを有し、
前記誤り検出部は、
前記第1装置から前記第1転送手段により転送されてきた行方向の符号列に対する誤り検出の結果を記録しておく行方向検出結果記録部と、
前記記憶手段から前記第2転送手段により転送されてきた列方向の符号列に対する誤り検出の結果を記録しておく列方向検出結果記録部とを有し、
前記誤り符号更新部は、前記行方向検出結果記録部及び前記列方向検出結果記録部に記録された検出結果を用いて前記記憶手段中の符号を書き換えることを特徴とする請求項33に記載の誤り訂正装置。 - 前記誤り検出部は、行方向の誤り検出を行う場合には、1つのブロック符号を構成する全ての行方向の符号列についての検出結果を前記行方向検出結果記録部に蓄積して記録し、列方向の誤り検出を行う場合には、前記行方向検出結果記録部に記録された検出結果を参照することにより、誤り符号が存在すると検出されたブロック符号を構成する列方向の符号列だけが前記記憶手段から前記誤り訂正手段に転送されるように前記第2転送手段を制御することを特徴とする請求項34に記載の誤り訂正装置。
- 前記転送制御手段は、前記第1転送手段による前記第1装置から前記符号選択手段への1行分の符号列の転送と、前記第2転送手段による前記記憶手段から前記符号選択手段への1列分の符号列の転送とを、それら符号列を構成する部分符号の単位で切り替えながら交互に実行させ、
前記誤り検出部は、前記第1装置から前記第1転送手段により転送されてきた行方向の符号列に対する誤り検出と、前記記憶手段から前記第2転送手段により転送されてきた列方向の符号列に対する誤り検出とを、前記部分符号の単位で交互に切り替えることにより、それぞれの符号列に対する誤り検出を並列に行い、それぞれの結果を行方向検出結果記録部及び列方向検出結果記録部に記録し、
前記誤り符号更新部は、前記行方向検出結果記録部及び前記列方向検出結果記録部に記録された検出結果を順次に参照することにより、行方向についての前記記憶手段中の符号の書き換えと列方向についての前記記憶手段中の符号の書き換えとを順次に行うことを特徴とする請求項35に記載の誤り訂正装置。 - 前記第2転送手段は、L2を2以上L未満の整数としたときに、前記ブロック符号のL2列分の符号列を前記記憶手段から読み出して前記符号選択手段を経て前記誤り訂正手段に転送することをL列について順に繰り返す列方向転送部を有し、
前記列方向転送部は、各行につき連続して並ぶL2個の符号を読み出して前記誤り訂正手段に転送することを前記R行それぞれについて順に行うR行L2列転送を、行方向にL2個の符号だけずらしながら繰り返し、
前記誤り訂正手段は、前記列方向転送部から符号が送られてくる場合には、送られてくるL2個の符号それぞれが、対応する前記L2列の符号列それぞれに属するものとして前記L2列の符号列に対する誤り訂正を並列に行うことを特徴とする請求項32に記載の誤り訂正装置。 - 前記第1転送手段による前記第1装置から前記記憶手段への符号転送、前記第2転送手段による前記記憶手段から前記符号選択手段を経た前記誤り訂正手段への符号転送及び前記第3転送手段による前記記憶手段から前記第2装置への符号転送は、前記記憶手段へのダイレクトメモリアクセスによる転送であり、
前記転送制御手段は、前記第1〜第3転送手段によるDMA転送の中で第1転送手段によるDMA転送を最も高い優先度で実行させ、
前記第1転送手段によるDMA転送の必要が生じた場合において、前記第1〜第3転送手段のいずれかがDMA転送を実行しているときには、その実行中のDMA転送の終了後に前記第1転送手段によるDMA転送を実行させ、前記第1〜第3転送手段のいずれもDMA転送を実行していないときには、即時に前記第1転送手段によるDMA転送を実行させることを特徴とする請求項32に記載の誤り訂正装置。 - 前記転送制御手段は、前記第1〜第3転送手段によるDMA転送の中で第2転送手段によるDMA転送を最も低い優先度で実行させ、
前記第2転送手段によるDMA転送の必要が生じた場合において、前記第1〜第3転送手段のいずれもDMA転送を実行していないときに限り、前記第2転送手段によるDMA転送を実行させることを特徴とする請求項38に記載の誤り訂正装置。 - 前記転送制御手段は、前記第1〜第3転送手段のいずれもDMA転送を実行していないときに限り、前記誤り符号更新部による前記記憶手段中の符号の書き換えを実行させることを特徴とする請求項39に記載の誤り訂正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004378028A JP4157521B2 (ja) | 1998-02-25 | 2004-12-27 | 誤り訂正装置、光ディスク制御装置、光ディスク読み取り装置ならびに誤り訂正方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4321998 | 1998-02-25 | ||
JP2004378028A JP4157521B2 (ja) | 1998-02-25 | 2004-12-27 | 誤り訂正装置、光ディスク制御装置、光ディスク読み取り装置ならびに誤り訂正方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04719499A Division JP3676939B2 (ja) | 1998-02-25 | 1999-02-24 | 誤り訂正装置及び誤り訂正装置の誤り訂正方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005331536A Division JP4295758B2 (ja) | 1998-02-25 | 2005-11-16 | 誤り訂正装置、光ディスク制御装置、光ディスク読み取り装置ならびに誤り訂正方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005168039A true JP2005168039A (ja) | 2005-06-23 |
JP2005168039A5 JP2005168039A5 (ja) | 2006-03-30 |
JP4157521B2 JP4157521B2 (ja) | 2008-10-01 |
Family
ID=12657813
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04719499A Expired - Fee Related JP3676939B2 (ja) | 1998-02-25 | 1999-02-24 | 誤り訂正装置及び誤り訂正装置の誤り訂正方法 |
JP2004378028A Expired - Fee Related JP4157521B2 (ja) | 1998-02-25 | 2004-12-27 | 誤り訂正装置、光ディスク制御装置、光ディスク読み取り装置ならびに誤り訂正方法 |
JP2005331536A Expired - Fee Related JP4295758B2 (ja) | 1998-02-25 | 2005-11-16 | 誤り訂正装置、光ディスク制御装置、光ディスク読み取り装置ならびに誤り訂正方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04719499A Expired - Fee Related JP3676939B2 (ja) | 1998-02-25 | 1999-02-24 | 誤り訂正装置及び誤り訂正装置の誤り訂正方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005331536A Expired - Fee Related JP4295758B2 (ja) | 1998-02-25 | 2005-11-16 | 誤り訂正装置、光ディスク制御装置、光ディスク読み取り装置ならびに誤り訂正方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6332206B1 (ja) |
EP (4) | EP1146515A1 (ja) |
JP (3) | JP3676939B2 (ja) |
CN (5) | CN100383886C (ja) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6948113B1 (en) * | 1999-04-21 | 2005-09-20 | Seagate Technology Llc | Self-throttling error-correction buffer and method for a disc drive |
TW441195B (en) * | 1999-07-16 | 2001-06-16 | Via Tech Inc | Signal decoding method |
JP3450756B2 (ja) * | 1999-09-08 | 2003-09-29 | 松下電器産業株式会社 | 誤り訂正方法および誤り訂正装置 |
TW512320B (en) | 1999-09-10 | 2002-12-01 | Matsushita Electric Ind Co Ltd | Signal processing device |
CN1286275C (zh) | 1999-11-24 | 2006-11-22 | 三洋电机株式会社 | 纠错装置 |
US6772385B2 (en) | 2000-01-31 | 2004-08-03 | Sanyo Electric Co., Ltd. | Error-correcting device and decoder enabling fast error correction with reduced circuit scale |
US6983413B2 (en) | 2000-12-12 | 2006-01-03 | Kabushiki Kaisha Toshiba | Data processing method using error-correcting code and an apparatus using the same method |
GB0031439D0 (en) * | 2000-12-22 | 2001-02-07 | Koninkl Philips Electronics Nv | Method and apparatus for data reproduction |
GB0031436D0 (en) * | 2000-12-22 | 2001-02-07 | Koninkl Philips Electronics Nv | Method and apparatus for data reproduction |
KR20020065788A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 엠 또는 이엠 비트 데이터 처리 겸용 리드 솔로몬 복호기및 그 복호 방법 |
JP3954803B2 (ja) * | 2001-03-22 | 2007-08-08 | 三洋電機株式会社 | エラー訂正装置 |
US6910174B2 (en) * | 2001-06-01 | 2005-06-21 | Dphi Acquisitions, Inc. | Error correction code block format |
JP2003006003A (ja) * | 2001-06-18 | 2003-01-10 | Mitsubishi Electric Corp | Dmaコントローラおよび半導体集積回路 |
JP4039227B2 (ja) * | 2002-12-13 | 2008-01-30 | 日本電気株式会社 | 復号方法及びプログラム並びにこれを用いた復号回路 |
JP2004206798A (ja) * | 2002-12-25 | 2004-07-22 | Ricoh Co Ltd | 光ディスク装置のエンコードデータ符号回路 |
TWI227395B (en) * | 2003-06-02 | 2005-02-01 | Genesys Logic Inc | Method for parallel processing of memory data and error correction code and related device thereof |
US7386754B2 (en) * | 2003-10-16 | 2008-06-10 | Seagate Technology Llc | Method and apparatus to improve magnetic disc drive reliability using excess un-utilized capacity |
JP2006004560A (ja) * | 2004-06-18 | 2006-01-05 | Elpida Memory Inc | 半導体記憶装置及びその誤り訂正方法 |
JP2006190346A (ja) * | 2004-12-28 | 2006-07-20 | Toshiba Corp | エラー訂正処理装置及びエラー訂正処理方法 |
JP4571523B2 (ja) * | 2005-03-04 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | スクランブル回路、エンコード装置、エンコード方法及び記録装置 |
US7788570B1 (en) | 2005-03-23 | 2010-08-31 | Marvell International Ltd. | Optimized Reed-Solomon decoder |
US7430701B2 (en) * | 2005-06-16 | 2008-09-30 | Mediatek Incorporation | Methods and systems for generating error correction codes |
US7774676B2 (en) * | 2005-06-16 | 2010-08-10 | Mediatek Inc. | Methods and apparatuses for generating error correction codes |
US20070033507A1 (en) * | 2005-08-03 | 2007-02-08 | Xueping Jiang | Efficient error code correction |
TWI313807B (en) * | 2005-08-18 | 2009-08-21 | Realtek Semiconductor Corp | Error correction apparatus and method for data stored in memory |
US20070058753A1 (en) * | 2005-08-30 | 2007-03-15 | Carlos Saavedra | BPSK demodulator circuit using an anti-parallel synchronization loop |
US20070067702A1 (en) * | 2005-09-05 | 2007-03-22 | Kuo-Lung Chien | Method and apparatus for syndrome generation |
US7743311B2 (en) * | 2006-01-26 | 2010-06-22 | Hitachi Global Storage Technologies Netherlands, B.V. | Combined encoder/syndrome generator with reduced delay |
TW200820231A (en) * | 2006-10-31 | 2008-05-01 | Sunplus Technology Co Ltd | Error code correction device with high memory utilization efficiency |
CN101056157B (zh) * | 2007-05-15 | 2010-06-09 | 上海微电子装备有限公司 | 一种传输控制装置及其控制方法 |
US8041990B2 (en) * | 2007-06-28 | 2011-10-18 | International Business Machines Corporation | System and method for error correction and detection in a memory system |
US8041989B2 (en) * | 2007-06-28 | 2011-10-18 | International Business Machines Corporation | System and method for providing a high fault tolerant memory system |
EP2208138A4 (en) * | 2007-09-21 | 2012-09-19 | Hewlett Packard Development Co | CREATING A PARALLEL RECOVERY PLAN FOR A DATA STORAGE SYSTEM |
JP5248300B2 (ja) * | 2008-12-24 | 2013-07-31 | 三菱電機株式会社 | 誤り訂正復号装置および誤り訂正復号方法 |
US20100325490A1 (en) * | 2009-06-22 | 2010-12-23 | Anvin H Peter | System and method to view crash dump information using a 2-d barcode |
JP5544773B2 (ja) * | 2009-07-22 | 2014-07-09 | ソニー株式会社 | エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置 |
US8484529B2 (en) * | 2010-06-24 | 2013-07-09 | International Business Machines Corporation | Error correction and detection in a redundant memory system |
US8549378B2 (en) | 2010-06-24 | 2013-10-01 | International Business Machines Corporation | RAIM system using decoding of virtual ECC |
US8631271B2 (en) | 2010-06-24 | 2014-01-14 | International Business Machines Corporation | Heterogeneous recovery in a redundant memory system |
US8898511B2 (en) | 2010-06-24 | 2014-11-25 | International Business Machines Corporation | Homogeneous recovery in a redundant memory system |
US8522122B2 (en) | 2011-01-29 | 2013-08-27 | International Business Machines Corporation | Correcting memory device and memory channel failures in the presence of known memory device failures |
JP2015053096A (ja) | 2013-09-09 | 2015-03-19 | マイクロン テクノロジー, インク. | 半導体装置、及び誤り訂正方法 |
US20150311921A1 (en) * | 2014-04-25 | 2015-10-29 | Kabushiki Kaisha Toshiba | Memory controller, storage device and decoding method |
US10381102B2 (en) | 2014-04-30 | 2019-08-13 | Micron Technology, Inc. | Memory devices having a read function of data stored in a plurality of reference cells |
US10461777B2 (en) | 2015-07-14 | 2019-10-29 | Western Digital Technologies, Inc. | Error locator polynomial decoder and method |
US10572189B2 (en) | 2016-11-04 | 2020-02-25 | Sandisk Technologies Llc | Method and decoder to adjust an error locator polynomial based on an error parity |
US10439644B2 (en) | 2015-07-14 | 2019-10-08 | Western Digital Technologies, Inc. | Error locator polynomial decoder and method |
US9760435B2 (en) * | 2015-10-14 | 2017-09-12 | Intel Corporation | Apparatus and method for generating common locator bits to locate a device or column error during error correction operations |
CN105575439B (zh) * | 2015-12-15 | 2020-04-28 | 山西长河科技股份有限公司 | 一种存储单元失效纠错的方法及存储器 |
JP6267251B2 (ja) * | 2016-03-02 | 2018-01-24 | Nttエレクトロニクス株式会社 | 誤り訂正処理回路および誤り訂正処理方法 |
KR102504176B1 (ko) * | 2016-06-23 | 2023-03-02 | 에스케이하이닉스 주식회사 | 반도체장치 |
KR102333140B1 (ko) * | 2017-08-18 | 2021-12-02 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
CN111863106B (zh) * | 2019-04-28 | 2022-08-05 | 武汉海康存储技术有限公司 | 闪存纠错方法及装置 |
US10826538B1 (en) * | 2019-06-12 | 2020-11-03 | International Business Machines Corporation | Efficient error correction of codewords encoded by binary symmetry-invariant product codes |
JP2021140835A (ja) * | 2020-03-02 | 2021-09-16 | 株式会社東芝 | 磁気ディスク装置 |
US11687281B2 (en) * | 2021-03-31 | 2023-06-27 | Advanced Micro Devices, Inc. | DRAM command streak efficiency management |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3622985A (en) * | 1969-11-25 | 1971-11-23 | Ibm | Optimum error-correcting code device for parallel-serial transmissions in shortened cyclic codes |
US4506362A (en) * | 1978-12-22 | 1985-03-19 | Gould Inc. | Systematic memory error detection and correction apparatus and method |
JPS62256270A (ja) | 1986-04-28 | 1987-11-07 | Casio Comput Co Ltd | 誤り訂正装置 |
USRE34100E (en) * | 1987-01-12 | 1992-10-13 | Seagate Technology, Inc. | Data error correction system |
US4775978A (en) * | 1987-01-12 | 1988-10-04 | Magnetic Peripherals Inc. | Data error correction system |
US4845713A (en) | 1987-06-08 | 1989-07-04 | Exabyte Corporation | Method and apparatus for determining the coefficients of a locator polynomial |
JPH01293013A (ja) * | 1988-05-20 | 1989-11-27 | Matsushita Electric Ind Co Ltd | 誤り訂正装置 |
US5068855A (en) * | 1988-07-18 | 1991-11-26 | Canon Kabushiki Kaisha | Error correcting method and apparatus |
JP2695195B2 (ja) * | 1988-09-02 | 1997-12-24 | 三菱電機株式会社 | 誤り訂正回路 |
US5629949A (en) * | 1993-09-21 | 1997-05-13 | Cirrus Logic, Inc. | Error correction verification method and apparatus using CRC check remainders |
EP0729611B1 (en) * | 1993-11-04 | 2000-06-07 | Cirrus Logic, Inc. | Reed-solomon decoder |
JP3154607B2 (ja) * | 1993-12-28 | 2001-04-09 | 三菱電機株式会社 | 誤り訂正復号装置及び誤り訂正復号方法 |
JP2970994B2 (ja) * | 1994-05-25 | 1999-11-02 | 三洋電機株式会社 | 誤り訂正復号回路 |
US5719884A (en) * | 1995-07-27 | 1998-02-17 | Hewlett-Packard Company | Error correction method and apparatus based on two-dimensional code array with reduced redundancy |
US5701314A (en) * | 1995-12-21 | 1997-12-23 | Cirrus Logic, Inc. | On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive |
JP3562544B2 (ja) * | 1996-08-13 | 2004-09-08 | ソニー株式会社 | 復号化装置および復号化方法 |
US5872800A (en) * | 1996-09-16 | 1999-02-16 | Cirrus Logic, Inc. | Write verify method for correcting unrecoverable sectors in a disc storage system using track level redundancy |
US5844919A (en) * | 1996-09-16 | 1998-12-01 | Cirrus Logic, Inc. | Sector and track level error correction system for disc storage systems |
US5844920A (en) * | 1996-11-07 | 1998-12-01 | Cirrus Logic, Inc. | Thermal asperity compensation using multiple sync marks for retroactive and split segment data synchronization in a magnetic disk storage system |
US6048090A (en) * | 1997-04-23 | 2000-04-11 | Cirrus Logic, Inc. | Error correction and concurrent verification of a product code |
US5974580A (en) * | 1997-07-23 | 1999-10-26 | Cirrus Logic, Inc. | Concurrent row/column syndrome generator for a product code |
US5991911A (en) * | 1997-11-14 | 1999-11-23 | Cirrus Logic, Inc. | Concurrent generation of ECC error syndromes and CRC validation syndromes in a DVD storage device |
US5996105A (en) * | 1997-11-14 | 1999-11-30 | Cirrus Logic, Inc. | ECC system employing a data buffer for storing codeword data and a syndrome buffer for storing error syndromes |
US6052815A (en) * | 1997-11-14 | 2000-04-18 | Cirrus Logic, Inc. | ECC system for generating a CRC syndrome over randomized data in a computer storage device |
-
1999
- 1999-02-24 EP EP01114818A patent/EP1146515A1/en not_active Withdrawn
- 1999-02-24 CN CNB2004101022396A patent/CN100383886C/zh not_active Expired - Fee Related
- 1999-02-24 EP EP07023207A patent/EP1914752A1/en not_active Ceased
- 1999-02-24 CN CNB2004100027956A patent/CN100430900C/zh not_active Expired - Fee Related
- 1999-02-24 EP EP99301349A patent/EP0939403A3/en not_active Ceased
- 1999-02-24 CN CN2006101018489A patent/CN1897512B/zh not_active Expired - Fee Related
- 1999-02-24 CN CNB991055640A patent/CN1165906C/zh not_active Expired - Fee Related
- 1999-02-24 EP EP04028657A patent/EP1517327A3/en not_active Withdrawn
- 1999-02-24 CN CNA2004100636136A patent/CN1555061A/zh active Pending
- 1999-02-24 US US09/256,740 patent/US6332206B1/en not_active Ceased
- 1999-02-24 JP JP04719499A patent/JP3676939B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-27 JP JP2004378028A patent/JP4157521B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-16 JP JP2005331536A patent/JP4295758B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-05 US US11/951,276 patent/USRE41499E1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1233053A (zh) | 1999-10-27 |
CN1897512A (zh) | 2007-01-17 |
USRE41499E1 (en) | 2010-08-10 |
JPH11338723A (ja) | 1999-12-10 |
EP0939403A2 (en) | 1999-09-01 |
CN1897512B (zh) | 2010-08-11 |
US6332206B1 (en) | 2001-12-18 |
CN100383886C (zh) | 2008-04-23 |
CN100430900C (zh) | 2008-11-05 |
EP0939403A3 (en) | 1999-11-17 |
CN1627426A (zh) | 2005-06-15 |
CN1555061A (zh) | 2004-12-15 |
JP4295758B2 (ja) | 2009-07-15 |
JP4157521B2 (ja) | 2008-10-01 |
EP1517327A2 (en) | 2005-03-23 |
CN1165906C (zh) | 2004-09-08 |
JP2006139911A (ja) | 2006-06-01 |
EP1914752A1 (en) | 2008-04-23 |
EP1146515A1 (en) | 2001-10-17 |
EP1517327A3 (en) | 2005-03-30 |
CN1532837A (zh) | 2004-09-29 |
JP3676939B2 (ja) | 2005-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3676939B2 (ja) | 誤り訂正装置及び誤り訂正装置の誤り訂正方法 | |
US9043541B2 (en) | Storage control device, storage device, and control method for controlling storage control device | |
JPH10207726A (ja) | 半導体ディスク装置 | |
US7624330B2 (en) | Unified memory architecture for recording applications | |
JPH10200418A (ja) | 誤り訂正方法、誤り訂正装置、データ読み出し装置、及び、データマッピング方法 | |
US6772385B2 (en) | Error-correcting device and decoder enabling fast error correction with reduced circuit scale | |
US6687860B1 (en) | Data transfer device and data transfer method | |
US6802040B1 (en) | Error correction device | |
US8181075B2 (en) | Error correction device and recording and reproducing device | |
US6647529B2 (en) | Chien's searching apparatus | |
US7949895B2 (en) | Data reading method | |
US6697921B1 (en) | Signal processor providing an increased memory access rate | |
US20020004881A1 (en) | Data transfer apparatus and data transfer method | |
JPH03501659A (ja) | パイプラインアドレスチエツクビツトスタツクコントローラ | |
JPH07273672A (ja) | 符号化装置、復号化装置及び制御装置 | |
JP3609714B2 (ja) | 誤り訂正装置 | |
JPH09288618A (ja) | 記憶装置及びそのメモリアクセス制御方法 | |
JP2003288762A (ja) | 磁気テープ装置の制御装置 | |
KR100390120B1 (ko) | 신호 처리 장치 | |
JP2001237715A (ja) | 復号装置 | |
JPH09244820A (ja) | ディスクアレイ装置 | |
JPS62232041A (ja) | デ−タ処理装置 | |
JP2007042179A (ja) | エラー訂正装置 | |
JPS6116115B2 (ja) | ||
JP2005050428A (ja) | 誤り訂正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080711 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |