JPS62232041A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS62232041A
JPS62232041A JP61075947A JP7594786A JPS62232041A JP S62232041 A JPS62232041 A JP S62232041A JP 61075947 A JP61075947 A JP 61075947A JP 7594786 A JP7594786 A JP 7594786A JP S62232041 A JPS62232041 A JP S62232041A
Authority
JP
Japan
Prior art keywords
data
reading error
data processing
input data
error information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61075947A
Other languages
English (en)
Inventor
Fumio Ichikawa
文男 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61075947A priority Critical patent/JPS62232041A/ja
Publication of JPS62232041A publication Critical patent/JPS62232041A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はデータの読取り誤り訂正処理を行うデータ処理
装置に関する。
従IL歪 従来、この種のデータ処理装置は第3図に示すように、
メモリユニット1から読取ったデータの読取り誤り検出
情報と読取り誤り訂正情報とによりなる読取り誤り情報
を作成する読取り誤り情報作成手段22と、この読取り
誤り情報作成手段22からの出力データを貯蔵するデー
タ貯蔵手段23と、読取り誤り情報作成手段22にて作
成された読取り誤り情報により、データ貯蔵手段23の
出力データを訂正し、ホストプロセッサ3に転送する読
取り誤り訂正手段24とを有している。これらの手段で
構成されているデータ処理¥装置4では、例えば磁気デ
ィスク装置(図示せず)に貯蔵された5個のレコードA
−Eの読取りにおいて、第4図に示すようにレコードB
及びレコードCにて訂正可能読取り誤りが発生した場合
、レコードB及びレコードCの読取り誤りの訂正に時間
を要する為、レコードBに続くレコードCの磁気ディス
ク装置からの読取りと、レコードCに続くレコードDの
磁気ディスク装置からの読取りとを夫々1回転遅らせて
実施していた。
このように、従来のデータ処理装置4では訂正可能読取
り誤りが1回発生する毎に約1回転の回転ロスが発生し
、訂正可能読取り誤りが頻発するとデータ処理装置4の
処理能力が大幅に落ちるという欠点があった。
発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、訂正可能読取り誤り発生ll)の処理能
力を大幅に上げることができるデータ処理装置を提供す
ることを目的とする。
発明の構成 本発明によるデータ処理装置は、上位装置からの入力デ
ータの読取り誤り検出情報と読取り誤り訂正情報とから
なる読取り誤り情報を作成し、前記読取り誤り情報によ
り前記入力データを訂正するデータ処理径路を右するデ
ータ処理装置であって、複数の前記データ処理径路を設
け、前記入力データを切換えて前記複数のデータ処理径
路のうちの1つへ前記入力データを送出する入力データ
切換手段と、前記複数のデータ処理径路からの出力デー
タを切換えて前記出力データのうちの1つを外部に送出
する出力データ切換手段とを有することを特徴とする。
実施例 次に本発明の一実施例について図面を参照して説明する
第1図は本発明の一実施例を示すブロック図である。図
において、入力データ切替手段21はメモリユニット1
からの入力データの出力バスを切替えて、読取り誤り情
報作成手段22.25へ夫々出力する。読取り誤り情報
作成手段22.25ではこの入力データの読取り誤り情
報を夫々作成し、この読取り誤り情報を夫々読取り誤り
訂正手段24.27に送出するとともに、入力データを
夫々データ貯蔵手段23.26に送出してこれらを貯蔵
させる。読取り誤り訂正手段24.27ではこれらの読
取り誤り情報により、データ貯蔵手段23.26からの
出力データを夫々訂正して、これらを夫々出力データ切
替手段28に送出する。
この出力データ切替手段28は読取り誤り訂正手段24
.27の出力データを切替えてホストブロヒッ→ノ3に
送出する。
第2図は本発明の一実施例のタイミングチャートであり
、この図を用いて本実施例の動作について詳細に説明す
る。
第3図、第4図に示す従来例と同様にメモリユニット1
には5個のレコードA〜Eを貯蔵しており、第2図はこ
れらのレコードA−EのうちレコードBとレコードCと
おいて訂正可能読取り誤りが発生した場合について記述
している。ここで、データ処理径路Iは読取り誤り情報
作成手段22とデータ貯蔵手段23と読取り誤り訂正手
段24とにより構成され、データ処理径路■は読取り誤
り情報作成手段25とデータ貯蔵手段26と読取り誤り
訂正手段27とにより構成されている。
まず、入力データ切替手段22はデータ処理径路工を選
択しており、メモリユニット1から読取ったレコードA
は入力データ切替手段22によりデータ処理径路工に送
出され、読取り誤り情報作成手段22を経由してデータ
貯蔵手段23に貯蔵される。レコードAの読取りが完了
して読取り誤り情報作成手段22にて読取り誤り無しと
判定されると、レコードAはデータ貯蔵手段23から読
取り誤り訂正手段24を経由して、出力データ切替手段
28からホストプロセッサ3に転送される。
レコードAのホストプロセッサ3への転送と並行して、
メモリユニット1からレコードBが読取られ、入力デー
タ切替手段21によりデータ処理径路■に送出され、読
取り誤り情報作成手段25を経由してデータ貯蔵手段2
6に貯蔵される。レコードBの読取りが完了して読取り
誤り情報作成手段25にて読取り誤り有りと判定される
と、読取り誤り訂正情報が計9され、この計算が完了し
た時点からデータ貯蔵手段26のデータが読取り誤り情
報により読取り誤り訂正手段27で訂正されながら、出
力データ切替手段28を経由してホストプロセッサ°3
に転送される。
レコードCはレコードBの訂正処理と並行してメモリユ
ニット1から読取られ、データ処理径路■を経由してレ
コードBと同様にしてデータが訂正されてホス1−プロ
セッサ3に転送され、レコードDはレコードCの訂正処
理と並行してメモリユニット1から読取られ、データ処
理径路■を経由してレコードAと同様にしてホストプロ
セッサ3に転送される。°さらにレコードEはレコード
Cの転送と並行してメモリユニット1から読取られ、デ
ータ処理径路工を経由してレコードAと同様にしてホス
トプロセッサ3に転送される。
このように、データ処理径路1.IIを複数設けて、こ
れらのデータの処理径路1.IIへの入力データと、デ
ータ処理径路I、IIからの出力データを夫々切替える
ことによって、従来訂正可能読取り誤りがR生じた場合
に1回転待ち合わせて行っていた、訂正可能読取り誤り
の生じた入力データの次のデータの読取りが待ち合わせ
ることなく行うことができ、訂正可能読取り誤り発生時
におけるデータ処理装置2の処理能力を大幅に上げるこ
とができる。
尚、本発明の一実施例では、データ処理径路工。
■と2系列設けたが、これは3系列でも良く、これに限
定しない。
W里 以上説明したように本発明によれば、データ処理径路を
複数設けて、これらのデータ処理径路における入力デー
タと出力データを夫々切替えることによって、訂正可能
読取り誤り発生時の処理能力を大幅に上げることができ
るデータ処理装置を提供することができるという効果が
ある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
本発明の一実施例の動作のタイミングチャート、第3図
は従来のデータ処理装置を示すブロック図、第4図は従
来のデータ処理装置の動作のタイミングチャートである
。 主要部分の符号の説明

Claims (1)

    【特許請求の範囲】
  1. 上位装置からの入力データの読取り誤り検出情報と読取
    り誤り訂正情報とからなる読取り誤り情報を作成し、前
    記読取り誤り情報により前記入力データを訂正するデー
    タ処理径路を有するデータ処理装置であって、複数の前
    記データ処理径路を設け、前記入力データを切換えて前
    記複数のデータ処理径路のうちの1つへ前記入力データ
    を送出する入力データ切換手段と、前記複数のデータ処
    理径路からの出力データを切換えて前記出力データのう
    ちの1つを外部に送出する出力データ切換手段とを有す
    ることを特徴とするデータ処理装置。
JP61075947A 1986-04-02 1986-04-02 デ−タ処理装置 Pending JPS62232041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61075947A JPS62232041A (ja) 1986-04-02 1986-04-02 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61075947A JPS62232041A (ja) 1986-04-02 1986-04-02 デ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS62232041A true JPS62232041A (ja) 1987-10-12

Family

ID=13590925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61075947A Pending JPS62232041A (ja) 1986-04-02 1986-04-02 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS62232041A (ja)

Similar Documents

Publication Publication Date Title
JP4157521B2 (ja) 誤り訂正装置、光ディスク制御装置、光ディスク読み取り装置ならびに誤り訂正方法
JPH10200418A (ja) 誤り訂正方法、誤り訂正装置、データ読み出し装置、及び、データマッピング方法
US4897840A (en) Method and apparatus for controlling the error correction within a data transmission controller given data read from moving peripheral storages, particularly disk storages, of a data processing system
JPS62232041A (ja) デ−タ処理装置
US6697921B1 (en) Signal processor providing an increased memory access rate
US20020004881A1 (en) Data transfer apparatus and data transfer method
JPH09330181A (ja) Cd−romドライバにおけるセクタデータデコーディング方法及びその回路
JP2578762B2 (ja) エラ−訂正符号生成装置
JPS6349809B2 (ja)
JPS58200351A (ja) 誤り訂正回路
JPH04186559A (ja) 磁気テープ読み取り制御方式
JP3966944B2 (ja) データ転送制御装置
JPH10107648A (ja) 誤り訂正処理回路
SU1262576A1 (ru) Запоминающее устройство с автономным контролем
JPH0561777A (ja) 記憶制御回路
JPS6337411B2 (ja)
JP2000200153A (ja) デ―タ転送システムおよびデ―タ転送方法
JPS593573A (ja) 磁気デイスク制御装置
JPS635778B2 (ja)
JPS59119586A (ja) バブルメモリシステム
JPS62226380A (ja) イメ−ジ回転回路
JPH0638239B2 (ja) 誤り訂正機構
JPH02118827A (ja) バッファ回路
JPH10116478A (ja) エラー訂正方法および装置
JPH09258910A (ja) 磁気テープ装置の制御装置及びその再同期信号検出方法