JPS62256270A - 誤り訂正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、デジタル・オーディオ・テープレコーダや
デジタル・ビデオ・テープレコーダ等のデジタルデータ
の記録再生に用いられる誤り訂正装置に関する。

［従来技術とその問題点］ この種の誤り訂正装置として、データに二重の誤り訂正
符号をつけた場合、第１及び第２の誤り訂正符号のそれ
ぞれが個別のエラー訂正ブロックを構成することになる
ため、誤り訂正符号の何れか一方でエラー訂正が不可能
なときでも他方の誤り訂正符号を用いてエラー訂正を行
なうことができ、従ってエラー訂正能力を一層向上させ
ることができる。

鋳“えば１ブロツク内で２ワードエラーまで訂正でき、
エラーロケーションがわかっている場合に、４ワードエ
ラーまで訂正可能な距離５の誤り訂正符号を用いた際に
は、初段の復号時に２ワードエラーまで訂正し、３ワ一
ド以上のエラーを検出するようにして、この誤り状態の
情報を用い、次段の復号時に消失演算を行なえば、エラ
ー検出及び訂正の見逃し、誤訂正の虞れを大幅に低減す
ることができる。

また、デジタル・オーディオφテープレコーダやデジタ
ル・ビデオ・テープレコーダ等では、デジタルデータを
一度ＲＡＭに書込み、このＲＡＭに書込まれた複数のデ
ータワード群の第１の系列に対し第１の誤り訂正符号を
付加すると共に、第２の系列に第２の誤り訂正符号を付
加し、磁気テープに対しては上記第１の系列に沿って記
録するようにする。その際、第１のエラー訂正ブロック
ごとにブロックアドレスを付加して記録するようにして
いる。そして、磁気テープの再生時には、再生データよ
りブロックアドレスを検出し、このブロックアドレスに
基づいて再びＲＡＭにデータを書込み、第１、第２の誤
り訂正符号を用いて誤り訂正を行なうものである。した
がって、このブロックアドレスが誤っていた場合には、
初段の復号器側においては検出すら不可能であるため、
次段の復号器の訂正能力に応じて、その訂正能力範囲を
越えた際にはブロックアドレスの誤りを正すことができ
なかった。

ところで、ブロックアドレスが誤った場合の情報を次段
の復号器側の消失情報に反映させれば、これをロケーシ
ョン情報として用いることが可能となり、訂正能力を高
めることができる。

［発明の目的］ この発明は上記のような実情に鑑みてなされたもので、
エラー訂正能力が高く、エラー検出及び訂正の見逃しや
誤訂正を行なうことを低減することの可能な誤り訂正装
置を提供することを目的とする。

［発明の要点］ この発明は、消失ブロック判定回路を簡単な回路で構成
して上で、この消失ブロック判定回路の出力を次段復号
器側の消失ロケーション情報として次段の復号器に送り
、これを用いて消失計算を実行するようにしたものであ
る。

［発明の実施例］ 以下図面を参照してこの発明の一実施例を説明する。

ここでは、データワード群の第１の系列に対してＣ１の
誤り訂正符号、第２の系列に対してＣ２の誤り訂正符号
が付加され、この第１の系列に沿ってＯ〜１２７のブロ
ックアドレスが付加された状態で磁気テープ等の記録媒
体に記録されているものとする。なお、上記誤り訂正符
号Ｃ１、Ｃ２は距離５のリードソロモン符号である。

第１図はこの誤り訂正装置の回路構成を示すもので、記
録媒体からの再生データはＲＡ　Ｍ　１１に送出される
と共にブロックアドレス検出回路１２にも送出される。

ブロックアドレス検出回路１２は、送られてきた再生デ
ータ中からブロックアドレスを検出し、検出したブロッ
クアドレスを上記ＲＡＭ１１と消失ブロック判定回路１
３に出力する。ＲＡＭ１１では、ブロックアドレス検出
回路１２からのブロックアドレスに従って再生データを
Ｏ〜１２７のエラー訂正ブロックごとに第２図に示すよ
うなフォーマットで書込んでいく。消失ブロック判定回
路１３は、後述する構成によってブロックアドレス検出
回路１２から順次入力されるブロックアドレスが正しく
再生されているか否かを判定するものであり、その判定
結果を示す消失ブロックフラグをＣ２復号器１４に送る
。上記ＲＡ　Ｍ　１１に書込まれたデータはＣ１復号器
１６及びＣ２復号器１４で誤り訂正された後、補間回路
１５に読出される。上記Ｃ１復号器１６は、ＲＡＭ１１
から読出したデータに対して第１の系列、すなわちブロ
ックごとに誤りの訂正を行ない、その訂正したデータを
ＲＡＭ１１に送り返すと共に、訂正状態を示す情報をフ
ラグＦ１として各ブロックごとに保持し、これをＣ２復
号器１４及び補間判定回路１７に送出する。Ｃ２復号器
１４は、Ｃ！復号器１６とほぼ同様にして第２の系列に
従ってデータの訂正を行なうと共に、訂正状態−〇− を示す情報をフラグＦ２として各ブロックごとに保持し
、これを補間判定回路１７に送出する。補間判定回路１
７は、Ｃ１復号器１６からのフラグＦ１とＣ２復号器１
４からの７ラグＦ２とによりデータの補間を行なうか否
かを判定し、その判定結果を上記補間回路１５に出ツノ
する。そして、補間回路１５は補間判定回路１７からの
信号によりＲＡ　Ｍ　１１から送られてくるデータに対
して前置補間あるいは平均値補間を行ない、補間後のデ
ータを次段の図示しないＤ／Ａ変換器に出力する。

次いで、ＲＡＭ１１から送られてくるブロックアドレス
中から消失したブロックアドレスを検出する上記消失ブ
ロック判定回路１３の詳細な構成について第３図を参照
して説明する。同図に示すように消失ブロック判定回路
１３は、セット回路１３１、セット回路１３２、第１の
ラッチ回路１３３、第２のラッチ回路１３４及びジャッ
ジ回路１３５からなる。

ブロックアドレス検出回路１２からのブロックアドレス
は、まずセット回路１３１　、１３２に送られる。

セット回路１３１は、入力されたブロックアドレスに従
って、ブロックアドレス数に応じた１２８ビツトの第１
のラッチ回路１３３の該当ビット位置にフラグ“１″を
セットする。この第１のラッチ回路１３３のセット内容
はそのままセット回路１３２及びジャッジ回路１３５に
送出される。セット回路１３２は、ブロックアドレス検
出回路１２から入力されたブロックアドレスとこれに従
った第１のラッチ回路１３３の該当ビット位置のフラグ
の設定状態に従って、上記第１のラッチ回路１３３と同
じくブロックアドレス数に応じた１２８ビツトの第２の
ラッチ回路１３４の該当ビット位置にフラグ゛１パをセ
ットする。この第２のラッチ回路１３４０セツト内容は
ジャッジ回路１３５に送出される。ジャッジ回路１３５
は、例えばイクスクルーシブノア回路で構成されるもの
であり、第１のラッチ回路１３３と第２のラッチ回路１
３４における同一ビット位置のフラグに応じて消失すべ
きブロックがあるか否かを示す消失ブロックフラグを次
段のＣ２復号器１４に出力する。

次に上記実施例の動作について説明する。

酋生データがＲＡＭ１１とブロックアドレス検出回路１
２に送出されると、ブロックアドレス検出回路１２は送
られてきた再生データ中からブロックアドレスを検出し
、検出したブロックアドレスを上記ＲＡ　Ｍ　１１と消
失ブロック判定回路１３に出力する。

ＲＡＭ１１は、ブロックアドレス検出回路１２からのブ
ロックアドレスに従って再生データを０〜１２７のエラ
ー訂正ブロックごとに第２図に示すようなフォーマット
で書込んでいく。このＲＡＭ１１に書込まれたデータワ
ードは、次にＣ１復号器１６に読出される。Ｃ！復号器
１６は、ＲＡＭ１１から各ブロック毎、すなわち第２図
における縦方向から読出したデータワードに対して所定
のシンドローム計算を行ない、これに基づいて誤りの有
無及び誤りがあった場合はその誤りの数を検出し、誤り
の量と位置を演算して２ワードエラーまでの訂正を行な
うものである。そして、その訂正したデータをＲＡＭ１
１に送り返して書換えを行なうと共に、訂正状態を示す
フラグＦ１として、誤りなし、１重誤り、２重誤りの場
合はｏ″を、３重以上誤り（訂正不能）の場合は１″を
、各ブロックごとに保持し、このフラグＦ１をＣ２復号
器１４及び補間判定回路１７に出力する。

一方、消失ブロック判定回路１３においては、ＲＡ　Ｍ
　１１の内容切換時に第１のラッチ回路１３３と第２の
ラッチ回路１３４それぞれのセット内容がリセットされ
るものとする。ブロックアドレス検出回路１２からのブ
ロックアドレスが入力されるセット回路１３１は、入力
されたブロックアドレスに従って第１のラッチ回路１３
３の該当ビット位置に７ラグ゛１゛′をセットする。こ
の第１のラッチ回路１３３のセット内容はセット回路１
３２とジャッジ回路１３５に送出されている。セット回
路１３２は、ブロックアドレス検出回路１２からブロッ
クアドレスが入力される際に、このブロックアドレスと
同じ値を有する第１のラッチ回路１３３の該当ビット位
置にフラグ“１″がすでにセットされているか否かを判
断するもので、第１のラッチ回路１３３の該当ビット位
置に７ラグ′１″がすでにセットされていると判断した
場合、すなわち、ブロックアトレス検出回路１２から同
一のブロックアドレスが少なくとも２回は送られてきた
場合に、第２のラッチ回路１３４の該当ビット位置に同
一のブロックアドレスが送られてきたことを示すフラグ
゛１″をセットする。この第２のラッチ回路１３４のセ
ット内容はジャッジ回路１３５に送出されている。ジャ
ッジ回路１３５は、第１のラッチ回路１３３と第２のラ
ッチ回路１３４における同一位置のビットのフラグの状
態に応じて消失すべきブロックがあるが否かを判断する
。これは、セット回路１３１及びセット回路１３２に正
しく連続したブロックアドレスが０〜１２７までの１２
８ブロック分読出されてきた場合には第１のラッチ回路
１３３のレジスタ全てにフラグ゛１″がセットされ、第
２のラッチ回路１３４の各ビットに７ラグ′１″がセッ
トされず総て０”となるので、第１及び第２のラッチ回
路１３３　、１３４の各ビット出力に対するイクスクル
ーシブノア回路で構成されるジャッジ回路１３５の出力
する消失ブロックフラグは０″となるものである。また
、セット回路１３１及びセット回路１３２に読出されて
きたブロックアドレスが連続しておらず、途中のブロッ
クアドレスが扱かされた場合には、第１のラッチ回路１
３３の該当するビットにはフラグ１″がセットされずに
“０″となり、同様に第２のラッチ回路１３４の該当す
るピッ］〜にもフラグ“１″がセットされずに“０°゛
となる。

したがって、この場合もジャッジ回路１３５の出力する
消失ブロックフラグは１′′となる。さらに、セット回
路１３１及びセット回路１３２に読出されてくるブロッ
クアドレスが、２度以上重複した場合には、セット回路
１３２がこれを判断して第２のラッチ回路１３４の該当
するビットにはフラグ゛１″がセットされる。このとき
、第１のラッチ回路１３３の該当ビットには“１″がセ
ットされているため、この場合はジャッジ回路１３５の
出力信号は１１１　Ｉ＋となる。

さてＣ２復号器１４では、上記Ｃ１復号器１６と同様に
して第２の系列、すなわち第２図における横方向に沿っ
てのデータワードの誤りの位置と量を検出し、訂正を行
なう。この際、訂正としては、まず―失計算を用いずに
誤り訂正が可能か否か、つまり誤りのあるデータワード
が２ワードまでであるか否かを判断し、可能であると判
断した時はそのまま２ワードエラーまでの訂正を行なう
。また、不可能であると判断した時は、次にＣ１復号器
１６からの７ラグＦ１によりＣ１復号器１６側で訂正不
能であった誤りのロケーションが３個以下であるかどう
かを判断し、３個以下であればそのロケーションを消失
して消失計算を行なう。この消失計算によるデータワー
ドのエラー訂正が失敗した場合は、今度は上記消失ブロ
ック判定回路１３からの消失ブロックフラグにより重複
あるいは飛越したブロックアドレスを消失情報として用
い、Ｃ！復号器１６側で訂正不能であった誤りのロケー
ションと重複あるいは飛越したブロックアドレスの和が
４個以下かどうか判断する。ここで４個以下であれば、
その部分をエラーロケーションとして再度消失計算を実
行する。そして、ここでもエラー訂正が失敗した場合は
、エラー訂正不能と判断し、フラグＦ２を１”として補
間判定回路１７に送出する。補間判定回路１７では、Ｒ
ＡＭ１１から続出したデータワードに対してＣ１復号器
１６からの７ラグＦ１とＣ２復号器１４からのフラグＦ
２との状態により補間を行なうか否かを判定し、その判
定結果を補間回路１５に送出する。その結果、補間回路
１５は、ＲＡＭ１１から送られてくるデータに対して適
宜前置補間あるいは平均値補間を施し、以上でこの誤り
訂正装置の処理は終了して、補間処理後のデータは次段
のＤ／Ａ＊換器に出力される。

［発明の効果］ 以上詳記したようにこの発明によれば、消失ブロック判
定回路を簡単な回路で構成して上で、この消失ブロック
判定回路の出力を次段後月器側の消失ロケーション情報
として次段の復号器に送り、これを用いて消失計算を実
行するようにしたので、エラー訂正能力が高く、エラー
検出及び訂正の見逃しや誤訂正を行なうことをより低減
することの可能な誤り訂正装置を提供することができる
。

【図面の簡単な説明】

図面はこの発明の一実施例を示すもので、第１図は全体
の回路構成を示すブロック図、第２図はＲＡＭに書込ま
れるデータのフォーマットを示す図、第３図は上記第１
図における消失ブロック判定回路の詳細な回路構成を示
すブロック図である。 １１・・・ＲＡＭ、１２・・・ブロックアドレス検出回
路、１３・・・消失ブロック判定回路、１３１　、１３
２・・・セット回路、１３３・・・第１のラッチ回路、
１３４・・・第２のラッチ回路、１３５・・・ジャッジ
回路、１４・・・Ｃ２復号器、１５・・・補間回路、１
６・・・Ｃ１復号器、１７・・・補間判定回路。 出願人代理人　弁理士　鈴　江　武　彦第１図

Claims (1)

1. 【特許請求の範囲】 デジタルデータを複数個のデータワード群に分け、この
   データワード群の第１の系列に対して第１の誤り訂正符
   号を付加し、上記データワード群の第１の系列ごとにブ
   ロックアドレスを付加し、第１の系列に沿ってブロック
   アドレス、誤り訂正符号、第１、第２の誤り訂正符号を
   記録媒体に記録し、この記録媒体の再生時に第１、第２
   の誤り訂正符号を用いてデータワードの誤り訂正を行な
   う誤り訂正装置において、 再生データよりブロックアドレスが正しく再生されたか
   否かを検出し、正しく再生されなかった際にそのブロッ
   クアドレスに対応する第１の系列のデータワード群を消
   失ブロックとして判定する消失ブロック判定回路と、 データワード群の第１の系列に対して誤り訂正を行なう
   第１の復号器と、 データワード群の第２の系列に対して上記第１の復号器
   で検出した誤りの状態と上記消失ブロック判定回路で判
   定した消失ブロック情報を用いて誤り訂正を行なう第２
   の復号器とを具備したことを特徴とする誤り訂正装置。