JPH07273672A - 符号化装置、復号化装置及び制御装置 - Google Patents

符号化装置、復号化装置及び制御装置

Info

Publication number
JPH07273672A
JPH07273672A JP6310566A JP31056694A JPH07273672A JP H07273672 A JPH07273672 A JP H07273672A JP 6310566 A JP6310566 A JP 6310566A JP 31056694 A JP31056694 A JP 31056694A JP H07273672 A JPH07273672 A JP H07273672A
Authority
JP
Japan
Prior art keywords
block
data units
page
memory
subset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6310566A
Other languages
English (en)
Inventor
Bernardus A M Zwaans
アントニウス マリア ツワァーンス ベルナルダス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH07273672A publication Critical patent/JPH07273672A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Storing Facsimile Image Data (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【目的】 高速の符号化装置及び復号化装置を提供す
る。 【構成】 複数のデータユニットを持つ第１ブロック
が、第１のエラー保護コードで符号化又は復号化され
る。各第１ブロックから１つのデータユニットを集めた
データユニットの部分集合が、第２のエラー保護コード
の第２ブロックで符号化又は復号化される。各第１ブロ
ックのデータユニットが、ページメモリーの異なるペー
ジにわたり群として分布するように記憶される。各ペー
ジでは異なる第１ブロックからのデータユニットが記憶
され、これにより、部分集合のデータユニットを読み出
す際にデータユニットが異なるページにわたり群として
分布するように再書き込みができるようにする。このよ
うにしてページアドレスを変更する回数を最小にする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、第１のエラー保護コー
ドのそれぞれの第１ブロックを形成するための第１のエ
ンコーダ、第１ブロックのデータユニットを記憶するた
めのメモリー、各第１ブロックからの１つのデータユニ
ットを含むデータユニットの部分集合をメモリーから読
み出すための読み出し手段、及び、この部分集合を符号
化することにより第２のエラー保護コードの第２ブロッ
クを形成するための第２のエンコーダを具えた符号化装
置に関する。
【０００２】本発明は、更に、第１のエラー修正コード
に従ってそれぞれの第１ブロックを復号／修正するため
の第１のデコーダ、第１ブロックのデータユニットを記
憶するためのメモリー、各第１ブロックからの１つのデ
ータユニットを含むデータユニットの部分集合をメモリ
ーから読み出すための読み出し手段、及び、第２のエラ
ー修正コードに従ってこの部分集合を復号／修正するた
めの第２のデコーダを具えた復号化装置に関する。本発
明は、更に、前記のような符号化装置又は復号化装置の
ための制御装置に関する。
【０００３】
【従来の技術】この種の符号化装置及び復号化装置は、
欧州特許公報EP553.515A号から既知である。エラー保護
コードを利用して、ブロックの中の限られた数の誤った
データユニットを検出し修正することが可能である。例
えば多数の連続したデータユニットが誤りを持つバース
トエラーと呼ばれるような多数のエラーは、この方法で
は修正できない。
【０００４】しかしながら、バーストエラーの修正を可
能にするためにいわゆる積コードを利用することが知ら
れている。この積コードにおいては、第２のコードのブ
ロック毎に、第１のコードの各ブロックの多くても１つ
のデータユニットが出て来るように、データを第１及び
第２のコードに従属させる。従って、第１のコードの１
つのブロックにおけるバーストエラーは、第２のコード
のブロックにおいては１つの誤ったデータユニットに対
応する。これらのエラーは第２のコードによって簡単に
修正できる。
【０００５】第２のブロックを作るためには、メモリー
の中の多数の第１ブロックからデータユニットを集めな
ければならない。このメモリーは比較的大きくなければ
ならない。前記の特許出願の明細書によれば、ディジタ
ル画像記録の場合は、例えば１００キロバイト以上のメ
モリーが必要である。
【０００６】大きな容量を持つため、このためには商業
的に利用できるＤＲＡＭ（ダイナミックランダムアクセ
スメモリー）を用いるのが得策である。ＤＲＡＭにおけ
る記憶位置のアドレスは２つのアドレスサイクルを必要
とする。１つはページのアドレスを表し、もう１つはこ
のページの中のアドレスを表すためのものである。デー
タユニットの符号化及び復号化は、このためにかなりの
時間を消費する。
【０００７】
【発明が解決しようとする課題】本発明の目的は、特
に、高速の符号化装置及び復号化装置を提供することに
ある。
【０００８】
【課題を解決するための手段】この目的のため、本発明
による符号化装置及び復号化装置においては、メモリー
がページ指向であり、ただ１つのページアドレス動作の
みによって同一ページ上の異なった位置を連続的にアク
セスでき、符号化装置が、複数のページにわたって分布
しているメモリー中に特定の第１ブロックのデータユニ
ットを書き込む際に、該特定の第１ブロックの少なくと
も２つのデータユニットが第１の１つのページアクセス
動作に基づいて１つの同一のページに書き込まれるよう
にされ、更に、複数のページにわたって分布してその他
の第１ブロックのその他のデータユニットが書き込まれ
るようにされ、読み出し手段が、異なったページから連
続的に該部分集合のデータユニットを読み出し、次に第
２の１つのページアクセス動作に基づいて少なくとも２
つのデータユニットを読み出すようにされた構成を具備
することを特徴とする。
【０００９】このようにすると、書き込み及び読み出し
の間、１つの部分に共に記憶される複数のデータユニッ
トの書き込み及び読み出しの後でのみページアドレスが
変わるだけである。従って、ページアドレスサイクルは
より少なくて済む。このようにすると書き込み及び読み
出しの時間の消費が少なくなり、従って装置が高速にな
る。第１ブロック又は第２ブロックからのデータユニッ
トが同一ページに最大限に記憶されている場合に、書き
込み及び読み出しのために必要なページアドレスサイク
ルの数が最小になる。
【００１０】しかしながら、書き込み及び読み出しが共
に必要なページアドレスサイクルの総数は、同一ページ
に連続的に書き込まれる第１ブロックからのデータユニ
ットの数がそのページに収容され得る最大数より少ない
ときにのみ、最小値が得られることが見出されている。
このようにすると、同じ第２ブロックに属する（しかし
異なった第１ブロックに由来する）他のデータユニット
を書き込むためにそのページに空間が確保される。その
結果、１つの読み出し動作の間に、同一ページから更に
多くのデータユニットが連続的に読み出される。
【００１１】反対に、１つのページから読み出される同
一の第２ブロックからのデータユニットの最大数に関し
て同様の限界が存在する。ページアドレスサイクルの最
小値を得るためのページ当たりの実際のデータユニット
の数は、第１及び第２ブロックに含まれるデータユニッ
トの数並びに１つのページに同時に記憶できるデータユ
ニットの数に依存する。
【００１２】本発明による符号化装置及び復号化装置の
１つの実施例では、第２の１つのページアクセス動作に
基づいて読み出し手段によって読み出された少なくとも
２つのデータユニットが、少なくともそれぞれ第１ブロ
ックの第１及び第２のブロックに結合され、読み出し手
段が部分集合として分離し且つ各第１ブロックからの１
つのデータユニットを含むその他の部分集合を読み出す
ように構成され、それぞれ第１ブロックの第１及び第２
のブロックからの少なくとも２つのその他のデータユニ
ットが第２の１つのページアクセス動作に基づいて読み
出され、第２のエンコーダ又はデコーダがそれぞれ第２
のエラー修正コードに従ってこの部分集合を符号化及び
復号化するように構成されたことを特徴とする。
【００１３】このようにすると、異なった部分集合に提
供されるデータユニットが同一ページから異なった瞬間
に読み出される。従って、種々の部分集合が形成される
間、一連のページアドレスは同一である。本発明は、積
コードの符号化及び復号化のみではなく、各部分集合が
僅かに異なったブロックの第１の組からなる他のコード
にも関するものである。積コードを用いる場合、第１ブ
ロックの組は、多数の第２ブロックが形成されてしまう
まで実質的に不変に保持される。続いて、この組は、全
体として置換される。
【００１４】本発明による符号化装置及び復号化装置の
１つの実施例では、当該部分集合の読み出しとその他の
部分集合の読み出しとの間、第１ブロックの第１のブロ
ックが実質的に不変に保たれ、第２のページアドレスに
よってアドレスされたページにある第１ブロックの第２
のブロックのデータユニットを新しく形成された第１ブ
ロックのデータユニットで置き換えるように構成された
ことを特徴とする。このようにすると、第１ブロックの
組は徐々に置換され、各第２ブロックが僅かに異なった
組から形成される。例えば畳み込みコードが用いられる
場合である。
【００１５】本発明による符号化装置及び復号化装置の
１つの実施例では、書き込み手段が、それぞれ第１ブロ
ックの数及び第１ブロックの中に書き込まれるべきデー
タユニットの数を計数するための第１及び第２の計数手
段を具え、第１及び第２の計数手段の最小桁部分がメモ
リーに対するページ内アドレスして扱われ、最大桁部分
がメモリーに対するページアドレスとして扱われること
を特徴とする。このようにすると、異なったページにわ
たるブロックの部分の分布が、ディジタル計数回路或い
は計数命令を実行するプロセッサのような計数手段によ
って実現される。
【００１６】本発明による符号化装置及び復号化装置の
１つの実施例では、各第１ブロックの各データユニット
を書き込むため、同一ページの第１の位置及び第２の位
置を選択し、直前のエラーなしの対応する第１ブロック
が第１の位置又は第２の位置においてアクセス可能な状
態を維持することを特徴とする。この観点については前
記で引用した欧州特許公報EP553.515A号を参照するとよ
い。この公報には、エラーの発生がメモリー位置に依存
するようになっている理由が開示されている。１つのペ
ージの中の別の位置を選択することにより、必要になる
ページアドレス動作の数が少なく抑えられる。
【００１７】
【実施例】次に、図面を用いて本発明の実施例を説明す
る。図１は、一連のデータセグメントの符号化及び復号
化のフローチャートを示す。図１は、特に、データユニ
ットがメモリーに書き込まれ又は読み出される間のステ
ップを表示している。
【００１８】符号化は第１のステップ10で開始される。
このステップ10では、例えば画像情報を含む一連のセグ
メントのデータユニットＤが受信され（→Ｄで表示され
ている）、メモリーに書き込まれる（Ｄ→Ｍで表示され
ている）。第１のステップ10は、複数のセグメントにつ
いて、符号化が開始されるのに充分なセグメントが書き
込まれるまで繰り返しループ10、10a が繰り返される
（ステップ10a の記号”〕”はセグメントの数が充分か
否かの質問を表しており、ブロック10a の出力”ｎ”は
数が不充分な場合に元へ戻ることを表している。）。
【００１９】第２のステップ11では、データユニットＣ
がメモリーから読み出され（Ｍ→Ｄで表示されてい
る）、データユニットの第１ブロックを形成する。読み
出され且つメモリーに書き込まれる各ブロックのデータ
ユニットＣに１又は複数のパリティ記号Ｐ（Ｃ）が付加
される（Ｐ（Ｃ）→Ｍ）。第２のステップ11は、複数の
第１ブロックについて、（ブロック11a で決められる）
充分な第１ブロックが処理されるまで繰り返しループ1
1、11a で繰り返される。
【００２０】第３のステップ12では、データユニットＡ
がメモリーから読み出され（Ｍ→Ａ）データユニットの
第２ブロックを形成する。各第２ブロックの形成のため
に、１つを超えるデータユニットが各第１ブロックから
読み出されることはない。第２ブロックを形成するため
に読み出されるデータユニットＡのために、パリティ記
号Ｑ（Ａ）が作られている。この記号Ｑ（Ａ）は、読み
出されたデータユニットと共に送り出される（（Ａ，Ｑ
（Ａ））→）。このステップは更に繰り返しループ12、
12a に含まれる。第３のステップ12は、複数の第２ブロ
ックについて、（ブロック12a で決められる）充分な第
２ブロックが処理されるまで繰り返しループ12、12a で
繰り返される。
【００２１】図示のように、図１は積コードの符号化の
関するものである。これは唯一の用途ではない。例えば
畳み込みコードのような他の型のコードの符号化につい
ては、ステップ10、11、12が毎回１つの第１又は第２ブ
ロックに対して実行され、続いて、ステップ10、11の場
合にはそれぞれの次のステップ11、12が実行され、ステ
ップ12の場合は続いてステップ10が再び実行される。第
２のステップ11が連続的に実行される間、各回毎にブロ
ックの組の中で１つのブロックが置換され、これにより
第２のステップ11の間にパリティ記号が決定される。
【００２２】パリティ記号の形成のためのアルゴリズム
それ自体は本発明の対象ではない。このためには、例え
ばR.E.Blahut著の「エラー制御コードの理論と実際(The
oryand practice of error control codes)」（1983年A
ddison Wesley社刊）及びN.Glover、T.Dudley共著「エ
ンジニアのための実際的なエラー修正(Practical error
correction for engineers)」（1982年Data system te
chnology Corporation社(Broomfield,Colorado) 刊）に
記載されている既知の技術を利用できる。更に、本発明
は、非系統的なコード即ち各ブロックが全体として符号
化され系統立ったパリティ記号が形成されないコードと
組み合わせて用いることもできる。
【００２３】符号化されたデータユニット（Ａ，Ｑ）
は、例えば磁気テープに記憶され、後で復号のために再
び読み出される。パリティ記号のお陰で、転送エラーは
前記のBlahutの著書に開示されている技術によって修正
される。
【００２４】図１において、復号化動作は主として符号
化動作の逆として表現されている。再びメモリーへの書
き込み（Ａ’→Ｍ，Ｃ’→Ｍ）及びメモリーからの読み
出し（Ｍ→（Ｃ，Ｐ），Ｍ→Ｄ）を含む３つの繰り返し
ステップ13、14、15が示されている。第１のステップ13
では、データユニットがパリティ記号と共に受信され
（→（Ａ，Ｑ））、受信されたデータユニットが必要な
らばメモリーに書き込まれる（Ａ’→Ｍ）。ステップ14
では、エラーを含むデータユニットの修正Ｃ’が復号の
間にメモリーに書き込まれる。これは、符号化動作の第
２のステップにおけるようなパリティ記号の書き込みの
代わりになる。第３のステップでは、データユニットが
読み出され、例えばビデオ映像として表示するために送
り出される（Ｄ→）。
【００２５】積コード以外のコードが用いられる場合
は、符号化動作（ステップ10、11、12）におけると同様
にステップ13、14、15が毎回１つのブロックに対して実
行され、続いて次のステップが実行される。この場合、
エンコーダとデコーダとの間で転送するとき、ブロック
を他のブロックに関する“アウトオブシーケンス”のパ
リティコードと共に転送することが必要になるかも知れ
ない。
【００２６】ディジタルビデオ記録（ＤＶＣ）の場合は
ブロックがかなり大きくなる。例えば各第１ブロックが
８８バイト（そのうち７バイトはパリティ記号）を含
み、各第２ブロックは１２８バイトを含む。更に、磁気
テープ上の１２トラックが並列に書き込まれ且つ読み出
され、これが独立に同時に符号化され且つ復号化される
ので、各回１２×１２８×８８バイトが一緒にメモリー
に記憶されなければならない。
【００２７】本発明においては、例えばＤＲＡＭのよう
なページによって組織化されているメモリーを用いる。
このようなメモリーを用いる場合、複数のデータユニッ
トを他のページのための中断なしに同一ページから読み
出すとき又は同一ページに書き込むときは、毎回新しい
ページアドレスを表示する必要はない。ページアドレス
の省略はメモリーのアドレス動作を高速にする。
【００２８】本発明においては、データブロックをそれ
ぞれが数個のデータユニットからなる部分ブロックに分
割することによって、新しいページアドレスの必要な数
を減らすことができる。各部分ブロックは異なったペー
ジに書き込まれ、異なったページから読み出される。
【００２９】図２ａ−ｃはこのような観点における簡単
な例を示す。これらの各図は、４つのページ21a −d の
４ページを持ち且つ各ページが４つの位置を含むメモリ
ー20を示している。この例はそれぞれ４つのデータユニ
ットを持つ一連の３つのセグメントを基にしている。符
号化においては４つのデータユニットの第１ブロックが
形成され、その内の１つがパリティ記号である。第２ブ
ロックは１つのパリティ記号を含む５つのデータユニッ
トを含む。
【００３０】図２ａは図１の第１のステップ10による書
き込みを示す。メモリー20のそれぞれの位置において
は、書き込まれるべきデータユニットが表示されてい
る。データユニットはＤ1 −12のように、即ちメモリー
20に書き込まれる順に番号付けされている。積コードが
用いられる場合は、これは更にエンコーダへのこれらの
到着の順序を表す。しかしながら、データユニットがそ
れらの到着の順序以外の順序で番号付けされても本発明
の範囲を外れることはない。番号付けの順序は、異なる
ブロックに対しては異なった順序であってもよい。これ
は、例えば擬積コードにおけるような場合である。
【００３１】図２ａに示すように、ページが変わる前に
連続的に毎回２つのデータユニットＤ1-2 、Ｄ3-4 、Ｄ
5-6 、Ｄ7-8 、Ｄ9-10、Ｄ11-12 がページ21a −d の１
つに書き込まれる。このため、毎回必要なただ１つのペ
ージアドレスが２つのデータユニットに対して供給され
る。しかしながら、ページは１つの動作では満たされな
い。後で説明するように、空間が確保され、ページ21a-
d について複数のブロックからのデータユニットが記憶
され得るようにするために用いられる。これによる利点
は図２ｂに関する記述から明らかになる。
【００３２】図２ｂは、図１の第２のステップ11におけ
る読み出し及び書き込みを示す。メモリー20のそれぞれ
の位置には、この位置から読み出されるべきデータユニ
ットが表示されている。データユニットはＣ1 −12で表
記されており、即ちメモリー20から読み出される順に番
号付けされている。データユニットＣ1 −12は４つの群
Ｃ1-3 、Ｃ4-6 、Ｃ7-9 、Ｃ10-12 に分割されている。
それぞれデータユニットには各群についてパリティ記号
Ｐ1 −4 が付加され、メモリーに書き込まれるようにな
っている（対応する群の順に番号付けされ、図２ｂでは
下向きの矢印で表示されている）。各パリティ記号Ｐ1
−4 は、対応するセグメントＰ1:Ｃ1-3、Ｐ2:Ｃ4-6 、
Ｐ3:Ｃ7-9 、Ｐ4:Ｃ10-12 のデータユニットの読み出し
の後で書き込まれる。
【００３３】図２ｂから明らかなように、毎回第１ブロ
ックの２つのデータユニットＣ1-2、（Ｃ3,Ｐ1 ）、Ｃ4
-5 、（Ｃ6,Ｐ2 ）、Ｃ7-8 、（Ｃ9,Ｐ3 ）、Ｃ10-11
、（Ｃ12, Ｐ4 ）が１つのページ21a −d に連続的に
書き込まれ又はこれから読み出される。このため、毎回
必要なただ１つのページが２つのデータユニットに対し
て供給される。
【００３４】各第１ブロック（Ｃ1-3,Ｐ1 ）、（Ｃ4-6,
Ｐ2 ）、（Ｃ7-9,Ｐ3 ）、（Ｃ10-12,Ｐ4 ）が、複数ペ
ージ21a −d の間に分布するように読み出され又は書き
込まれる。１つのページ21a −d は１つの動作では満た
されず又は完全に読み出されない。残された空間は、ペ
ージ21a-d について複数の第１ブロックからのデータユ
ニットを記憶するために用いられる。
【００３５】図２ｃは、図１の第３のステップ12におけ
る読み出しを示す。メモリー20のそれぞれの位置には、
そこから読み出されるデータユニットがＡ1 −16の表記
によって表示されており、メモリー20から読み出される
順に番号付けされている。データユニットＡ1 −16はそ
れぞれ４つのデータユニットからなる４つの第２ブロッ
クに分割されている。各ブロックに対してパリティ記号
Ｑ1 −4 が付加される。データユニットとこれに対応す
るパリティ記号を持つ第２ブロック（Ａ1-4,Ｑ1 ）、
（Ａ5-8,Ｑ2 ）、（Ａ9-13, Ｑ3 ）、（Ａ13-16,Ｑ4 ）
が連続的に送出される。
【００３６】図２ｂと２ｃとにおける読み出し位置の比
較から明らかなように、各第１ブロック（Ｃ1-3,Ｐ1
）、（Ｃ4-6,Ｐ2 ）、（Ｃ7-9,Ｐ3 ）、（Ｃ10-12,Ｐ4
）のデータユニットは異なった第２ブロックＡ1-4 、
Ａ5-8 、Ａ9-13、Ａ13-16 から発生している。これはバ
ーストエラーに対する保護に役立つ。
【００３７】更に図２ｃから明らかなように、毎回第２
ブロックの２つのデータユニットＡ1-2 、Ａ3-4 、Ａ5-
6 、Ａ7-8 、Ａ9-10、Ａ11-12 が常に１つのページ21a
−dから連続的に読み出される。このため、毎回必要な
ただ１つのページアドレスが２つのデータユニットに対
して供給される。これは、符号化動作の第２のステップ
11の間に、異なったブロックからのデータユニットが１
つのページから読み出されることから可能になる。
【００３８】各第２ブロックＡ1-4 、Ａ5-8 、Ａ9-13、
Ａ13-16 のデータユニットが、分布している複数ページ
21a −d から読み出される。その結果、１つのページ21
a −d は１動作では決して全部が読み出されることはな
い。ページ21a −d について残された空間には、他の第
１ブロックのデータユニットが記憶される。符号化動作
の第２のステップ11の間、これは前記の説明のように、
ただ１つのページアドレスを供給するだけで１つのペー
ジ21a −d から連続的に第１ブロックの複数のデータユ
ニットの読み出しを可能とする。
【００３９】復号化ステップにおけるメモリーの使用
は、順序が逆になる他は、図２ａ−ｃについて述べた符
号化におけるそれと全く類似している。第１の復号化ス
テップ13における書き込みの順序は、図２ｃに示されて
いるものと同様である。第２の復号化ステップ14におけ
る読み出しの順序は、図２ｂに示されているものと同様
である（図２ｂではデータユニットＣ3 、Ｃ6 、Ｃ9 、
Ｃ12の直後にそれぞれパリティ記号Ｐ1 −4 が読み出さ
れる）。１つのブロック（Ｃ1-3,Ｐ1 ）、（Ｃ4-6,Ｐ2
）、（Ｃ7-9,Ｐ3 ）、（Ｃ10-12,Ｐ4 ）の読み出しの
後、必要ならばデータユニット（Ｃ’）が修正のために
再び書き込まれる。
【００４０】第３の復号化ステップ15は図２ａに示され
たもの（それぞれＤ3 、Ｄ6 、Ｄ9の後にＰ1 −3 を読
み出す）と同様の順序を利用し、その後でデータユニッ
トＤ1 −9 が必要ならば修正されて出力される。
【００４１】このような復号化は、第２の符号化ステッ
プの間に修正されたデータユニットの書換えが両方の意
味を持つ要素を導入するならば、符号化動作と同様の利
点を有する。修正されるべきエラーを減らすことによっ
てそのりために必要となる付加的な時間を減らすことが
できる。他のブロックのデータユニットがメモリーから
読み出されるとき、若干の時間の後で、通常は修正され
るべきデータユニットを含むページに再び読み出しが起
きる点に到達する。この点まで修正の書き込みを延期す
ることによって、殆どの場合付加的なページアドレスを
避けることができる。
【００４２】図３は、本発明による符号化装置を示す。
この図は、メモリー30の周辺を示すもので、バス31を介
してメモリー30の出力Ｄに結合されている２つのエンコ
ーダ32、34が示されている。図３は更に、ＡＮＤゲート
33を介してエンコーダ32、34並びにカウンタ36a −d 、
38a −d の第１及び第２のカスケードに結合されている
クロック入力ＣＬも示されている。カウンタ36a −d 、
38a −d の出力は２つのマルチプレクサ37、39に結合さ
れている。マルチプレクサ37、39の出力はメモリー30の
アドレス入力に結合されている。このアセンブリは制御
ユニット（図示されていない）によって制御される。
【００４３】次に動作について説明する。最初にカウン
タ36a −d が制御ユニットによってリセットされる。続
いて、第１の符号化ステップ10で、連続的なクロックパ
ルスに従ってバス31を経てデータユニットが現れる。こ
れらのデータユニットはメモリー30に記憶される。カウ
ンタ36a −d のカスケードがデータユニットを計数す
る。カウンタの一部36c −d がブロックの数を計数し、
一部36a −b がそのブロックのデータユニットの数を計
数する。この動作の計数はカウンタ36a −d の出力に現
れ、マルチプレクサ37、39に印加される。
【００４４】書き込みモードにおいては、マルチプレク
サの制御入力は制御ユニットによって調整され、カウン
タ36a −d の第１のカスケードがメモリー30に対してア
ドレスを供給する。このアドレスは、ページアドレスＡ
Ｍ及びページ内アドレスＡＬを含む。これらは、最小桁
部分と最大桁部分とを含む。カウンタの第１のカスケー
ドの連続しているカウンタ36a −d はそれぞれ次の出力
を供給する。 36a はページ内アドレスＡＬの最小桁部分 36b はページアドレスＡＭの最小桁部分 36c はページ内アドレスＡＬの最大桁部分 36d はページアドレスＡＭの最大桁部分
【００４５】ページアドレスＡＭが変化すると付加的な
アドレス時間が必要になる。簡単にするために、図３に
おいては、メモリー30が信号を発生しそれをＡＮＤゲー
ト33に印加し、これによりページの変更を遂行するのに
必要な長さの間クロックパルスを停止させると仮定す
る。
【００４６】実際には、ページの変更は、そのブロック
の中のデータユニットの数の最大桁部分を計数するカウ
ンタ36b の計数値の最小桁ビットの変化に基づいて検出
することができる。このビットが変化すると直ちにペー
ジ番号が変る。まだ必要ではないブロックがこの時に既
に完全な状態にある（ブロック数のカウンタ36c 、dは
まだ増加する必要がない）。このようにすると、各回に
おいてブロックの一部分のみが同一ページに書き込まれ
る。異なったブロックに属し（カウンタ36b で計数され
る）同一の最大桁部分の数を持つデータユニットは、
（カウンタ36b で計数されるブロック数の最大桁部分が
同一である限りにおいて）同一ページに記憶される。
【００４７】第２の符号化ステップ（図１の11）が実行
される間、第１のエンコーダ32は、バス31を経て受信し
た一連のクロックパルスに従ってメモリー30からそれぞ
れのデータユニットを読み出す。エンコーダ32は、受信
したデータユニットから１又は複数のパリティ記号を生
成し、これらの記号をメモリー30に書き込む。制御ユニ
ットによる初期化の後、カウンタ38a −d のカスケード
は、メモリーから読み出したデータユニットとパリティ
記号を計数する。この場合、カウンタ38c −dの部分は
ブロックの数を計数し、カウンタ38a −b の部分はその
ブロックのデータユニット又はパリティ記号の数を計数
する（パリティ記号の数は読み出されたデータユニット
の数に追随する）。この動作の計数値はカウンタ38a −
d の出力に現れ、マルチプレクサ37、39に印加される。
【００４８】読み出しモードにおいては、マルチプレク
サの制御入力は制御ユニットによって調整され、第２の
カウンタのカスケード38a −d がメモリー30に対してア
ドレスを供給する。カウンタの第２のカスケードの連続
しているカウンタ38a −d はそれぞれ次の出力を供給す
る。 38a はページ内アドレスＡＬの最大桁部分 38b はページアドレスＡＭの最大桁部分 38c はページ内アドレスＡＬの最小桁部分 38d はページアドレスＡＭの最小桁部分
【００４９】ページアドレスＡＭが変化すると付加的な
アドレス時間が必要になる。実際には、ページの変更
は、そのブロックの中のデータユニットの数の最大桁部
分を計数するカウンタ38b の計数値の最小桁ビットの変
化に基づいて検出することができる。このビットが変化
すると直ちにページ番号が変る。まだ必要ではないブロ
ックがこの時に完全に読み出されている（ブロック数の
カウンタ38c 、d はまだ増加する必要がない）。このよ
うにすると、各回においてブロックの一部分のみが同一
ページから読み出される。異なったブロックに属し（カ
ウンタ38b で計数される）同一の最大桁部分の数を持つ
データユニットは、（カウンタ38b で計数されるブロッ
ク数の最大桁部分が同一である限りにおいて）同一ペー
ジから読み出される。
【００５０】第３の符号化ステップ13では、第２のエン
コーダ34が、バス31を経てメモリー30から実質的に最初
に書き込まれた順序で再びデータユニットを読み出す。
カウンタの第１のカスケードが再びアドレスの計数を行
う。第２のステップの間にパリティ記号が付加されてい
るので、ブロックの数は書き込みの場合より僅かに大き
くなっている。このため、制御ユニットはデータユニッ
トの数に対するカウンタ36a −d の最大計数値を再調整
する。
【００５１】１つのブロックのデータユニットがバス31
を経て受信された後、第２のエンコーダ34が対応するパ
リティ記号を決定し、続いて第２ブロックとしてデータ
ユニットとともにこの記号を出力する。
【００５２】図４は復号化装置を示す。この装置は実質
的に図３に示した装置と同じであるが、エンコーダ32、
34がデコーダ42、44で置き換えられている。更に、第１
のデコーダ42が、マルチプレクサ47、49の他の入力を介
してメモリーのアドレス入力ＡＬ、ＡＭに結合されてい
る。
【００５３】図４に示した装置の動作も図３に示した装
置の動作に酷似しているが、図１に関して説明した動作
の順序が実際には逆になっている。この相違は、第２の
デコーダ44が周囲からブロックを受け取り、必要ならば
ブロックのパリティ記号に基づいてこれらのブロックの
エラーを修正し、使用したパリティ記号を除外して修正
済のブロックをメモリーに書き込む、という点にある。
更にこれが受信された後、第１のデコーダ42が、メモリ
ーから対応するパリティ記号と共にブロックを読み出
す。続いて第１のデコーダ42は、必要ならば修正済のデ
ータユニットを不正確であるとして検出されていたデー
タユニットのアドレスに書き込む。このため、第１のデ
コーダは、必要ならば修正されるべきデータユニットの
アドレスをマルチプレクサ47、49を介して供給する。
【００５４】図３及び４の説明において、１つのデータ
ユニットが各メモリー位置に記憶されており、メモリー
30のデータバス接続が毎回１つのデータユニットを転送
すると仮定している。この仮定は必ずしも必要ではな
い。これに代えて、各メモリー位置にデータユニットの
一部のみを記憶することができ、或いは各メモリー位置
に複数のデータユニットを記憶することができる。後者
の場合、複数のデータユニットを同時に書き込み又は読
み出すことも可能であり、このようにすれば速度が増
す。この場合、データユニットの数の最小桁部分の一部
は計数する必要がなく、カウンタ36a 、38a はより小さ
くすることができる。
【００５５】エラー修正能力を強調するために、復号の
間にデータユニットがメモリー30に書き込まれるアドレ
スを、修正不能のエラーの発生に依存させると好都合で
ある。このこと自体は前記の欧州特許公報EP553.515A号
に記載されている。
【００５６】この動作は次のように要約できる。毎回デ
ータユニットの複数のブロックからなる１つのフレーム
を修正する。各フレームは例えば同一場面の１つの画像
を記述するものであり、従って対応するブロックの内容
はフレーム毎には殆ど変わらない。ブロックが、例えば
限度を超えて多くのエラーが含まれているために、修正
不能と判断されることがある。このような場合は、前の
フレームの対応するエラーのないブロックで置き換え
る。これは、フレーム毎には不明確な変化しかないた
め、非常に多くのエラーを含むブロックよりはそのフレ
ームに良好な近似を表している。
【００５７】読み出し及び書き込みの間、利用できる最
も最近の対応するエラーのないブロックを保存するため
に、第２のエンコーダ44を経て到着する各ブロックのた
めの２つの二者択一の空間を、メモリー30の中に設け
る。これらのブロックの１つには最近のエラーなしのブ
ロックが記憶され、新しく到着したブロックが他方の空
間に書き込まれる。新しく到着したブロックにエラーが
ないことが分かった場合、又はこのブロックが復号の間
エラーを生じないようにさせることができる場合は、こ
のブロックが最新のエラーのないブロックとして取り扱
われる。そうではない場合は、同一フレームの同一位置
にある次のブロックで置き換えられる。
【００５８】第１のデコーダ42に対する最初のブロック
が修正不能であることが見出された場合は、このデコー
ダはこの最初のブロックの全てのデータユニットを消去
形式（例えば値０で）でメモリー30に書き込み、第２の
デコーダ44にこの第１ブロックが既に消去された旨を通
知することができる。この場合には、第２のデコーダは
もはやこれらの消去ブロックに由来するデータユニット
を読み出す必要はない。従って、特にデータユニットの
修正済の値の決定のために、メモリーから再び不正確な
データユニットを読み出すことはない（読み出し−修正
−書き込みでなく修正−書き込み）。このようにすると
復号の速度が上がる。
【００５９】図５は書き込み位置を修正不能エラーの発
生に依存させるための回路を示す。この回路は、主要部
は図４と等価であるが、マルチプレクサ50及びメモリー
52が加えられている。カウンタの第１のカスケードのブ
ロック数カウンタ36c −d の計数値出力がマルチプレク
サ50の１つの入力に結合され、カウンタの第２のカスケ
ードのブロック内カウンタ38a −b の計数値出力がマル
チプレクサ50の第２の入力に結合され、第１のデコーダ
42がこのマルチプレクサの第３の入力に結合されてい
る。このマルチプレクサの出力は、他のメモリー52のア
ドレス入力に結合されている。このメモリー52のデータ
出力はメモリー30のページ内アドレスのためのアドレス
入力の一部に結合されている。
【００６０】動作について説明する。メモリー52からの
信号がマルチプレクサ47からの信号と共にページ内アド
レスとしてメモリー30のアドレス入力ＡＬに印加され
る。メモリー52からのこの信号は、このように、到着す
る各データユニットに対して１つのページ上の異なった
２つの位置の間の選択を可能にする。この選択は、入来
するブロック数に基づき、そのブロックの最新のエラー
のないバージョンのデータユニットが消去されずに残る
ように行われる。
【００６１】メモリー52は、入来する各ブロックに対し
て選択されるべき位置を示す１つのビットを含む。復号
化において、入来するブロックがエラーのない形でメモ
リー30に存在することが明らかになると、このブロック
についてのこのビットが制御ユニットによってメモリー
52の中で反転され、このブロックの次のバージョンが書
き込まれるときにこのブロックが消去されない。復号化
において、入来するブロックがエラーを含んでいると、
このブロックについてのこのビットは反転されず、この
ブロックの次のバージョンが書き込まれるときにこのブ
ロックが消去され、前のエラーのないバージョンが保存
される。
【００６２】第１のデコーダ42による読み出し及び書き
込み（ステップ14）では、正しい位置の選択は、第２ブ
ロックの中のデータユニットの数に基づいて（カウンタ
36a−b の計数値又は修正の際にデコーダ42によって使
用されるアドレスの対応する部分に基づいて）決定され
る。この数はデータユニットが既に到着した第１ブロッ
クの数に対応し、メモリー52に対するアドレスとして用
いられる。
【００６３】第２ブロックの読み出しでは、連続する各
データユニットはメモリー52の中のもう一つの位置から
のビットを要求する。メモリー52は同一のページ内の異
なる位置の間の選択しかできないので、必要なページア
ドレスの数はこれらのビットの値には依存しない。
【００６４】図３、４及び５は、本発明の１つの実施例
を示したに過ぎない。例えば、メモリー30のためのアド
レスはソフトウェアの制御によって発生することもでき
る。本発明の適用のためには、ブロックの数ＮＢ及びブ
ロックの中のデータユニットの数ＮＤをメモリーに対す
るアドレスに変換する必要がある。
【００６５】第１ブロックの記憶では、これは、例えば
これらの数（ＮＢ、ＮＤ、０から計数）を、ページ毎に
その一部が記憶されているブロックの数Ｌ2 及びページ
毎に記憶されるブロックのデータユニットの数Ｌ1 で除
算を行って、整数の商（それぞれＱＢ、ＱＤ）及び剰余
（ＲＢ、ＲＤ）に分解し、 ＮＤ＝ＱＤ・Ｌ1 ＋ＲＤ ＮＢ＝ＱＢ・Ｌ2 ＋ＲＢ とすることによって実現できる。
【００６６】ページ毎にその一部が記憶されているブロ
ックの数Ｌ2 は、１つのページに収容し得るデータユニ
ットの数ＬＰとページ毎に記憶されるブロックのデータ
ユニットの数Ｌ1 との両者に依存し、 Ｌ2 ＝∧ＬＰ／Ｌ1 である（これはＬＰ／Ｌ1 に等しいか又はこれより小さ
い最大の整数を意味する）。
【００６７】ページアドレスＡＭ及びページ内アドレス
ＡＬは、従って ＡＬ＝ＲＢ・Ｌ1 ＋ＲＤ ＡＭ＝ＱＢ・Ｌ＋ＱＤ となる。ここでＬは１つのブロックが分布しているペー
ジの数であり、 Ｌ＝∨ＬＢ／Ｌ1 である（これはＬＢ／Ｌ1 に等しいか又はこれより大き
い最小の整数を意味し、ＬＢはブロック毎のデータユニ
ットの数である）。
【００６８】図２ａの例では、Ｌ1 ＝２、ＬＰ＝４、Ｌ
2 ＝２、ＬＢ＝３、Ｌ＝２である。そうすると、例えば
データユニットＤ8 （これについてはＮＢ＝２、ＮＤ＝
１）については、ＱＤ＝０、ＲＤ＝１、ＱＢ＝１、ＲＢ
＝０、ＡＬ＝１、ＡＭ＝２となる。
【００６９】第２ブロックにおけるデータユニットのア
ドレスは、同様に第２ブロックの数ＭＢ及び第２ブロッ
クのデータユニットの数ＭＤから導かれる。このため、
これらの数（ＭＢ、ＭＤ）も除算の整数の商（それぞれ
ＰＢ、ＰＤ）と剰余（ＳＢ、ＳＤ）とに分解され、 ＭＤ＝ＰＤ・Ｌ2 ＋ＳＤ ＭＢ＝ＰＢ・Ｌ1 ＋ＳＢ となる。
【００７０】ページアドレスＡＭ及びページ内アドレス
ＡＬは、従って ＡＬ＝ＳＤ・Ｌ1 ＋ＰＢ ＡＭ＝ＰＤ・Ｌ＋ＳＢ となる。図２ｂ及びデータユニットＣ11（これについて
はＭＢ＝３、ＭＤ＝１）の例では、例えばＰＤ＝０、Ｓ
Ｄ＝１、ＰＢ＝１、ＳＢ＝１であるとすると、ＡＬ＝
３、ＡＭ＝１となる。
【００７１】ページの大きさに基づいて、ページアドレ
スの必要数を最小にするための、ブロック毎に１つのペ
ージに記憶されるべきデータユニットの数の粗い見積も
りを行うことができる（最良の最小化はシミュレーショ
ンに基づいて求められる）。第１ブロックの符号化のた
めに必要なページアドレスの数は、Ｎをデータユニット
の総数として、Ｎ／Ｌ1 で近似的に表される。データユ
ニットの書き込みのために、同数のページアドレスが必
要である。第２ブロックの符号化のために必要なページ
アドレスの数は、Ｎ／Ｌ2 で近似的に表される。
【００７２】従って、ページアドレスの総数は、 ２Ｎ／Ｌ1 ＋Ｎ／Ｌ2 となる（Ｌ2 ＝ＬＰ／Ｌ1 ）。これはＬ1 が２ＬＰの平
方根に等しいときに最小になる。復号化における最適の
ページ長も、最適値が更に修正されるべきデータユニッ
トの数、従ってエラーが発生する機会の数に依存すると
すれば、近似的に同一である。エラーの発生する機会が
多くなり、メモリーへの再書き込みが更に頻繁に必要に
なると、修正されるべきブロックのページ毎に記憶され
るべきデータユニットの数を増すことが望ましい。
【００７３】メモリー位置が修正不能エラーの発生に依
存するときは、アドレスＡＬのみが、ページの中で、例
えば ＡＬ＝ＲＢ・Ｌ1 ＋ＲＤ＋Ｅ（ＮＢ） ＡＭ＝ＳＤ・Ｌ1 ＋ＰＢ＋Ｅ（ＭＤ） のように変わる。ここで、Ｅは、そのブロックの最新の
エラーのないバージョンの位置により、０又はＬ1 ・Ｌ
2 である。
【００７４】前記の説明から、データユニットを符号化
及び復号化するために必要な時間は、入来するコードブ
ロックのデータユニットを、それらが異なったページに
群として分布するように書き込むことによって減らすこ
とができることが明らかである。
【００７５】更に、本発明は前記の実施例に限定される
ものではないことが明らかである。例えば、（図１に示
すような）３つのステップを実施することは必ずしも必
要ではない。更に、第１のステップの間に既にパリティ
記号を持つデータユニットが入来し、続いてメモリーに
書き込まれるようにし、第２のステップの間に、このよ
うにして形成されたパリティ記号と共に読み出されたデ
ータユニットを送出することもできる。この場合、送信
順序は書き込みの順序には対応しない。これは、復号化
の間のバーストエラーを局部的に止めようとするときに
は欠点となるかも知れない。
【００７６】更に、図２ａ−ｃに示した書き込み順序は
単なる一例であり、各ブロックが部分的に複数のページ
にわたって分布するように書き込まれ且つ読み出される
ような他の順序を用いても、本発明の範囲から外れるこ
とはないことが明らかである。
【００７７】更に、本発明が積コードについてのみ説明
されたとしても、擬積コード或いは畳み込みコード（こ
の場合は、毎回、第２ブロックが形成される前又は再び
修正される前は、データユニットの一部分のみ例えば１
つの第１ブロックのみがメモリー中で置き換えられる）
のような他のコードに対しても同等に完全に利用でき
る。従って、各データユニットは再び第１コードブロッ
クの部分及び第２ブロックの部分を形成し、１つの且つ
同一の第１コードブロックに共に存在するデータユニッ
トは、１つの且つ同一の第２コードブロックに共に存在
することはない（符号化理論の観点においては、１つの
データユニットは必ずしも１つの記号に同一であるとは
限らず、例えば複数の記号を含んでもよい。１つのブロ
ックの中の異なるデータユニットは、異なった数の記号
からなっていてもよい。例えば、そのブロックが奇数の
記号を含むにも拘わらず、各データユニットが２つの記
号からなっていてもよい）。
【００７８】既に述べたように、符号化された第２ブロ
ックは、例えば磁気テープに記憶されるようにフォーメ
ーションが行われた後で送出されるようにすることがで
きる。復号されるべき第１ブロックは例えばテープから
受信されてもよい。ここで、「ブロック」の語は、全て
のデータユニットが物理的に一緒に送出され且つ受け取
られることを意味するものと理解されるべきではないこ
とに注意すべきである。例えば、パリティ記号を含むデ
ータユニットが、例えば他のデータユニットから分離し
て送信され又は受信されるとしても、本発明の範囲を外
れるものではない。
【図面の簡単な説明】
【図１】データユニットの符号化及び復号化のためのフ
ローチャートである。
【図２】図２ａは図１の第１のステップによる書き込み
を説明する図、図２ｂは図１の第２のステップによる読
み出し及び書き込みを説明する図、図２ｃは図１の第３
のステップによる読み出しを説明する図である。
【図３】本発明による符号化装置を示す図である。
【図４】本発明による復号化装置を示す図である。
【図５】修正不能エラー発生に書き込み位置依存性を持
たせる回路を示す図である。
【符号の説明】
10−15 フローチャートの各ステップ 20 メモリー 21a −d ページ 30 メモリー 31 バス 32、34 エンコーダ 33 ＡＮＤゲート 36a −d 、38a −d カウンタ 37、39 マルチプレクサ 42、44 デコーダ 47、49、50 マルチプレクサ 52 メモリー Ａ1-16、Ｃ1 −12、Ｄ1 −12 データユニット

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 第１のエラー保護コードのそれぞれの第
    １ブロックを形成するための第１のエンコーダ、 該第１ブロックのデータユニットを記憶するためのメモ
    リー、 各第１ブロックからの１つのデータユニットを含むデー
    タユニットの部分集合を該メモリーから読み出すための
    読み出し手段、及び該部分集合を符号化することにより
    第２のエラー保護コードの第２ブロックを形成するため
    の第２のエンコーダを具えた符号化装置において、 メモリーがページ指向であり、ただ１つのページアドレ
    ス動作のみによって同一ページ上の異なった位置を連続
    的にアクセスでき、 符号化装置が、複数のページにわたって分布しているメ
    モリー中に特定の第１ブロックのデータユニットを書き
    込む際に、該特定の第１ブロックの少なくとも２つのデ
    ータユニットが第１の１つのページアクセス動作に基づ
    いて１つの同一のページに書き込まれるようにされ、更
    に、複数のページにわたって分布したその他の第１ブロ
    ックのその他のデータユニットが書き込まれるようにさ
    れ、 読み出し手段が、異なったページから連続的に該部分集
    合のデータユニットを読み出し、次に第２の１つのペー
    ジアクセス動作に基づいて少なくとも２つのデータユニ
    ットを読み出すようにされた構成を具備することを特徴
    とする符号化装置。
  2. 【請求項２】 第１のエラー修正コードに従ってそれぞ
    れの第１ブロックを復号／修正するための第１のデコー
    ダ、 該第１ブロックのデータユニットを記憶するためのメモ
    リー、 各第１ブロックからの１つのデータユニットを含むデー
    タユニットの部分集合を該メモリーから読み出すための
    読み出し手段、及び第２のエラー修正コードに従って該
    部分集合を復号／修正するための第２のデコーダを具え
    た復号化装置において、 メモリーがページ指向であり、ただ１つのページアドレ
    ス動作のみによって同一ページ上の異なった位置を連続
    的にアクセスでき、 符号化装置が、複数のページにわたって分布しているメ
    モリー中に特定の第１ブロックのデータユニットを書き
    込む際に、該特定の第１ブロックの少なくとも２つのデ
    ータユニットが第１の１つのページアクセス動作に基づ
    いて１つの同一のページに書き込まれるようにされ、更
    に、複数のページにわたって分布したその他の第１ブロ
    ックのその他のデータユニットが書き込まれるようにさ
    れ、 読み出し手段が、異なったページから連続的に該部分集
    合のデータユニットを読み出し、次に第２の１つのペー
    ジアクセス動作に基づいて少なくとも２つのデータユニ
    ットを読み出すようにされた構成を具備することを特徴
    とする復号化装置。
  3. 【請求項３】 第２の１つのページアクセス動作に基づ
    いて読み出し手段によって読み出された少なくとも２つ
    のデータユニットが、少なくともそれぞれ第１ブロック
    の第１及び第２のブロックに結合され、 読み出し手段が部分集合として分離し且つ各第１ブロッ
    クからの１つのデータユニットを含むその他の部分集合
    を読み出すように構成され、それぞれ第１ブロックの第
    １及び第２のブロックからの少なくとも２つのその他の
    データユニットが第２の１つのページアクセス動作に基
    づいて読み出され、第２のエンコーダ又はデコーダがそ
    れぞれ第２のエラー修正コードに従って該部分集合を符
    号化及び復号化するように構成されたことを特徴とする
    請求項１又は２に記載の符号化装置又は復号化装置。
  4. 【請求項４】 当該部分集合の読み出しとその他の部分
    集合の読み出しとの間、第１ブロックの第１のブロック
    が実質的に不変に保たれ、第２のページアドレスによっ
    てアドレスされたページにある第１ブロックの第２のブ
    ロックのデータユニットを新しく形成された第１ブロッ
    クのデータユニットで置き換えるように構成されたこと
    を特徴とする請求項３に記載の符号化装置又は復号化装
    置。
  5. 【請求項５】 それぞれ第１ブロックの数及び第１ブロ
    ックの中に書き込まれるべきデータユニットの数を計数
    するための第１及び第２の計数手段を具える書き込み手
    段を含み、第１及び第２の計数手段の最小桁部分が全体
    としてメモリーに対するページ内アドレスして扱われ、
    最大桁部分が全体としてメモリーに対するページアドレ
    スとして扱われることを特徴とする請求項１乃至４のい
    ずれか１項に記載の符号化装置又は復号化装置。
  6. 【請求項６】 読み出し手段が、それぞれ第２ブロック
    の数及び第２ブロックで読み出されるべきデータユニッ
    トの数を計数するための第１及び第２の計数手段を具
    え、第１及び第２の計数手段の最小桁部分が全体として
    メモリーに対するページアドレスして扱われ、最大桁部
    分が全体としてメモリーに対するページ内アドレスとし
    て扱われることを特徴とする請求項１乃至４のいずれか
    １項に記載の符号化装置又は復号化装置。
  7. 【請求項７】 各第１ブロックの各データユニットを書
    き込むため、同一ページの第１の位置及び第２の位置を
    選択し、直前のエラーのない対応する第１ブロックが第
    １の位置又は第２の位置においてアクセス可能な状態を
    維持することを特徴とする請求項２乃至６のいずれか１
    項に記載の復号化装置。
  8. 【請求項８】 第１のエラー保護コードのそれぞれの第
    １ブロックを形成するため及び／又は復号／修正するた
    めの第１のエンコーダ及び／又はデコーダ、 該第１ブロックのデータユニットを記憶するためのメモ
    リーに対する接続、 各第１ブロックからの１つのデータユニットを含むデー
    タユニットの部分集合を該メモリーから読み出すための
    読み出し手段、及び第２のエラー修正コードに従って該
    部分集合を符号化すること及び／又は該部分集合を復号
    ／修正することによって第２のエラー保護コードの第２
    ブロックを形成するための第２のエンコーダ及び／又は
    デコーダを具えた請求項１乃至７のいずれか１項に記載
    した装置のための制御装置において、 制御装置が、複数のページにわたって分布しているメモ
    リー中に特定の第１ブロックのデータユニットを書き込
    む際に、該特定の第１ブロックの少なくとも２つのデー
    タユニットが第１の１つのページアクセス動作に基づい
    て１つの同一のページに書き込まれるようにされ、更
    に、複数のページにわたって分布したその他の第１ブロ
    ックのその他のデータユニットが書き込まれるようにさ
    れ、 読み出し手段が、異なったページから連続的に該部分集
    合のデータユニットを読み出し、次に第２の１つのペー
    ジアクセス動作に基づいて少なくとも２つのデータユニ
    ットを読み出すようにされた構成を具備することを特徴
    とする制御装置。
JP6310566A 1993-12-16 1994-12-14 符号化装置、復号化装置及び制御装置 Pending JPH07273672A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP93203545 1993-12-16
NL93203545:4 1993-12-16

Publications (1)

Publication Number Publication Date
JPH07273672A true JPH07273672A (ja) 1995-10-20

Family

ID=8214212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6310566A Pending JPH07273672A (ja) 1993-12-16 1994-12-14 符号化装置、復号化装置及び制御装置

Country Status (4)

Country Link
US (1) US5568494A (ja)
JP (1) JPH07273672A (ja)
AT (1) ATE215759T1 (ja)
DE (1) DE69430293D1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485460B1 (ko) * 1995-12-15 2006-08-31 마쯔시다덴기산교 가부시키가이샤 디지탈 이미지 신호 기록 및 재생 장치, 패킷 통신 인터페이스 회로, 및 패킷 통신 장치
US5974515A (en) * 1997-04-08 1999-10-26 Emc Corporation System for distributing volumes to an HSM system front end
JP4126795B2 (ja) * 1999-02-12 2008-07-30 ソニー株式会社 疑似積符号復号装置及び方法
CN1309257C (zh) * 2001-12-13 2007-04-04 联发科技股份有限公司 视讯解码的存储器存取方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8403818A (nl) * 1984-12-17 1986-07-16 Philips Nv Werkwijze en inrichting voor het decoderen van door een reed-solomon-code beschermde informatiestroom.
US5155826A (en) * 1988-12-05 1992-10-13 Fadem Richard J Memory paging method and apparatus
NL9100218A (nl) * 1991-02-07 1992-09-01 Philips Nv Encodeer/decodeer-schakeling, alsmede digitaal video-systeem voorzien van de schakeling.
MY109399A (en) * 1992-01-07 1997-01-31 Koninklijke Philips Electronics Nv Device for processing digital data, and digital video system comprising the device

Also Published As

Publication number Publication date
ATE215759T1 (de) 2002-04-15
US5568494A (en) 1996-10-22
DE69430293D1 (de) 2002-05-08

Similar Documents

Publication Publication Date Title
US6332206B1 (en) High-speed error correcting apparatus with efficient data transfer
US5757824A (en) Code error correction apparatus
EP0671738B1 (en) Method and device for reproducing data
US7840859B2 (en) Block interleaving with memory table of reduced size
EP0498501B1 (en) Encoding/decoding circuit, and digital video system comprising the circuit
JPH10207726A (ja) 半導体ディスク装置
JP2007243953A (ja) エラー補正コードストライピング
US7139961B2 (en) Method and apparatus for decoding error correction code
JPH07273672A (ja) 符号化装置、復号化装置及び制御装置
KR100499467B1 (ko) 블록 인터리빙 방법 및 그를 위한 장치
US20040030985A1 (en) Cross interleave reed-solomon code correction
US5996107A (en) Error correction decoder including an address generation circuit
US6718505B1 (en) Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC)
US6346896B1 (en) Decoding apparatus and method for deinterleaving data
EP0658983B1 (en) Encoding or decoding device comprising a paged memory
EP1111799B1 (en) Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM
KR100691065B1 (ko) 고밀도 광 기록매체에서의 데이터 에러정정 코드생성방법과 이에 의한 에러 정정 방법, 그리고 그 장치
JPH02121027A (ja) 画像処理装置
KR100200810B1 (ko) 오류 정정부호화 방법 및 장치
US6694473B1 (en) Parallel signal decoding method
JPS59195309A (ja) インタ−リ−ブ回路
EP1388946A1 (en) Cross interleave reed-solomon code correction
JPH11163739A (ja) 消失誤り訂正方法とその装置
JPH03105444A (ja) メモリアドレス制御回路
KR20000055185A (ko) 재생데이터의 오류정정방법