JP2006190346A - エラー訂正処理装置及びエラー訂正処理方法 - Google Patents
エラー訂正処理装置及びエラー訂正処理方法 Download PDFInfo
- Publication number
- JP2006190346A JP2006190346A JP2004381561A JP2004381561A JP2006190346A JP 2006190346 A JP2006190346 A JP 2006190346A JP 2004381561 A JP2004381561 A JP 2004381561A JP 2004381561 A JP2004381561 A JP 2004381561A JP 2006190346 A JP2006190346 A JP 2006190346A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- information
- error
- storage means
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
- G11B2020/1288—Formatting by padding empty spaces with dummy data, e.g. writing zeroes or random data when de-icing optical discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
- G11B2220/2541—Blu-ray discs; Blue laser DVR discs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Apparatus For Radiation Diagnosis (AREA)
Abstract
【課題】この発明は、効率的で高速なエラー訂正処理を、回路規模の増加を抑えながら実現することができるエラー訂正処理装置及びエラー訂正処理方法を提供することを目的としている。
【解決手段】メモリ42に格納されたA/B面を有するECCブロックから、面単位でエラー訂正処理のための中間情報を生成する生成部45a,45bと、中間情報を面単位で格納するメモリ47,48と、中間情報に基づいてメモリ42に格納されたECCブロックに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する処理部45cと、ECCブロックの位置情報と、生成部45a,45b、メモリ47,48及び処理部45cで用いられる面単位の位置情報とを関連付ける制御手段43,44,46,52,53とを備える。
【選択図】 図6
【解決手段】メモリ42に格納されたA/B面を有するECCブロックから、面単位でエラー訂正処理のための中間情報を生成する生成部45a,45bと、中間情報を面単位で格納するメモリ47,48と、中間情報に基づいてメモリ42に格納されたECCブロックに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する処理部45cと、ECCブロックの位置情報と、生成部45a,45b、メモリ47,48及び処理部45cで用いられる面単位の位置情報とを関連付ける制御手段43,44,46,52,53とを備える。
【選択図】 図6
Description
この発明は、例えば光ディスク装置等に使用されるエラー訂正処理装置及びエラー訂正処理方法の改良に関する。
周知のように、現在では、デジタル記録媒体としてDVD(digital versatile disk)等の光ディスクが普及している。そして、これらを再生する光ディスク装置においては高い信頼性が望まれている。
ところで、DVDは規格自体も進化しており、ハイビジョン対応の次世代DVD規格も完成している。この次世代DVD規格では、現世代DVDよりも格段に記録密度が高まるため、光ディスク装置としても、より高速なデータ処理、特に、エラー訂正処理を行なうことが要求される。
特許文献1には、光ディスクコントローラの外部バッファメモリへのアクセス回数を少なくすることにより、エラー訂正処理の高速化を図る構成が開示されている。つまり、ECC(error checking and correcting)ブロックデータの一部をそのまま光ディスクコントローラ内のワークメモリに転送し、その後は、ワークメモリ内のデータを基にエラー訂正処理を実行するようにしている。この場合、ECCブロックデータの一部とは、積符号化された単位よりも小さい単位が想定されている。
特開2003−208751号公報
そこで、この発明は上記事情を考慮してなされたもので、効率的で高速なエラー訂正処理を、回路規模の増加を抑えながら実現することができるエラー訂正処理装置及びエラー訂正処理方法を提供することを目的とする。
この発明に係るエラー訂正処理装置は、第1及び第2の面を有するエラー訂正用ブロックを格納する第1の記憶手段と、第1の記憶手段に格納されたエラー訂正用ブロックが面単位で供給され、該面単位でエラー訂正処理のための中間情報を生成する生成手段と、生成手段で生成された中間情報を面単位で格納する第2の記憶手段と、第2の記憶手段に格納された中間情報に基づいて、第1の記憶手段に格納されたエラー訂正用ブロックに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する処理手段と、第1の記憶手段に格納されたエラー訂正用ブロックの位置情報と、生成手段、第2の記憶手段及び処理手段で用いられる面単位の位置情報とを関連付ける制御手段とを備えるようにしたものである。
また、この発明に係るエラー訂正処理方法は、第1及び第2の面を有するエラー訂正用ブロックを第1の記憶手段に格納する第1の工程と、第1の記憶手段に格納されたエラー訂正用ブロックの第1の面のデータから、生成手段により面単位でエラー訂正処理のための中間情報を生成する第2の工程と、生成手段で生成されたエラー訂正用ブロックの第1の面に対する中間情報を第2の記憶手段に面単位で格納する第3の工程と、第2の記憶手段に格納されたエラー訂正用ブロックの第1の面に対する中間情報に基づいて、処理手段により、第1の記憶手段に格納されたエラー訂正用ブロックの第1の面のデータに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する第4の工程と、第1の記憶手段に格納されたエラー訂正用ブロックの第2の面のデータから、生成手段により面単位でエラー訂正処理のための中間情報を生成する第5の工程と、生成手段で生成されたエラー訂正用ブロックの第2の面に対する中間情報を第2の記憶手段に面単位で格納する第6の工程と、第2の記憶手段に格納されたエラー訂正用ブロックの第2の面に対する中間情報に基づいて、処理手段により、第1の記憶手段に格納されたエラー訂正用ブロックの第2の面のデータに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する第7の工程とを備えるようにしたものである。
上記した構成及び方法によれば、エラー訂正用ブロックの第1の面と第2の面とで生成手段、第2の記憶手段及び処理手段等を共用することができるので、高速で高効率なエラー訂正処理を比較的容易な回路構成で実現することが可能となる。
以下、この発明の実施の形態について図面を参照して詳細に説明する。この実施の形態に係る光ディスク装置は、図1及び図2に示すような構成を有している。ここで、光ディスク11としては、ユーザデータを記録(または書き替え)可能な光ディスク、あるいは読み出し専用の光ディスクが対象となるが、この実施の形態では記録(または書き替え)可能な光ディスクとして説明を行なう。
記録または書き替え可能な光ディスク11としては、例えば、波長405nm前後の青色系レーザ光を用いた次世代DVD−RAM(random access memory)、DVD−RW(rewritable)、DVD−R(recordable)等や、あるいは波長650nm前後の赤色系レーザ光を用いた現世代DVD−RAM、DVD−RW、DVD−R等がある。
光ディスク11の表面には、スパイラル状にランドトラック及びグルーブトラックが形成されている。この光ディスク11は、スピンドルモータ12によって回転駆動される。このスピンドルモータ12は、モータ制御回路13によってその回転速度が制御されている。
光ディスク11に対する情報の記録、再生は、ピックアップ14によって行なわれる。ピックアップ14は、スレッドモータ15とギアを介して連結されている。このスレッドモータ15は、データバス16に接続されるスレッドモータドライバ17により制御される。スレッドモータ15の固定部には、図示しない永久磁石が設けられており、図示しない駆動コイルが励磁されることにより、ピックアップ14が光ディスク11の半径方向に移動する。
ピックアップ14には、図2に示すように対物レンズ18が設けられている。対物レンズ18は、駆動コイル19の駆動によりフォーカシング方向(レンズの光軸方向)への移動が可能で、また、駆動コイル20の駆動によりトラッキング方向(レンズの光軸と直交する方向)への移動が可能であって、レーザ光のビームスポットを移動することで、トラックジャンプを行なうことができる。
変調回路21は、情報記録時にホスト装置22からインタフェース回路23を介して供給されるユーザデータを例えば8−14変調(EFM:eight to fourteen modulation)して、EFMデータを生成する。レーザ制御回路24は、情報記録時(マーク形成時)に、変調回路21から供給されたEFMデータに基づいて、書き込み用信号を半導体レーザダイオード25に提供する。
また、レーザ制御回路24は、情報読み取り時には書き込み信号より小さい読み取り用信号を半導体レーザダイオード25に提供する。
半導体レーザダイオード25は、レーザ制御回路24から供給される書き込み用信号に応じてレーザ光を発生する。半導体レーザダイオード25から発せられるレーザ光は、コリメータレンズ26、ハーフプリズム27、光学系28、対物レンズ18を介して光ディスク11上に照射される。光ディスク11からの反射光は、対物レンズ18、光学系28、ハーフプリズム27、集光レンズ29を介して、光検出器30に導かれる。
光検出器30は4分割の光検出セルからなり、信号A,B,C,DをRF(radio frequency)アンプ31に供給する。RFアンプ31は、例えばプッシュプル方式を採用して(A+D)−(B+C)に対応するトラッキングエラー信号TEをトラッキング制御部32に供給し、例えば非点収差法を採用して(A+C)−(B+D)に対応するフォーカスエラー信号FEをフォーカシング制御部33に供給する。
さらに、RFアンプ31は、例えば前記の(A+D)−(B+C)に対応するウォブル信号WBをウォブルPLL部/アドレス検出部34に供給し、(A+D)+(B+C)に対応するRF信号をデータ再生部35に供給する。
一方、フォーカシング制御部33の出力信号は、フォーカシング方向の駆動コイル19に供給される。これにより、レーザ光が光ディスク11の記録膜上に常時ジャストフォーカスとなる制御がなされる。また、トラッキング制御部32は、トラッキングエラー信号TEに応じてトラック駆動信号を生成し、トラッキング方向の駆動コイル20に供給している。
上記フォーカシング制御及びトラッキング制御がなされることで、光検出器30の光検出セルの出力信号の和信号RFは、記録情報に対応して光ディスク11のトラック上に形成されたピット等からの反射率の変化が反映される。この信号は、データ再生部35に供給される。
データ再生部35は、PLL回路36からの再生用クロック信号に基づき、記録データを再生する。また、データ再生部35は信号RFの振幅を測定する機能を有し、該測定値はCPU37によって読み出される。
上記トラッキング制御部32によって対物レンズ18が制御されているとき、対物レンズ18が光ディスク11の最適位置となるように、スレッドモータ15が制御されることで、ピックアップ14が制御される。
モータ制御回路13、レーザ制御回路24、フォーカシング制御部33、トラッキング制御部32、データ再生部35、PLL回路36等は、サーボ制御回路として1つのLSIチップ内に構成することができる。
また、これらの回路部は、バス16を介してCPU37によって制御される。CPU37は、インタフェース回路23を介してホスト装置22から提供される動作コマンドに基づき、この光ディスク装置を総合的に制御している。
さらに、CPU37は、RAM38を作業エリアとして使用し、ROM(read only memory)39に記録されたプログラムにしたがって所定の動作を行なう。
そして、上記データ再生部35で再生されたデータは、エラー訂正処理回路40によってエラー訂正処理が施された後、映像、副映像及び音声等の再生に供される。
図3は、次世代DVD規格におけるエラー訂正用ブロックである1ECCデータブロックを示している。この1ECCデータブロックは、A(第1の)面とB(第2の)面とに2分割され、それぞれの面は積符号化されている。
そして、A,B面それぞれにおいて、PO方向の誤り訂正符号は、符号長208バイト、情報長192バイト、最小距離17のRS符号であり、PI方向の誤り訂正符号は、符号長182バイト、情報長172バイト、最小距離11のRS符号となっている。
図4は、上記エラー訂正処理回路40の一例を示している。このエラー訂正処理回路40には、次世代DVDである光ディスク11から読み出された信号が、デジタル化処理、変調処理、同期検出処理された後、ECCブロック内位置情報とともに図3で示したECCブロックデータとして到来する。
到来したデータは、それに対応するECCブロック内位置情報を元に、メモリアクセス回路41により、到来データ格納用のメモリ42内の格納位置情報(アドレス)と関連付けが行なわれ、格納のためのアクセス制御が行なわれる。このメモリ42としては、大容量でアクセス速度的には高速でないSDRAM等が想定される。このメモリ42として、前記ワークメモリとしてのRAM38で共用を行なっても良い。
到来したECCブロックデータは、格納効率、メモリアクセス回路41でのアクセス効率、また、後述する各メモリアクセス回路43,44のアクセス効率(これはメモリ42の特性にも依存)を加味して適当なフォーマットでメモリ42に格納される。
この場合、例えばA面とB面とで領域を区切ったり、符号化対象である元データとパリティデータ(PO/PI)とをさらにそれぞれ領域で区切ったりしてもよい。いずれにせよ、図3に示したECCブロックデータのECCブロック内位置情報と、メモリ42の格納先位置(アドレス)とに何らかの関連付けがなされて格納が行なわれる。
そして、上記メモリアクセス回路43は、メモリ42に格納された到来データの格納位置情報と、訂正実行処理回路45で利用されるデータのECCブロック内位置情報との間で関連付けを行なうことにより、訂正実行処理回路45に適した順番で、メモリ42からの読み出しのためのアクセスを行なっている。
このメモリアクセス回路43によるメモリ42からのデータの読み出し、つまり、訂正実行処理回路45へのデータ入力は、A,B各面のデータ単位でそれぞれ行なわれる。このデータの読み出し(入力)順序は、例えば図5に示すように、第0行目、第0列目のデータから右方向に、第207行目、第181列目のデータに向けて順番に入力される。
なお、逆に、第207行目、第181列目のデータから左方向に、第0行目、第0列目に向けて順番に入力されるようにしてもよい。さらには、第0行目、第0列目のデータから下方向に、第207行目、第181列目のデータに向けて順番に入力されるようにしてもよいし、逆に、第207行目、第181列目のデータから上方向に、第0行目、第0列目に向けて順番に入力されるようにしてもよい。
また、上記メモリアクセス回路44は、訂正実行処理回路45からその訂正実行処理結果であるエラーパターン情報とA,B各面内のエラー位置情報とを受け取り、メモリ42の格納先位置との関連付けを行なって、メモリ42に対してその内部情報を更新するためのアクセスを行なっている。
この場合、メモリアクセス回路44は、A/B面アクセス切り換え回路46を介して受け取ったECCブロック内位置情報とデータ更新情報とに基づいて、メモリ42に対するアクセスを行なっている。
なお、メモリアクセス回路43,44及び訂正実行処理回路45は、それぞれECCブロックデータ等を転送するために必要な容量のバッファを備えているものとする。
そして、このA/B面アクセス切り換え回路46では、訂正実行処理回路45で認識可能なA,B各面内の位置情報と、メモリアクセス回路43,44で必要とするECCブロック内の位置情報との変換を行なっている。
ここで、訂正実行処理回路45は、面単位で訂正実行処理を行なう回路である。すなわち、訂正実行処理回路45は、図5に示す面単位のデータが訂正実行処理回路45に適した順序で入力されることによって、面内のPI方向及びPO方向の全てのシンドローム(Syndrome)を生成する。また、訂正実行処理回路45は、生成したシンドロームを元にPI方向及びPO方向のエラー有無を検出しエラーフラグを生成する。これらのシンドローム及びエラーフラグは、それぞれメモリ47,48に格納される。
また、訂正実行処理回路45で生成されたエラーフラグは、エラーフラグ数カウンタ49に供給され、PI方向及びPO方向でエラーフラグ数がカウントされる。
このように生成された中間情報(シンドローム、エラーフラグ、エラーフラグ数)に基づいて、今度は、訂正実行処理回路45がエラー訂正処理(エラーパターン情報とエラー位置情報の導出)を実行し、これらの訂正情報を出力する。
この処理は、PI方向及びPO方向の符号化されたデータ単位を最小単位として、処理量、処理方向(PI/PO方向)、処理箇所、訂正実行モード(イレージャ使用、未使用)等を、適したアルゴリズムにしたがって決定し実行する。
この決定に関しては、MPU(micro processing unit)50に行なわせてもよいし、HWのみからなるシーケンサ50に行なわせてもよい。また、このとき、実行された結果として、エラーパターン情報とエラー位置情報とが抽出されるが、同時にシンドローム、エラーフラグ、エラーフラグ数カウンタ値を処理結果を踏まえて随時更新を行ない、次の訂正実行処理群の開始で整合性を保ち、次の処理動作を決定するための情報として使用される。
面単位の処理の終了条件を、用途に応じたある適切な条件設定により決定し、次の面の処理に移る。その面単位の終了の検知、次の面の処理用の動作設定及び開始は、MPU50が制御してもよいし、HWのみからなるシーケンサ50に行なわせてもよい。
メモリ47,48は、メモリ42に比べて比較的小容量で、しかし高速なもの(SRAM等)が使用される。メモリ47には、訂正実行処理回路45で生成されたシンドロームが格納される。この場合、1面単位でPI方向及びPO方向それぞれのシンドロームが格納される。これは、上述したように、訂正実行処理回路45により、最初にメモリ42から1面分のデータを取得してシンドローム計算を行なった結果を格納するだけではなく、訂正実行処理(エラーパターン情報、エラー位置情報の導出)が行なわれる毎に内容が更新される。
メモリ48には、訂正実行処理回路45で生成されたエラーフラグが格納される。この場合、1面単位でPI方向及びPO方向それぞれのエラーフラグが格納される。これは、上述したように、訂正実行処理回路45により、メモリ42から1面分のデータを取得してエラーフラグの生成を行なった結果を格納するだけではなく、訂正実行処理(エラーパターン情報、エラー位置情報の導出)が行なわれる毎に内容が更新される。
エラーフラグ数カウンタ49は、訂正実行処理回路45で生成されたエラーフラグの数を、PI方向及びPO方向それぞれでカウントを行なっている。これは、訂正実行処理回路45により、最初にメモリ42から1面分のデータを取得してエラーフラグの生成を行なうときにカウントを行なうだけではなく、訂正実行処理(エラーパターン情報、エラー位置情報の導出)が行なわれる毎にカウントが更新される。
エラーマップ情報表示回路51は、メモリ48に格納されたエラーフラグ情報や、エラーフラグ数カウンタ49でカウントされたエラーフラグ数情報等から、エラーマップの情報を抽出して表示するとともに、MPU50に出力する。これにより、MPU50は、適当なアルゴリズムにより訂正実行処理の動作指定を行なう。また、これらエラーマップ情報は、HWのみからなるシーケンサ50に表示され、HW的に動作処理内容が決定されるようにしてもかまわない。
MPU50、HWのみからなるシーケンサ50は、訂正実行処理に関連する各種設定情報及びエラーマップ情報表示回路51からのエラーマップ情報を元に、訂正実行処理動作指定を行なう。
メモリアクセス回路52は、メモリ47に対するシンドローム格納/更新用のアクセスを実現する。また、メモリアクセス回路53は、メモリ48に対するエラーフラグ格納/更新用のアクセスを実現する。
図5は、訂正実行処理回路45が取り扱う1面単位(A面/B面)のデータブロックイメージを示している。このデータブロックを訂正実行処理回路45で想定している順番で訂正実行処理回路45に入力する。順番は、例えば前述した通りとする。図5ではその一例を示しており、第0行目、第0列目のデータから右方向に、第207行目、第181列目のデータに向けて順番に入力されるものとしている。
図6は、上記訂正実行処理回路45、シンドローム格納用のメモリ47、エラーフラグ格納用のメモリ48、それぞれのメモリ47,48に対するメモリアクセス回路52,53等でなる訂正処理実行側回路群が、それぞれA面及びB面の処理において共用する仕組みについて概要を示したものである。
訂正実行処理回路45は、細かくは、シンドローム生成部45a、エラーフラグ生成部45b、訂正実行処理部(エラーパターン情報、エラー位置情報抽出)/シンドローム更新部45c、エラーフラグ更新部45d等から構成される。
これら訂正処理実行側回路群全体としては、認識し得る最大データブロック単位は面単位であり、面単位の位置情報の認識に対して、面指定(A/B面)を加味してECCブロック内位置情報との関連付けをA/B面アクセス切り換え回路46で実現することにより、面単位で訂正処理実行側回路群の共用を実現している。
図7は、A/B面アクセス切り換え回路46による、ECCブロック内位置情報と面内位置情報との関連付けの概要を示している。
図8は、図4に示したエラー訂正処理回路40の主要な処理動作をまとめたフローチャートを示している。すなわち、開始(S0)されると、ステップS1で、到来データの保持がメモリ42に対して行なわれる。
そして、ステップS2で、訂正実行処理回路45により、ECCブロックデータのA(またはB)面に対するシンドローム生成、エラーフラグ生成及びエラーフラグ数のカウントが行なわれる。
その後、ステップS3で、エラーマップ情報表示回路51によって抽出されたエラーマップ情報をMPU50、もしくはHWのみからなるシーケンサ50が認識し、ステップS4で、面単位での訂正実行処理終了条件が成立したか否かが判別される。そして、面単位での訂正実行処理終了条件が成立していないと判断された場合(No)、ステップS5で、訂正実行処理動作が決定され、ステップS6で、訂正実行処理が行なわれてステップS3の処理に戻される。
また、上記ステップS4で、面単位での訂正実行処理終了条件が成立したと判断された場合(Yes)、次の面の処理に移行し、ステップS7で、訂正実行処理回路45により、ECCブロックデータのB(またはA)面に対するシンドローム生成、エラーフラグ生成及びエラーフラグ数のカウントが行なわれる。
その後、ステップS8で、エラーマップ情報表示回路51によって抽出されたエラーマップ情報をMPU50、もしくはHWのみからなるシーケンサ50が認識し、ステップS9で、面単位での訂正実行処理終了条件が成立したか否かが判別される。そして、面単位での訂正実行処理終了条件が成立したと判断された場合(Yes)、処理が終了(ステップS10)される。
また、ステップS9で、面単位での訂正実行処理終了条件が成立していないと判断された場合(No)、ステップS11で、訂正実行処理動作が決定され、ステップS12で、訂正実行処理が行なわれてステップS8の処理に戻される。
上記した実施の形態によれば、ECCデータブロックのA面とB面とで1つの訂正実行処理回路45を効率的に使用してエラー訂正処理を実現するようにしたので、高速で高効率なエラー訂正処理を比較的容易な回路構成で実現することが可能となる。また、パフォーマンスを維持しながら回路規模を抑えることも可能となる。そして、高速で、高効率な回路が実現されることにより、高密度で転送速度が要求される次世代光ディスクにおける倍速対応競争に対しての対応度を高くすることができる。
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
11…光ディスク、12…スピンドルモータ、13…モータ制御回路、14…ピックアップ、15…スレッドモータ、16…バス、17…スレッドモータドライバ、18…対物レンズ、19,20…駆動コイル、21…変調回路、22…ホスト装置、23…インタフェース回路、24…レーザ制御回路、25…半導体レーザダイオード、26…コリメータレンズ、27…ハーフプリズム、28…光学系、29…集光レンズ、30…光検出器、31…RFアンプ、32…トラッキング制御部、33…フォーカシング制御部、34…ウォブルPLL部/アドレス検出部、35…データ再生部、36…PLL回路、37…CPU、38…RAM、39…ROM、40…エラー訂正処理回路、41…メモリアクセス回路、42…メモリ、43,44…メモリアクセス回路、45…訂正実行処理回路、46…A/B面アクセス切り換え回路、47,48…メモリ、49…エラーフラグ数カウンタ、50…MPUもしくはシーケンサ、51…エラーマップ情報表示回路、52,53…メモリアクセス回路。
Claims (8)
- 第1及び第2の面を有するエラー訂正用ブロックを格納する第1の記憶手段と、
前記第1の記憶手段に格納されたエラー訂正用ブロックが面単位で供給され、該面単位でエラー訂正処理のための中間情報を生成する生成手段と、
前記生成手段で生成された中間情報を面単位で格納する第2の記憶手段と、
前記第2の記憶手段に格納された中間情報に基づいて、前記第1の記憶手段に格納されたエラー訂正用ブロックに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する処理手段と、
前記第1の記憶手段に格納されたエラー訂正用ブロックの位置情報と、前記生成手段、第2の記憶手段及び処理手段で用いられる面単位の位置情報とを関連付ける制御手段とを具備することを特徴とするエラー訂正処理装置。 - 前記第2の記憶手段に格納された中間情報に基づいて、エラーマップ情報を生成し表示する表示手段を具備することを特徴とする請求項1記載のエラー訂正処理装置。
- 前記生成手段で生成される中間情報はシンドローム及びエラーフラグを含み、前記処理手段で生成される訂正情報はエラーパターン情報及びエラー位置情報を含むことを特徴とする請求項1または2記載のエラー訂正処理装置。
- 第1及び第2の面を有するエラー訂正用ブロックを第1の記憶手段に格納する第1の工程と、
前記第1の記憶手段に格納されたエラー訂正用ブロックの第1の面のデータから、生成手段により面単位でエラー訂正処理のための中間情報を生成する第2の工程と、
前記生成手段で生成された前記エラー訂正用ブロックの第1の面に対する中間情報を第2の記憶手段に面単位で格納する第3の工程と、
前記第2の記憶手段に格納された前記エラー訂正用ブロックの第1の面に対する中間情報に基づいて、処理手段により、前記第1の記憶手段に格納されたエラー訂正用ブロックの第1の面のデータに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する第4の工程と、
前記第1の記憶手段に格納されたエラー訂正用ブロックの第2の面のデータから、前記生成手段により面単位でエラー訂正処理のための中間情報を生成する第5の工程と、
前記生成手段で生成された前記エラー訂正用ブロックの第2の面に対する中間情報を前記第2の記憶手段に面単位で格納する第6の工程と、
前記第2の記憶手段に格納された前記エラー訂正用ブロックの第2の面に対する中間情報に基づいて、前記処理手段により、前記第1の記憶手段に格納されたエラー訂正用ブロックの第2の面のデータに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する第7の工程とを具備することを特徴とするエラー訂正処理方法。 - 前記第2の記憶手段に格納された中間情報に基づいて、エラーマップ情報を生成し表示する第8の工程と、
前記第8の工程で生成されたエラーマップ情報に応じて、前記各面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する工程を繰り返し行なう第9の工程とを具備することを特徴とする請求項4記載のエラー訂正処理方法。 - 光ディスクを回転駆動するモータと、
前記モータにより回転駆動される前記光ディスクから信号を読み取るピックアップと、
前記ピックアップで読み取られた信号から第1及び第2の面を有するエラー訂正用ブロックを格納する第1の記憶手段と、
前記第1の記憶手段に格納されたエラー訂正用ブロックが面単位で供給され、該面単位でエラー訂正処理のための中間情報を生成する生成手段と、
前記生成手段で生成された中間情報を面単位で格納する第2の記憶手段と、
前記第2の記憶手段に格納された中間情報に基づいて、前記第1の記憶手段に格納されたエラー訂正用ブロックに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する処理手段と、
前記第1の記憶手段に格納されたエラー訂正用ブロックの位置情報と、前記生成手段、第2の記憶手段及び処理手段で用いられる面単位の位置情報とを関連付ける制御手段とを具備することを特徴とする光ディスク装置。 - 前記第2の記憶手段に格納された中間情報に基づいて、エラーマップ情報を生成し表示する表示手段と、
前記エラーマップ情報に応じて、前記各面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する処理を繰り返し行なう手段とを具備することを特徴とする請求項6記載の光ディスク装置。 - 前記生成手段で生成される中間情報はシンドローム及びエラーフラグを含み、前記処理手段で生成される訂正情報はエラーパターン情報及びエラー位置情報を含むことを特徴とする請求項6または7記載の光ディスク装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004381561A JP2006190346A (ja) | 2004-12-28 | 2004-12-28 | エラー訂正処理装置及びエラー訂正処理方法 |
EP05110451A EP1703509A1 (en) | 2004-12-28 | 2005-11-08 | Error correction processing unit and error correction processing method |
TW094139460A TW200623050A (en) | 2004-12-28 | 2005-11-10 | Error correction processing unit and error correction processing method |
KR1020050112666A KR100639645B1 (ko) | 2004-12-28 | 2005-11-24 | 에러 정정 처리 장치 및 에러 정정 처리 방법 |
CNA2005101241646A CN1801376A (zh) | 2004-12-28 | 2005-11-25 | 纠错处理装置和纠错处理方法 |
US11/289,540 US20060143553A1 (en) | 2004-12-28 | 2005-11-30 | Error correction processing unit and error correction processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004381561A JP2006190346A (ja) | 2004-12-28 | 2004-12-28 | エラー訂正処理装置及びエラー訂正処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006190346A true JP2006190346A (ja) | 2006-07-20 |
Family
ID=35929724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004381561A Pending JP2006190346A (ja) | 2004-12-28 | 2004-12-28 | エラー訂正処理装置及びエラー訂正処理方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20060143553A1 (ja) |
EP (1) | EP1703509A1 (ja) |
JP (1) | JP2006190346A (ja) |
KR (1) | KR100639645B1 (ja) |
CN (1) | CN1801376A (ja) |
TW (1) | TW200623050A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008204544A (ja) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | 誤り訂正装置及びデータ読み出し装置 |
US8707134B2 (en) | 2010-12-24 | 2014-04-22 | Kabushiki Kaisha Toshiba | Data storage apparatus and apparatus and method for controlling nonvolatile memories |
US8713410B2 (en) | 2011-01-26 | 2014-04-29 | Kabushiki Kaisha Toshiba | Data storage apparatus, memory control apparatus and method for controlling flash memories |
US9021183B2 (en) | 2010-12-24 | 2015-04-28 | Kabushiki Kaisha Toshiba | Data storage apparatus and apparatus and method for controlling nonvolatile memories |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080036838A (ko) * | 2006-10-24 | 2008-04-29 | 삼성전자주식회사 | 광정보저장매체 재생/기록 장치의 에러 정정 방법 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2751810B1 (fr) * | 1996-07-23 | 1998-10-23 | Sgs Thomson Microelectronics | Systeme de correction d'erreurs dans des trames de donnees ayant des codes de parite horizontaux et verticaux |
JPH10124995A (ja) * | 1996-10-22 | 1998-05-15 | Sony Corp | データアクセス制御装置および方法 |
KR100200770B1 (ko) * | 1996-12-20 | 1999-06-15 | 윤종용 | 에러정정방법 및 장치 |
CN1501248B (zh) * | 1997-04-02 | 2010-05-26 | 松下电器产业株式会社 | 数据输入存贮器并对存储器内存入的数据进行运算输出并能高速操作的数据输入输出装置 |
US5991911A (en) * | 1997-11-14 | 1999-11-23 | Cirrus Logic, Inc. | Concurrent generation of ECC error syndromes and CRC validation syndromes in a DVD storage device |
EP1146515A1 (en) * | 1998-02-25 | 2001-10-17 | Matsushita Electric Industrial Co., Ltd. | High-speed error correcting apparatus with efficient data transfer |
US6594794B1 (en) * | 1998-03-18 | 2003-07-15 | Stmicroelectronics S.R.L. | Reed-Solomon decoding of data read from DVD or CD supports |
US6158040A (en) * | 1998-07-29 | 2000-12-05 | Neomagic Corp. | Rotated data-aligmnent in wade embedded DRAM for page-mode column ECC in a DVD controller |
KR100354744B1 (ko) * | 1998-08-04 | 2002-12-11 | 삼성전자 주식회사 | 고밀도기록매체를위한인터리브방법및그회로 |
JP3527873B2 (ja) * | 1999-09-03 | 2004-05-17 | 松下電器産業株式会社 | 誤り訂正装置 |
JP3450756B2 (ja) * | 1999-09-08 | 2003-09-29 | 松下電器産業株式会社 | 誤り訂正方法および誤り訂正装置 |
CN1286275C (zh) * | 1999-11-24 | 2006-11-22 | 三洋电机株式会社 | 纠错装置 |
TW541519B (en) * | 2000-05-24 | 2003-07-11 | Acer Labs Inc | Encoding/decoding system in optical disk storage device |
US6718506B1 (en) * | 2000-10-02 | 2004-04-06 | Zoran Corporation | High speed DVD error correction engine |
GB0031439D0 (en) * | 2000-12-22 | 2001-02-07 | Koninkl Philips Electronics Nv | Method and apparatus for data reproduction |
JP3954803B2 (ja) * | 2001-03-22 | 2007-08-08 | 三洋電機株式会社 | エラー訂正装置 |
AU2003209596A1 (en) * | 2002-04-05 | 2003-10-20 | Koninklijke Philips Electronics N.V. | Method and apparatus for embedding an additional layer of error correction into an error correcting code |
JP3711106B2 (ja) * | 2002-12-27 | 2005-10-26 | 株式会社東芝 | データ処理装置及びデータ処理方法 |
CN100361222C (zh) * | 2003-09-05 | 2008-01-09 | 三洋电机株式会社 | 纠错码产生电路及其方法 |
-
2004
- 2004-12-28 JP JP2004381561A patent/JP2006190346A/ja active Pending
-
2005
- 2005-11-08 EP EP05110451A patent/EP1703509A1/en not_active Withdrawn
- 2005-11-10 TW TW094139460A patent/TW200623050A/zh unknown
- 2005-11-24 KR KR1020050112666A patent/KR100639645B1/ko not_active IP Right Cessation
- 2005-11-25 CN CNA2005101241646A patent/CN1801376A/zh active Pending
- 2005-11-30 US US11/289,540 patent/US20060143553A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008204544A (ja) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | 誤り訂正装置及びデータ読み出し装置 |
US8707134B2 (en) | 2010-12-24 | 2014-04-22 | Kabushiki Kaisha Toshiba | Data storage apparatus and apparatus and method for controlling nonvolatile memories |
US9021183B2 (en) | 2010-12-24 | 2015-04-28 | Kabushiki Kaisha Toshiba | Data storage apparatus and apparatus and method for controlling nonvolatile memories |
US8713410B2 (en) | 2011-01-26 | 2014-04-29 | Kabushiki Kaisha Toshiba | Data storage apparatus, memory control apparatus and method for controlling flash memories |
Also Published As
Publication number | Publication date |
---|---|
KR20060076188A (ko) | 2006-07-04 |
KR100639645B1 (ko) | 2006-11-01 |
CN1801376A (zh) | 2006-07-12 |
EP1703509A1 (en) | 2006-09-20 |
TW200623050A (en) | 2006-07-01 |
US20060143553A1 (en) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4407623B2 (ja) | 再生装置、球面収差補正値及びフォーカスバイアス調整方法 | |
US7508740B2 (en) | Information recording method, information recording apparatus, information recording program and recording medium storing information recording program | |
JP2006197391A (ja) | 音声ミクシング処理装置及び音声ミクシング処理方法 | |
KR100943980B1 (ko) | 광기록 장치와 광재생 장치, 및 기록 매체 기록 방법과기록 매체 재생 방법 | |
KR100639645B1 (ko) | 에러 정정 처리 장치 및 에러 정정 처리 방법 | |
US7719945B2 (en) | Information recording method allowing improved access to a recording start position of user data in an information recording medium and apparatus performing the same | |
US20070121971A1 (en) | Audio mixing device and audio mixing method | |
JP4679345B2 (ja) | 誤り訂正処理装置及び誤り訂正処理方法 | |
JP2000222747A (ja) | 光ディスク装置およびサーボパラメータ調整装置 | |
JP2005116042A (ja) | 回転速度設定方法、プログラム及び記録媒体、並びに光ディスク装置 | |
JP2008071423A (ja) | ディスクドライブ装置、フォーカスバイアス及び球面収差補正値の調整方法 | |
JP4607854B2 (ja) | 情報記録装置及び情報記録方法 | |
US9013971B2 (en) | Optical disk device and equalizer adjustment method | |
US7602677B2 (en) | Optical disk device | |
US8081861B2 (en) | Optical disc apparatus | |
JP3948731B2 (ja) | 光ディスク及び光ディスク装置 | |
US20060280072A1 (en) | Optical disc recording and reproducing apparatus | |
KR20050107955A (ko) | 광기록재생기의 기록 방법 | |
JP2004095107A (ja) | ディスクドライブ装置、サーボゲイン調整方法 | |
JP2006134378A (ja) | 光ディスク記録再生装置 | |
JP2009015883A (ja) | 光ディスク装置及びその制御方法 | |
JP2006202382A (ja) | 光ディスク記録方法および光ディスク記録再生装置 | |
JP2001236723A (ja) | 光ディスク記録再生装置 | |
JP2005327400A (ja) | 光ピックアップ | |
JP2007095219A (ja) | サーボ制御装置、サーボ制御方法およびサーボ制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081125 |