JP2003297869A - バンプ電極を備えている電子部品及びその製造方法 - Google Patents
バンプ電極を備えている電子部品及びその製造方法Info
- Publication number
- JP2003297869A JP2003297869A JP2002104267A JP2002104267A JP2003297869A JP 2003297869 A JP2003297869 A JP 2003297869A JP 2002104267 A JP2002104267 A JP 2002104267A JP 2002104267 A JP2002104267 A JP 2002104267A JP 2003297869 A JP2003297869 A JP 2003297869A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- intermediate metal
- bump
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
いる半導体装置において、バリアーメタル層による電極
パッドの保護を確実にして、製品の不良率を低減する。 【手段】電極パッド2の上面にバリアメタル層10を介
して金よりなる中間金属層15を積層形成する。中間金
属層15の厚さは、検査・測定用のプローブが貫通しな
いように例えば5μm程度に設定している。中間金属層
15の上面に、アンダーバンプメタル層18及びNiの
補助金属層23を積層して、その上に半田バンプ電極2
4を接合している。中間金属層15の外側には、当該中
間金属層15となだらかに連続する上面を持つ樹脂層1
7が形成されている。検査や測定は、中間金属層15に
プローブを当てることによって行う。
Description
ている半導体装置等の電子部品、並びにその製造方法に
関するものである。
て、半導体基板上にバンプ電極を設けて、これにチップ
類をボンディングすることが広く行われている。バンプ
電極の素材には金やPb/Sn系半田、或いは銅などが
使用されており、一般に、金製の場合は金バンプ、半田
を使用する場合は半田バンプと呼ばれている。
かな形成工程を図5に基づいて説明する。まず、(A)
に示すように、半導体基板(シリコン基板)1のうちバ
ンプ電極を形成する部分には、パッシベーション(保護
絶縁膜)3に設けた開口部から露出した状態でアルミ製
の電極パッド2が形成されている。そして、バンプ電極
の形成には次のような工程が採られる。
ド2及びパッシベーション3を覆うように、拡散防止機
能や下地機能を持つバリアメタル層4をスパッタリング
によって成膜する。
いるが、実際には二層又は三層であることが多い。半田
バンプにおいて二層とする場合は、下層は電極パッド2
に対する保護機能が高いTiとして、上層はバンプ電極
5との接合性を高めるためCu又はNiとすることが多
い。
布して乾燥させることによってレジスト膜6を形成して
から、マスク等を使用して露光したのち現像するフォト
レジスト法により、レジスト膜6のうち電極パッド2の
部分に一点鎖線で示すように穴6aを空け、次いで、バ
リアメタル層4を電極パッド2の部分だけ露出させ、そ
れから、(C)に一点鎖線で示すように、露出したバリ
アメタル層2にNiメッキ層7を施す。
マッシュルーム形のバンプ電極5を接合し、それからレ
ジスト膜6を除去することによってバンプ電極5を露出
させ、次いで、250℃程度の温度で数秒加熱して溶融
させることにより、表面張力を利用してバンプ電極5を
球状に形成する。
先立って、回路の検査や各種数値の測定が行われてい
る。この検査や測定には、先端を尖らせた金属製のプロ
ーブ(触針)8が使用されており、このプローブ9を電
極パッド2に当てることによって検査や測定が行われて
いる。
5を形成する工程でバリアメタル層2の蒸着不良に起因
したと思われる腐食等の不良が発生することが度々あっ
た。そこで本願発明者たちが原因を研究したところ、検
査・測定工程での電極パッドの損傷が原因になっている
ことが分かった。
が1μm程度で薄いと共に柔らかいため、何回も検査や
測定を繰り返しているうちにプローブ9によって傷付け
られて、穴が空いたりバリ状の盛り上がりができたりし
て表面が凹凸になってしまうことがある一方、スパッタ
リングにおいて粒子(イオン)は直進性があるため、バ
リアメタル層2をスパッタリングによって成膜するに際
して、バリアメタル層2にムラやホールができてしま
い、その結果、電極パッド2の保護機能を果たすことが
できないと共にNiメッキ層8の成膜が不完全になって
不良品化しているという事実が判明した。
て成されたもので、バンプ電極形成工程の不具合に起因
した不良品発生を防止することを課題とするものであ
る。
め、請求項1の発明は、アルミ等の電極パッドの上面
に、バリアメタル層を介して中間金属層を積層し、この
中間金属層の上面に、バンプ電極を、直接に又はアンダ
ーバンプメタル層を介して若しくはアンダーバンプメタ
ル層と補助金属層とを介して接合していることを特徴と
する。
て、前記中間金属層の外側に、絶縁性樹脂よりなる樹脂
層を、その上面が中間金属層となだらかに連続する状態
で設けていることを特徴としている。
製法は、電極パッドの上面にバリアメタル層を積層する
工程と、前記バリアメタル層の上面に中間金属層を積層
する工程と、前記中間金属層の上面にアンダーバンプメ
タル層を積層する工程と、アンダーバンプメタル層の上
面に直接に又は補助金属層を介してバンプ電極を接合す
る工程とを備えており、前記中間金属層を形成してか
ら、プローブを中間金属層に接触させて検査や測定を行
い、その後にアンダーバンプメタル層を形成することを
特徴とする。
1〜図4)に基づいて説明する。本発明は半田バンプの
形成に適用しており、以下に述べるように、(A)の構
造を出発点として、(B)〜(R)の工程を経て半田バ
ンプ電極が形成される。
の上向き露出面の全体に、中間金属層を形成するための
バリアメタル層10をスパッタリングによって成膜す
る。バリアメタル層10は、TiWよりなる下層11と
Auよりなる上層12との二層構造になっており、ぞれ
ぞれの単独の膜厚は2000Å程度でよい。従って、バ
リアメタル層10の全体の厚さは4000Åになってい
る。
2が形成されていて、各電極パッド2にバンプ電極が形
成されることになるが、(C)の段階では、各バリアメ
タル層10は、後述する電解メッキ工程での電極として
の役割を果たすため互いに連続している。
ことにより、(D)に示すように、バリアメタル層10
の全体を覆う第1レジスト膜13を形成し、次いで、マ
スク等を使用して露光させてから現像するフォトレジス
ト法により、(E)に示すように、第1レジスト膜13
のうち電極パッド2に対応した箇所に穴(開口)14を
空ける。
り、(F)に示すようにバリアメタル層10の上面(表
面)に、例えばAuよりなる中間金属層15を積層形成
する。中間金属層15の厚さは電極パッド2の厚さより
も厚くなっており、具体的には5μm程度が好ましい。
従って、第1レジスト膜13は5μmよりも厚い厚さに
塗布しておく必要がある。
とによって(G)のようにバリアメタル層10の余分な
部分を露出させ、それから(H)(I)に示すように、
例えばマスク16を重ねてエッチング液で洗う化学的エ
ッチング処理により、バリアメタル層10の余分な部分
を除去する。
リイミド樹脂のような耐熱性で且つ絶縁性の樹脂を全体
にわたって塗布することによって樹脂層17を積層し、
次いで、マスクを重ねて露光したのち現像処理する等し
たフォトレジスト法等により、(K)に示すように、中
間金属層15を露出させる。
15と同じ程度の厚さに設定することにより、樹脂層1
7が中間金属層15に重なる厚さを薄くし、かつ、フォ
トレジストの後に加熱処理(ベーキング処理)して樹脂
層17の内周縁の軟化させて角を丸めることにより、樹
脂層17の上面と中間金属層15の上面とをなだらかに
連続させている。
に中間金属層15を露出させた段階で、プローブ9を中
間金属層15に当てて、製造段階における半導体装置の
検査や測定を行う。
り、半導体装置の上面の露出部の全体に、(L)
(L′)のようにアンダーバンプメタル層(アッパーバ
リアメタル層と言っても良い)18を成膜する。
層になっており、下層19は金との密着性が高いTiと
し、上層20は半田付着性や半田濡れ性が高いNiとし
ている。上下両層19,20の単独の厚さはそれぞれ3
000Å程度でよく、従って、アンダーバンプメタル層
18の全体としては6000Å程度となる。
を塗布することによって第2レジスト膜21を形成し、
フォトレジスト法により、(N)に示すように、第2レ
ジスト膜21のうち中間金属層15の箇所に穴22を空
け、それから、(O)に示すように、アンダーバンプメ
タル層18を電極として利用した電解メッキ法等のメッ
キ法により、Niよりなる補助金属層23を堆積させ
る。この補助金属層23は半田の拡散防止のために設け
る。
法やどぶ漬けなどのメッキ法によって半田を補助金属層
23に堆積・成長させることにより、Pb/Sn系半田
よりなる粒状のバンプ電極24を形成する。第2レジス
ト膜21は薄く塗っているため、バンプ電極24はマッ
シュルーム形になっている。
ら、アンダーバンプメタル層18の余分な部分をエッチ
ングによって除去する。アンダーバンプメタル層18の
余分な部分の除去は、例えば、バンプ電極24をマスク
として利用したエッチングによって行う。
でも使用可能であるが、本実施形態では、安定性を高め
るため、(Q)に示すように球状に形成している。
ッド2が何ら傷付けられていない状態でバリアメタル層
10が成膜されてるため、バリアメタル層10による電
極パッド2の保護は確保されており、このため腐食のよ
うな問題は生じない。
しない程度の厚さに設定しているため、プローブ9によ
って電極パッド2が傷付けられることはないと共に、仮
にプローブ9によって中間金属層15が傷付けられてア
ンダーバンプメタル層の成膜にムラが発生しても、それ
が電極パッド2に影響することはない。従って,検査や
測定の容易性・確実性を損なうことなく、不良品の発生
率を格段に低減することができる。
ョン3の上面から突出しているため、仮に、樹脂層17
を形成せずにアンダーバンプメタル層18を形成する
と、アンダーバンプメタル層18が中間金属層15の周
縁のエッジによって断線する虞があり、すると、アンダ
ーバンプメタル層18を電極として行う補助金属層23
のメッキ工程やバンプ電極24のメッキ工程などの後続
の工程に悪影響を与える虞がある。
7を設けると、アンダーバンプメタル層18の断線を防
止できるため、メッキによる補助金属層23の形成など
の後続の工程を支障無く行うことができる。また、樹脂
層によってパッシベーション3の損傷を防止できる利点
もある。なお、樹脂層17は中間金属層15の周囲の適
当な範囲だけに形成しても良い。
が、例えばNiを使用することも可能である。半田バン
プにおいて中間金属層としてNiを使用すると、半田く
われなどの問題は生じないため、中間金属層に半田バン
プ電極を直接に接合することが可能とある。
るが、本発明は金バンプなどの他のバンプにも適用でき
る。
タル層の素材や層数、成膜方法などは、求められる特性
に応じて様々に異ならせることができる。例えばバリア
メタル層としては、Cr、Cr−Cu、Ti −Pd、A
gなどを適宜選択して使用できる。条件が許せば、バリ
アメタル層とアンダーバンプメタル層とをそれそれ単層
とすることも可能である。
えて白金を使用することも可能である。更に、シリコン
基板製の半導体装置の場合は電極パッドはアルミ製とす
ることが殆どであるが、基板の条件が異なれば、電極パ
ッドとして銅や金を使用することも可能である。補助金
属層を設ける場合、複層とすることも可能である。
ーム形には限らず、厚いレジスト膜を使用して形成する
ストレートウォール形とするなどしても良いことは言う
までもない。
付けることなくバリアメタル層を形成してから、プロー
ブが貫通しない程度の厚さの中間金属層を積層形成した
後に、中間金属層にプローブを当てて検査や測定を行う
という工程を経ることにより、電極パッドをバリアメタ
ル層によって確実にガードすることができる。
けられてアンダーバンプメタル層にムラが生じることは
有り得るが、中間金属層を金のように耐食性の高い導電
性素材製とすることにより、仮にアンダーバンプメタル
層にムラができても悪影響を受けることを防止できる。
なく、バンプ電極の形成工程での不良に起因した不良品
発生を防止又は著しく低減することができる。請求項2
のように構成すると、工程途中においてアンダーバンプ
メタル層が中間金属層の縁部において断線することを防
止して、後工程を支障無く行うことができるため、より
好適である。
Claims (3)
- 【請求項1】アルミ等の電極パッドの上面に、バリアメ
タル層を介して中間金属層を積層し、この中間金属層の
上面に、バンプ電極を、直接に又はアンダーバンプメタ
ル層を介して若しくはアンダーバンプメタル層と補助金
属層とを介して接合していることを特徴とする、バンプ
電極を備えている電子部品。 - 【請求項2】前記中間金属層の外側に、絶縁性樹脂より
なる樹脂層を、その上面が中間金属層となだらかに連続
する状態で設けていることを特徴とする、請求項1に記
載したバンプ電極を備えている電子部品。 - 【請求項3】電極パッドの上面にバリアメタル層を積層
する工程と、前記バリアメタル層の上面に中間金属層を
積層する工程と、前記中間金属層の上面にアンダーバン
プメタル層を積層する工程と、アンダーバンプメタル層
の上面に直接に又は補助金属層を介してバンプ電極を接
合する工程とを備えており、 前記中間金属層を形成してから、プローブを中間金属層
に接触させて検査や測定を行い、その後にアンダーバン
プメタル層を形成することを特徴とする、バンプ電極を
備えている電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002104267A JP3825355B2 (ja) | 2002-04-05 | 2002-04-05 | バンプ電極を備えている電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002104267A JP3825355B2 (ja) | 2002-04-05 | 2002-04-05 | バンプ電極を備えている電子部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003297869A true JP2003297869A (ja) | 2003-10-17 |
JP3825355B2 JP3825355B2 (ja) | 2006-09-27 |
Family
ID=29389617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002104267A Expired - Fee Related JP3825355B2 (ja) | 2002-04-05 | 2002-04-05 | バンプ電極を備えている電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3825355B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027400A (ja) * | 2005-07-15 | 2007-02-01 | Kawasaki Microelectronics Kk | 半導体装置の製造方法及び半導体装置 |
WO2007074529A1 (ja) * | 2005-12-27 | 2007-07-05 | Fujitsu Limited | 半導体装置 |
WO2007116501A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2002
- 2002-04-05 JP JP2002104267A patent/JP3825355B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027400A (ja) * | 2005-07-15 | 2007-02-01 | Kawasaki Microelectronics Kk | 半導体装置の製造方法及び半導体装置 |
WO2007074529A1 (ja) * | 2005-12-27 | 2007-07-05 | Fujitsu Limited | 半導体装置 |
JPWO2007074529A1 (ja) * | 2005-12-27 | 2009-06-04 | 富士通株式会社 | 半導体装置とその製造方法 |
US8076780B2 (en) | 2005-12-27 | 2011-12-13 | Fujitsu Semiconductor Limited | Semiconductor device with pads of enhanced moisture blocking ability |
JP4998270B2 (ja) * | 2005-12-27 | 2012-08-15 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
US8906705B2 (en) | 2005-12-27 | 2014-12-09 | Fujitsu Semiconductor Limited | Semiconductor device with pads of enhanced moisture blocking ability |
US9059033B2 (en) | 2005-12-27 | 2015-06-16 | Fujitsu Semiconductor Limited | Semiconductor device with pads of enhanced moisture blocking ability |
WO2007116501A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 半導体装置及びその製造方法 |
JPWO2007116501A1 (ja) * | 2006-03-31 | 2009-08-20 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP5353237B2 (ja) * | 2006-03-31 | 2013-11-27 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3825355B2 (ja) | 2006-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI596724B (zh) | Semiconductor device | |
TWI576974B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
JP2007317979A (ja) | 半導体装置の製造方法 | |
WO2012035688A1 (ja) | 半導体装置、半導体装置ユニット、および半導体装置の製造方法 | |
JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
US8309373B2 (en) | Method of manufacturing semiconductor device | |
US6878963B2 (en) | Device for testing electrical characteristics of chips | |
JP2003297869A (ja) | バンプ電極を備えている電子部品及びその製造方法 | |
JP2000150518A (ja) | 半導体装置の製造方法 | |
JPH08340029A (ja) | フリップチップic及びその製造方法 | |
JPH11145174A (ja) | 半導体装置およびその製造方法 | |
US8426303B2 (en) | Manufacturing method of semiconductor device, and mounting structure thereof | |
TW558782B (en) | Fabrication method for strengthened flip-chip solder bump | |
JPH08148495A (ja) | 半導体装置及びその製造方法、半導体装置におけるバンプ密着性評価方法 | |
JP2001035876A (ja) | フリップチップ接続構造、半導体装置および半導体装置製造方法 | |
JP2003023022A (ja) | バンプ電極の導通試験構造 | |
JPH03218644A (ja) | 回路基板の接続構造 | |
JP2001118994A (ja) | 半導体装置 | |
JPH05235003A (ja) | 半田バンプ形成方法およびそのためのマスク | |
JP3722784B2 (ja) | 半導体装置 | |
JPH10209154A (ja) | 半導体装置 | |
JPH03266446A (ja) | 半導体装置の製造方法 | |
KR100220796B1 (ko) | 반도체 기판의 범프 에어리어 형성방법 | |
JP2005039170A (ja) | 半導体装置及びその製造方法 | |
JP3720391B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040819 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090707 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100707 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110707 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |