JP2005039170A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005039170A
JP2005039170A JP2003350954A JP2003350954A JP2005039170A JP 2005039170 A JP2005039170 A JP 2005039170A JP 2003350954 A JP2003350954 A JP 2003350954A JP 2003350954 A JP2003350954 A JP 2003350954A JP 2005039170 A JP2005039170 A JP 2005039170A
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating film
protective insulating
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003350954A
Other languages
English (en)
Inventor
Akinori Shindo
昭則 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003350954A priority Critical patent/JP2005039170A/ja
Publication of JP2005039170A publication Critical patent/JP2005039170A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 ダイシング工程でＡｌのかえりが発生しても半導体チップの不良を防止できる半導体装置及びその製造方法を提供する。
【解決手段】 本発明に係る半導体装置の製造方法は、ウエハ上にバンプ１９を形成する工程と、前記バンプ１９を被覆するポリイミド膜を形成する工程と、ウエハを切断して半導体チップ１６に分離する工程と、前記半導体チップ１６の表面を保護絶縁膜２０により被覆する工程と、前記ポリイミド膜を除去する工程と、リード２４を有する基板２３を準備し、前記リードと前記バンプ１９を加熱して加圧することにより、前記基板２３に前記半導体チップ１６を実装する工程と、を具備し、前記バンプ１９は前記保護絶縁膜２０から露出している。
【選択図】 図４

Description

本発明は、半導体装置及びその製造方法に係わり、特に、半導体チップのショート不良を防止できる半導体装置及びその製造方法に関する。
図７（Ａ），（Ｂ）は、従来の半導体装置の製造方法を示す断面図である。
まず、半導体素子などが形成された半導体ウエハ（図示せず）を準備する。このウエハは、半導体チップが形成されたチップ形成領域及びスクライブラインを有している。チップ形成領域はスクライブラインにより分離されている。スクライブライン上にはＡｌ配線材料や複数のＡｌパターンなどが形成されている。Ａｌ配線材料は、Ａｌ配線パターンをチップ形成領域に形成した際にスクライブラインにも形成されてしまうものである。また、Ａｌパターンは、例えば、ウエハに形成されたＴＥＧ(Test Elementary Group)などに電気的な試験を行う際に測定用針を接触させるためのパッド等である。
次に、ウエハにダイシング工程を施す。すなわち、回転したダイシングブレード（図示せず）を用いてウエハをスクライブラインに沿って切断する。これにより、ウエハから半導体チップ（ＩＣチップ）１０１が分離される。この際、チップサイドにＡｌのかえり１０２が発生することがある。つまり、ダイシング工程の際、Ａｌパターンが完全に切断されず、切断後にＡｌパターンの一部が残ってしまい、その結果、チップサイドにＡｌのかえり１０２が発生することがある。なお、Ａｌのかえりとは、半導体チップ１０１の外周付近（チップサイド）でＡｌ片が立ち上がった状態で残ったものである。
この後、分離されたＩＣチップ１０１にはＴＣＰの実装工程が施される。
すなわち、図７（ａ）に示すように、まず、ＴＡＢ（Tape Automated Bonding）テープを準備する。このＴＡＢテープはフレキシブルテープ１０３を有し、このフレキシブルテープ１０３上には接着剤（図示せず）によりボンディングリード（フィンガー）１０４が接続されている。ボンディングリード１０４はその先端にインナーリードを有している。
次に、図７（ｂ）に示すように、このインナーリードをＩＣチップ１０１のパッド１０５上に位置合わせし、インナーリードとパッド１０５を加熱及び加圧して圧着する。このようにしてＴＣＰ実装を行う。
上記従来の半導体装置の製造方法では、チップサイドにＡｌのかえり１０２が発生すると、Ａｌのかえり１０２とフィンガー１０４とが接触して基板とフィンガーのショートもしくはフィンガー間のショートが起こり、品質上大きな問題となり、そのＩＣチップが不良となることがある。
本発明は上記のような事情を考慮してなされたものであり、その目的は、ダイシング工程でＡｌのかえりが発生しても半導体チップの不良を防止できる半導体装置及びその製造方法を提供することにある。
上記課題を解決するため、本発明に係る半導体装置は、外部端子を有する半導体チップであって、
前記半導体チップの表面が保護絶縁膜により被覆され、
前記外部端子が前記保護絶縁膜から露出している。
上記半導体装置によれば、半導体チップの表面を保護絶縁膜で被覆することにより、半導体組み立て、実装時の障害となる半導体チップのダイシング側面を絶縁処理できる。このため、半導体チップのチップサイドにＡｌのかえりが発生しても、実装時にＡｌのかえりがリード、リードフレームなどに接触することを防止できる。その結果、半導体チップの基板とリードなどとの電気的なショート、又は、微小リークを防止でき、半導体チップの不良の発生を抑制できる。
本発明に係る半導体装置は、外部端子を有する半導体チップであって、
前記半導体チップの実装時のショート不良を防止するために前記半導体チップの側面が保護絶縁膜により被覆されている。
上記半導体装置によれば、半導体チップの側面を保護絶縁膜で被覆することにより、半導体組み立て、実装時の障害となる半導体チップのダイシング側面を絶縁処理できる。このため、半導体チップのチップサイドにＡｌのかえりが発生しても、実装時にＡｌのかえりがリード、リードフレームなどに接触することを防止できる。その結果、半導体チップの基板とリードなどとの電気的なショート、又は、微小リークを防止でき、半導体チップの不良の発生を抑制できる。
また、本発明に係る半導体装置においては、前記外部端子がバンプ又はパッドであることも可能である。
本発明に係る半導体装置は、半導体チップと、
前記半導体チップの表面を被覆する保護絶縁膜と、
前記半導体チップに形成され、前記保護絶縁膜から露出したバンプと、
前記バンプに接続されたリードと、
を具備する。
上記半導体装置によれば、半導体チップのチップサイドにＡｌのかえりが発生しても、半導体チップの表面を保護絶縁膜で被覆しているため、実装時にＡｌのかえりがリードに接触することを防止できる。その結果、半導体チップの基板とリードがショートすることを防止でき、半導体チップの不良の発生を抑制できる。
本発明に係る半導体装置は、半導体チップと、
前記半導体チップの実装時のショート不良を防止するために前記半導体チップの側面を被覆する保護絶縁膜と、
前記半導体チップに形成されたバンプと、
前記バンプに接続されたリードと、
を具備する。
本発明に係る半導体装置は、半導体チップと、
前記半導体チップの表面を被覆する保護絶縁膜と、
前記半導体チップに形成され、前記保護絶縁膜から露出したパッドと、
前記パッドとワイヤにより接続されたリードフレームと、
を具備する。
上記半導体装置によれば、半導体チップのチップサイドにＡｌのかえりが発生しても、半導体チップの表面を保護絶縁膜で被覆しているため、Ａｌのかえりがリードフレームに接触することを防止できる。その結果、半導体チップの基板とリードフレームがショートすることを防止でき、半導体チップの不良の発生を抑制できる。
本発明に係る半導体装置は、半導体チップと、
前記半導体チップの実装時のショート不良を防止するために前記半導体チップの側面を被覆する保護絶縁膜と、
前記半導体チップに形成されたパッドと、
前記パッドとワイヤにより接続されたリードフレームと、
を具備する。
本発明に係る半導体装置の製造方法は、ウエハ上に外部端子を形成する工程と、
前記外部端子を被覆する外部端子保護用絶縁膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの表面を保護絶縁膜により被覆する工程と、
前記外部端子保護用絶縁膜を除去する工程と、
を具備し、
前記外部端子は前記保護絶縁膜から露出している。
上記半導体装置の製造方法によれば、半導体チップの表面を保護絶縁膜で被覆することにより、半導体組み立て、実装時の障害となる半導体チップのダイシング側面を絶縁処理できる。このため、半導体チップに分離する工程で半導体チップのチップサイドにＡｌのかえりが発生しても、実装時にＡｌのかえりがリード、リードフレームなどに接触することを防止できる。その結果、半導体チップの基板とリードなどとの電気的なショート、又は、微小リークを防止でき、半導体チップの不良の発生を抑制できる。
本発明に係る半導体装置の製造方法は、ウエハ上に外部端子を形成する工程と、
前記外部端子を被覆する外部端子保護用絶縁膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの側面を、半導体チップの実装時のショート不良を防止するための保護絶縁膜により被覆する工程と、
前記外部端子保護用絶縁膜を除去する工程と、
を具備する。
また、本発明に係る半導体装置の製造方法においては、前記外部端子保護用絶縁膜を除去する工程の後に、前記半導体チップを基板に実装する工程をさらに具備することも可能である。
本発明に係る半導体装置の製造方法は、ウエハ上にバンプを形成する工程と、
前記バンプを被覆するポリイミド膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの表面を保護絶縁膜により被覆する工程と、
前記ポリイミド膜を除去する工程と、
リードを有する基板を準備し、前記リードと前記バンプを加熱して加圧することにより、前記基板に前記半導体チップを実装する工程と、
を具備し、
前記バンプは前記保護絶縁膜から露出している。
上記半導体装置の製造方法によれば、半導体チップのチップサイドにＡｌのかえりが発生しても、半導体チップの表面を保護絶縁膜で被覆しているため、実装する工程でＡｌのかえりがリードに接触することを防止できる。その結果、半導体チップの基板とリードなどがショートすることを防止でき、半導体チップの不良の発生を抑制できる。
本発明に係る半導体装置の製造方法は、ウエハ上にバンプを形成する工程と、
前記バンプを被覆するポリイミド膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの側面を、半導体チップの実装時のショート不良を防止するための保護絶縁膜により被覆する工程と、
前記ポリイミド膜を除去する工程と、
リードを有する基板を準備し、前記リードと前記バンプを加熱して加圧することにより、前記基板に前記半導体チップを実装する工程と、
を具備する。
本発明に係る半導体装置の製造方法は、ウエハ上にパッドを形成する工程と、
前記パッドを被覆するポリイミド膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの表面を保護絶縁膜により被覆する工程と、
前記ポリイミド膜を除去する工程と、
リードフレームを準備し、前記リードフレームと前記パッドをワイヤにより接続する工程と、
を具備し、
前記パッドは前記保護絶縁膜から露出している半導体装置の製造方法。
本発明に係る半導体装置の製造方法は、ウエハ上にパッドを形成する工程と、
前記パッドを被覆するポリイミド膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの側面を、ショート不良を防止するための保護絶縁膜により被覆する工程と、
前記ポリイミド膜を除去する工程と、
リードフレームを準備し、前記リードフレームと前記パッドをワイヤにより接続する工程と、
を具備する。
以下、図面を参照して本発明を実施するための最良の形態について説明する。
図１乃至図４は、本発明の実施例１による半導体装置の製造方法を示す断面図である。
まず、図１（Ａ）に示すように、図示せぬシリコン基板（ウエハ）上にＣＶ(Chemical Vapor Deposition)法によりシリコン酸化膜などの層間絶縁膜１１を堆積する。この後、この層間絶縁膜１１上にスパッタ法によりＡｌ合金膜を堆積する。
次に、このＡｌ合金膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、Ａｌ合金膜上にはレジストパターンが形成される。この後、このレジストパターンをマスクとしてＡｌ合金膜をエッチングすることにより、層間絶縁膜１１上にはＡｌ合金パッド１２及びＡｌ合金配線（図示せず）が形成される。Ａｌ合金パッド１２はＡｌ合金配線を介して図示せぬ半導体素子に電気的に接続されている。
この後、Ａｌ合金パッド１２及び層間絶縁膜１１の上にＣＶＤ法によりシリコン窒化膜などからなるパッシベーション膜１３を堆積する。次に、このパッシベーション膜１３上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、パッシベーション膜１３上にはレジストパターン２１が形成される。
次に、図１（Ｂ）に示すように、このレジストパターン２１をマスクとしてパッシベーション膜１３をエッチングすることにより、パッシベーション膜１３にＡｌ合金パッド１２の上に位置する開口部１３ａが形成される。この後、この開口部１３ａ内及びパッシベーション膜１３を含む全面上にスパッタ法によりＴｉＷなどからなるアンダーバンプメタル層１４を形成する。
次に、このアンダーバンプメタル層１４の上にレジスト膜を塗布し、このレジスト膜を露光、現像する。これにより、アンダーバンプメタル層１４上には、Ａｌ合金パッド１２上に位置するバンプ形成領域に開口部２２ａを有するレジストパターン２２が形成される。
この後、図１（Ｃ）に示すように、このレジストパターン２２をマスクとしてアンダーバンプメタル層１４の上に金属メッキ法により外部端子としての金バンプ１９を形成する。
次いで、図２（Ｄ）に示すように、レジストパターン２２を剥離し、金バンプ１９をマスクとしてアンダーバンプメタル層１４をエッチングする。これにより、金バンプ１９の下に位置するアンダーバンプメタル層１４が残され、それ以外のアンダーバンプメタル層は除去される。
次に、金バンプ１９及びパッシベーション膜１３を含む全面上に外部端子保護用絶縁膜としてポリイミド膜を形成する。次いで、このポリイミド膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、ポリイミド膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてポリイミド膜をエッチングすることにより、図２（Ｅ）に示すように、金バンプ１９を覆うように外部端子保護用絶縁膜としてのポリイミド膜１５が残される。このポリイミド膜１５は、後にＩＣチップ全体を保護絶縁膜で被覆する際に、金バンプ１９が保護絶縁膜で被覆されないようにするためのものである。尚、本実施例では、金バンプ１９をポリイミド膜で完全に被覆しているが、金バンプ１９の少なくとも上部を被覆していれば金バンプ１９の側部は必ずしも被覆されてなくても良い。また、本実施例では、ポリイミド膜をレジストパターンを用いてエッチング加工しているが、感光性を有するポリイミド膜であれば、レジストパターンを用いる必要がない。つまり、金バンプ１９を含む全面上に感光性ポリイミド膜を塗布し、このポリイミド膜を露光、現像することにより、金バンプ１９を覆うようにポリイミド膜１５を残すことができる。このようにしてウエハプロセスが終了する。
この後、ウエハにダイシング工程を施す。すなわち、回転したダイシングブレード（図示せず）を用いてウエハをスクライブラインに沿って切断する。これにより、図３（Ａ）に示すように、ウエハから半導体チップ（ＩＣチップ）１６が分離される。この際、チップサイドにＡｌのかえりが発生することがある。
次に、前記ＩＣチップ１６を図示せぬＣＶＤ装置内のステージ上に載置する。この際、ステージ上には複数のＩＣチップ１６を載置することが好ましく、ＩＣチップ１６がステージと接触する部分はポリイミド膜１５のみであることが好ましい。次いで、ＣＶＤ装置内で成膜を行うことにより、図３（Ｂ）に示すように、ＩＣチップ１６の全面には保護縁膜２０が形成される。ただし、保護絶縁膜２０はＩＣチップ１６のポリイミド膜１５を全面的に被覆しないことが好ましく、ポリイミド膜１５が少なくとも部分的に露出していることが好ましい。尚、保護絶縁膜２０としては、例えばシリコン酸化膜又はシリコン窒化膜を用いることができる。また、保護絶縁膜２０の成膜方法はＣＶＤ法に限るものではなく、他の方法により保護絶縁膜をＩＣチップ１６の表面に被覆しても良い。また、本実施例では、ＩＣチップ１６のほぼ全面に保護絶縁膜２０を形成しているが、Ａｌのかえりが発生する可能性のある部分であるチップサイドに保護絶縁膜２０を被覆すれば、必ずしもＩＣチップの全面に被覆する必要はない。
次いで、保護絶縁膜２０を全面エッチングする。本実施例では、全面エッチングの一例としてドライエッチングを用いる。このドライエッチングによるエッチバックにより、ポリイミド膜１５の上部では膜厚が薄く部分的にはポリイミド膜１５が露出している保護絶縁膜２０が除去されて、図３（Ｃ）に示すように、金バンプ１９の上部はポリイミド膜１５が突起状に露出する。その後、図３（Ｄ）に示すように、ポリイミド膜１５を薬液により除去する。これにより、金バンプ１９が突起状に露出される。このようにして金バンプ１９以外の表面を保護絶縁膜２０で被覆したＩＣチップ１６を得ることができる。
この後、図４（Ｅ）に示すように、ＴＡＢテープを準備する。このＴＡＢテープはフレキシブルテープ２３を有し、このフレキシブルテープ２３上には接着剤（図示せず）によりボンディングリード（フィンガー）２４が接続されている。ボンディングリード２４はその先端にインナーリードを有している。インナーリードはＣｕ薄膜パターンにＳｎメッキしたものである。
次に、図４（Ｆ）に示すように、このインナーリードをＩＣチップ１６の金バンプ１９上に位置合わせし、インナーリードと金バンプ１９を２５０℃〜５００℃程度に加熱し、リード単位面積当り０．１〜０．００１ｇ／μｍ2の荷重をかけて加圧圧着する。これにより、ＡｕとＳｎを共晶化させてインナーリードが金バンプ１９にボンディングされる。このようにしてＴＡＢ実装を行う。尚、加熱温度及び加圧する荷重は適宜変更して実施することが可能である。
上記実施例１によれば、ＩＣチップ１６の表面を保護絶縁膜２０で被覆することにより、半導体組み立て、実装時の障害となるＩＣチップのダイシング側面を絶縁処理できる。このため、ウエハからＩＣチップ１６を分離した際、ＩＣチップのチップサイドにＡｌのかえりが発生しても、実装時にＡｌのかえりがリード、リードフレームなどに接触することを防止できる。その結果、ＩＣチップの基板とボンディングリードとの電気的なショート、又は、微小リークを防止でき、半導体チップの不良の発生を抑制できる。
尚、上記実施例１では、ＩＣチップ１６をＴＡＢテープに実装しているが、これに限定されるものではなく、ＩＣチップ１６をその他の種々の実装基板に実装することも可能である。
図５及び図６は、本発明の実施例２による半導体装置の製造方法を示す断面図である。
図５に示すように、層間絶縁膜１７上にスパッタ法によりＡｌ合金膜を堆積し、このＡｌ合金膜上に反射防止膜としてのＴｉＮ膜をスパッタ法により堆積する。この後、このＴｉＮ膜及びＡｌ合金膜をエッチングすることにより、層間絶縁膜１７上にＡｌパッド１８が形成され、このＡｌパッド１８上には反射防止膜２５が形成される。
次に、反射防止膜２５及び層間絶縁膜１７の上にパッシベーション膜２６をＣＶＤ法により堆積する。この後、プラズマを用いてこのパッシベーション膜２６及び反射防止膜２５をエッチングする。これにより、パッシベーション膜２６及び反射防止膜２５には、Ａｌパッド１８上に位置する略円形状のパッド開口部２６ａが形成され、パッド開口部２６ａ内にＡｌパッド１８が露出する。この後、この開口部２６ａ内及びパッシベーション２６表面を薬液及び純水により洗浄する。
次いで、Ａｌパッド１８及びパッシベーション膜２６を含む全面上に外部端子保護用絶縁膜としてポリイミド膜を形成する。次いで、このポリイミド膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、ポリイミド膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてポリイミド膜をエッチングすることにより、Ａｌパッド１８を覆うように外部端子保護用絶縁膜としてのポリイミド膜１５が残される。このポリイミド膜１５は、後にＩＣチップ全体を保護絶縁膜で被覆する際に、Ａｌパッド１８が保護絶縁膜で被覆されないようにするためのものである。尚、本実施例では、Ａｌパッド１８をポリイミド膜で完全に被覆しているが、Ａｌパッド１８の少なくとも上部を被覆していればＡｌパッド１８の側部は必ずしも被覆されてなくても良い。また、本実施例では、ポリイミド膜をレジストパターンを用いてエッチング加工しているが、感光性を有するポリイミド膜であれば、レジストパターンを用いる必要がない。つまり、Ａｌパッド１８を含む全面上に感光性ポリイミド膜を塗布し、このポリイミド膜を露光、現像することにより、Ａｌパッド１８を覆うようにポリイミド膜１５を残すことができる。このようにしてウエハプロセスが終了する。
この後、ウエハにダイシング工程を施す。すなわち、回転したダイシングブレード（図示せず）を用いてウエハをスクライブラインに沿って切断する。これにより、図６（Ａ）に示すように、ウエハから半導体チップ（ＩＣチップ）２７が分離される。この際、チップサイドにＡｌのかえりが発生することがある。
次に、前記ＩＣチップ２７を図示せぬＣＶＤ装置内のステージ上に載置する。この際、ステージ上には複数のＩＣチップ２７を載置することが好ましく、ＩＣチップ２７がステージと接触する部分はポリイミド膜１５のみであることが好ましい。
次いで、ＣＶＤ装置内で成膜を行うことにより、図６（Ｂ）に示すように、ＩＣチップ２７の全面には保護絶縁膜２０が形成される。ただし、保護絶縁膜２０はＩＣチップ２７のポリイミド膜１５を全面的に被覆しないことが好ましく、ポリイミド膜１５が少なくとも部分的に露出していることが好ましい。尚、保護絶縁膜２０としては、例えばシリコン酸化膜又はシリコン窒化膜を用いることができる。また、保護絶縁膜２０の成膜方法はＣＶＤ法に限るものではなく、他の方法により保護絶縁膜をＩＣチップ２７の表面に被覆しても良い。また、本実施例では、ＩＣチップ２７のほぼ全面に保護絶縁膜２０を形成しているが、Ａｌのかえりが発生する可能性のある部分であるチップサイドに保護絶縁膜２０を被覆すれば、必ずしもＩＣチップの全面に被覆する必要はない。
次いで、図６（Ｃ）に示すように、ポリイミド膜１５を薬液により除去する。これにより、ＩＣチップ２７の表面においてＡｌパッド（図示せず）が露出される。このようにしてＡｌパッド以外の表面を保護絶縁膜２０で被覆したＩＣチップ２７を得ることができる。
この後、図６（Ｄ）に示すように、リードフレーム２８を準備する。このリードフレーム２８はマウント部２８ａ及びリード２８ｂを有している。次いで、ＩＣチップ２７をマウント部２８ａ上に接着剤２９を用いてフェイスアップで固定する。次いで、ＩＣチップ２７のＡｌパッドとリード２８ｂをボンディングワイヤ３０により電気的に接続する。
上記実施例２においても実施例１と同様の効果を得ることができる。すなわち、ＩＣチップ２７の表面を保護絶縁膜２０で被覆することにより、半導体組み立て、実装時の障害となるＩＣチップのダイシング側面を絶縁処理できる。このため、ウエハからＩＣチップ２７を分離した際、チップサイドにＡｌのかえりが発生しても、Ａｌのかえりがボンディングワイヤ３０に接触することを防止できる。その結果、ＩＣチップの基板とボンディングワイヤ３０との電気的なショート、又は微小リークを防止でき、ＩＣチップの不良の発生を抑制できる。
尚、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
実施例１による半導体装置の製造方法を示す断面図。 実施例１による半導体装置の製造方法を示す断面図。 実施例１による半導体装置の製造方法を示す断面図。 実施例１による半導体装置の製造方法を示す断面図。 実施例２による半導体装置の製造方法を示す断面図。 実施例２による半導体装置の製造方法を示す断面図。 （Ａ），（Ｂ）は、従来の半導体装置の製造方法を示す断面図。
符号の説明
１１…層間絶縁膜、１２…Ａｌ合金パッド、１３…パッシベーション膜、１３ａ…開口部、１４…アンダーバンプメタル層、１５…ポリイミド膜、１６…半導体チップ（ＩＣチップ）、１７…層間絶縁膜、１８…Ａｌパッド、１９…金バンプ、２０…保護絶縁膜、２１…レジストパターン、２２…レジストパターン、２２ａ…開口部、２３…フレキシブルテープ、２４…ボンディングリード（フィンガー）、２５…反射防止膜、２６…パッシベーション膜、２６ａ…パッド開口部、２７…半導体チップ（ＩＣチップ）、２８…リードフレーム、２８ａ…マウント部、２８ｂ…リード、２９…接着剤、３０…ボンディングワイヤ、１０１…半導体チップ（ＩＣチップ）、１０２…Ａｌのかえり、１０３…フレキシブルテープ、１０４…ボンディングリード（フィンガー）、１０５…パッド

Claims (14)

  1. 外部端子を有する半導体チップであって、
    前記半導体チップの表面が保護絶縁膜により被覆され、
    前記外部端子が前記保護絶縁膜から露出している半導体装置。
  2. 外部端子を有する半導体チップであって、
    前記半導体チップの実装時のショート不良を防止するために前記半導体チップの側面が保護絶縁膜により被覆されている半導体装置。
  3. 前記外部端子がバンプ又はパッドである請求項１又は２に記載の半導体装置。
  4. 半導体チップと、
    前記半導体チップの表面を被覆する保護絶縁膜と、
    前記半導体チップに形成され、前記保護絶縁膜から露出したバンプと、
    前記バンプに接続されたリードと、
    を具備する半導体装置。
  5. 半導体チップと、
    前記半導体チップの実装時のショート不良を防止するために前記半導体チップの側面を被覆する保護絶縁膜と、
    前記半導体チップに形成されたバンプと、
    前記バンプに接続されたリードと、
    を具備する半導体装置。
  6. 半導体チップと、
    前記半導体チップの表面を被覆する保護絶縁膜と、
    前記半導体チップに形成され、前記保護絶縁膜から露出したパッドと、
    前記パッドとワイヤにより接続されたリードフレームと、
    を具備する半導体装置。
  7. 半導体チップと、
    前記半導体チップの実装時のショート不良を防止するために前記半導体チップの側面を被覆する保護絶縁膜と、
    前記半導体チップに形成されたパッドと、
    前記パッドとワイヤにより接続されたリードフレームと、
    を具備する半導体装置。
  8. ウエハ上に外部端子を形成する工程と、
    前記外部端子を被覆する外部端子保護用絶縁膜を形成する工程と、
    ウエハを切断して半導体チップに分離する工程と、
    前記半導体チップの表面を保護絶縁膜により被覆する工程と、
    前記外部端子保護用絶縁膜を除去する工程と、
    を具備し、
    前記外部端子は前記保護絶縁膜から露出している半導体装置の製造方法。
  9. ウエハ上に外部端子を形成する工程と、
    前記外部端子を被覆する外部端子保護用絶縁膜を形成する工程と、
    ウエハを切断して半導体チップに分離する工程と、
    前記半導体チップの側面を、半導体チップの実装時のショート不良を防止するための保護絶縁膜により被覆する工程と、
    前記外部端子保護用絶縁膜を除去する工程と、
    を具備する半導体装置の製造方法。
  10. 前記外部端子保護用絶縁膜を除去する工程の後に、前記半導体チップを基板に実装する工程をさらに具備する請求項８又は９に記載の半導体装置の製造方法。
  11. ウエハ上にバンプを形成する工程と、
    前記バンプを被覆するポリイミド膜を形成する工程と、
    ウエハを切断して半導体チップに分離する工程と、
    前記半導体チップの表面を保護絶縁膜により被覆する工程と、
    前記ポリイミド膜を除去する工程と、
    リードを有する基板を準備し、前記リードと前記バンプを加熱して加圧することにより、前記基板に前記半導体チップを実装する工程と、
    を具備し、
    前記バンプは前記保護絶縁膜から露出している半導体装置の製造方法。
  12. ウエハ上にバンプを形成する工程と、
    前記バンプを被覆するポリイミド膜を形成する工程と、
    ウエハを切断して半導体チップに分離する工程と、
    前記半導体チップの側面を、半導体チップの実装時のショート不良を防止するための保護絶縁膜により被覆する工程と、
    前記ポリイミド膜を除去する工程と、
    リードを有する基板を準備し、前記リードと前記バンプを加熱して加圧することにより、前記基板に前記半導体チップを実装する工程と、
    を具備する半導体装置の製造方法。
  13. ウエハ上にパッドを形成する工程と、
    前記パッドを被覆するポリイミド膜を形成する工程と、
    ウエハを切断して半導体チップに分離する工程と、
    前記半導体チップの表面を保護絶縁膜により被覆する工程と、
    前記ポリイミド膜を除去する工程と、
    リードフレームを準備し、前記リードフレームと前記パッドをワイヤにより接続する工程と、
    を具備し、
    前記パッドは前記保護絶縁膜から露出している半導体装置の製造方法。
  14. ウエハ上にパッドを形成する工程と、
    前記パッドを被覆するポリイミド膜を形成する工程と、
    ウエハを切断して半導体チップに分離する工程と、
    前記半導体チップの側面を、ショート不良を防止するための保護絶縁膜により被覆する工程と、
    前記ポリイミド膜を除去する工程と、
    リードフレームを準備し、前記リードフレームと前記パッドをワイヤにより接続する工程と、
    を具備する半導体装置の製造方法。

JP2003350954A 2003-06-27 2003-10-09 半導体装置及びその製造方法 Withdrawn JP2005039170A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003350954A JP2005039170A (ja) 2003-06-27 2003-10-09 半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003185623 2003-06-27
JP2003350954A JP2005039170A (ja) 2003-06-27 2003-10-09 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005039170A true JP2005039170A (ja) 2005-02-10

Family

ID=34220405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003350954A Withdrawn JP2005039170A (ja) 2003-06-27 2003-10-09 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005039170A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004598A (ja) * 2006-06-20 2008-01-10 Sanyo Electric Co Ltd ダイシング装置，ダイシング方法，半導体装置，及び半導体装置の製造方法
JP2008218832A (ja) * 2007-03-06 2008-09-18 Olympus Corp 半導体装置の製造方法、及び、半導体装置
CN110176434A (zh) * 2019-06-26 2019-08-27 无锡明祥电子有限公司 一种半导体芯片边缘和框架的绝缘封装方法及绝缘隔片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004598A (ja) * 2006-06-20 2008-01-10 Sanyo Electric Co Ltd ダイシング装置，ダイシング方法，半導体装置，及び半導体装置の製造方法
JP2008218832A (ja) * 2007-03-06 2008-09-18 Olympus Corp 半導体装置の製造方法、及び、半導体装置
CN110176434A (zh) * 2019-06-26 2019-08-27 无锡明祥电子有限公司 一种半导体芯片边缘和框架的绝缘封装方法及绝缘隔片

Similar Documents

Publication Publication Date Title
US7642629B2 (en) Methods and apparatus for packaging integrated circuit devices
CN100375232C (zh) 半导体器件及其制造方法
US8105856B2 (en) Method of manufacturing semiconductor device with wiring on side surface thereof
KR100222299B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
KR102597994B1 (ko) 배선 구조체 및 이의 형성 방법
JP2001127095A (ja) 半導体装置及びその製造方法
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
JP2006245468A (ja) 半導体装置の製造方法
JP4215571B2 (ja) 半導体装置の製造方法
JPH10154670A (ja) 半導体装置の製造方法
US20220344300A1 (en) Electronic device and manufacturing method thereof
US6989334B2 (en) Manufacturing method of a semiconductor device
JP2005039170A (ja) 半導体装置及びその製造方法
JP3877700B2 (ja) 半導体装置及びその製造方法
JP5238985B2 (ja) 半導体装置の製造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
JP2007258629A (ja) チップサイズパッケージの製造方法
JP4119740B2 (ja) 半導体装置の製造方法
JP2010016395A5 (ja)
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2006191152A (ja) 半導体装置及びその製造方法
KR100233866B1 (ko) 풀립칩용 반도체 칩의 구조와 그 제조 방법
JP4196954B2 (ja) 半導体装置
KR100309329B1 (ko) 반도체베어집적회로다이렉트어태치본딩방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109