JP3720391B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3720391B2 JP3720391B2 JP17128294A JP17128294A JP3720391B2 JP 3720391 B2 JP3720391 B2 JP 3720391B2 JP 17128294 A JP17128294 A JP 17128294A JP 17128294 A JP17128294 A JP 17128294A JP 3720391 B2 JP3720391 B2 JP 3720391B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- polyimide
- semiconductor substrate
- layer
- polyimide pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、半導体装置および半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置の高密度化に伴い、半導体素子の多層化の開発が進められ、最近の半導体装置においては、一般的に、半導体チップと封止樹脂の間のバッファとして、また、配線層を積層する際の層間絶縁膜として、ポリイミド膜が用いられている。図１２〜図１６は、半導体チップと封止樹脂の間のバッファとしてポリイミド膜を用いた従来の半導体装置の製造工程を説明する断面図である。また、図１７は、その製造工程を示したフローチャートである。まず、図１２に示すように、シリコン等から構成された半導体基板１上にボンディングパット２及び絶縁膜３が形成されており（図１７のステップＳ１）、その上にポリイミド膜４が全体的に塗布され、また、ポリイミド膜４上にはレジスト５が塗布されている。次に、フォトマスク等を用いて露光した後に溶媒に浸して図１３に示すように必要な部分のレジスト５だけを残し、その後に、レジスト５に覆われていない部分のポリイミド膜４を有機アルカリ溶液等の現像液で溶かして図１４に示すように除去し、さらに、図１５に示すように残りのレジスト５を除去することによりポリイミドパターンが形成される（図１７のステップＳ２）。
【０００３】
このとき、現像液で溶けたポリイミド膜４がとびきらずに、ポリイミド残渣４ａがボンディングパッド２及び絶縁膜３上に残ってしまう。または、ボンディングパット２をポリイミドパターン形成時の現像液から保護する目的で、厚さ数μｍ程度に薄いポリイミド膜（図示せず）を、図１５のポリイミド残渣４と同様に、ボンディングパッド２及び絶縁膜３上に残す場合もある。このようにしてパターン形成されたポリイミド膜４は、次に、約３５０℃で加熱され硬化される（図１７のステップＳ３）。硬化後、ボンディングパット２及び絶縁膜３上に存在するポリイミド残渣４ａ、または、ボンディングパッド２の保護のために残した薄いポリイミド膜（図示せず）を、図１６に示すように、酸素プラズマ６を用いたアッシャーで除去する（図１７のステップＳ４）。この時、ポリイミド膜４の表面がアッシャーにより荒らされ、ダメージ層４ｂが発生する。
【０００４】
【発明が解決しようとする課題】
上記のような従来の製造方法において製造した半導体装置においては、ダメージ層４ｂはポリイミド膜４との密着力が弱いため、図１８に示すように、ボンディングパッド２に外部電極（図示せず）と接続するためのワイヤー７をボンディングした後に樹脂８により樹脂封止を行なった場合、封止樹脂８がダメージ層４ｂとともにポリイミド膜４から剥離してしまうことがあり、ポリイミド膜４と封止樹脂８との密着性が悪く信頼性が劣るという課題を有していた。
【０００５】
また、ボンディングパット２上に突起電極９を形成する場合（図１０参照）や、ポリイミド膜４を層間絶縁膜として用いる場合（図１１参照）、ダメージ層４ｂ上にスパッタリング法等により金属膜を形成するが、その場合に、ダメージ層４ｂにより金属膜とポリイミド膜４との密着性が悪くなってしまうという課題や、または、ダメージ層４ｂと金属膜が混合層を形成してしまい、そのために、エッチングの際の溶剤にその混合層が溶けきらずに残ってしまい、エッチング不良となるなどの課題を有していた。
【０００６】
この発明は上記のような課題を解決するためになされたもので、ポリイミド膜４の表面に生じたダメージ層４ｂを完全に除去し、ポリイミド膜４と封止樹脂および金属膜との密着性を向上させ、それにより、封止樹脂および金属膜等の剥離を防止し、信頼性の高い半導体装置および半導体装置の製造方法を得ることを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的に鑑み、請求項１の発明は、半導体基板と、上記半導体基板に設けられ、上記半導体基板上に形成された後に加熱して硬化されているとともに、当該加熱後のアッシング処理により発生するダメージ層を除去するための加熱処理およびスパッタエッチング処理が施された表面を有するポリイミドパターンとを備えた半導体装置であって、上記ダメージ層を除去するための上記加熱処理は、３００〜５００℃において１時間以上行うものであり、上記スパッタエッチング処理は上記加熱処理に続けて行うものである。
【０００８】
請求項２の発明によれば、半導体基板と、上記半導体基板に設けられ、ダメージ層を除去するための酸洗浄およびスパッタエッチング処理が施された表面を有するポリイミドパターンとを備えた半導体装置であって、上記スパッタエッチング処理は上記酸洗浄処理に続けて行うものである。
【０００９】
また、請求項３の発明によれば、ポリイミドパターンとともに半導体基板の表面を封止する封止樹脂を備えている。
【００１０】
また、請求項４の発明によれば、ポリイミドパターン上および半導体基板上に設けられた金属膜を備えている。
【００１１】
請求項５の発明によれば、半導体基板上にポリイミド膜からなるポリイミドパターンを形成する工程と、形成された上記ポリイミドパターンを加熱により硬化させる工程と、不要部に残ったポリイミド残渣をアッシングにより除去する工程と、上記ポリイミドパターンを加熱して、ダメージ層を減少させる工程と、上記ポリイミドパターンの表面をスパッタエッチングして、上記ダメージ層を除去する工程とを備えた半導体装置の製造方法であって、上記ダメージ層を減少させるための上記加熱は、３００〜５００℃において１時間以上行い、上記スパッタエッチング処理は、上記ダメージ層を減少させるための上記加熱処理に続けて行う。
【００１３】
請求項６の発明によれば、半導体基板上にポリイミド膜からなるポリイミドパターンを形成する工程と、不要部に残ったポリイミド残渣をアッシングにより除去する工程と、上記ポリイミドパターンの表面を酸洗浄して、ダメージ層を減少させる工程と、上記ポリイミドパターンの表面をスパッタエッチングして、上記ダメージ層を除去する工程とを備えた半導体装置の製造方法であって、上記スパッタエッチング処理は、上記ダメージ層を減少させるための上記酸洗浄処理に続けて行う。
【００１４】
また、請求項７の発明によれば、ポリイミドパターンとともに半導体基板の表面を樹脂封止する工程を備えている。
【００１５】
請求項８の発明によれば、ポリイミドパターン上および半導体基板上に金属膜を設ける工程を備えている。
【００１６】
【作用】
請求項１の発明によれば、ポリイミドパターンの表面に生じたダメージ層が、加熱処理およびスパッタエッチング処理により完全に除去されている。
【００１７】
請求項２の発明によれば、ポリイミドパターンの表面に生じたダメージ層が、酸洗浄およびスパッタエッチング処理により完全に除去されている。
【００１８】
請求項３の発明によれば、ポリイミドパターンと封止樹脂との密着性が高い。
【００１９】
請求項４の発明によれば、ポリイミドパターンと金属膜との密着性が高い。
【００２０】
請求項５の発明によれば、ポリイミドパターンの表面にアッシング工程において生じたダメージ層が、加熱処理およびスパッタエッチング処理により完全に除去される。
【００２２】
請求項６の発明によれば、ポリイミドパターンの表面にアッシング工程において生じたダメージ層が、酸洗浄およびスパッタエッチング処理により完全に除去される。
【００２３】
請求項７の発明によれば、ダメージ層が除去されているため、ポリイミドパターンと封止樹脂との密着性が高くなる。
【００２４】
請求項８の発明によれば、ダメージ層が除去されているため、ポリイミドパターンと金属膜との密着性が高くなる。
【００２５】
【実施例】
実施例１．
以下、本発明の実施例について、図面を参照しながら説明する。図１〜図４は本発明の実施例１における半導体装置の製造方法を示す断面図である。また、図５は、それを示したフローチャートである。図５のステップＳ１〜Ｓ４は、上述した従来の半導体装置の製造工程と同じである。すなわち、まず、従来の半導体装置と同様に、図１に示すように、半導体基板１上にボンディングパッド２及び絶縁膜３を形成した（図５のステップＳ１）後に、ポリイミド膜４によるポリイミドパターンを形成する（図５のステップＳ２）。次に、ポリイミドパターンを加熱して硬化させた（図５のステップＳ３）後に、図２に示すように、酸素プラズマ６を用いたアッシャーによりポリイミド残渣４ａを除去すると（図５のステップＳ４）、その際に、ポリイミド膜４の表面に酸素プラズマ６により荒らされたダメージ層４ｂが形成される。
【００２６】
この実施例においては、ダメージ層４ｂを除去するために、次に、図３に示すように、ポリイミド膜４を形成した半導体基板１を窒素雰囲気中で３５０℃において９０分程度加熱する。このとき、ポリイミド膜４の表面に存在するダメージ層４ｂに環化反応、または、重合反応等を引き起こさせ、酸素プラズマ６により荒らされたダメージ層４ｂを修復させ減少させる（図５のステップＳ５）。この窒素雰囲気中での加熱の温度及び時間は、上述に限らず、３００〜５００℃程度で１時間以上加熱すると効果が出る。
【００２７】
しかしながら、窒素雰囲気中で加熱する工程だけでは、ダメージ層４ｂを減少させるだけで、完全には修復することができないため、この実施例においては、さらにＡｒプラズマ１４を用いたスパッタエッチングを行い（図５のステップＳ６）、残りのダメージ層４ｂを物理的に取り除くことにより、完全にダメージ層４ｂを除去することができる。
【００２８】
以上のように、この実施例においては、ポリイミド残渣４ａを除去する際に用いられる酸素プラズマ６により荒らされたポリイミド膜４の表面のダメージ層４ｂを、窒素雰囲気中で加熱させて減少させた後、残りのダメージ層４ｂをＡｒプラズマ１４によるスパッタエッチング処理により完全に除去するようにしたので、後述の実施例３（図９参照）で示すように樹脂封止した場合にも、ダメージ層４ｂとポリイミド層４との密着性の悪さから封止樹脂８が剥離するようなこともなく、信頼性の高い半導体装置が得られる。
【００２９】
実施例２．
この実施例は、ダメージ層４ｂを除去する他の方法を示したものである。図８は、この実施例における製造工程を示したフローチャートである。図８のステップＳ１〜Ｓ４については、上述した実施例１と同じであるため、ここでは説明は省略する。この実施例においては、ステップＳ４において生じたダメージ層４ｂを、まず、硫酸過水（Ｈ２ＳＯ４とＨ２Ｏ２の混合液）、硫酸（Ｈ２ＳＯ４）、塩酸（ＨＣｌ）、または、リン酸（Ｈ３ＰＯ４）等で酸洗浄し、図６に示すように、ダメージ層４ｂを酸により溶解させ減少させる（図８のステップＳ５Ａ）。しかしながら、酸洗浄だけでは完全にダメージ層４ｂを除去することができないため、実施例１と同様に、図７に示すように、Ａｒプラズマ１４によりポリイミド膜４の表面をスパッタエッチングして、残りのダメージ層４ｂを物理的に除去する（図８のステップＳ６）。このようにすることにより、この実施例においても、完全にダメージ層４ｂを除去した信頼性の高い半導体装置を得ることができる。
【００３０】
実施例３．
以下の実施例においては、上述の実施例１または実施例２の半導体装置の応用例について説明したものである。図９は、実施例１または実施例２で示した製造工程によりポリイミド膜４の表面に生じたダメージ層４ｂを除去した後に、樹脂封止を行ったこの実施例における半導体装置の部分的な断面図である。図において、１〜４は図１と同じであるため、同一符号により示しここでは説明を省略する。この実施例においては、外部電極（図示せず）と接続するためのワイヤ７がボンディングパッド２に電気的に接続されており、樹脂８により全体が樹脂封止されている。ポリイミド膜４の表面にダメージ層４ｂ（図１８参照）がないことからポリイミド膜４と封止樹脂８との密着力が向上し、上述した従来例のようにダメージ層４ｂとともに封止樹脂８が剥離する等の破損を防ぐことができ、半導体装置の信頼性を向上することができる。
【００３１】
実施例４．
この実施例は、実施例１または実施例２の半導体装置の他の応用例について説明する。この実施例においては、図１０に示すように突起電極９を形成する場合について説明する。図において、１〜４は図１と同じである。まず、実施例１または実施例２の方法により、ダメージ層４ｂを除去した後に、ボンディングパッド２、絶縁膜３およびポリイミド膜４を覆うように半導体基板１の表面全体に、スパッタ法等により金属層１０が形成されている。また、ボンディングパッド２上には、金属層１０を介して、金等からなる突起電極９が設けられている。ここで、突起電極９は、突起電極９を形成しない部分にレジスト（図示せず）等を施した後にめっき法等により形成されるが、金属層１０は突起電極９をめっき法により形成する際のカソード電極として用いられる。金属層１０は多層の金属層から構成されており、その材料としては、例えば、下層から順にＣｒ／Ｃｕ／Ａｕとなっているものや、同じく下層から順に、ＴｉＷ／Ａｕ、ＴｉＮ／ＴｉＷ／Ａｕ、または、Ｔｉ／Ｎｉ／Ａｕとなっているもの等が用いられる。図１０は、めっき法等により、突起電極９を形成し、上述のレジストを除去した後の断面図である。さらに、突起電極９をエッチングマスクとして、ウェットエッチング、又は、ドライエッチング法等によって、突起電極９の下部以外の金属層１０を除去することにより、突起電極９が完成される。
【００３２】
この実施例においても、ダメージ層４ｂ（図２参照）がないことから、突起電極９の形成工程中に、金属層１０がポリイミド膜４上ではがれたり、または、ダメージ層４ｂと金属層１０との混合層が原因となってエッチング不良等が生じたりするのを防止することができ、突起電極９を良好に形成することができる。
【００３３】
実施例５．
この実施例においても、実施例１または実施例２の半導体装置の他の応用例について説明する。この実施例においては、図１１に示すように、ポリイミド膜４を半導体装置の層間絶縁膜に適用した場合について示す。この実施例においては、図１１に示すように、半導体基板１上に第１の配線層１１が形成されており、第１の配線層１１上にはポリイミド膜４が形成されている。ポリイミド膜４は、実施例１または２の製造工程により、ダメージ層４ｂ（図２参照）が完全に除去されている。ポリイミド膜４上には、ポリイミド膜４を層間絶縁膜にして、金属膜から構成された第２の配線層１２が形成されている。本実施例においても、上述の実施例４と同様に、ダメージ層４ｂが完全に除去されているため、ポリイミド膜４と第２の配線層１２との密着力が向上し、また、ダメージ層４ｂと配線層１２との混合層が生じることもないのでエッチング不良も防止することが可能となる。
【００３４】
【発明の効果】
以上のように、請求項１または請求項２の発明によれば、ポリイミド膜４の表面が加熱処理とスパッタエッチング処理、または、酸洗浄とスパッタエッチング処理が施され、完全にポリイミド膜の表面のダメージ層４ｂが除去されているので、後工程において樹脂封止を行った場合や金属膜をポリイミド膜４上に設けた場合においても、封止樹脂や金属膜とポリイミド膜４との密着力が向上し、それらがポリイミド膜４から剥離することを防ぐことができ、半導体装置の信頼性を向上することができる。
【００３５】
請求項３の発明によれば、ポリイミド膜４の表面のダメージ層４ｂが除去されているので、ポリイミドパターンと封止樹脂との密着力を向上させることができ、封止樹脂のポリイミドパターンからの剥離を防ぐことができ、信頼性の高い半導体装置を得ることができる。
【００３６】
請求項４の発明によれば、ポリイミド膜４の表面のダメージ層４ｂが除去されているので、ポリイミドパターンと金属膜との密着力を向上させることができ、金属膜のポリイミドパターンからの剥離を防ぐことができ、信頼性の高い半導体装置を得ることができる。
【００３７】
請求項５の発明によれば、ポリイミドパターンの表面にアッシング工程において生じたダメージ層を、加熱処理およびスパッタエッチング処理により完全に除去するので、後工程で設けられる封止樹脂および金属膜等がポリイミドパターンから剥離することのない信頼性の高い半導体装置を製造することができる。
【００３９】
請求項６の発明によれば、ポリイミドパターンの表面にアッシング工程において生じたダメージ層が、酸洗浄およびスパッタエッチング処理により完全に除去されるので、後工程で設けられる封止樹脂および金属膜等がポリイミドパターンから剥離することがなく、信頼性の高い半導体装置を製造することができる。
【００４０】
請求項７の発明によれば、ダメージ層が除去されているため、ポリイミドパターンと封止樹脂との密着性が高くなり、半導体装置の信頼性が向上する。
【００４１】
請求項８の発明によれば、ダメージ層が除去されているため、ポリイミドパターンと金属膜との密着性が高くなり、半導体装置の信頼性が向上する。
【図面の簡単な説明】
【図１】 本発明の実施例１におけるポリイミドパターンを形成した状態の半導体装置を示す断面図である。
【図２】 図１の半導体装置のポリイミド残渣を除去するためのアッシング工程を示した断面図である。
【図３】 図２のアッシング工程により生じたダメージ層を除去するために窒素雰囲気中で加熱している状態を示す断面図である。
【図４】 図３の工程で除去しきれなかったダメージ層を除去するためのＡｒプラズマによるスパッタエッチング処理を施している状態を示す断面図である。
【図５】 実施例１の製造工程を示すフローチャートである。
【図６】 実施例２におけるダメージ層を除去するための酸洗浄を施した状態を示す断面図である。
【図７】 図６の工程で除去しきれなかったダメージ層を除去するためのＡｒプラズマによるスパッタエッチング処理を施している状態を示す断面図である。
【図８】 実施例２における製造工程を示すフローチャートである。
【図９】 実施例３における半導体装置を示した断面図である。
【図１０】 実施例４における半導体装置を示した断面図である。
【図１１】 実施例５における半導体装置を示した断面図である。
【図１２】 従来の半導体装置における製造工程を示した断面図である。
【図１３】 従来の半導体装置における製造工程を示した断面図である。
【図１４】 従来の半導体装置における製造工程を示した断面図である。
【図１５】 従来の半導体装置において、ポリイミドパターン形成後に、ポリイミド残渣が残った状態を示した断面図である。
【図１６】 図１５におけるポリイミド残渣を除去するためのアッシング工程を示した断面図である。
【図１７】 従来の半導体装置の製造工程を示したフローチャートである。
【図１８】 従来の半導体装置を樹脂封止した状態を示した断面図である。
【符号の説明】
１ 半導体基板、２ ボンディングパッド、３ 絶縁膜、４ ポリイミド膜、４ａ ポリイミド残渣、７ ワイヤ、８ 封止樹脂、９ 突起電極、１０ 金属膜、１１ 第一の配線層、１２ 第二の配線層。
【産業上の利用分野】
この発明は、半導体装置および半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置の高密度化に伴い、半導体素子の多層化の開発が進められ、最近の半導体装置においては、一般的に、半導体チップと封止樹脂の間のバッファとして、また、配線層を積層する際の層間絶縁膜として、ポリイミド膜が用いられている。図１２〜図１６は、半導体チップと封止樹脂の間のバッファとしてポリイミド膜を用いた従来の半導体装置の製造工程を説明する断面図である。また、図１７は、その製造工程を示したフローチャートである。まず、図１２に示すように、シリコン等から構成された半導体基板１上にボンディングパット２及び絶縁膜３が形成されており（図１７のステップＳ１）、その上にポリイミド膜４が全体的に塗布され、また、ポリイミド膜４上にはレジスト５が塗布されている。次に、フォトマスク等を用いて露光した後に溶媒に浸して図１３に示すように必要な部分のレジスト５だけを残し、その後に、レジスト５に覆われていない部分のポリイミド膜４を有機アルカリ溶液等の現像液で溶かして図１４に示すように除去し、さらに、図１５に示すように残りのレジスト５を除去することによりポリイミドパターンが形成される（図１７のステップＳ２）。
【０００３】
このとき、現像液で溶けたポリイミド膜４がとびきらずに、ポリイミド残渣４ａがボンディングパッド２及び絶縁膜３上に残ってしまう。または、ボンディングパット２をポリイミドパターン形成時の現像液から保護する目的で、厚さ数μｍ程度に薄いポリイミド膜（図示せず）を、図１５のポリイミド残渣４と同様に、ボンディングパッド２及び絶縁膜３上に残す場合もある。このようにしてパターン形成されたポリイミド膜４は、次に、約３５０℃で加熱され硬化される（図１７のステップＳ３）。硬化後、ボンディングパット２及び絶縁膜３上に存在するポリイミド残渣４ａ、または、ボンディングパッド２の保護のために残した薄いポリイミド膜（図示せず）を、図１６に示すように、酸素プラズマ６を用いたアッシャーで除去する（図１７のステップＳ４）。この時、ポリイミド膜４の表面がアッシャーにより荒らされ、ダメージ層４ｂが発生する。
【０００４】
【発明が解決しようとする課題】
上記のような従来の製造方法において製造した半導体装置においては、ダメージ層４ｂはポリイミド膜４との密着力が弱いため、図１８に示すように、ボンディングパッド２に外部電極（図示せず）と接続するためのワイヤー７をボンディングした後に樹脂８により樹脂封止を行なった場合、封止樹脂８がダメージ層４ｂとともにポリイミド膜４から剥離してしまうことがあり、ポリイミド膜４と封止樹脂８との密着性が悪く信頼性が劣るという課題を有していた。
【０００５】
また、ボンディングパット２上に突起電極９を形成する場合（図１０参照）や、ポリイミド膜４を層間絶縁膜として用いる場合（図１１参照）、ダメージ層４ｂ上にスパッタリング法等により金属膜を形成するが、その場合に、ダメージ層４ｂにより金属膜とポリイミド膜４との密着性が悪くなってしまうという課題や、または、ダメージ層４ｂと金属膜が混合層を形成してしまい、そのために、エッチングの際の溶剤にその混合層が溶けきらずに残ってしまい、エッチング不良となるなどの課題を有していた。
【０００６】
この発明は上記のような課題を解決するためになされたもので、ポリイミド膜４の表面に生じたダメージ層４ｂを完全に除去し、ポリイミド膜４と封止樹脂および金属膜との密着性を向上させ、それにより、封止樹脂および金属膜等の剥離を防止し、信頼性の高い半導体装置および半導体装置の製造方法を得ることを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的に鑑み、請求項１の発明は、半導体基板と、上記半導体基板に設けられ、上記半導体基板上に形成された後に加熱して硬化されているとともに、当該加熱後のアッシング処理により発生するダメージ層を除去するための加熱処理およびスパッタエッチング処理が施された表面を有するポリイミドパターンとを備えた半導体装置であって、上記ダメージ層を除去するための上記加熱処理は、３００〜５００℃において１時間以上行うものであり、上記スパッタエッチング処理は上記加熱処理に続けて行うものである。
【０００８】
請求項２の発明によれば、半導体基板と、上記半導体基板に設けられ、ダメージ層を除去するための酸洗浄およびスパッタエッチング処理が施された表面を有するポリイミドパターンとを備えた半導体装置であって、上記スパッタエッチング処理は上記酸洗浄処理に続けて行うものである。
【０００９】
また、請求項３の発明によれば、ポリイミドパターンとともに半導体基板の表面を封止する封止樹脂を備えている。
【００１０】
また、請求項４の発明によれば、ポリイミドパターン上および半導体基板上に設けられた金属膜を備えている。
【００１１】
請求項５の発明によれば、半導体基板上にポリイミド膜からなるポリイミドパターンを形成する工程と、形成された上記ポリイミドパターンを加熱により硬化させる工程と、不要部に残ったポリイミド残渣をアッシングにより除去する工程と、上記ポリイミドパターンを加熱して、ダメージ層を減少させる工程と、上記ポリイミドパターンの表面をスパッタエッチングして、上記ダメージ層を除去する工程とを備えた半導体装置の製造方法であって、上記ダメージ層を減少させるための上記加熱は、３００〜５００℃において１時間以上行い、上記スパッタエッチング処理は、上記ダメージ層を減少させるための上記加熱処理に続けて行う。
【００１３】
請求項６の発明によれば、半導体基板上にポリイミド膜からなるポリイミドパターンを形成する工程と、不要部に残ったポリイミド残渣をアッシングにより除去する工程と、上記ポリイミドパターンの表面を酸洗浄して、ダメージ層を減少させる工程と、上記ポリイミドパターンの表面をスパッタエッチングして、上記ダメージ層を除去する工程とを備えた半導体装置の製造方法であって、上記スパッタエッチング処理は、上記ダメージ層を減少させるための上記酸洗浄処理に続けて行う。
【００１４】
また、請求項７の発明によれば、ポリイミドパターンとともに半導体基板の表面を樹脂封止する工程を備えている。
【００１５】
請求項８の発明によれば、ポリイミドパターン上および半導体基板上に金属膜を設ける工程を備えている。
【００１６】
【作用】
請求項１の発明によれば、ポリイミドパターンの表面に生じたダメージ層が、加熱処理およびスパッタエッチング処理により完全に除去されている。
【００１７】
請求項２の発明によれば、ポリイミドパターンの表面に生じたダメージ層が、酸洗浄およびスパッタエッチング処理により完全に除去されている。
【００１８】
請求項３の発明によれば、ポリイミドパターンと封止樹脂との密着性が高い。
【００１９】
請求項４の発明によれば、ポリイミドパターンと金属膜との密着性が高い。
【００２０】
請求項５の発明によれば、ポリイミドパターンの表面にアッシング工程において生じたダメージ層が、加熱処理およびスパッタエッチング処理により完全に除去される。
【００２２】
請求項６の発明によれば、ポリイミドパターンの表面にアッシング工程において生じたダメージ層が、酸洗浄およびスパッタエッチング処理により完全に除去される。
【００２３】
請求項７の発明によれば、ダメージ層が除去されているため、ポリイミドパターンと封止樹脂との密着性が高くなる。
【００２４】
請求項８の発明によれば、ダメージ層が除去されているため、ポリイミドパターンと金属膜との密着性が高くなる。
【００２５】
【実施例】
実施例１．
以下、本発明の実施例について、図面を参照しながら説明する。図１〜図４は本発明の実施例１における半導体装置の製造方法を示す断面図である。また、図５は、それを示したフローチャートである。図５のステップＳ１〜Ｓ４は、上述した従来の半導体装置の製造工程と同じである。すなわち、まず、従来の半導体装置と同様に、図１に示すように、半導体基板１上にボンディングパッド２及び絶縁膜３を形成した（図５のステップＳ１）後に、ポリイミド膜４によるポリイミドパターンを形成する（図５のステップＳ２）。次に、ポリイミドパターンを加熱して硬化させた（図５のステップＳ３）後に、図２に示すように、酸素プラズマ６を用いたアッシャーによりポリイミド残渣４ａを除去すると（図５のステップＳ４）、その際に、ポリイミド膜４の表面に酸素プラズマ６により荒らされたダメージ層４ｂが形成される。
【００２６】
この実施例においては、ダメージ層４ｂを除去するために、次に、図３に示すように、ポリイミド膜４を形成した半導体基板１を窒素雰囲気中で３５０℃において９０分程度加熱する。このとき、ポリイミド膜４の表面に存在するダメージ層４ｂに環化反応、または、重合反応等を引き起こさせ、酸素プラズマ６により荒らされたダメージ層４ｂを修復させ減少させる（図５のステップＳ５）。この窒素雰囲気中での加熱の温度及び時間は、上述に限らず、３００〜５００℃程度で１時間以上加熱すると効果が出る。
【００２７】
しかしながら、窒素雰囲気中で加熱する工程だけでは、ダメージ層４ｂを減少させるだけで、完全には修復することができないため、この実施例においては、さらにＡｒプラズマ１４を用いたスパッタエッチングを行い（図５のステップＳ６）、残りのダメージ層４ｂを物理的に取り除くことにより、完全にダメージ層４ｂを除去することができる。
【００２８】
以上のように、この実施例においては、ポリイミド残渣４ａを除去する際に用いられる酸素プラズマ６により荒らされたポリイミド膜４の表面のダメージ層４ｂを、窒素雰囲気中で加熱させて減少させた後、残りのダメージ層４ｂをＡｒプラズマ１４によるスパッタエッチング処理により完全に除去するようにしたので、後述の実施例３（図９参照）で示すように樹脂封止した場合にも、ダメージ層４ｂとポリイミド層４との密着性の悪さから封止樹脂８が剥離するようなこともなく、信頼性の高い半導体装置が得られる。
【００２９】
実施例２．
この実施例は、ダメージ層４ｂを除去する他の方法を示したものである。図８は、この実施例における製造工程を示したフローチャートである。図８のステップＳ１〜Ｓ４については、上述した実施例１と同じであるため、ここでは説明は省略する。この実施例においては、ステップＳ４において生じたダメージ層４ｂを、まず、硫酸過水（Ｈ２ＳＯ４とＨ２Ｏ２の混合液）、硫酸（Ｈ２ＳＯ４）、塩酸（ＨＣｌ）、または、リン酸（Ｈ３ＰＯ４）等で酸洗浄し、図６に示すように、ダメージ層４ｂを酸により溶解させ減少させる（図８のステップＳ５Ａ）。しかしながら、酸洗浄だけでは完全にダメージ層４ｂを除去することができないため、実施例１と同様に、図７に示すように、Ａｒプラズマ１４によりポリイミド膜４の表面をスパッタエッチングして、残りのダメージ層４ｂを物理的に除去する（図８のステップＳ６）。このようにすることにより、この実施例においても、完全にダメージ層４ｂを除去した信頼性の高い半導体装置を得ることができる。
【００３０】
実施例３．
以下の実施例においては、上述の実施例１または実施例２の半導体装置の応用例について説明したものである。図９は、実施例１または実施例２で示した製造工程によりポリイミド膜４の表面に生じたダメージ層４ｂを除去した後に、樹脂封止を行ったこの実施例における半導体装置の部分的な断面図である。図において、１〜４は図１と同じであるため、同一符号により示しここでは説明を省略する。この実施例においては、外部電極（図示せず）と接続するためのワイヤ７がボンディングパッド２に電気的に接続されており、樹脂８により全体が樹脂封止されている。ポリイミド膜４の表面にダメージ層４ｂ（図１８参照）がないことからポリイミド膜４と封止樹脂８との密着力が向上し、上述した従来例のようにダメージ層４ｂとともに封止樹脂８が剥離する等の破損を防ぐことができ、半導体装置の信頼性を向上することができる。
【００３１】
実施例４．
この実施例は、実施例１または実施例２の半導体装置の他の応用例について説明する。この実施例においては、図１０に示すように突起電極９を形成する場合について説明する。図において、１〜４は図１と同じである。まず、実施例１または実施例２の方法により、ダメージ層４ｂを除去した後に、ボンディングパッド２、絶縁膜３およびポリイミド膜４を覆うように半導体基板１の表面全体に、スパッタ法等により金属層１０が形成されている。また、ボンディングパッド２上には、金属層１０を介して、金等からなる突起電極９が設けられている。ここで、突起電極９は、突起電極９を形成しない部分にレジスト（図示せず）等を施した後にめっき法等により形成されるが、金属層１０は突起電極９をめっき法により形成する際のカソード電極として用いられる。金属層１０は多層の金属層から構成されており、その材料としては、例えば、下層から順にＣｒ／Ｃｕ／Ａｕとなっているものや、同じく下層から順に、ＴｉＷ／Ａｕ、ＴｉＮ／ＴｉＷ／Ａｕ、または、Ｔｉ／Ｎｉ／Ａｕとなっているもの等が用いられる。図１０は、めっき法等により、突起電極９を形成し、上述のレジストを除去した後の断面図である。さらに、突起電極９をエッチングマスクとして、ウェットエッチング、又は、ドライエッチング法等によって、突起電極９の下部以外の金属層１０を除去することにより、突起電極９が完成される。
【００３２】
この実施例においても、ダメージ層４ｂ（図２参照）がないことから、突起電極９の形成工程中に、金属層１０がポリイミド膜４上ではがれたり、または、ダメージ層４ｂと金属層１０との混合層が原因となってエッチング不良等が生じたりするのを防止することができ、突起電極９を良好に形成することができる。
【００３３】
実施例５．
この実施例においても、実施例１または実施例２の半導体装置の他の応用例について説明する。この実施例においては、図１１に示すように、ポリイミド膜４を半導体装置の層間絶縁膜に適用した場合について示す。この実施例においては、図１１に示すように、半導体基板１上に第１の配線層１１が形成されており、第１の配線層１１上にはポリイミド膜４が形成されている。ポリイミド膜４は、実施例１または２の製造工程により、ダメージ層４ｂ（図２参照）が完全に除去されている。ポリイミド膜４上には、ポリイミド膜４を層間絶縁膜にして、金属膜から構成された第２の配線層１２が形成されている。本実施例においても、上述の実施例４と同様に、ダメージ層４ｂが完全に除去されているため、ポリイミド膜４と第２の配線層１２との密着力が向上し、また、ダメージ層４ｂと配線層１２との混合層が生じることもないのでエッチング不良も防止することが可能となる。
【００３４】
【発明の効果】
以上のように、請求項１または請求項２の発明によれば、ポリイミド膜４の表面が加熱処理とスパッタエッチング処理、または、酸洗浄とスパッタエッチング処理が施され、完全にポリイミド膜の表面のダメージ層４ｂが除去されているので、後工程において樹脂封止を行った場合や金属膜をポリイミド膜４上に設けた場合においても、封止樹脂や金属膜とポリイミド膜４との密着力が向上し、それらがポリイミド膜４から剥離することを防ぐことができ、半導体装置の信頼性を向上することができる。
【００３５】
請求項３の発明によれば、ポリイミド膜４の表面のダメージ層４ｂが除去されているので、ポリイミドパターンと封止樹脂との密着力を向上させることができ、封止樹脂のポリイミドパターンからの剥離を防ぐことができ、信頼性の高い半導体装置を得ることができる。
【００３６】
請求項４の発明によれば、ポリイミド膜４の表面のダメージ層４ｂが除去されているので、ポリイミドパターンと金属膜との密着力を向上させることができ、金属膜のポリイミドパターンからの剥離を防ぐことができ、信頼性の高い半導体装置を得ることができる。
【００３７】
請求項５の発明によれば、ポリイミドパターンの表面にアッシング工程において生じたダメージ層を、加熱処理およびスパッタエッチング処理により完全に除去するので、後工程で設けられる封止樹脂および金属膜等がポリイミドパターンから剥離することのない信頼性の高い半導体装置を製造することができる。
【００３９】
請求項６の発明によれば、ポリイミドパターンの表面にアッシング工程において生じたダメージ層が、酸洗浄およびスパッタエッチング処理により完全に除去されるので、後工程で設けられる封止樹脂および金属膜等がポリイミドパターンから剥離することがなく、信頼性の高い半導体装置を製造することができる。
【００４０】
請求項７の発明によれば、ダメージ層が除去されているため、ポリイミドパターンと封止樹脂との密着性が高くなり、半導体装置の信頼性が向上する。
【００４１】
請求項８の発明によれば、ダメージ層が除去されているため、ポリイミドパターンと金属膜との密着性が高くなり、半導体装置の信頼性が向上する。
【図面の簡単な説明】
【図１】 本発明の実施例１におけるポリイミドパターンを形成した状態の半導体装置を示す断面図である。
【図２】 図１の半導体装置のポリイミド残渣を除去するためのアッシング工程を示した断面図である。
【図３】 図２のアッシング工程により生じたダメージ層を除去するために窒素雰囲気中で加熱している状態を示す断面図である。
【図４】 図３の工程で除去しきれなかったダメージ層を除去するためのＡｒプラズマによるスパッタエッチング処理を施している状態を示す断面図である。
【図５】 実施例１の製造工程を示すフローチャートである。
【図６】 実施例２におけるダメージ層を除去するための酸洗浄を施した状態を示す断面図である。
【図７】 図６の工程で除去しきれなかったダメージ層を除去するためのＡｒプラズマによるスパッタエッチング処理を施している状態を示す断面図である。
【図８】 実施例２における製造工程を示すフローチャートである。
【図９】 実施例３における半導体装置を示した断面図である。
【図１０】 実施例４における半導体装置を示した断面図である。
【図１１】 実施例５における半導体装置を示した断面図である。
【図１２】 従来の半導体装置における製造工程を示した断面図である。
【図１３】 従来の半導体装置における製造工程を示した断面図である。
【図１４】 従来の半導体装置における製造工程を示した断面図である。
【図１５】 従来の半導体装置において、ポリイミドパターン形成後に、ポリイミド残渣が残った状態を示した断面図である。
【図１６】 図１５におけるポリイミド残渣を除去するためのアッシング工程を示した断面図である。
【図１７】 従来の半導体装置の製造工程を示したフローチャートである。
【図１８】 従来の半導体装置を樹脂封止した状態を示した断面図である。
【符号の説明】
１ 半導体基板、２ ボンディングパッド、３ 絶縁膜、４ ポリイミド膜、４ａ ポリイミド残渣、７ ワイヤ、８ 封止樹脂、９ 突起電極、１０ 金属膜、１１ 第一の配線層、１２ 第二の配線層。
Claims (8)
- 半導体基板と、
上記半導体基板に設けられ、上記半導体基板上に形成された後に加熱して硬化されているとともに、当該加熱後のアッシング処理により発生するダメージ層を除去するための加熱処理およびスパッタエッチング処理が施された表面を有するポリイミドパターンと
を備えた半導体装置であって、
上記ダメージ層を除去するための上記加熱処理は、３００〜５００℃において１時間以上行うものであり、
上記スパッタエッチング処理は上記加熱処理に続けて行うものである
ことを特徴とする半導体装置。 - 半導体基板と、
上記半導体基板に設けられ、ダメージ層を除去するための酸洗浄およびスパッタエッチング処理が施された表面を有するポリイミドパターンと
を備えた半導体装置であって、
上記スパッタエッチング処理は上記酸洗浄処理に続けて行うものである
ことを特徴とする半導体装置。 - 上記ポリイミドパターンとともに上記半導体基板の表面を封止する封止樹脂を備えたことを特徴とする請求項１または請求項２記載の半導体装置。
- 上記ポリイミドパターン上および上記半導体基板上に設けられた金属膜を備えたことを特徴とする請求項１または請求項２記載の半導体装置。
- 半導体基板上にポリイミド膜からなるポリイミドパターンを形成する工程と、
形成された上記ポリイミドパターンを加熱により硬化させる工程と、
不要部に残ったポリイミド残渣をアッシングにより除去する工程と、
上記ポリイミドパターンを加熱して、ダメージ層を減少させる工程と、
上記ポリイミドパターンの表面をスパッタエッチングして、上記ダメージ層を除去する工程と
を備えた半導体装置の製造方法であって、
上記ダメージ層を減少させるための上記加熱は、３００〜５００℃において１時間以上行い、
上記スパッタエッチング処理は、上記ダメージ層を減少させるための上記加熱処理に続けて行う
ことを特徴とする半導体装置の製造方法。 - 半導体基板上にポリイミド膜からなるポリイミドパターンを形成する工程と、
不要部に残ったポリイミド残渣をアッシングにより除去する工程と、
上記ポリイミドパターンの表面を酸洗浄して、ダメージ層を減少させる工程と、
上記ポリイミドパターンの表面をスパッタエッチングして、上記ダメージ層を除去する工程と
を備えた半導体装置の製造方法であって、
上記スパッタエッチング処理は、上記ダメージ層を減少させるための上記酸洗浄処理に続けて行う
ことを特徴とする半導体装置の製造方法。 - 上記ポリイミドパターンとともに上記半導体基板の表面を樹脂封止する工程を備えたことを特徴とする請求項５または請求項６記載の半導体装置の製造方法。
- 上記ポリイミドパターン上および上記半導体基板上に金属膜を設ける工程を備えたことを特徴とする請求項５または請求項６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17128294A JP3720391B2 (ja) | 1994-07-22 | 1994-07-22 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17128294A JP3720391B2 (ja) | 1994-07-22 | 1994-07-22 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0837182A JPH0837182A (ja) | 1996-02-06 |
| JP3720391B2 true JP3720391B2 (ja) | 2005-11-24 |
Family
ID=15920439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17128294A Expired - Fee Related JP3720391B2 (ja) | 1994-07-22 | 1994-07-22 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3720391B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3671879B2 (ja) * | 2001-07-17 | 2005-07-13 | 松下電器産業株式会社 | 電子部品製造方法および電子部品 |
-
1994
- 1994-07-22 JP JP17128294A patent/JP3720391B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0837182A (ja) | 1996-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101043313B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
| JP5118300B2 (ja) | 半導体装置及びその製造方法 | |
| US7764007B2 (en) | Under bump metal film comprising a stress relaxation layer and a diffusion-resistant layer | |
| JP2000183094A (ja) | 半導体装置およびその製造方法 | |
| US5196251A (en) | Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate | |
| EP0652590B1 (en) | Method of fabricating a semiconductor device with a bump electrode | |
| JP2005039017A (ja) | 半導体装置の製造方法および配線基板の製造方法 | |
| JP3720391B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP3544340B2 (ja) | 半導体装置の製造方法 | |
| US6926818B1 (en) | Method to enhance the adhesion between dry film and seed metal | |
| JP3825355B2 (ja) | バンプ電極を備えている電子部品及びその製造方法 | |
| JP2003282614A (ja) | 半導体装置及びその製造方法 | |
| JP4126392B2 (ja) | 半導体装置の製造方法 | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
| KR100220796B1 (ko) | 반도체 기판의 범프 에어리어 형성방법 | |
| JP2005129665A (ja) | 半導体装置およびその製造方法 | |
| JPH1174298A (ja) | はんだバンプの形成方法 | |
| JPH0290623A (ja) | 半導体装置の製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPH02271635A (ja) | 半導体装置の製造方法 | |
| JPH0287526A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |