JP2007317979A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007317979A JP2007317979A JP2006147711A JP2006147711A JP2007317979A JP 2007317979 A JP2007317979 A JP 2007317979A JP 2006147711 A JP2006147711 A JP 2006147711A JP 2006147711 A JP2006147711 A JP 2006147711A JP 2007317979 A JP2007317979 A JP 2007317979A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bump electrode
- ubm
- ubm film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
- H01L2224/02126—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
- H01L2224/03902—Multiple masking steps
- H01L2224/03903—Multiple masking steps using different masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/1191—Forming a passivation layer after forming the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】UBM膜の平面サイズよりもバンプ電極の平面サイズを小さく形成し、UBM膜周縁に生じる応力集中を減少するための製造工程数を減少することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置1の製造方法において、外部端子5上にバンプ電極8に対して濡れ性を持たない第1のUBM膜7Aを形成し、更にバンプ電極8に対して濡れ性を持つ第2のUBM膜7Bを形成する工程と、第2のUBM膜7B上にバンプ電極を形成する工程と、バンプ電極をマスクとして第2のUBM膜7Bをパターンニングし、かつサイドエッチングを行う工程と、サイドエッチングが行われた部分だけにレジストを充填する工程と、バンプ電極及びレジストをマスクとして第1のUBM膜7Aをパターンニングする工程とを備える。
【選択図】図1
【解決手段】半導体装置1の製造方法において、外部端子5上にバンプ電極8に対して濡れ性を持たない第1のUBM膜7Aを形成し、更にバンプ電極8に対して濡れ性を持つ第2のUBM膜7Bを形成する工程と、第2のUBM膜7B上にバンプ電極を形成する工程と、バンプ電極をマスクとして第2のUBM膜7Bをパターンニングし、かつサイドエッチングを行う工程と、サイドエッチングが行われた部分だけにレジストを充填する工程と、バンプ電極及びレジストをマスクとして第1のUBM膜7Aをパターンニングする工程とを備える。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関し、特に基板上の外部端子にアンダーバンプメタル膜を介してバンプ電極を形成する半導体装置の製造方法に関する。
半導体装置の実装にはフリップチップ方式が採用されている。このフリップチップ方式は、半導体チップの外部端子(ボンディングパッド)と配線基板の外部端子との間をバンプ電極により電気的に接続しかつ機械的に接合する方式である。フリップチップ方式は、この半導体チップと配線基板との実装に限らず、半導体チップ同士の実装や配線基板同士の実装にも採用されている。フリップチップ方式においては、ボンディングワイヤ方式のワイヤの引き回しがなくなるので、実装面積を縮小することができ、半導体装置の小型化を実現することができる。
バンプ電極には一般的に半田が使用されており、半田はめっき法、印刷法又は蒸着法により形成されている。半導体チップの外部端子上には予めアンダーバンプメタル膜(以下、単に「UBM膜」という。)が形成され、バンプ電極はこのUBM膜上に形成されている。
この種のフリップチップ方式を採用する半導体装置においては、半導体チップ又は配線基板とバンプ電極との熱膨張係数差と、半導体チップの回路動作によって生じる温度サイクルとに起因し、バンプ電極やバンプ電極と外部端子との接合部分に応力集中が生じる。特に、バンプ電極下のUBM膜の周縁において半導体チップのパッシベーション膜に加わる応力集中はパッシベーション膜に割れを生じる。このようなパッシベーション膜の割れは、配線腐食の原因になる水分の浸入経路やトランジスタの特性を劣化する汚染源の侵入経路となり、結果的に半導体装置の信頼性を低下する恐れがあった。
下記特許文献1には、UBM膜(バリアメタル膜)の平面サイズよりもバンプ電極(半田層)の平面サイズを小さく形成し、UBM膜の周縁部に生じる応力集中を減少することができる半導体装置が開示されている。この半導体装置の製造方法は以下の通りである。まず、UBM膜上に、バンプ電極を小さく形成するための開口を有するレジストマスクを形成する。このレジストマスクの形成にはフォトリソグラフィ技術が使用されている。レジストマスクの開口から露出するUBM膜上に、半田に馴染まない層を選択的に形成する。この半田に馴染まない層にはUBM膜の窒化膜又は酸化膜が使用されている。そして、半田に馴染まない層により周囲を囲まれた領域内においてUBM膜上に半田を形成する。この半田はバンプ電極として使用される。UBM膜は半田及び半田に馴染まない層をエッチングマスクとしてパターンニングされる。
特開平7−58114号公報
しかしながら、前述の特許文献1に開示された半導体装置の製造方法においては、以下の点について配慮がなされていなかった。すなわち、半田に馴染まない層の形成には、この半田に馴染まない層を形成した後に、更にフォトリソグラフィ技術により形成されたレジストマスクを使用してパターンニングが行われている。フォトリソグラフィ技術においては、周知のようにレジスト塗布、露光、現像、洗浄等の複数の工程が必要である。結果的に、半田に馴染まない層の形成には半導体装置の製造プロセスにおいて多大な工程数の増大を余儀なくされていた。
本発明は上記課題を解決するためになされたものであり、本発明の目的は、UBM膜の平面サイズよりもバンプ電極の平面サイズを小さく形成するための製造工程数を減少することができる半導体装置の製造方法を提供することである。
本発明の実施の形態に係る特徴は、半導体装置の製造方法において、基板上の外部端子を覆うパッシベーション膜に外部端子に通じる開口を形成する工程と、パッシベーション膜上に、開口を通して外部端子に接触させて、バンプ電極に対して濡れ性を持たない第1のUBM膜を形成する工程と、第1のUBM膜上に、バンプ電極に対して濡れ性を持つ第2のUBM膜を形成する工程と、外部端子上において、第2のUBM膜上にバンプ電極を形成する工程と、バンプ電極をマスクとして第2のUBM膜をパターンニングし、更にバンプ電極の周縁下まで第2のUBM膜にサイドエッチングを行う工程と、サイドエッチングが行われた部分だけにレジストを充填する工程と、バンプ電極及びレジストをマスクとして第1のUBM膜をパターンニングする工程とを備える。
本発明によれば、UBM膜の平面サイズよりもバンプ電極の平面サイズを小さく形成し、UBM膜周縁に生じる応力集中を減少するための製造工程数を減少することができる半導体装置の製造方法を提供することができる。
以下、本発明の一実施の形態を図面を参照して詳細に説明する。なお、本実施の形態は、半導体チップ(基板)に配設された外部端子にUBM膜を介してバンプ電極を形成する半導体装置の製造方法に本発明を適用した例を説明するものである。
[半導体装置の構成]
まず、本実施の形態に係る半導体装置の構成を説明する。図1に示すように、本発明の一実施の形態に係る半導体装置1は半導体チップ2を備えている。この半導体チップ2はフリップチップ方式において接合される一方の基板として使用される。他方の基板は、ここでは図示しないが、同様の半導体チップ2、配線基板(例えば、PCB)、絶縁基板、ガラス基板等である。
まず、本実施の形態に係る半導体装置の構成を説明する。図1に示すように、本発明の一実施の形態に係る半導体装置1は半導体チップ2を備えている。この半導体チップ2はフリップチップ方式において接合される一方の基板として使用される。他方の基板は、ここでは図示しないが、同様の半導体チップ2、配線基板(例えば、PCB)、絶縁基板、ガラス基板等である。
半導体チップ2は例えばシリコン単結晶基板3を主体に形成されている。図示しないが、このシリコン単結晶基板3の主面には、トランジスタ、抵抗、容量等の素子が配設されるとともに、素子間を結線する配線が配設され、集積回路が構築されている。同図1においては、複数層の配線とこの上下配線間に配設される絶縁層とを総称して下地層4とし、簡略化して図示している。
シリコン単結晶基板3上には下地層4を介在して外部端子(ボンディングパッド)5が配設されている。外部端子5は、図示しないが、配線を通じて集積回路に電気的に接続されている。外部端子5は、複数層の配線のうち最終層の配線と同一層に同一材料により形成されており、例えばシリコンやタングステンが微量に添加されたアルミニウム合金膜を主体として形成されている。例えば、外部端子5は、アルミニウム合金膜の単層膜か、バリアメタル膜、アルミニウム合金膜、反射防止膜のそれぞれを順次積層した複合膜により形成されている。
外部端子5上を含み、シリコン単結晶基板3の全域にはパッシベーション膜(最終保護膜)6が配設されている。特にこの構造に限定はされないが、パッシベーション膜6は、緻密な膜質を有するプラズマCVD法により成膜されたシリコン酸化膜6Aと、このシリコン酸化膜6A上にCVD法により成膜され硼素若しくは燐の少なくともいずれか一方を含むシリコン酸化膜6Bとを積層した複合膜により形成されている。パッシベーション膜6の外部端子5上には、パッシベーション膜6を部分的に取り除いて形成された開口6Hが配設されている。開口6Hの平面サイズは、通常、製造プロセス上のアライメント余裕寸法を加味して、外部端子5が配設された領域と重複する領域内において、外部端子5の平面サイズに比べて小さく設定されている。
外部端子5上において、パッシベーション膜6上の開口6Hの外周囲に一部に重複した領域にはUBM膜7が配設されている。UBM膜7は、バンプ電極8の下地層であり、基本的には電気伝導性を有し、外部端子5との間の高い接着性を有し、バンプ電極8との間に濡れ性を有する。本実施の形態において、UBM膜7は、外部端子5との間に高い接着性を有し、かつバンプ電極8に対して濡れ性を有していない下層側の第1のUBM膜7Aと、第1のUBM膜7A上に配設され、バンプ電極8に対して濡れ性を有する上層側の第2のUBM膜7Bとの2層構造により構成されている。ここで、UBM膜7は、最低限、第1のUBM膜7Aと第2のUBM膜7Bとを積層した2層構造により構成されているのであって、例えば第1のUBM膜7Aと第2のUBM膜7Bとの間に双方の間の接着力を高めたり、熱膨張係数差を減少したりする中間UBM膜を備えた3層以上の多層構造としてもよい。
第1のUBM膜7Aには、チタン(Ti)、クロム(Cr)、タングステン(W)、チタンタングステン(TiW)、コバルト(Co)、ベリリウム(Be)等の金属膜や合金膜を実用的に使用することができ、スパッタリングにより成膜することができる。また、第1のUBM膜7Aの膜厚は例えば100nm〜1000nm程度に設定する。一方、第2のUBM膜7Bには、銅(Cu)、ニッケル(Ni)、鉄(Fe)、金(Au)、パラジウム(Pd)等の金属膜やそれらの合金膜を実用的に使用することができ、同様にスパッタリングにより成膜することができる。また、第2のUBM膜7Bの膜厚は例えば100nm〜1000nm程度に設定する。
バンプ電極8には例えば鉛錫(Pb−Sn)半田を実用的に使用することができる。なお、バンプ電極8は、鉛錫半田に限定されるものではなく、それ以外の2元系合金や3元系合金、若しくは鉛フリー半田を使用してもよい。
[半導体装置の製造方法]
次に、図2乃至図8を使用し、前述の半導体装置の製造方法を説明する。まず最初に、図2に示すように、シリコン単結晶基板3を準備する。このシリコン単結晶基板3は、その主面に集積回路、集積回路の素子間を結線する配線、パッシベーション膜6及びパッシベーション膜6の外部端子5上の開口6Hを既に製造した状態である。すなわち、シリコン単結晶基板3は、半導体製造プロセスにおいて、ダイシング工程前の前処理プロセスの大半が終了したシリコンウエーハ状態である。なお、ダイシング工程後においては、シリコン単結晶基板3は、細分化され、半導体チップ2になる。
次に、図2乃至図8を使用し、前述の半導体装置の製造方法を説明する。まず最初に、図2に示すように、シリコン単結晶基板3を準備する。このシリコン単結晶基板3は、その主面に集積回路、集積回路の素子間を結線する配線、パッシベーション膜6及びパッシベーション膜6の外部端子5上の開口6Hを既に製造した状態である。すなわち、シリコン単結晶基板3は、半導体製造プロセスにおいて、ダイシング工程前の前処理プロセスの大半が終了したシリコンウエーハ状態である。なお、ダイシング工程後においては、シリコン単結晶基板3は、細分化され、半導体チップ2になる。
次に、シリコン単結晶基板3のパッシベーション膜6上の全面に、開口6Hを通して外部端子5に接触させた第1のUBM膜7Aを形成する(図3参照。)。この第1のUBM膜7Aは、前述のようにバンプ電極8に対して濡れ性を有していない例えばTi膜を使用し、このTi膜はスパッタリングにより成膜される。
引き続き、図3に示すように、第1のUBM膜7A上の全面に第2のUBM膜7Bを形成する。この第2のUBM膜7Bは、前述のようにバンプ電極8に対して濡れ性を有している例えばCuを使用し、このCuはスパッタリングにより成膜される。第2のUBM膜7Bを成膜した時点において、第1のUBM膜7A及び第2のUBM膜7Bを有する2層構造のUBM膜7が完成する。
UBM膜7上の全域に、外部端子5上に開口10Hを有するレジストマスク10を形成する(図4参照。)。レジストマスク10は例えばフォトリソグラフィ技術により形成されたフォトレジストマスクである。
図4に示すように、レジストマスク10を使用し、レジストマスク10の開口10H内においてUBM膜7の第2のUBM膜7B上にバンプ電極8Aを形成する。このバンプ電極8Aは成膜された直後のリフロー処理をしていない状態である。バンプ電極8Aは例えばめっき法により開口10H内の第2のUBM膜7B上に選択的に形成する。
レジストマスク10をフォトリソグラフィ技術により剥離した後、バンプ電極8Aをエッチングマスクとして使用し、図5に示すように、バンプ電極8A下の第2のUBM膜7Bを残して、それ以外の第2のUBM膜7Bをエッチングによりパターンニングする。更に、バンプ電極8Aの周縁下まで、詳細にはバンプ電極8Aの側面と同一位置からその内側に食い込むまで第2のUBM膜7Bにサイドエッチングを行う。このとき、エッチングマスクにはバンプ電極8Aと第2のUBM膜7Bが除去され露出された第1のUBM膜7Aとが使用され、バンプ電極8Aの下面と第1のUBM膜7Aの表面との間において第2のUBM膜7Bはサイドエッチングにより後退する。第2のUBM膜7Bのパターンニングにはウエットエッチング等の等方性エッチングを実用的に使用することができる。
図6に示すように、サイドエッチングが行われた部分だけ、詳細にはバンプ電極8Aの周縁下面と、第2のUBM膜7Bのサイドエッチングされた側面と、第2のUBM膜7Bのサイドエッチングにより後退した後に露出された第1のUBM膜7Aの表面とにより形作られる凹部内にのみレジスト11を充填する。レジスト11は例えば以下の製造方法を用いて形成する。フォトリソグラフィ技術を使用し、スピンコート法により液体レジスト材料を塗布し、硬化させた後、硬化した液体レジスト材料を均等な膜厚において取り除く。凹部には液体レジスト材料が他の領域に比べて厚く形成されるので、凹部にのみ液体レジスト材料を残存することができ、これがレジスト11として形成される。従って、製造プロセス上のアライメントずれはないので、レジスト11はバンプ電極8Aに対してセルフアライメントにおいて形成することができ、レジスト11の厚さはサイドエッチング量により決まる。
引き続き、図7に示すように、バンプ電極8A及びレジスト11をエッチングマスクとして使用し、第1のUBM膜7Aをパターンニングする。第1のUBM膜7Aは例えばドライエッチング等の異方性エッチングを実用的に使用することができる。この第1のUBM膜7Aのパターンニングにより、第1のUBM膜7Aとその平面サイズに比べて、レジスト11の厚さ分、平面サイズが小さい第2のUBM膜7Bとを備えたUBM膜7を形成することができる。レジスト11がバンプ電極8Aに対してセルフアライメントにより形成されているので、第2のUBM膜7B及びその下層の第1のUBM膜7Aはいずれもバンプ電極8Aに対してセルフアライメントにより形成されている。そして、UBM膜7が完成した後、レジスト11が選択的に除去される。
すなわち、第1のUBM膜7Aとその平面サイズに比べて平面サイズが小さい第2のUBM膜7Bとを備えたUBM膜7の形成において、半田に馴染まない層を形成する工程及びこの層をフォトリソグラフィ技術を使用してパターンニングする工程をなくすことができる。従って、半導体製造プロセスの製造工程数を大幅に減少することができる。
次に、バンプ電極8Aにリフロー処理を行い、溶融、凝固させることにより、前述の図1に示すように、球体に成型されたバンプ電極8を形成することができる。この工程が終了すると、外部端子5上にUBM膜7を介在してバンプ電極8が形成された半導体チップ2が完成する。
次に、図8に示すように、配線基板20の外部端子21にバンプ電極8を接触させ、リフロー処理を行うことにより、半導体チップ2の外部端子5と配線基板20の外部端子21との間をバンプ電極8により電気的に接続しかつ機械的に接合することができる。そして、本実施の形態に係る半導体装置1が完成する。
以上説明したように、本実施の形態においては、UBM膜7の第1のUBM膜7Aの平面サイズよりもまず第2のUBM膜7Bの平面サイズを小さく形成し、そして第2のUBM膜7Bの平面サイズに合わせてバンプ電極8の平面サイズを小さく形成する工程を備え、特に第1のUBM膜7Aの周縁に生じる応力集中を減少することができるとともに、それを実現するための製造工程数を大場に減少することができる半導体装置の製造方法を提供することができる。
(その他の実施の形態)
本発明は、前述の一実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変形可能である。例えば、前述の実施の形態に係る半導体装置の製造方法は、半導体チップ2と配線基板20との間をバンプ電極8により接続する半導体装置の製造方法について説明したが、本発明は、半導体チップ2同士の接続や配線基板20同士の接続を行う半導体装置の製造方法に適用することができる。
本発明は、前述の一実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変形可能である。例えば、前述の実施の形態に係る半導体装置の製造方法は、半導体チップ2と配線基板20との間をバンプ電極8により接続する半導体装置の製造方法について説明したが、本発明は、半導体チップ2同士の接続や配線基板20同士の接続を行う半導体装置の製造方法に適用することができる。
である。
本発明の一実施の形態に係る半導体装置の製造方法を説明する第1の工程断面図である。
第2の工程断面図である。
第3の工程断面図である。
第4の工程断面図である。
第5の工程断面図である。
第6の工程断面図である。
第7の工程断面図である。
1…半導体装置、2…半導体チップ、3…シリコン単結晶基板、5、21…外部端子、6…パッシベーション膜、6H、10H…開口、7…UBM膜、7A…第1のUBM膜、7B…第2のUBM膜、8、8A…バンプ電極、10…レジストマスク、11…レジスト、20…配線基板。
Claims (4)
- 基板上の外部端子を覆うパッシベーション膜に前記外部端子に通じる開口を形成する工程と、
前記パッシベーション膜上に、前記開口を通して前記外部端子に接触させて、バンプ電極に対して濡れ性を持たない第1のアンダーバンプメタル膜を形成する工程と、
前記第1のアンダーバンプメタル膜上に、前記バンプ電極に対して濡れ性を持つ第2のアンダーバンプメタル膜を形成する工程と、
前記外部端子上において、前記第2のアンダーバンプメタル膜上に前記バンプ電極を形成する工程と、
前記バンプ電極をマスクとして前記第2のアンダーバンプメタル膜をパターンニングし、更に前記バンプ電極の周縁下まで前記第2のアンダーバンプメタル膜にサイドエッチングを行う工程と、
前記サイドエッチングが行われた部分だけにレジストを充填する工程と、
前記バンプ電極及び前記レジストをマスクとして前記第1のアンダーバンプメタル膜をパターンニングする工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記第1のアンダーバンプメタル膜をパターンニングする工程の後に、前記バンプ電極にリフローを行い、前記バンプ電極を球体に成形する工程を更に備えたことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記レジストを充填する工程は、前記バンプ電極に対してセルフアライメントにおいて前記バンプ電極の周縁下にのみレジストを充填する工程であることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記第1のアンダーバンプメタル膜をパターンニングする工程は、前記バンプ電極に対してセルフアライメントにおいて第1のアンダーバンプメタル膜がパターンニングされる工程であることを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006147711A JP2007317979A (ja) | 2006-05-29 | 2006-05-29 | 半導体装置の製造方法 |
US11/753,989 US20080050905A1 (en) | 2006-05-29 | 2007-05-25 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006147711A JP2007317979A (ja) | 2006-05-29 | 2006-05-29 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007317979A true JP2007317979A (ja) | 2007-12-06 |
Family
ID=38851562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006147711A Pending JP2007317979A (ja) | 2006-05-29 | 2006-05-29 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080050905A1 (ja) |
JP (1) | JP2007317979A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249564A (ja) * | 2010-05-27 | 2011-12-08 | Renesas Electronics Corp | 半導体装置の製造方法及び実装構造 |
KR20170001541A (ko) * | 2015-06-26 | 2017-01-04 | 시트로닉스 테크놀로지 코퍼레이션 | 전자소자 및 제조방법 |
US11107783B2 (en) | 2018-11-15 | 2021-08-31 | Samsung Electronics Co., Ltd. | Wafer-level package including under bump metal layer |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8436467B2 (en) * | 2007-06-15 | 2013-05-07 | Rohm Co., Ltd. | Semiconductor device |
US7713860B2 (en) * | 2007-10-13 | 2010-05-11 | Wan-Ling Yu | Method of forming metallic bump on I/O pad |
US9082762B2 (en) * | 2009-12-28 | 2015-07-14 | International Business Machines Corporation | Electromigration-resistant under-bump metallization of nickel-iron alloys for Sn-rich solder bumps in Pb-free flip-clip |
JP2011165862A (ja) * | 2010-02-09 | 2011-08-25 | Sony Corp | 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法 |
US8759209B2 (en) | 2010-03-25 | 2014-06-24 | Stats Chippac, Ltd. | Semiconductor device and method of forming a dual UBM structure for lead free bump connections |
CN101847592B (zh) * | 2010-04-09 | 2011-11-30 | 中国科学院上海微***与信息技术研究所 | 一种基于电镀工艺制备铟焊球阵列方法 |
CN102064120B (zh) * | 2010-10-22 | 2012-02-15 | 中国科学院上海微***与信息技术研究所 | 一种基于铟凸点的无助焊剂回流工艺方法 |
US8298930B2 (en) * | 2010-12-03 | 2012-10-30 | International Business Machines Corporation | Undercut-repair of barrier layer metallurgy for solder bumps and methods thereof |
US8822327B2 (en) | 2012-08-16 | 2014-09-02 | Infineon Technologies Ag | Contact pads with sidewall spacers and method of making contact pads with sidewall spacers |
TWI600129B (zh) * | 2013-05-06 | 2017-09-21 | 奇景光電股份有限公司 | 玻璃覆晶接合結構 |
US9478510B2 (en) * | 2013-12-19 | 2016-10-25 | Texas Instruments Incorporated | Self-aligned under bump metal |
TWI551199B (zh) | 2014-04-16 | 2016-09-21 | 矽品精密工業股份有限公司 | 具電性連接結構之基板及其製法 |
JP6495056B2 (ja) | 2015-03-06 | 2019-04-03 | 株式会社ディスコ | 単結晶基板の加工方法 |
JP2016171214A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社ディスコ | 単結晶基板の加工方法 |
US10490448B2 (en) | 2017-12-29 | 2019-11-26 | Texas Instruments Incorporated | Method of using a sacrificial conductive stack to prevent corrosion |
JP7214966B2 (ja) * | 2018-03-16 | 2023-01-31 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
US11646253B2 (en) * | 2018-04-02 | 2023-05-09 | Intel Corporation | Ball interconnect structures for surface mount components |
KR20210034146A (ko) | 2019-09-19 | 2021-03-30 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7361990B2 (en) * | 2005-03-17 | 2008-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads |
DE102005035772A1 (de) * | 2005-07-29 | 2007-02-01 | Advanced Micro Devices, Inc., Sunnyvale | Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses |
TWI298204B (en) * | 2005-11-21 | 2008-06-21 | Advanced Semiconductor Eng | Structure of bumps forming on an under metallurgy layer and method for making the same |
-
2006
- 2006-05-29 JP JP2006147711A patent/JP2007317979A/ja active Pending
-
2007
- 2007-05-25 US US11/753,989 patent/US20080050905A1/en not_active Abandoned
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249564A (ja) * | 2010-05-27 | 2011-12-08 | Renesas Electronics Corp | 半導体装置の製造方法及び実装構造 |
KR20170001541A (ko) * | 2015-06-26 | 2017-01-04 | 시트로닉스 테크놀로지 코퍼레이션 | 전자소자 및 제조방법 |
JP2017017302A (ja) * | 2015-06-26 | 2017-01-19 | ▲し▼創電子股▲ふん▼有限公司 | 電子素子及び製造方法 |
KR101702975B1 (ko) * | 2015-06-26 | 2017-02-06 | 시트로닉스 테크놀로지 코퍼레이션 | 전자소자 및 제조방법 |
US9773746B2 (en) | 2015-06-26 | 2017-09-26 | Sitronix Technology Corp. | Electronic element and manufacturing method |
US10163769B2 (en) | 2015-06-26 | 2018-12-25 | Sitronix Technology Corp. | Manufacturing method for electronic element |
US11107783B2 (en) | 2018-11-15 | 2021-08-31 | Samsung Electronics Co., Ltd. | Wafer-level package including under bump metal layer |
US11810878B2 (en) | 2018-11-15 | 2023-11-07 | Samsung Electronics Co., Ltd. | Wafer-level package including under bump metal layer |
US11862589B2 (en) | 2018-11-15 | 2024-01-02 | Samsung Electronics Co., Ltd. | Wafer-level package including under bump metal layer |
Also Published As
Publication number | Publication date |
---|---|
US20080050905A1 (en) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007317979A (ja) | 半導体装置の製造方法 | |
US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
TWI495024B (zh) | 半導體裝置,其製造方法,以及製造線路板之方法 | |
US7501311B2 (en) | Fabrication method of a wafer structure | |
US6455408B1 (en) | Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area | |
JP4685834B2 (ja) | 集積回路デバイス | |
US20080299757A1 (en) | Wafer structure and method for fabricating the same | |
US9147661B1 (en) | Solder bump structure with enhanced high temperature aging reliability and method for manufacturing same | |
KR20080085380A (ko) | 재배선층을 구비하는 반도체 패키지 및 그의 제조방법 | |
JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
WO2008112725A1 (en) | A method of making reliable wafer level chip scale package semiconductor devices | |
US20110133338A1 (en) | Conductor bump method and apparatus | |
JP3563635B2 (ja) | 半導体集積回路装置およびその製造方法 | |
US7358177B2 (en) | Fabrication method of under bump metallurgy structure | |
US7365429B2 (en) | Semiconductor device and method for manufacturing the same | |
US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
TWM629323U (zh) | 覆晶封裝結構 | |
JP2007258629A (ja) | チップサイズパッケージの製造方法 | |
US7541273B2 (en) | Method for forming bumps | |
JP2005150578A (ja) | 半導体装置及びその製造方法 | |
JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5482170B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板及び回路基板の製造方法 | |
JP2007258354A (ja) | 半導体装置の製造方法 | |
KR100523298B1 (ko) | 금 범프가 형성된 반도체 칩과 그 제조방법 | |
KR101046377B1 (ko) | 반도체 패키지용 인쇄회로기판 및 그의 제조 방법 |