JP2003297869A - Electronic component provided with bump electrode and manufacturing method therefor - Google Patents
Electronic component provided with bump electrode and manufacturing method thereforInfo
- Publication number
- JP2003297869A JP2003297869A JP2002104267A JP2002104267A JP2003297869A JP 2003297869 A JP2003297869 A JP 2003297869A JP 2002104267 A JP2002104267 A JP 2002104267A JP 2002104267 A JP2002104267 A JP 2002104267A JP 2003297869 A JP2003297869 A JP 2003297869A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- intermediate metal
- bump
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、バンプ電極を備え
ている半導体装置等の電子部品、並びにその製造方法に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component such as a semiconductor device having a bump electrode and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】ＩＣやＬＳＩのような半導体装置におい
て、半導体基板上にバンプ電極を設けて、これにチップ
類をボンディングすることが広く行われている。バンプ
電極の素材には金やＰｂ／Ｓｎ系半田、或いは銅などが
使用されており、一般に、金製の場合は金バンプ、半田
を使用する場合は半田バンプと呼ばれている。2. Description of the Related Art In semiconductor devices such as ICs and LSIs, it is widely practiced to provide bump electrodes on a semiconductor substrate and bond chips to the bump electrodes. Gold, Pb / Sn-based solder, copper, or the like is used as a material for the bump electrode. Generally, it is called gold bump when it is made of gold and solder bump when it is used.
【０００３】このうち、従来における半田バンプの大ま
かな形成工程を図５に基づいて説明する。まず、（Ａ）
に示すように、半導体基板（シリコン基板）１のうちバ
ンプ電極を形成する部分には、パッシベーション（保護
絶縁膜）３に設けた開口部から露出した状態でアルミ製
の電極パッド２が形成されている。そして、バンプ電極
の形成には次のような工程が採られる。Among them, a conventional rough forming process of solder bumps will be described with reference to FIG. First, (A)
As shown in FIG. 3, an electrode pad 2 made of aluminum is formed on a portion of the semiconductor substrate (silicon substrate) 1 where the bump electrode is to be formed so as to be exposed from an opening provided in the passivation (protective insulating film) 3. There is. Then, the following steps are taken to form the bump electrodes.
【０００４】．先ず、（Ｂ）に示すように、電極パッ
ド２及びパッシベーション３を覆うように、拡散防止機
能や下地機能を持つバリアメタル層４をスパッタリング
によって成膜する。.. First, as shown in (B), a barrier metal layer 4 having a diffusion preventing function and a base function is formed by sputtering so as to cover the electrode pad 2 and the passivation 3.
【０００５】図ではバリアメタル層４は単層に表示して
いるが、実際には二層又は三層であることが多い。半田
バンプにおいて二層とする場合は、下層は電極パッド２
に対する保護機能が高いＴｉとして、上層はバンプ電極
５との接合性を高めるためＣｕ又はＮｉとすることが多
い。Although the barrier metal layer 4 is shown as a single layer in the figure, it is often two or three layers in practice. When the solder bump has two layers, the lower layer is the electrode pad 2
As Ti having a high protective function against Cu, the upper layer is often made of Cu or Ni in order to enhance the bondability with the bump electrode 5.
【０００６】．（Ｃ）に示すように、レジスト液を塗
布して乾燥させることによってレジスト膜６を形成して
から、マスク等を使用して露光したのち現像するフォト
レジスト法により、レジスト膜６のうち電極パッド２の
部分に一点鎖線で示すように穴６ａを空け、次いで、バ
リアメタル層４を電極パッド２の部分だけ露出させ、そ
れから、（Ｃ）に一点鎖線で示すように、露出したバリ
アメタル層２にＮｉメッキ層７を施す。[0006] As shown in (C), the resist film 6 is formed by applying a resist solution and drying it, and then the photoresist film is exposed using a mask or the like and then developed. 2, a hole 6a is formed as indicated by a dashed line, and then the barrier metal layer 4 is exposed only at the portion of the electrode pad 2. Then, as shown by a dashed line in (C), the exposed barrier metal layer 2 is exposed. Ni plating layer 7 is applied to.
【０００７】．Ｎｉメッキ層７上に、メッキによって
マッシュルーム形のバンプ電極５を接合し、それからレ
ジスト膜６を除去することによってバンプ電極５を露出
させ、次いで、２５０℃程度の温度で数秒加熱して溶融
させることにより、表面張力を利用してバンプ電極５を
球状に形成する。[0007]. Bonding the mushroom-shaped bump electrode 5 on the Ni plating layer 7 by plating, exposing the bump electrode 5 by removing the resist film 6, and then heating and melting at a temperature of about 250 ° C. for several seconds. Thus, the bump electrode 5 is formed into a spherical shape by utilizing the surface tension.
【０００８】このようにしてバンプ電極５を形成するに
先立って、回路の検査や各種数値の測定が行われてい
る。この検査や測定には、先端を尖らせた金属製のプロ
ーブ（触針）８が使用されており、このプローブ９を電
極パッド２に当てることによって検査や測定が行われて
いる。Prior to forming the bump electrodes 5 in this manner, circuit inspection and various numerical measurements are performed. For this inspection and measurement, a probe (stylus) 8 made of metal with a sharp tip is used, and the inspection and measurement are performed by applying the probe 9 to the electrode pad 2.
【０００９】[0009]
【発明が解決しようとする課題】ところが、バンプ電極
５を形成する工程でバリアメタル層２の蒸着不良に起因
したと思われる腐食等の不良が発生することが度々あっ
た。そこで本願発明者たちが原因を研究したところ、検
査・測定工程での電極パッドの損傷が原因になっている
ことが分かった。However, in the process of forming the bump electrode 5, a defect such as corrosion often caused by a defective evaporation of the barrier metal layer 2 often occurs. Then, when the inventors of the present application studied the cause, it was found that the cause was the damage of the electrode pad in the inspection / measurement process.
【００１０】すなわち、アルミ製の電極パッド２は厚さ
が１μｍ程度で薄いと共に柔らかいため、何回も検査や
測定を繰り返しているうちにプローブ９によって傷付け
られて、穴が空いたりバリ状の盛り上がりができたりし
て表面が凹凸になってしまうことがある一方、スパッタ
リングにおいて粒子（イオン）は直進性があるため、バ
リアメタル層２をスパッタリングによって成膜するに際
して、バリアメタル層２にムラやホールができてしま
い、その結果、電極パッド２の保護機能を果たすことが
できないと共にＮｉメッキ層８の成膜が不完全になって
不良品化しているという事実が判明した。That is, since the aluminum electrode pad 2 is as thin as about 1 μm and is soft, it is scratched by the probe 9 during repeated inspections and measurements, and holes or burred bulges are formed. When the barrier metal layer 2 is formed by sputtering, unevenness or holes may occur in the barrier metal layer 2 because the particles (ions) have a straight-line property during sputtering. It was found that as a result, the protective function of the electrode pad 2 could not be fulfilled and the Ni plating layer 8 was incompletely formed, resulting in a defective product.
【００１１】本発明は、このような研究と知見に基づい
て成されたもので、バンプ電極形成工程の不具合に起因
した不良品発生を防止することを課題とするものであ
る。The present invention has been made on the basis of such research and findings, and it is an object of the present invention to prevent the generation of defective products due to a defect in the bump electrode forming process.
【００１２】[0012]
【課題を解決するための手段】前記の課題を解決するた
め、請求項１の発明は、アルミ等の電極パッドの上面
に、バリアメタル層を介して中間金属層を積層し、この
中間金属層の上面に、バンプ電極を、直接に又はアンダ
ーバンプメタル層を介して若しくはアンダーバンプメタ
ル層と補助金属層とを介して接合していることを特徴と
する。In order to solve the above-mentioned problems, the invention of claim 1 is that an intermediate metal layer is laminated on the upper surface of an electrode pad made of aluminum or the like via a barrier metal layer. The bump electrode is bonded to the upper surface of the substrate directly or via the under bump metal layer or via the under bump metal layer and the auxiliary metal layer.
【００１３】請求項２の発明では、より好適な形態とし
て、前記中間金属層の外側に、絶縁性樹脂よりなる樹脂
層を、その上面が中間金属層となだらかに連続する状態
で設けていることを特徴としている。According to a second aspect of the present invention, as a more preferable form, a resin layer made of an insulating resin is provided outside the intermediate metal layer in a state where the upper surface of the intermediate metal layer is smoothly continuous with the intermediate metal layer. Is characterized by.
【００１４】請求項３の発明は製法に係るもので、この
製法は、電極パッドの上面にバリアメタル層を積層する
工程と、前記バリアメタル層の上面に中間金属層を積層
する工程と、前記中間金属層の上面にアンダーバンプメ
タル層を積層する工程と、アンダーバンプメタル層の上
面に直接に又は補助金属層を介してバンプ電極を接合す
る工程とを備えており、前記中間金属層を形成してか
ら、プローブを中間金属層に接触させて検査や測定を行
い、その後にアンダーバンプメタル層を形成することを
特徴とする。The invention of claim 3 relates to a manufacturing method, which comprises a step of laminating a barrier metal layer on the upper surface of the electrode pad, a step of laminating an intermediate metal layer on the upper surface of the barrier metal layer, and The method includes a step of laminating an under bump metal layer on the upper surface of the intermediate metal layer, and a step of bonding a bump electrode directly to the upper surface of the under bump metal layer or via an auxiliary metal layer to form the intermediate metal layer. Then, the probe is brought into contact with the intermediate metal layer for inspection and measurement, and then the under bump metal layer is formed.
【００１５】[0015]
【発明の実施形態】次に、本発明の実施形態を図面（図
１〜図４）に基づいて説明する。本発明は半田バンプの
形成に適用しており、以下に述べるように、（Ａ）の構
造を出発点として、（Ｂ）〜（Ｒ）の工程を経て半田バ
ンプ電極が形成される。BEST MODE FOR CARRYING OUT THE INVENTION Next, an embodiment of the present invention will be described with reference to the drawings (FIGS. 1 to 4). The present invention is applied to the formation of solder bumps, and as described below, a solder bump electrode is formed through the steps (B) to (R) starting from the structure (A).
【００１６】(1).検査・測定までの工程
先ず、（Ｂ）（Ｃ）（Ｃ′）に示すように、半導体装置
の上向き露出面の全体に、中間金属層を形成するための
バリアメタル層１０をスパッタリングによって成膜す
る。バリアメタル層１０は、ＴｉＷよりなる下層１１と
Ａｕよりなる上層１２との二層構造になっており、ぞれ
ぞれの単独の膜厚は２０００Å程度でよい。従って、バ
リアメタル層１０の全体の厚さは４０００Åになってい
る。(1). Process until inspection / measurement First, as shown in (B), (C) and (C '), a barrier metal for forming an intermediate metal layer on the entire exposed surface of the semiconductor device facing upward. Layer 10 is deposited by sputtering. The barrier metal layer 10 has a two-layer structure including a lower layer 11 made of TiW and an upper layer 12 made of Au, and each of them may have a film thickness of about 2000 Å. Therefore, the total thickness of the barrier metal layer 10 is 4000Å.
【００１７】なお、半導体基板１には多数の電極パッド
２が形成されていて、各電極パッド２にバンプ電極が形
成されることになるが、（Ｃ）の段階では、各バリアメ
タル層１０は、後述する電解メッキ工程での電極として
の役割を果たすため互いに連続している。Although a large number of electrode pads 2 are formed on the semiconductor substrate 1 and bump electrodes are formed on each electrode pad 2, each barrier metal layer 10 is formed at the stage of (C). Since they play a role of electrodes in the electrolytic plating process described later, they are continuous with each other.
【００１８】次いで、レジスト液を塗布して乾燥させる
ことにより、（Ｄ）に示すように、バリアメタル層１０
の全体を覆う第１レジスト膜１３を形成し、次いで、マ
スク等を使用して露光させてから現像するフォトレジス
ト法により、（Ｅ）に示すように、第１レジスト膜１３
のうち電極パッド２に対応した箇所に穴（開口）１４を
空ける。Then, a resist solution is applied and dried to form the barrier metal layer 10 as shown in (D).
A first resist film 13 is formed to cover the entire surface of the first resist film 13 and then exposed by a mask or the like, and then developed by a photoresist method, as shown in (E).
A hole (opening) 14 is formed in a portion corresponding to the electrode pad 2.
【００１９】それから、電解メッキ等のメッキ法によ
り、（Ｆ）に示すようにバリアメタル層１０の上面（表
面）に、例えばＡｕよりなる中間金属層１５を積層形成
する。中間金属層１５の厚さは電極パッド２の厚さより
も厚くなっており、具体的には５μｍ程度が好ましい。
従って、第１レジスト膜１３は５μｍよりも厚い厚さに
塗布しておく必要がある。Then, an intermediate metal layer 15 made of, for example, Au is laminated on the upper surface (front surface) of the barrier metal layer 10 as shown in (F) by a plating method such as electrolytic plating. The thickness of the intermediate metal layer 15 is thicker than the thickness of the electrode pad 2, and specifically, it is preferably about 5 μm.
Therefore, the first resist film 13 needs to be applied in a thickness greater than 5 μm.
【００２０】次いで、第１レジスト膜１３を除去するこ
とによって（Ｇ）のようにバリアメタル層１０の余分な
部分を露出させ、それから（Ｈ）（Ｉ）に示すように、
例えばマスク１６を重ねてエッチング液で洗う化学的エ
ッチング処理により、バリアメタル層１０の余分な部分
を除去する。Then, the first resist film 13 is removed to expose the excess portion of the barrier metal layer 10 as shown in (G), and then, as shown in (H) and (I),
For example, the excess portion of the barrier metal layer 10 is removed by a chemical etching process in which the mask 16 is overlapped and washed with an etching solution.
【００２１】それから、（Ｊ）に示すように、例えばポ
リイミド樹脂のような耐熱性で且つ絶縁性の樹脂を全体
にわたって塗布することによって樹脂層１７を積層し、
次いで、マスクを重ねて露光したのち現像処理する等し
たフォトレジスト法等により、（Ｋ）に示すように、中
間金属層１５を露出させる。Then, as shown in (J), a resin layer 17 is laminated by applying a heat-resistant and insulating resin such as a polyimide resin over the entire surface,
Next, as shown in (K), the intermediate metal layer 15 is exposed by a photoresist method in which a mask is overlaid, exposed, and then developed.
【００２２】この場合、樹脂層１７の厚さを中間金属層
１５と同じ程度の厚さに設定することにより、樹脂層１
７が中間金属層１５に重なる厚さを薄くし、かつ、フォ
トレジストの後に加熱処理（ベーキング処理）して樹脂
層１７の内周縁の軟化させて角を丸めることにより、樹
脂層１７の上面と中間金属層１５の上面とをなだらかに
連続させている。In this case, by setting the thickness of the resin layer 17 to be approximately the same as the thickness of the intermediate metal layer 15, the resin layer 1
7 is thinned to overlap the intermediate metal layer 15, and the photoresist is heat-treated (baked) to soften the inner peripheral edge of the resin layer 17 to round the corners, thereby forming an upper surface of the resin layer 17. The upper surface of the intermediate metal layer 15 is smoothly continuous.
【００２３】このようにして樹脂層１７を形成すると共
に中間金属層１５を露出させた段階で、プローブ９を中
間金属層１５に当てて、製造段階における半導体装置の
検査や測定を行う。When the resin layer 17 is thus formed and the intermediate metal layer 15 is exposed, the probe 9 is applied to the intermediate metal layer 15 to inspect and measure the semiconductor device in the manufacturing stage.
【００２４】(2).検査・測定後の工程
検査や測定の工程を終えてから、スパッタリング法によ
り、半導体装置の上面の露出部の全体に、（Ｌ）
（Ｌ′）のようにアンダーバンプメタル層（アッパーバ
リアメタル層と言っても良い）１８を成膜する。(2) Process after inspection / measurement After the inspection and measurement processes are completed, the entire exposed portion of the upper surface of the semiconductor device is subjected to (L) by the sputtering method.
An under bump metal layer (also referred to as an upper barrier metal layer) 18 is formed as shown in (L ').
【００２５】本例ではアンダーバンプメタル層１８は二
層になっており、下層１９は金との密着性が高いＴｉと
し、上層２０は半田付着性や半田濡れ性が高いＮｉとし
ている。上下両層１９，２０の単独の厚さはそれぞれ３
０００Å程度でよく、従って、アンダーバンプメタル層
１８の全体としては６０００Å程度となる。In this example, the under bump metal layer 18 is composed of two layers, the lower layer 19 is made of Ti having high adhesion to gold, and the upper layer 20 is made of Ni having high solder adhesion and solder wettability. The upper and lower layers 19 and 20 each have a thickness of 3
Approximately 000Å is sufficient, and therefore the total under bump metal layer 18 is approximately 6000Å.
【００２６】次いで、（Ｈ）に示すように、レジスト液
を塗布することによって第２レジスト膜２１を形成し、
フォトレジスト法により、（Ｎ）に示すように、第２レ
ジスト膜２１のうち中間金属層１５の箇所に穴２２を空
け、それから、（Ｏ）に示すように、アンダーバンプメ
タル層１８を電極として利用した電解メッキ法等のメッ
キ法により、Ｎｉよりなる補助金属層２３を堆積させ
る。この補助金属層２３は半田の拡散防止のために設け
る。Next, as shown in (H), a second resist film 21 is formed by applying a resist solution,
By a photoresist method, as shown in (N), a hole 22 is formed in the second resist film 21 at a position of the intermediate metal layer 15, and then, as shown in (O), the under bump metal layer 18 is used as an electrode. The auxiliary metal layer 23 made of Ni is deposited by a plating method such as the electrolytic plating method used. The auxiliary metal layer 23 is provided to prevent diffusion of solder.
【００２７】次いで、（Ｐ）に示すように、電解メッキ
法やどぶ漬けなどのメッキ法によって半田を補助金属層
２３に堆積・成長させることにより、Ｐｂ／Ｓｎ系半田
よりなる粒状のバンプ電極２４を形成する。第２レジス
ト膜２１は薄く塗っているため、バンプ電極２４はマッ
シュルーム形になっている。Next, as shown in (P), solder is deposited and grown on the auxiliary metal layer 23 by an electroplating method or a plating method such as dozing so that the granular bump electrodes 24 made of Pb / Sn solder are formed. To form. Since the second resist film 21 is thinly applied, the bump electrode 24 has a mushroom shape.
【００２８】次いで、第２レジスト膜２１を除去してか
ら、アンダーバンプメタル層１８の余分な部分をエッチ
ングによって除去する。アンダーバンプメタル層１８の
余分な部分の除去は、例えば、バンプ電極２４をマスク
として利用したエッチングによって行う。Next, the second resist film 21 is removed, and then an excess portion of the under bump metal layer 18 is removed by etching. Excessive portions of the under bump metal layer 18 are removed by, for example, etching using the bump electrodes 24 as a mask.
【００２９】バンプ電極２４はマッシュルーム形のまま
でも使用可能であるが、本実施形態では、安定性を高め
るため、（Ｑ）に示すように球状に形成している。The bump electrode 24 can be used in the mushroom shape as it is, but in the present embodiment, it is formed into a spherical shape as shown in (Q) in order to enhance the stability.
【００３０】(3).利点
以上の工程において、検査や測定の工程の前に、電極パ
ッド２が何ら傷付けられていない状態でバリアメタル層
１０が成膜されてるため、バリアメタル層１０による電
極パッド２の保護は確保されており、このため腐食のよ
うな問題は生じない。(3) Advantages In the above steps, the barrier metal layer 10 is formed before the inspection and measurement steps in a state where the electrode pad 2 is not damaged. The pad 2 is protected so that problems such as corrosion do not occur.
【００３１】また、中間金属層１５はプローブ９が貫通
しない程度の厚さに設定しているため、プローブ９によ
って電極パッド２が傷付けられることはないと共に、仮
にプローブ９によって中間金属層１５が傷付けられてア
ンダーバンプメタル層の成膜にムラが発生しても、それ
が電極パッド２に影響することはない。従って，検査や
測定の容易性・確実性を損なうことなく、不良品の発生
率を格段に低減することができる。Further, since the intermediate metal layer 15 is set to a thickness such that the probe 9 does not penetrate, the electrode pad 2 is not damaged by the probe 9, and the intermediate metal layer 15 is temporarily damaged by the probe 9. Even if unevenness occurs in the film formation of the under bump metal layer, it does not affect the electrode pad 2. Therefore, the incidence of defective products can be significantly reduced without impairing the easiness and reliability of inspection and measurement.
【００３２】ところで、中間金属層１５はパッシベーシ
ョン３の上面から突出しているため、仮に、樹脂層１７
を形成せずにアンダーバンプメタル層１８を形成する
と、アンダーバンプメタル層１８が中間金属層１５の周
縁のエッジによって断線する虞があり、すると、アンダ
ーバンプメタル層１８を電極として行う補助金属層２３
のメッキ工程やバンプ電極２４のメッキ工程などの後続
の工程に悪影響を与える虞がある。By the way, since the intermediate metal layer 15 projects from the upper surface of the passivation layer 3, the resin layer 17 is tentatively used.
If the under bump metal layer 18 is formed without forming the under bump metal layer 18, the under bump metal layer 18 may be disconnected due to the peripheral edge of the intermediate metal layer 15. Then, the auxiliary metal layer 23 using the under bump metal layer 18 as an electrode is formed.
May adversely affect the subsequent steps such as the plating step and the bump electrode 24 plating step.
【００３３】これに対して本実施形態のように樹脂層１
７を設けると、アンダーバンプメタル層１８の断線を防
止できるため、メッキによる補助金属層２３の形成など
の後続の工程を支障無く行うことができる。また、樹脂
層によってパッシベーション３の損傷を防止できる利点
もある。なお、樹脂層１７は中間金属層１５の周囲の適
当な範囲だけに形成しても良い。On the other hand, as in this embodiment, the resin layer 1
7 is provided, the disconnection of the under bump metal layer 18 can be prevented, so that subsequent steps such as formation of the auxiliary metal layer 23 by plating can be performed without any trouble. There is also an advantage that the resin layer can prevent the passivation 3 from being damaged. The resin layer 17 may be formed only in an appropriate range around the intermediate metal layer 15.
【００３４】(4).バリエーション
上記の実施形態では中間金属層としてＡｕを使用した
が、例えばＮｉを使用することも可能である。半田バン
プにおいて中間金属層としてＮｉを使用すると、半田く
われなどの問題は生じないため、中間金属層に半田バン
プ電極を直接に接合することが可能とある。(4). Variation Although Au is used as the intermediate metal layer in the above embodiment, it is also possible to use Ni, for example. When Ni is used as the intermediate metal layer in the solder bump, problems such as solder smashing do not occur, and therefore the solder bump electrode can be directly bonded to the intermediate metal layer.
【００３５】上記の実施形態は半田バンプに適用してい
るが、本発明は金バンプなどの他のバンプにも適用でき
る。Although the above embodiment is applied to solder bumps, the present invention can be applied to other bumps such as gold bumps.
【００３６】また、バリアメタル層やアンダーバンプメ
タル層の素材や層数、成膜方法などは、求められる特性
に応じて様々に異ならせることができる。例えばバリア
メタル層としては、Ｃｒ、Ｃｒ−Ｃｕ、Ｔi −Ｐｄ、Ａ
ｇなどを適宜選択して使用できる。条件が許せば、バリ
アメタル層とアンダーバンプメタル層とをそれそれ単層
とすることも可能である。Further, the material and the number of layers of the barrier metal layer and the under bump metal layer, the film forming method and the like can be variously changed according to the required characteristics. For example, as the barrier metal layer, Cr, Cr-Cu, Ti-Pd, A
g and the like can be appropriately selected and used. If the conditions allow, the barrier metal layer and the under bump metal layer can be formed as a single layer.
【００３７】また、中間金属層としては、金やＮｉに代
えて白金を使用することも可能である。更に、シリコン
基板製の半導体装置の場合は電極パッドはアルミ製とす
ることが殆どであるが、基板の条件が異なれば、電極パ
ッドとして銅や金を使用することも可能である。補助金
属層を設ける場合、複層とすることも可能である。Further, as the intermediate metal layer, platinum can be used instead of gold or Ni. Further, in the case of a semiconductor device made of a silicon substrate, the electrode pads are mostly made of aluminum, but if the conditions of the substrate are different, copper or gold can be used as the electrode pads. When the auxiliary metal layer is provided, it is possible to have a multilayer structure.
【００３８】また、バンプ電極２４の形状はマッシュル
ーム形には限らず、厚いレジスト膜を使用して形成する
ストレートウォール形とするなどしても良いことは言う
までもない。The shape of the bump electrode 24 is not limited to the mushroom shape, and it goes without saying that it may be a straight wall shape formed by using a thick resist film.
【００３９】[0039]
【発明の作用・効果】本発明によると、電極パッドを傷
付けることなくバリアメタル層を形成してから、プロー
ブが貫通しない程度の厚さの中間金属層を積層形成した
後に、中間金属層にプローブを当てて検査や測定を行う
という工程を経ることにより、電極パッドをバリアメタ
ル層によって確実にガードすることができる。According to the present invention, the barrier metal layer is formed without damaging the electrode pad, and then the intermediate metal layer having a thickness that does not allow the probe to penetrate is formed and then the probe is formed on the intermediate metal layer. The electrode pad can be reliably guarded by the barrier metal layer through the process of applying the inspection and measuring.
【００４０】また、中間金属層がプローブによって傷付
けられてアンダーバンプメタル層にムラが生じることは
有り得るが、中間金属層を金のように耐食性の高い導電
性素材製とすることにより、仮にアンダーバンプメタル
層にムラができても悪影響を受けることを防止できる。Although the intermediate metal layer may be damaged by the probe to cause unevenness in the under bump metal layer, if the intermediate metal layer is made of a conductive material having high corrosion resistance such as gold, it is assumed that the under bump metal layer is Even if the metal layer is uneven, it can be prevented from being adversely affected.
【００４１】従って、検査・測定の確実性を損なうこと
なく、バンプ電極の形成工程での不良に起因した不良品
発生を防止又は著しく低減することができる。請求項２
のように構成すると、工程途中においてアンダーバンプ
メタル層が中間金属層の縁部において断線することを防
止して、後工程を支障無く行うことができるため、より
好適である。Therefore, it is possible to prevent or significantly reduce the generation of defective products due to defects in the bump electrode forming process without impairing the reliability of inspection and measurement. Claim 2
With such a configuration, it is possible to prevent the under-bump metal layer from breaking at the edge of the intermediate metal layer during the process, and it is possible to perform the post-process without trouble, which is more preferable.
【図１】本願発明の実施形態の工程を示す図である。FIG. 1 is a diagram showing a process of an embodiment of the present invention.
【図２】本願発明の実施形態の工程を示す図である。FIG. 2 is a diagram showing a process of an embodiment of the present invention.
【図３】本願発明の実施形態の工程を示す図である。FIG. 3 is a diagram showing a process of an embodiment of the present invention.
【図４】本願発明の実施形態の工程を示す図である。FIG. 4 is a diagram showing a process of an embodiment of the present invention.
【図５】従来例を示す図である。FIG. 5 is a diagram showing a conventional example.
１ シリコン基板 ２ アルミ製の電極パッド ３ パッシベーション（保護絶縁膜） ８ プローブ １０ バリアメタル層 １５ 金の中間金属層 １７ 樹脂層 １８ アンダーバンプメタル層 ２３ Ｎｉの補助金属層 ２４ 半田のバンプ電極 1 Silicon substrate 2 Aluminum electrode pad 3 Passivation (protective insulation film) 8 probes 10 Barrier metal layer 15 Gold intermediate metal layer 17 Resin layer 18 Under bump metal layer 23 Ni auxiliary metal layer 24 Solder bump electrode
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴田 和孝 京都市右京区西院溝崎町21番地 ローム株 式会社内 Ｆターム(参考） 4M106 AA01 AD03 AD05 AD26 BA01 5F044 QQ05 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Kazutaka Shibata 21 Ryozo Mizozaki-cho, Saiin, Ukyo-ku, Kyoto Inside the company F-term (reference) 4M106 AA01 AD03 AD05 AD26 BA01 5F044 QQ05
Claims (3)
タル層を介して中間金属層を積層し、この中間金属層の
上面に、バンプ電極を、直接に又はアンダーバンプメタ
ル層を介して若しくはアンダーバンプメタル層と補助金
属層とを介して接合していることを特徴とする、バンプ
電極を備えている電子部品。1. An intermediate metal layer is laminated on an upper surface of an electrode pad made of aluminum or the like via a barrier metal layer, and a bump electrode is directly or via an under bump metal layer on the upper surface of the intermediate metal layer, or An electronic component provided with a bump electrode, wherein the electronic component is joined via an under bump metal layer and an auxiliary metal layer.
なる樹脂層を、その上面が中間金属層となだらかに連続
する状態で設けていることを特徴とする、請求項１に記
載したバンプ電極を備えている電子部品。2. A resin layer made of an insulating resin is provided outside the intermediate metal layer in a state where the upper surface of the intermediate metal layer is smoothly continuous with the intermediate metal layer. An electronic component equipped with bump electrodes.
する工程と、前記バリアメタル層の上面に中間金属層を
積層する工程と、前記中間金属層の上面にアンダーバン
プメタル層を積層する工程と、アンダーバンプメタル層
の上面に直接に又は補助金属層を介してバンプ電極を接
合する工程とを備えており、 前記中間金属層を形成してから、プローブを中間金属層
に接触させて検査や測定を行い、その後にアンダーバン
プメタル層を形成することを特徴とする、バンプ電極を
備えている電子部品の製造方法。3. A step of laminating a barrier metal layer on the upper surface of the electrode pad, a step of laminating an intermediate metal layer on the upper surface of the barrier metal layer, and a step of laminating an under bump metal layer on the upper surface of the intermediate metal layer. And a step of joining the bump electrode directly to the upper surface of the under bump metal layer or via an auxiliary metal layer, and after forming the intermediate metal layer, the probe is brought into contact with the intermediate metal layer for inspection. A method for manufacturing an electronic component having a bump electrode, the method comprising: performing a measurement, a measurement, and then forming an under bump metal layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002104267A JP3825355B2 (en) | 2002-04-05 | 2002-04-05 | Electronic component provided with bump electrode and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002104267A JP3825355B2 (en) | 2002-04-05 | 2002-04-05 | Electronic component provided with bump electrode and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297869A true JP2003297869A (en) | 2003-10-17 |
| JP3825355B2 JP3825355B2 (en) | 2006-09-27 |
Family
ID=29389617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002104267A Expired - Fee Related JP3825355B2 (en) | 2002-04-05 | 2002-04-05 | Electronic component provided with bump electrode and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3825355B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027400A (en) * | 2005-07-15 | 2007-02-01 | Kawasaki Microelectronics Kk | Semiconductor device and manufacturing method thereof |
| WO2007074529A1 (en) * | 2005-12-27 | 2007-07-05 | Fujitsu Limited | Semiconductor device |
| WO2007116501A1 (en) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | Semiconductor device and its manufacturing method |
| JP2008244134A (en) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | Semiconductor device and its manufacturing method |
-
2002
- 2002-04-05 JP JP2002104267A patent/JP3825355B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027400A (en) * | 2005-07-15 | 2007-02-01 | Kawasaki Microelectronics Kk | Semiconductor device and manufacturing method thereof |
| WO2007074529A1 (en) * | 2005-12-27 | 2007-07-05 | Fujitsu Limited | Semiconductor device |
| JPWO2007074529A1 (en) * | 2005-12-27 | 2009-06-04 | 富士通株式会社 | Semiconductor device and manufacturing method thereof |
| US8076780B2 (en) | 2005-12-27 | 2011-12-13 | Fujitsu Semiconductor Limited | Semiconductor device with pads of enhanced moisture blocking ability |
| JP4998270B2 (en) * | 2005-12-27 | 2012-08-15 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method thereof |
| US8906705B2 (en) | 2005-12-27 | 2014-12-09 | Fujitsu Semiconductor Limited | Semiconductor device with pads of enhanced moisture blocking ability |
| US9059033B2 (en) | 2005-12-27 | 2015-06-16 | Fujitsu Semiconductor Limited | Semiconductor device with pads of enhanced moisture blocking ability |
| WO2007116501A1 (en) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | Semiconductor device and its manufacturing method |
| JPWO2007116501A1 (en) * | 2006-03-31 | 2009-08-20 | 富士通マイクロエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
| JP5353237B2 (en) * | 2006-03-31 | 2013-11-27 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method thereof |
| JP2008244134A (en) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | Semiconductor device and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3825355B2 (en) | 2006-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI596724B (en) | Semiconductor device | |
| TWI576974B (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2007317979A (en) | Method for manufacturing semiconductor device | |
| WO2012035688A1 (en) | Semiconductor device, semiconductor device unit, and semiconductor device production method | |
| JP3389517B2 (en) | Chip size package and manufacturing method thereof | |
| US8309373B2 (en) | Method of manufacturing semiconductor device | |
| US6878963B2 (en) | Device for testing electrical characteristics of chips | |
| JP2003297869A (en) | Electronic component provided with bump electrode and manufacturing method therefor | |
| JP2000150518A (en) | Manufacture of semiconductor device | |
| JPH08340029A (en) | Flip chip ic and its manufacture | |
| JPH11145174A (en) | Semiconductor and manufacture of the same | |
| US8426303B2 (en) | Manufacturing method of semiconductor device, and mounting structure thereof | |
| TW558782B (en) | Fabrication method for strengthened flip-chip solder bump | |
| JPH08148495A (en) | Semiconductor device, manufacture thereof, and adhesion evaluation method of semiconductor device bump | |
| JP2001035876A (en) | Flip-chip connection structure, semiconductor device and fabrication thereof | |
| JP2003023022A (en) | Continuity test structure for bump electrode | |
| JPH03218644A (en) | Connection structure of circuit board | |
| JP2001118994A (en) | Semiconductor device | |
| JPH05235003A (en) | Solder bump forming method and mask used therein | |
| JP3722784B2 (en) | Semiconductor device | |
| JPH10209154A (en) | Semiconductor device | |
| JPH03266446A (en) | Manufacture of semiconductor device | |
| KR100220796B1 (en) | Method for making bump area | |
| JP2005039170A (en) | Semiconductor device and method for manufacturing the same | |
| JP3720391B2 (en) | Semiconductor device and manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040819 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090707 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100707 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110707 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |