JP2002368179A - リードフレーム、面実装型半導体パッケージおよびその製造方法 - Google Patents
リードフレーム、面実装型半導体パッケージおよびその製造方法Info
- Publication number
- JP2002368179A JP2002368179A JP2001168698A JP2001168698A JP2002368179A JP 2002368179 A JP2002368179 A JP 2002368179A JP 2001168698 A JP2001168698 A JP 2001168698A JP 2001168698 A JP2001168698 A JP 2001168698A JP 2002368179 A JP2002368179 A JP 2002368179A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- package
- semiconductor package
- lead
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】リードフレームから切り離す際に、加工負荷を
軽減すると共に切断バリを発生しない半導体パッケージ
を提供する。 【解決手段】半導体パッケージ８は、リード端子４の端
部に対した切断部の下面側にスリット部７が設けられて
いるリードフレーム１４が使用され、封止樹脂５で封止
された後にリードフレーム１４から切り離して得られ
る。リードフレーム１４の当該切断部の厚さが薄くなっ
ているため、切断時の加工負荷を軽減でき、切断時にリ
ード端子４の先端に切断バリが発生することを抑制でき
る。また、半導体素子６を樹脂封止５によって封止する
際にスリット部７内が封止樹脂５で満たされるため、リ
ード端子はスリット部７内の封止樹脂５によっても固定
された状態となり、リード端子４と封止樹脂５との接合
部分は強固となり、切断時におけるリード端子４の剥離
や封止体の欠けを抑制一層できる。
軽減すると共に切断バリを発生しない半導体パッケージ
を提供する。 【解決手段】半導体パッケージ８は、リード端子４の端
部に対した切断部の下面側にスリット部７が設けられて
いるリードフレーム１４が使用され、封止樹脂５で封止
された後にリードフレーム１４から切り離して得られ
る。リードフレーム１４の当該切断部の厚さが薄くなっ
ているため、切断時の加工負荷を軽減でき、切断時にリ
ード端子４の先端に切断バリが発生することを抑制でき
る。また、半導体素子６を樹脂封止５によって封止する
際にスリット部７内が封止樹脂５で満たされるため、リ
ード端子はスリット部７内の封止樹脂５によっても固定
された状態となり、リード端子４と封止樹脂５との接合
部分は強固となり、切断時におけるリード端子４の剥離
や封止体の欠けを抑制一層できる。
Description
【０００１】
【発明の属する技術分野】この発明は、リードフレー
ム、面実装半導体パッケージおよびその製造方法に関す
る。詳しくは、リード端子の端部に対応した切断部の下
面にスリット部を形成することによって、半導体素子を
封止体によって封止した後にリードフレームの切断部を
上面側から切断してリード端子を形成する際に、加工負
荷を軽減すると共にリード端子の先端に切断バリが発生
することを抑制し、またリード端子の剥離や封止体の欠
け等を抑制するようにしたリードフレーム等に係るもの
である。
ム、面実装半導体パッケージおよびその製造方法に関す
る。詳しくは、リード端子の端部に対応した切断部の下
面にスリット部を形成することによって、半導体素子を
封止体によって封止した後にリードフレームの切断部を
上面側から切断してリード端子を形成する際に、加工負
荷を軽減すると共にリード端子の先端に切断バリが発生
することを抑制し、またリード端子の剥離や封止体の欠
け等を抑制するようにしたリードフレーム等に係るもの
である。
【０００２】
【従来の技術】現代電子機器の小型化に伴い、半導体産
業において半導体装置の小型化、薄型化、高密度化が進
みつつある。ＱＦＰ（Quad Flat Package）タイプの半
導体パッケージの代わりに、面実装型導体パッケージ、
例えば、ＶＱＦＮ（Very ThinQuad Flat Non Leade
d）、ＶＳＯＮ（Very Thin Small Outline Non Leade
d）タイプ等の半導体パッケージが大量に利用されてい
る。上記面実装型半導体パッケージについて、ここで
は、ＶＱＦＮタイプの半導体パッケージを例として説明
する。
業において半導体装置の小型化、薄型化、高密度化が進
みつつある。ＱＦＰ（Quad Flat Package）タイプの半
導体パッケージの代わりに、面実装型導体パッケージ、
例えば、ＶＱＦＮ（Very ThinQuad Flat Non Leade
d）、ＶＳＯＮ（Very Thin Small Outline Non Leade
d）タイプ等の半導体パッケージが大量に利用されてい
る。上記面実装型半導体パッケージについて、ここで
は、ＶＱＦＮタイプの半導体パッケージを例として説明
する。
【０００３】図７はＶＱＦＮタイプの半導体パッケージ
１の構成を示している。図７（ａ）は、ＶＱＦＮタイプ
半導体パッケージ１の断面構造図である。この半導体パ
ッケージ１においては、半導体素子６が導電性接着剤等
によりダイパッド２の上に接合されており、また、半導
体素子６上の接続電極がボンデイングワイヤ３でリード
端子４に接続されており、更に半導体素子６は封止体と
しての封止樹脂（例えばエポキシ樹脂）５で封止されて
いる。図７（ｂ）は、そのＶＱＦＮタイプ半導体パッケ
ージの底面図である。リード端子４はパッケージの下面
より、辺縁まで露出しており、また、この例では下面中
央部にダイパッド２も露出している。
１の構成を示している。図７（ａ）は、ＶＱＦＮタイプ
半導体パッケージ１の断面構造図である。この半導体パ
ッケージ１においては、半導体素子６が導電性接着剤等
によりダイパッド２の上に接合されており、また、半導
体素子６上の接続電極がボンデイングワイヤ３でリード
端子４に接続されており、更に半導体素子６は封止体と
しての封止樹脂（例えばエポキシ樹脂）５で封止されて
いる。図７（ｂ）は、そのＶＱＦＮタイプ半導体パッケ
ージの底面図である。リード端子４はパッケージの下面
より、辺縁まで露出しており、また、この例では下面中
央部にダイパッド２も露出している。
【０００４】次に、ＶＱＦＮタイプ半導体パッケージの
製造工程を説明する。図８は、ＶＱＦＮタイプ半導体パ
ッケージの製造工程を示す図である。図８（ａ）は、封
止前の状態を示している。この状態では、リードフレー
ム１４のダイパッド２の上に半導体素子６が導電性接着
剤等を用いて接合されており、ボンディングワイヤ３で
半導体素子６上の接続電極がリードフレーム１４のリー
ド端子４に接続されている。また、半導体素子６、ボン
ディングワイヤ３等が封止金型１１で覆われている。こ
の図８（ａ）の状態で封止金型１１内に樹脂を流入して
封止をする。図８（ｂ）は、封止後の状態を示してい
る。半導体素子６およびボンディングワイヤ３は封止樹
脂５によって封止され、外部環境から保護される。この
ように封止された後に、リードフレーム１４から単体パ
ッケージへ分離するために、ダイヤモンド粒子を貼り付
けた切断ブレード１０、或いは図に示しない切断成形金
型等で切断加工が行われて、図７に示すような半導体パ
ッケージ１が得られる。
製造工程を説明する。図８は、ＶＱＦＮタイプ半導体パ
ッケージの製造工程を示す図である。図８（ａ）は、封
止前の状態を示している。この状態では、リードフレー
ム１４のダイパッド２の上に半導体素子６が導電性接着
剤等を用いて接合されており、ボンディングワイヤ３で
半導体素子６上の接続電極がリードフレーム１４のリー
ド端子４に接続されている。また、半導体素子６、ボン
ディングワイヤ３等が封止金型１１で覆われている。こ
の図８（ａ）の状態で封止金型１１内に樹脂を流入して
封止をする。図８（ｂ）は、封止後の状態を示してい
る。半導体素子６およびボンディングワイヤ３は封止樹
脂５によって封止され、外部環境から保護される。この
ように封止された後に、リードフレーム１４から単体パ
ッケージへ分離するために、ダイヤモンド粒子を貼り付
けた切断ブレード１０、或いは図に示しない切断成形金
型等で切断加工が行われて、図７に示すような半導体パ
ッケージ１が得られる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たように、リードフレームから単体パッケージを切り離
すための切断工程で（図８（ｂ）参照）、例えば切断ブ
レード１０を用いて切断する際に、図９に示すように、
半導体パッケージ１のリード端子４の切断面に切断バリ
１３が発生する。このように切断バリ１３が発生する
と、半導体パッケージ１を実装基板に実装する際に、切
断バリ１３の部分だけ浮き、実装不良となる。また、上
記のようにパッケージをリードフレームから切り離す際
に、リード端子４と封止樹脂５との接合部分に大きな負
荷がかかることから、リード端子４の剥離を発生するこ
ともある。
たように、リードフレームから単体パッケージを切り離
すための切断工程で（図８（ｂ）参照）、例えば切断ブ
レード１０を用いて切断する際に、図９に示すように、
半導体パッケージ１のリード端子４の切断面に切断バリ
１３が発生する。このように切断バリ１３が発生する
と、半導体パッケージ１を実装基板に実装する際に、切
断バリ１３の部分だけ浮き、実装不良となる。また、上
記のようにパッケージをリードフレームから切り離す際
に、リード端子４と封止樹脂５との接合部分に大きな負
荷がかかることから、リード端子４の剥離を発生するこ
ともある。
【０００６】そこで、この発明は、半導体パッケージ製
造過程中、半導体素子を封止体によって封止した後にリ
ードフレームの上面側から切断してリード端子を形成す
る際に、加工負荷を軽減すると共にリード端子の先端に
切断バリが発生することを防止し、またリード端子の剥
離等を防止し得るようにしたリードフレーム等を提供す
ることを目的とする。
造過程中、半導体素子を封止体によって封止した後にリ
ードフレームの上面側から切断してリード端子を形成す
る際に、加工負荷を軽減すると共にリード端子の先端に
切断バリが発生することを防止し、またリード端子の剥
離等を防止し得るようにしたリードフレーム等を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るリードフ
レームは、パッケージ下面と同じ面内に有するようにリ
ード端子を封止体から露出させてパッケージ化する面実
装型半導体パッケージ用のリードフレームであって、上
記リード端子の端部に対応した切断部の下面側にスリッ
ト部が形成されたものである。
レームは、パッケージ下面と同じ面内に有するようにリ
ード端子を封止体から露出させてパッケージ化する面実
装型半導体パッケージ用のリードフレームであって、上
記リード端子の端部に対応した切断部の下面側にスリッ
ト部が形成されたものである。
【０００８】また、この発明に係る半導体パッケージ
は、パッケージ下面と同じ面内に有するようにリード端
子を封止体から露出させてパッケージ化した面実装型半
導体パッケージであって、そのリード端子は、該リード
端子の端部に対応した切断部の下面側にスリット部が形
成されているリードフレームを使用し、上記切断部を上
面側から切断して形成されているものである。
は、パッケージ下面と同じ面内に有するようにリード端
子を封止体から露出させてパッケージ化した面実装型半
導体パッケージであって、そのリード端子は、該リード
端子の端部に対応した切断部の下面側にスリット部が形
成されているリードフレームを使用し、上記切断部を上
面側から切断して形成されているものである。
【０００９】また、この発明に係る半導体パッケージの
製造方法は、パッケージ下面と同じ面内に有するように
リード端子を封止体から露出させてパッケージ化した面
実装型半導体パッケージの製造方法であって、上記リー
ド端子の端部に対応した切断部の下面側にスリット部を
有するリードフレームを使用し、半導体素子を上記封止
体によって封止する際に上記リードフレームのスリット
部内を上記封止体で満たし、また、半導体素子を上記封
止体によって封止した後に、上記リードフレームの上記
切断部を上面側から切断して上記リード端子を形成する
ものである。
製造方法は、パッケージ下面と同じ面内に有するように
リード端子を封止体から露出させてパッケージ化した面
実装型半導体パッケージの製造方法であって、上記リー
ド端子の端部に対応した切断部の下面側にスリット部を
有するリードフレームを使用し、半導体素子を上記封止
体によって封止する際に上記リードフレームのスリット
部内を上記封止体で満たし、また、半導体素子を上記封
止体によって封止した後に、上記リードフレームの上記
切断部を上面側から切断して上記リード端子を形成する
ものである。
【００１０】この発明においては、パッケージ下面と同
じ面内に有するようにリード端子を封止体から露出させ
てパッケージ化する面実装型半導体パッケージ用のリー
ドフレームには、リード端子の端部に対応した切断部の
下面側にスリット部が形成されている。半導体素子を封
止体によって封止した後に、リードフレームから各半導
体パッケージの切り離しが行われる。この場合、リード
フレームの切断部が上面側から切断されてリード端子が
形成される。
じ面内に有するようにリード端子を封止体から露出させ
てパッケージ化する面実装型半導体パッケージ用のリー
ドフレームには、リード端子の端部に対応した切断部の
下面側にスリット部が形成されている。半導体素子を封
止体によって封止した後に、リードフレームから各半導
体パッケージの切り離しが行われる。この場合、リード
フレームの切断部が上面側から切断されてリード端子が
形成される。
【００１１】上述したようにリード端子の端部に対応し
た切断部の下面側にスリット部が形成されているリード
フレームが使用される場合、この切断部の厚さが薄くな
っているため、切断時の加工負荷が軽減されると共にリ
ード端子の先端に切断バリが発生することが抑制され、
また切断時にリード端子と封止体との接合部分にかかる
負荷が軽減されてリード端子の剥離や封止体の欠け等が
抑制される。
た切断部の下面側にスリット部が形成されているリード
フレームが使用される場合、この切断部の厚さが薄くな
っているため、切断時の加工負荷が軽減されると共にリ
ード端子の先端に切断バリが発生することが抑制され、
また切断時にリード端子と封止体との接合部分にかかる
負荷が軽減されてリード端子の剥離や封止体の欠け等が
抑制される。
【００１２】また、リード端子の端部に対応した切断部
の下面側にスリット部が形成されているリードフレーム
が使用される場合、半導体素子を封止体によって封止す
る際にスリット部内が封止体で満たされる。これによ
り、リード端子はスリット部内の封止体によっても固定
された状態となり、リード端子と封止体との接合部分は
より強固となり、切断時におけるリード端子の剥離や封
止体の欠け等がより一層抑制される。
の下面側にスリット部が形成されているリードフレーム
が使用される場合、半導体素子を封止体によって封止す
る際にスリット部内が封止体で満たされる。これによ
り、リード端子はスリット部内の封止体によっても固定
された状態となり、リード端子と封止体との接合部分は
より強固となり、切断時におけるリード端子の剥離や封
止体の欠け等がより一層抑制される。
【００１３】
【発明の実施の形態】以下、図面を参照しながら、この
発明の第１の実施の形態について説明する。図１は、第
１の実施の形態としての半導体パッケージ８の構成を示
している。この半導体パッケージ８はＶＱＦＮタイプの
半導体パッケージである。図１に示す半導体パッケージ
８において、図１（ａ）は、半導体パッケージ８の断面
構造を示している。この半導体パッケージ８において
は、半導体素子６が導電性接着剤等によりダイパッド２
の上に接合されており、また、半導体素子６上の接続電
極がボンディングワイヤ３でリード端子４に接続されて
いる。更に、半導体素子６は、封止体としての封止樹脂
（例えばエポキシ樹脂）５で封止されている。リード端
子４の端部の下面側にスリット部７が設けられており、
このスリット部７内にも封止樹脂５が充填されている。
発明の第１の実施の形態について説明する。図１は、第
１の実施の形態としての半導体パッケージ８の構成を示
している。この半導体パッケージ８はＶＱＦＮタイプの
半導体パッケージである。図１に示す半導体パッケージ
８において、図１（ａ）は、半導体パッケージ８の断面
構造を示している。この半導体パッケージ８において
は、半導体素子６が導電性接着剤等によりダイパッド２
の上に接合されており、また、半導体素子６上の接続電
極がボンディングワイヤ３でリード端子４に接続されて
いる。更に、半導体素子６は、封止体としての封止樹脂
（例えばエポキシ樹脂）５で封止されている。リード端
子４の端部の下面側にスリット部７が設けられており、
このスリット部７内にも封止樹脂５が充填されている。
【００１４】図１（ｂ）は、その半導体パッケージ８の
底面図である。リード端子４の端部の下面側にあるスリ
ット部７に封止樹脂５が充填されているため、リード端
子４はパッケージの下面辺縁部分では露出されていな
い。また、この半導体パッケージ８はダイパッド露出タ
イプで、下面中央部にダイパッド２が露出している。
底面図である。リード端子４の端部の下面側にあるスリ
ット部７に封止樹脂５が充填されているため、リード端
子４はパッケージの下面辺縁部分では露出されていな
い。また、この半導体パッケージ８はダイパッド露出タ
イプで、下面中央部にダイパッド２が露出している。
【００１５】図２（ａ）、（ｂ）は、第１の実施の形態
の半導体パッケージ８を製造する際に使用されるリード
フレーム１４の構成を示している。図２は、単体パッケ
ージ２個分のリードフレーム１４を示している。図２
（ａ）は底面図、図２（ｂ）はそのＡ−Ａ断面図であ
る。
の半導体パッケージ８を製造する際に使用されるリード
フレーム１４の構成を示している。図２は、単体パッケ
ージ２個分のリードフレーム１４を示している。図２
（ａ）は底面図、図２（ｂ）はそのＡ−Ａ断面図であ
る。
【００１６】リードフレーム１４は、図２に示すように
リード端子４の端部に対応した切断部の下面側にスリッ
ト部７が形成されている。このスリット部７の形成に
は、化学エッチング法によりエッチング処理しても良
く、また、金型を用いたプレス加工をしても良い。ま
た、スリット部７の高さは、リードフレーム１４の厚さ
の例えば１／２とされるが、これに限定されるものでは
ない。
リード端子４の端部に対応した切断部の下面側にスリッ
ト部７が形成されている。このスリット部７の形成に
は、化学エッチング法によりエッチング処理しても良
く、また、金型を用いたプレス加工をしても良い。ま
た、スリット部７の高さは、リードフレーム１４の厚さ
の例えば１／２とされるが、これに限定されるものでは
ない。
【００１７】次に、図１に示す半導体パッケージ８の製
造工程について、図３の工程図を参照して説明する。図
３（ａ）は、半導体パッケージ製造プロセス中の樹脂封
止工程で、封止前の状態を示している。この状態では、
リードフレーム１４のダイパッド２の上に、半導体素子
６が導電性接着剤等により接合されており、また、半導
体素子６上の接続電極がボンディングワイヤ３でリード
フレーム１４のリード端子４に接続されている。リード
フレーム１４としては図２に示すスリット部７が設けら
れたものを用いている。また、半導体素子６、ボンディ
ングワイヤ３等が封止金型１１で覆われている。この図
３（ａ）の状態で封止金型１１内に樹脂を流入して封止
をする。この場合、リードフレーム１４のスリット部７
内にも樹脂が流入される。
造工程について、図３の工程図を参照して説明する。図
３（ａ）は、半導体パッケージ製造プロセス中の樹脂封
止工程で、封止前の状態を示している。この状態では、
リードフレーム１４のダイパッド２の上に、半導体素子
６が導電性接着剤等により接合されており、また、半導
体素子６上の接続電極がボンディングワイヤ３でリード
フレーム１４のリード端子４に接続されている。リード
フレーム１４としては図２に示すスリット部７が設けら
れたものを用いている。また、半導体素子６、ボンディ
ングワイヤ３等が封止金型１１で覆われている。この図
３（ａ）の状態で封止金型１１内に樹脂を流入して封止
をする。この場合、リードフレーム１４のスリット部７
内にも樹脂が流入される。
【００１８】図３（ｂ）は、封止後の状態を示してい
る。なお、図３（ｂ）は、封止樹脂５が硬化し、封止金
型１１が取り除かれた状態を示している。この状態で半
導体素子６およびボンディングワイヤ３は封止樹脂５に
よって封止され、外部環境から保護される。このように
封止された後に、図３（ｂ）に示すように、切断ブレー
ド１０を用い、リードフレーム１４のスリット部７が設
けられた切断部を上面側から切断することにより、リー
ドフレームから単体パッケージを切り離し、図１に示す
半導体パッケージ８が得られる。
る。なお、図３（ｂ）は、封止樹脂５が硬化し、封止金
型１１が取り除かれた状態を示している。この状態で半
導体素子６およびボンディングワイヤ３は封止樹脂５に
よって封止され、外部環境から保護される。このように
封止された後に、図３（ｂ）に示すように、切断ブレー
ド１０を用い、リードフレーム１４のスリット部７が設
けられた切断部を上面側から切断することにより、リー
ドフレームから単体パッケージを切り離し、図１に示す
半導体パッケージ８が得られる。
【００１９】この場合、リードフレーム１４の複数のリ
ード端子４が連結部１６によって連結された状態にある
ので、この連結部１６を除去するように切断する必要が
ある。図示のように、切断ブレード１０の幅が連結部１
６の幅より大きければ１回の切断で済むが、そうでない
場合には連結部１６の両側を切断してこの連結部１６を
取り除くことになる。
ード端子４が連結部１６によって連結された状態にある
ので、この連結部１６を除去するように切断する必要が
ある。図示のように、切断ブレード１０の幅が連結部１
６の幅より大きければ１回の切断で済むが、そうでない
場合には連結部１６の両側を切断してこの連結部１６を
取り除くことになる。
【００２０】以上説明したように、第１の実施の形態に
おいては、半導体パッケージ８の製造に、リード端子４
の端部に対応した切断部の下面側にスリット部７が形成
されているリードフレーム１４が使用されるものであ
る。リードフレーム１４の当該切断部の厚さが薄くなっ
ているため、切断時の加工負荷を軽減でき、例えば切断
ブレード１０の寿命を延ばすことができる。また、リー
ドフレーム１４の切断部の厚さが薄くなっているため、
切断時にリード端子４の先端に切断バリ１３（図９参
照）が発生することを抑制することができる。更に、リ
ードフレーム１４の切断部の厚さが薄くなっているた
め、切断時にリード端子４と封止体５との接合部分にか
かる負荷が軽減され、リード端子４の剥離や封止体５の
欠け等を抑制することができる。
おいては、半導体パッケージ８の製造に、リード端子４
の端部に対応した切断部の下面側にスリット部７が形成
されているリードフレーム１４が使用されるものであ
る。リードフレーム１４の当該切断部の厚さが薄くなっ
ているため、切断時の加工負荷を軽減でき、例えば切断
ブレード１０の寿命を延ばすことができる。また、リー
ドフレーム１４の切断部の厚さが薄くなっているため、
切断時にリード端子４の先端に切断バリ１３（図９参
照）が発生することを抑制することができる。更に、リ
ードフレーム１４の切断部の厚さが薄くなっているた
め、切断時にリード端子４と封止体５との接合部分にか
かる負荷が軽減され、リード端子４の剥離や封止体５の
欠け等を抑制することができる。
【００２１】また、第１の実施の形態においては、リー
ド端子４の端部に対応した切断部の下面側にスリット部
７が形成されているリードフレーム１４が使用されるも
のであり、半導体素子６を封止樹脂５によって封止する
際にスリット部７内が封止樹脂５で満たされる。そのた
め、リード端子４はスリット部７内の封止樹脂５によっ
ても固定された状態となり（図１（ｂ）参照）、リード
端子４と封止樹脂５との接合部分はより強固となり、切
断時におけるリード端子４の剥離や封止体の欠け等がよ
り一層抑制することができる。
ド端子４の端部に対応した切断部の下面側にスリット部
７が形成されているリードフレーム１４が使用されるも
のであり、半導体素子６を封止樹脂５によって封止する
際にスリット部７内が封止樹脂５で満たされる。そのた
め、リード端子４はスリット部７内の封止樹脂５によっ
ても固定された状態となり（図１（ｂ）参照）、リード
端子４と封止樹脂５との接合部分はより強固となり、切
断時におけるリード端子４の剥離や封止体の欠け等がよ
り一層抑制することができる。
【００２２】次に、図面を参照しながら、この発明の第
２の実施の形態について説明する。図４は、第２の実施
の形態としての半導体パッケージ９の構成を示してい
る。この半導体パッケージ９はＶＱＦＮタイプの半導体
パッケージである。図４に示す半導体パッケージ９にお
いて、図４（ａ）は、半導体パッケージ９の断面構造を
示している。この半導体パッケージ９においては、半導
体素子６が導電性接着剤等によりダイパッド２の上に接
合されており、半導体素子６上の接続電極がボンディン
グワイヤ３でリードフレームのリード端子４に接続され
ている。更に、半導体素子６は、封止体としての封止樹
脂（例えばエポキシ樹脂）５で封止されている。リード
端子４の端部の下面側にスリット部７が設けられてお
り、このスリット部７内にも封止樹脂５が充填されてい
る。
２の実施の形態について説明する。図４は、第２の実施
の形態としての半導体パッケージ９の構成を示してい
る。この半導体パッケージ９はＶＱＦＮタイプの半導体
パッケージである。図４に示す半導体パッケージ９にお
いて、図４（ａ）は、半導体パッケージ９の断面構造を
示している。この半導体パッケージ９においては、半導
体素子６が導電性接着剤等によりダイパッド２の上に接
合されており、半導体素子６上の接続電極がボンディン
グワイヤ３でリードフレームのリード端子４に接続され
ている。更に、半導体素子６は、封止体としての封止樹
脂（例えばエポキシ樹脂）５で封止されている。リード
端子４の端部の下面側にスリット部７が設けられてお
り、このスリット部７内にも封止樹脂５が充填されてい
る。
【００２３】図４（ｂ）は、その半導体パッケージ９の
底面図である。リード端子４の端部の下面にあるスリッ
ト部７に封止樹脂５が充填されているため、パッケージ
の下面辺縁部分では露出されていないが、図示のように
リード端子４の円形電極部がパッケージの底面より露出
している。また、この半導体パッケージ９のダイパッド
２も封止樹脂で封止されている。
底面図である。リード端子４の端部の下面にあるスリッ
ト部７に封止樹脂５が充填されているため、パッケージ
の下面辺縁部分では露出されていないが、図示のように
リード端子４の円形電極部がパッケージの底面より露出
している。また、この半導体パッケージ９のダイパッド
２も封止樹脂で封止されている。
【００２４】図５（ａ）、（ｂ）は、第２の実施の形態
の半導体パッケージ９を製造する際に使用されるリード
フレーム１４の構成を示している。図５は、単体パッケ
ージ２個分のリードフレーム１４を示している。図５
（ａ）は底面図、図５（ｂ）はそのＡ−Ａ断面図であ
る。
の半導体パッケージ９を製造する際に使用されるリード
フレーム１４の構成を示している。図５は、単体パッケ
ージ２個分のリードフレーム１４を示している。図５
（ａ）は底面図、図５（ｂ）はそのＡ−Ａ断面図であ
る。
【００２５】リードフレーム１４は、図５に示すように
リード端子４の端部に対応した切断部の下面側にスリッ
ト部７を形成されている。上記第１の実施の形態と同様
に、このスリット部７の形成には、化学エッチング法に
よりエッチング処理しても良く、また、金型を用いたプ
レス加工をしても良い。また、スリット部７の高さは、
リードフレーム１４の厚さの例えば１／２とされるが、
これに限定されるものではない。
リード端子４の端部に対応した切断部の下面側にスリッ
ト部７を形成されている。上記第１の実施の形態と同様
に、このスリット部７の形成には、化学エッチング法に
よりエッチング処理しても良く、また、金型を用いたプ
レス加工をしても良い。また、スリット部７の高さは、
リードフレーム１４の厚さの例えば１／２とされるが、
これに限定されるものではない。
【００２６】次に、図４に示す半導体パッケージ９の製
造工程について、図６の工程図を参照して説明する。図
６（ａ）は、半導体パッケージ製造プロセス中の樹脂封
止工程で、封止前の状態を示している。この状態では、
リードフレーム１４のダイパッド２の上に、半導体素子
６が導電性接着剤等により接合されており、また、半導
体素子６上の接続電極がボンディングワイヤ３でリード
フレーム１４のリード端子４に接続されている。リード
フレーム１４としては図５に示すスリット部７を設けら
れたものを用いている。また、半導体素子６、ボンディ
ングワイヤ３等が封止金型１１で覆われている。この図
３（ａ）の状態で封止金型１１内に樹脂を流入して封止
をする。この場合、リードフレーム１４のスリット部７
内にも樹脂が流入される。
造工程について、図６の工程図を参照して説明する。図
６（ａ）は、半導体パッケージ製造プロセス中の樹脂封
止工程で、封止前の状態を示している。この状態では、
リードフレーム１４のダイパッド２の上に、半導体素子
６が導電性接着剤等により接合されており、また、半導
体素子６上の接続電極がボンディングワイヤ３でリード
フレーム１４のリード端子４に接続されている。リード
フレーム１４としては図５に示すスリット部７を設けら
れたものを用いている。また、半導体素子６、ボンディ
ングワイヤ３等が封止金型１１で覆われている。この図
３（ａ）の状態で封止金型１１内に樹脂を流入して封止
をする。この場合、リードフレーム１４のスリット部７
内にも樹脂が流入される。
【００２７】図６（ｂ）は、封止後の状態を示してい
る。なお、図６（ｂ）は、封止樹脂５が硬化し、封止金
型１１が取り除かれた状態を示している。この状態で半
導体素子６およびボンディングワイヤ３は封止樹脂５に
よって封止され、外部環境から保護される。このように
封止された後に、図６（ｂ）に示すように、切断ブレー
ド１０を用い、リードフレーム１４のスリット部７が設
けられた切断部を上面側から切断することにより、リー
ドフレームから単体パッケージを切り離し、図４に示す
半導体パッケージ９が得られる。
る。なお、図６（ｂ）は、封止樹脂５が硬化し、封止金
型１１が取り除かれた状態を示している。この状態で半
導体素子６およびボンディングワイヤ３は封止樹脂５に
よって封止され、外部環境から保護される。このように
封止された後に、図６（ｂ）に示すように、切断ブレー
ド１０を用い、リードフレーム１４のスリット部７が設
けられた切断部を上面側から切断することにより、リー
ドフレームから単体パッケージを切り離し、図４に示す
半導体パッケージ９が得られる。
【００２８】上述した第２の実施の形態の半導体パッケ
ージは第１実施の形態の半導体パッケージと同様の効果
が得られる。なお、上述実施の形態においては、図２
（ｂ）に示すように封止した後に、切断ブレード１０を
用い、リードフレームのリード端子の端部に対応した切
断部を切断することによって、リードフレームから単体
パッケージを切り離すものであったが、これに限定され
るものではない。切断成形金型を用いて、上記リードフ
レームの切断部を切断し、リードフレームから単体パッ
ケージを切り離すようにしてもよい。この場合、切断成
形金型の寸法に対応して、リードフレームの二つの半導
体パッケージの切断部の間には所定の間隔を設けること
が必要である。
ージは第１実施の形態の半導体パッケージと同様の効果
が得られる。なお、上述実施の形態においては、図２
（ｂ）に示すように封止した後に、切断ブレード１０を
用い、リードフレームのリード端子の端部に対応した切
断部を切断することによって、リードフレームから単体
パッケージを切り離すものであったが、これに限定され
るものではない。切断成形金型を用いて、上記リードフ
レームの切断部を切断し、リードフレームから単体パッ
ケージを切り離すようにしてもよい。この場合、切断成
形金型の寸法に対応して、リードフレームの二つの半導
体パッケージの切断部の間には所定の間隔を設けること
が必要である。
【００２９】また、上述実施の形態においては、半導体
素子６を封止する際には用いる封止体の材料として樹脂
を用いたものであるが、その他の材料、例えばセラミッ
クを封止体として用いても良い。また、上述実施の形態
においては、この発明をＶＱＦＮタイプの半導体パッケ
ージに適用したものであるが、これに限定されるもので
はない。例えば、ＶＳＯＮタイプの半導体パッケージに
もこの発明を同様に適用できる。
素子６を封止する際には用いる封止体の材料として樹脂
を用いたものであるが、その他の材料、例えばセラミッ
クを封止体として用いても良い。また、上述実施の形態
においては、この発明をＶＱＦＮタイプの半導体パッケ
ージに適用したものであるが、これに限定されるもので
はない。例えば、ＶＳＯＮタイプの半導体パッケージに
もこの発明を同様に適用できる。
【００３０】
【発明の効果】この発明に係るリードフレームは、パッ
ケージ下面と同じ面内に有するようにリード端子を封止
体から露出させてパッケージ化する面実装型半導体パッ
ケージ用のリードフレームであって、そのリード端子の
端部に対応した切断部の下面側にスリット部が形成され
たものである。
ケージ下面と同じ面内に有するようにリード端子を封止
体から露出させてパッケージ化する面実装型半導体パッ
ケージ用のリードフレームであって、そのリード端子の
端部に対応した切断部の下面側にスリット部が形成され
たものである。
【００３１】また、この発明に係る半導体パッケージ
は、そのリードフレームを用いて製造したものである。
リード端子の端部に対応した切断部の下面側にスリット
部が形成されているリードフレームを使用する場合、そ
の切断部の厚さが薄くなっているため、切断時の加工負
荷を軽減できると共にリード端子の先端に切断バリが発
生することが抑制でき、また切断時にリード端子と封止
体との接合部分にかかる負荷を軽減できリード端子の剥
離や封止体の欠け等を抑制できる。
は、そのリードフレームを用いて製造したものである。
リード端子の端部に対応した切断部の下面側にスリット
部が形成されているリードフレームを使用する場合、そ
の切断部の厚さが薄くなっているため、切断時の加工負
荷を軽減できると共にリード端子の先端に切断バリが発
生することが抑制でき、また切断時にリード端子と封止
体との接合部分にかかる負荷を軽減できリード端子の剥
離や封止体の欠け等を抑制できる。
【００３２】また、この発明に係る半導体パッケージの
製造方法によれば、リード端子の端部に対応した切断部
の下面側にスリット部が形成されているリードフレーム
が使用される。半導体素子を封止体によって封止する際
にスリット部内が封止体で満たされる。したがって、リ
ード端子はスリット部内の封止体によっても固定された
状態となり、リード端子と封止体との接合部分をより強
固とでき、切断時におけるリード端子の剥離や封止体の
欠け等がより一層抑制できる。
製造方法によれば、リード端子の端部に対応した切断部
の下面側にスリット部が形成されているリードフレーム
が使用される。半導体素子を封止体によって封止する際
にスリット部内が封止体で満たされる。したがって、リ
ード端子はスリット部内の封止体によっても固定された
状態となり、リード端子と封止体との接合部分をより強
固とでき、切断時におけるリード端子の剥離や封止体の
欠け等がより一層抑制できる。
【図１】第１の実施の形態としての半導体パッケージの
構成を示す図である。
構成を示す図である。
【図２】第１の実施の形態の半導体パッケージの製造に
使用するリードフレームの構成を示す図である。
使用するリードフレームの構成を示す図である。
【図３】第１の実施の形態の半導体パッケージの製造工
程を示す図である。
程を示す図である。
【図４】第２の実施の形態としての半導体パッケージの
構成を示す図である。
構成を示す図である。
【図５】第２の実施の形態の半導体パッケージの製造に
使用するリードフレームの構成を示す図である。
使用するリードフレームの構成を示す図である。
【図６】第２の実施の形態の半導体パッケージの製造工
程を示す図である。
程を示す図である。
【図７】ＶＱＦＮタイプの半導体パッケージの構成を示
す図である。
す図である。
【図８】ＶＱＦＮタイプの半導体パッケージの製造工程
を示す図である。
を示す図である。
【図９】切断加工による半導体パッケージの切断面に切
断バリが発生した状態を示す図である。
断バリが発生した状態を示す図である。
１，８，９・・・半導体パッケージ、２・・・ダイパッ
ド、３・・・ボンディングワイヤ、４・・・リード端
子、５・・・封止樹脂、６・・・半導体素子、７・・・
スリット部、１０・・・切断ブレード、１１・・・封止
金型、１３・・・切断バリ、１４・・・リードフレー
ム、１６・・・連結部
ド、３・・・ボンディングワイヤ、４・・・リード端
子、５・・・封止樹脂、６・・・半導体素子、７・・・
スリット部、１０・・・切断ブレード、１１・・・封止
金型、１３・・・切断バリ、１４・・・リードフレー
ム、１６・・・連結部
Claims (3)
- 【請求項１】 パッケージ下面と同じ面内に有するよう
にリード端子を封止体から露出させてパッケージ化する
面実装型半導体パッケージ用のリードフレームであっ
て、 上記リード端子の端部に対応した切断部の下面側にスリ
ット部が形成されていることを特徴とするリードフレー
ム。 - 【請求項２】 パッケージ下面と同じ面内に有するよう
にリード端子を封止体から露出させてパッケージ化した
面実装型半導体パッケージであって、 上記リード端子は、該リード端子の端部に対応した切断
部の下面側にスリット部が形成されているリードフレー
ムを使用し、上記切断部を上面側から切断して形成され
たことを特徴とする面実装型半導体パッケージ。 - 【請求項３】 パッケージ下面と同じ面内に有するよう
にリード端子を封止体から露出させてパッケージ化した
面実装型半導体パッケージの製造方法であって、 上記リード端子の端部に対応した切断部の下面側にスリ
ット部を有するリードフレームを使用し、半導体素子を
上記封止体によって封止する際に上記リードフレームの
スリット部内を上記封止体で満たし、 上記半導体素子を上記封止体によって封止した後に、上
記リードフレームの上記切断部を上面側から切断して上
記リード端子を形成することを特徴とする面実装型半導
体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168698A JP4569048B2 (ja) | 2001-06-04 | 2001-06-04 | 面実装型半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168698A JP4569048B2 (ja) | 2001-06-04 | 2001-06-04 | 面実装型半導体パッケージおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368179A true JP2002368179A (ja) | 2002-12-20 |
| JP4569048B2 JP4569048B2 (ja) | 2010-10-27 |
Family
ID=19010885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001168698A Expired - Fee Related JP4569048B2 (ja) | 2001-06-04 | 2001-06-04 | 面実装型半導体パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4569048B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071558A (ja) * | 2011-01-11 | 2011-04-07 | Rohm Co Ltd | 電子部品およびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298256A (ja) * | 1996-03-07 | 1997-11-18 | Matsushita Electron Corp | 電子部品とその製造方法及びそれに用いるリードフレームと金型 |
| JP2000114295A (ja) * | 1998-09-30 | 2000-04-21 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JP2000164788A (ja) * | 1998-11-20 | 2000-06-16 | Anam Semiconductor Inc | 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法 |
| JP2001077265A (ja) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置の製造方法 |
| JP2001148447A (ja) * | 1999-11-22 | 2001-05-29 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
-
2001
- 2001-06-04 JP JP2001168698A patent/JP4569048B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298256A (ja) * | 1996-03-07 | 1997-11-18 | Matsushita Electron Corp | 電子部品とその製造方法及びそれに用いるリードフレームと金型 |
| JP2000114295A (ja) * | 1998-09-30 | 2000-04-21 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JP2000164788A (ja) * | 1998-11-20 | 2000-06-16 | Anam Semiconductor Inc | 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法 |
| JP2001077265A (ja) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置の製造方法 |
| JP2001148447A (ja) * | 1999-11-22 | 2001-05-29 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071558A (ja) * | 2011-01-11 | 2011-04-07 | Rohm Co Ltd | 電子部品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4569048B2 (ja) | 2010-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
| TWI431738B (zh) | 半導體裝置之製造方法 | |
| JP3789443B2 (ja) | 樹脂封止型半導体装置 | |
| KR100369393B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| JPH05226564A (ja) | 半導体装置 | |
| JP2003086750A (ja) | 電子部品の製造方法 | |
| US7189599B2 (en) | Lead frame, semiconductor device using the same and method of producing the semiconductor device | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP2005167292A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPH07307409A (ja) | 半導体装置及びその製造方法 | |
| JP2002368179A (ja) | リードフレーム、面実装型半導体パッケージおよびその製造方法 | |
| JP2001077265A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4923760B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| JP2003068962A (ja) | 半導体装置製造用のフレームおよび半導体装置の製造方法 | |
| JP2812313B2 (ja) | 半導体装置 | |
| KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
| JPH09129798A (ja) | 電子部品およびその製法 | |
| JP4172111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2006229160A (ja) | リードフレームおよび半導体パッケージ並びに半導体装置 | |
| JP2008235724A (ja) | 半導体装置 | |
| JP2005150294A (ja) | 半導体装置およびその製造方法 | |
| JP2000114553A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060531 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090904 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |