JP2002368179A - Lead frame, surface-mounting type semiconductor package, and method of manufacturing the package - Google Patents
Lead frame, surface-mounting type semiconductor package, and method of manufacturing the packageInfo
- Publication number
- JP2002368179A JP2002368179A JP2001168698A JP2001168698A JP2002368179A JP 2002368179 A JP2002368179 A JP 2002368179A JP 2001168698 A JP2001168698 A JP 2001168698A JP 2001168698 A JP2001168698 A JP 2001168698A JP 2002368179 A JP2002368179 A JP 2002368179A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- package
- semiconductor package
- lead
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、リードフレー
ム、面実装半導体パッケージおよびその製造方法に関す
る。詳しくは、リード端子の端部に対応した切断部の下
面にスリット部を形成することによって、半導体素子を
封止体によって封止した後にリードフレームの切断部を
上面側から切断してリード端子を形成する際に、加工負
荷を軽減すると共にリード端子の先端に切断バリが発生
することを抑制し、またリード端子の剥離や封止体の欠
け等を抑制するようにしたリードフレーム等に係るもの
である。[0001] 1. Field of the Invention [0002] The present invention relates to a lead frame, a surface mount semiconductor package, and a method of manufacturing the same. Specifically, by forming a slit on the lower surface of the cut portion corresponding to the end of the lead terminal, the cut portion of the lead frame is cut from the upper surface side after the semiconductor element is sealed with the sealing body, and the lead terminal is cut. According to a lead frame or the like that reduces processing load when forming, suppresses generation of cutting burrs at the tip of a lead terminal, and suppresses peeling of a lead terminal and chipping of a sealing body. It is.
【０００２】[0002]
【従来の技術】現代電子機器の小型化に伴い、半導体産
業において半導体装置の小型化、薄型化、高密度化が進
みつつある。ＱＦＰ（Quad Flat Package）タイプの半
導体パッケージの代わりに、面実装型導体パッケージ、
例えば、ＶＱＦＮ（Very ThinQuad Flat Non Leade
d）、ＶＳＯＮ（Very Thin Small Outline Non Leade
d）タイプ等の半導体パッケージが大量に利用されてい
る。上記面実装型半導体パッケージについて、ここで
は、ＶＱＦＮタイプの半導体パッケージを例として説明
する。2. Description of the Related Art Along with the miniaturization of modern electronic equipment, the miniaturization, thinning, and densification of semiconductor devices are progressing in the semiconductor industry. Instead of QFP (Quad Flat Package) type semiconductor package, surface mount type conductor package,
For example, VQFN (Very ThinQuad Flat Non Leade
d), VSON (Very Thin Small Outline Non Leade)
d) A large number of types and other semiconductor packages are used. Here, the surface mount type semiconductor package will be described using a VQFN type semiconductor package as an example.
【０００３】図７はＶＱＦＮタイプの半導体パッケージ
１の構成を示している。図７（ａ）は、ＶＱＦＮタイプ
半導体パッケージ１の断面構造図である。この半導体パ
ッケージ１においては、半導体素子６が導電性接着剤等
によりダイパッド２の上に接合されており、また、半導
体素子６上の接続電極がボンデイングワイヤ３でリード
端子４に接続されており、更に半導体素子６は封止体と
しての封止樹脂（例えばエポキシ樹脂）５で封止されて
いる。図７（ｂ）は、そのＶＱＦＮタイプ半導体パッケ
ージの底面図である。リード端子４はパッケージの下面
より、辺縁まで露出しており、また、この例では下面中
央部にダイパッド２も露出している。FIG. 7 shows the configuration of a semiconductor package 1 of the VQFN type. FIG. 7A is a sectional structural view of the VQFN type semiconductor package 1. In this semiconductor package 1, a semiconductor element 6 is bonded on a die pad 2 by a conductive adhesive or the like, and a connection electrode on the semiconductor element 6 is connected to a lead terminal 4 by a bonding wire 3. Further, the semiconductor element 6 is sealed with a sealing resin (for example, epoxy resin) 5 as a sealing body. FIG. 7B is a bottom view of the VQFN type semiconductor package. The lead terminals 4 are exposed from the lower surface of the package to the periphery, and in this example, the die pad 2 is also exposed at the center of the lower surface.
【０００４】次に、ＶＱＦＮタイプ半導体パッケージの
製造工程を説明する。図８は、ＶＱＦＮタイプ半導体パ
ッケージの製造工程を示す図である。図８（ａ）は、封
止前の状態を示している。この状態では、リードフレー
ム１４のダイパッド２の上に半導体素子６が導電性接着
剤等を用いて接合されており、ボンディングワイヤ３で
半導体素子６上の接続電極がリードフレーム１４のリー
ド端子４に接続されている。また、半導体素子６、ボン
ディングワイヤ３等が封止金型１１で覆われている。こ
の図８（ａ）の状態で封止金型１１内に樹脂を流入して
封止をする。図８（ｂ）は、封止後の状態を示してい
る。半導体素子６およびボンディングワイヤ３は封止樹
脂５によって封止され、外部環境から保護される。この
ように封止された後に、リードフレーム１４から単体パ
ッケージへ分離するために、ダイヤモンド粒子を貼り付
けた切断ブレード１０、或いは図に示しない切断成形金
型等で切断加工が行われて、図７に示すような半導体パ
ッケージ１が得られる。Next, a description will be given of a manufacturing process of a VQFN type semiconductor package. FIG. 8 is a diagram showing a manufacturing process of the VQFN type semiconductor package. FIG. 8A shows a state before sealing. In this state, the semiconductor element 6 is bonded on the die pad 2 of the lead frame 14 using a conductive adhesive or the like, and the connection electrode on the semiconductor element 6 is connected to the lead terminal 4 of the lead frame 14 by the bonding wire 3. It is connected. Further, the semiconductor element 6, the bonding wires 3, and the like are covered with the sealing mold 11. In the state shown in FIG. 8A, the resin flows into the sealing mold 11 to perform sealing. FIG. 8B shows a state after sealing. The semiconductor element 6 and the bonding wire 3 are sealed by the sealing resin 5 and protected from an external environment. After being sealed in this way, in order to separate the package from the lead frame 14 into a single package, a cutting process is performed with a cutting blade 10 to which diamond particles are attached, or a cutting mold (not shown). The semiconductor package 1 as shown in FIG. 7 is obtained.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上述し
たように、リードフレームから単体パッケージを切り離
すための切断工程で（図８（ｂ）参照）、例えば切断ブ
レード１０を用いて切断する際に、図９に示すように、
半導体パッケージ１のリード端子４の切断面に切断バリ
１３が発生する。このように切断バリ１３が発生する
と、半導体パッケージ１を実装基板に実装する際に、切
断バリ１３の部分だけ浮き、実装不良となる。また、上
記のようにパッケージをリードフレームから切り離す際
に、リード端子４と封止樹脂５との接合部分に大きな負
荷がかかることから、リード端子４の剥離を発生するこ
ともある。However, as described above, in the cutting step for separating the single package from the lead frame (see FIG. 8B), for example, when the cutting is performed by using the cutting blade 10, FIG. As shown in 9,
Cutting burrs 13 are generated on the cut surfaces of the lead terminals 4 of the semiconductor package 1. When the cutting burrs 13 are generated as described above, when mounting the semiconductor package 1 on the mounting board, only the cutting burrs 13 are lifted, resulting in a mounting failure. In addition, when the package is separated from the lead frame as described above, a large load is applied to the joint between the lead terminal 4 and the sealing resin 5, so that peeling of the lead terminal 4 may occur.
【０００６】そこで、この発明は、半導体パッケージ製
造過程中、半導体素子を封止体によって封止した後にリ
ードフレームの上面側から切断してリード端子を形成す
る際に、加工負荷を軽減すると共にリード端子の先端に
切断バリが発生することを防止し、またリード端子の剥
離等を防止し得るようにしたリードフレーム等を提供す
ることを目的とする。Accordingly, the present invention reduces the processing load and reduces the processing load when forming a lead terminal by cutting a semiconductor element with a sealing body and cutting it from the upper surface side of a lead frame during a semiconductor package manufacturing process. An object of the present invention is to provide a lead frame or the like which prevents generation of cutting burrs at the tip of a terminal and prevents peeling of a lead terminal.
【０００７】[0007]
【課題を解決するための手段】この発明に係るリードフ
レームは、パッケージ下面と同じ面内に有するようにリ
ード端子を封止体から露出させてパッケージ化する面実
装型半導体パッケージ用のリードフレームであって、上
記リード端子の端部に対応した切断部の下面側にスリッ
ト部が形成されたものである。A lead frame according to the present invention is a lead frame for a surface mount type semiconductor package in which lead terminals are exposed from a sealing body and packaged so as to be in the same plane as the lower surface of the package. In addition, a slit portion is formed on the lower surface side of the cut portion corresponding to the end of the lead terminal.
【０００８】また、この発明に係る半導体パッケージ
は、パッケージ下面と同じ面内に有するようにリード端
子を封止体から露出させてパッケージ化した面実装型半
導体パッケージであって、そのリード端子は、該リード
端子の端部に対応した切断部の下面側にスリット部が形
成されているリードフレームを使用し、上記切断部を上
面側から切断して形成されているものである。A semiconductor package according to the present invention is a surface-mount type semiconductor package in which lead terminals are exposed from a sealing body and packaged so as to be in the same plane as the lower surface of the package. It is formed by using a lead frame in which a slit portion is formed on the lower surface side of a cut portion corresponding to the end of the lead terminal, and cutting the cut portion from the upper surface side.
【０００９】また、この発明に係る半導体パッケージの
製造方法は、パッケージ下面と同じ面内に有するように
リード端子を封止体から露出させてパッケージ化した面
実装型半導体パッケージの製造方法であって、上記リー
ド端子の端部に対応した切断部の下面側にスリット部を
有するリードフレームを使用し、半導体素子を上記封止
体によって封止する際に上記リードフレームのスリット
部内を上記封止体で満たし、また、半導体素子を上記封
止体によって封止した後に、上記リードフレームの上記
切断部を上面側から切断して上記リード端子を形成する
ものである。Further, a method of manufacturing a semiconductor package according to the present invention is a method of manufacturing a surface-mounted semiconductor package in which lead terminals are exposed from a sealing body and packaged so as to be in the same plane as the lower surface of the package. When using a lead frame having a slit portion on the lower surface side of the cut portion corresponding to the end of the lead terminal, and sealing the semiconductor element with the sealing member, the inside of the slit portion of the lead frame is sealed with the sealing member. After the semiconductor element is sealed with the sealing body, the cut portion of the lead frame is cut from the upper surface side to form the lead terminal.
【００１０】この発明においては、パッケージ下面と同
じ面内に有するようにリード端子を封止体から露出させ
てパッケージ化する面実装型半導体パッケージ用のリー
ドフレームには、リード端子の端部に対応した切断部の
下面側にスリット部が形成されている。半導体素子を封
止体によって封止した後に、リードフレームから各半導
体パッケージの切り離しが行われる。この場合、リード
フレームの切断部が上面側から切断されてリード端子が
形成される。According to the present invention, a lead frame for a surface-mount type semiconductor package in which a lead terminal is exposed from a sealing body so as to be in the same plane as the lower surface of the package and packaged is provided. A slit portion is formed on the lower surface side of the cut portion. After the semiconductor element is sealed with the sealing body, each semiconductor package is separated from the lead frame. In this case, the cut portion of the lead frame is cut from the upper surface side to form a lead terminal.
【００１１】上述したようにリード端子の端部に対応し
た切断部の下面側にスリット部が形成されているリード
フレームが使用される場合、この切断部の厚さが薄くな
っているため、切断時の加工負荷が軽減されると共にリ
ード端子の先端に切断バリが発生することが抑制され、
また切断時にリード端子と封止体との接合部分にかかる
負荷が軽減されてリード端子の剥離や封止体の欠け等が
抑制される。As described above, when a lead frame is used in which a slit portion is formed on the lower surface side of the cut portion corresponding to the end of the lead terminal, the cut portion has a small thickness. The processing load at the time is reduced, and the generation of cutting burrs at the tip of the lead terminal is suppressed,
In addition, the load applied to the joint between the lead terminal and the sealing body during cutting is reduced, and peeling of the lead terminal and chipping of the sealing body are suppressed.
【００１２】また、リード端子の端部に対応した切断部
の下面側にスリット部が形成されているリードフレーム
が使用される場合、半導体素子を封止体によって封止す
る際にスリット部内が封止体で満たされる。これによ
り、リード端子はスリット部内の封止体によっても固定
された状態となり、リード端子と封止体との接合部分は
より強固となり、切断時におけるリード端子の剥離や封
止体の欠け等がより一層抑制される。When a lead frame having a slit formed on the lower surface side of a cut portion corresponding to an end of a lead terminal is used, when the semiconductor element is sealed with a sealing body, the inside of the slit is sealed. Filled with stop. As a result, the lead terminal is also fixed by the sealing member in the slit portion, and the joining portion between the lead terminal and the sealing member becomes stronger, and peeling of the lead terminal at the time of cutting or chipping of the sealing member may occur. It is further suppressed.
【００１３】[0013]
【発明の実施の形態】以下、図面を参照しながら、この
発明の第１の実施の形態について説明する。図１は、第
１の実施の形態としての半導体パッケージ８の構成を示
している。この半導体パッケージ８はＶＱＦＮタイプの
半導体パッケージである。図１に示す半導体パッケージ
８において、図１（ａ）は、半導体パッケージ８の断面
構造を示している。この半導体パッケージ８において
は、半導体素子６が導電性接着剤等によりダイパッド２
の上に接合されており、また、半導体素子６上の接続電
極がボンディングワイヤ３でリード端子４に接続されて
いる。更に、半導体素子６は、封止体としての封止樹脂
（例えばエポキシ樹脂）５で封止されている。リード端
子４の端部の下面側にスリット部７が設けられており、
このスリット部７内にも封止樹脂５が充填されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a configuration of a semiconductor package 8 according to the first embodiment. The semiconductor package 8 is a VQFN type semiconductor package. FIG. 1A shows a cross-sectional structure of the semiconductor package 8 shown in FIG. In this semiconductor package 8, the semiconductor element 6 is bonded to the die pad 2 with a conductive adhesive or the like.
And a connection electrode on the semiconductor element 6 is connected to the lead terminal 4 by a bonding wire 3. Further, the semiconductor element 6 is sealed with a sealing resin (for example, epoxy resin) 5 as a sealing body. A slit portion 7 is provided on the lower surface side of the end of the lead terminal 4,
The sealing resin 5 is also filled in the slit 7.
【００１４】図１（ｂ）は、その半導体パッケージ８の
底面図である。リード端子４の端部の下面側にあるスリ
ット部７に封止樹脂５が充填されているため、リード端
子４はパッケージの下面辺縁部分では露出されていな
い。また、この半導体パッケージ８はダイパッド露出タ
イプで、下面中央部にダイパッド２が露出している。FIG. 1B is a bottom view of the semiconductor package 8. Since the sealing resin 5 is filled in the slit portion 7 on the lower surface side of the end of the lead terminal 4, the lead terminal 4 is not exposed at the periphery of the lower surface of the package. The semiconductor package 8 is a die pad exposed type, and the die pad 2 is exposed at the center of the lower surface.
【００１５】図２（ａ）、（ｂ）は、第１の実施の形態
の半導体パッケージ８を製造する際に使用されるリード
フレーム１４の構成を示している。図２は、単体パッケ
ージ２個分のリードフレーム１４を示している。図２
（ａ）は底面図、図２（ｂ）はそのＡ−Ａ断面図であ
る。FIGS. 2A and 2B show the structure of a lead frame 14 used when manufacturing the semiconductor package 8 according to the first embodiment. FIG. 2 shows a lead frame 14 for two single packages. FIG.
FIG. 2A is a bottom view, and FIG.
【００１６】リードフレーム１４は、図２に示すように
リード端子４の端部に対応した切断部の下面側にスリッ
ト部７が形成されている。このスリット部７の形成に
は、化学エッチング法によりエッチング処理しても良
く、また、金型を用いたプレス加工をしても良い。ま
た、スリット部７の高さは、リードフレーム１４の厚さ
の例えば１／２とされるが、これに限定されるものでは
ない。As shown in FIG. 2, the lead frame 14 has a slit 7 on the lower surface of the cut portion corresponding to the end of the lead terminal 4. As shown in FIG. The slits 7 may be formed by etching using a chemical etching method, or by pressing using a metal mold. Further, the height of the slit portion 7 is, for example, １ ／ of the thickness of the lead frame 14, but is not limited to this.
【００１７】次に、図１に示す半導体パッケージ８の製
造工程について、図３の工程図を参照して説明する。図
３（ａ）は、半導体パッケージ製造プロセス中の樹脂封
止工程で、封止前の状態を示している。この状態では、
リードフレーム１４のダイパッド２の上に、半導体素子
６が導電性接着剤等により接合されており、また、半導
体素子６上の接続電極がボンディングワイヤ３でリード
フレーム１４のリード端子４に接続されている。リード
フレーム１４としては図２に示すスリット部７が設けら
れたものを用いている。また、半導体素子６、ボンディ
ングワイヤ３等が封止金型１１で覆われている。この図
３（ａ）の状態で封止金型１１内に樹脂を流入して封止
をする。この場合、リードフレーム１４のスリット部７
内にも樹脂が流入される。Next, the manufacturing process of the semiconductor package 8 shown in FIG. 1 will be described with reference to the process chart of FIG. FIG. 3A shows a state before sealing in a resin sealing step in a semiconductor package manufacturing process. In this state,
The semiconductor element 6 is bonded on the die pad 2 of the lead frame 14 by a conductive adhesive or the like, and the connection electrode on the semiconductor element 6 is connected to the lead terminal 4 of the lead frame 14 by the bonding wire 3. I have. As the lead frame 14, the one provided with the slit portion 7 shown in FIG. 2 is used. Further, the semiconductor element 6, the bonding wires 3, and the like are covered with the sealing mold 11. In the state shown in FIG. 3A, the resin flows into the sealing mold 11 to perform sealing. In this case, the slit 7 of the lead frame 14
The resin flows into the inside.
【００１８】図３（ｂ）は、封止後の状態を示してい
る。なお、図３（ｂ）は、封止樹脂５が硬化し、封止金
型１１が取り除かれた状態を示している。この状態で半
導体素子６およびボンディングワイヤ３は封止樹脂５に
よって封止され、外部環境から保護される。このように
封止された後に、図３（ｂ）に示すように、切断ブレー
ド１０を用い、リードフレーム１４のスリット部７が設
けられた切断部を上面側から切断することにより、リー
ドフレームから単体パッケージを切り離し、図１に示す
半導体パッケージ８が得られる。FIG. 3B shows a state after sealing. FIG. 3B shows a state in which the sealing resin 5 has hardened and the sealing mold 11 has been removed. In this state, the semiconductor element 6 and the bonding wires 3 are sealed by the sealing resin 5 and protected from an external environment. After being sealed in this manner, as shown in FIG. 3B, the cutting portion provided with the slit portion 7 of the lead frame 14 is cut from the upper surface side by using a cutting blade 10 to thereby remove the lead frame 14 from the lead frame. The semiconductor package 8 shown in FIG. 1 is obtained by separating the single package.
【００１９】この場合、リードフレーム１４の複数のリ
ード端子４が連結部１６によって連結された状態にある
ので、この連結部１６を除去するように切断する必要が
ある。図示のように、切断ブレード１０の幅が連結部１
６の幅より大きければ１回の切断で済むが、そうでない
場合には連結部１６の両側を切断してこの連結部１６を
取り除くことになる。In this case, since the plurality of lead terminals 4 of the lead frame 14 are connected by the connecting portion 16, it is necessary to cut the connecting portion 16 to remove it. As shown, the width of the cutting blade 10 is
If the width is larger than 6, a single cut is sufficient, but if not, both sides of the connecting portion 16 are cut and the connecting portion 16 is removed.
【００２０】以上説明したように、第１の実施の形態に
おいては、半導体パッケージ８の製造に、リード端子４
の端部に対応した切断部の下面側にスリット部７が形成
されているリードフレーム１４が使用されるものであ
る。リードフレーム１４の当該切断部の厚さが薄くなっ
ているため、切断時の加工負荷を軽減でき、例えば切断
ブレード１０の寿命を延ばすことができる。また、リー
ドフレーム１４の切断部の厚さが薄くなっているため、
切断時にリード端子４の先端に切断バリ１３（図９参
照）が発生することを抑制することができる。更に、リ
ードフレーム１４の切断部の厚さが薄くなっているた
め、切断時にリード端子４と封止体５との接合部分にか
かる負荷が軽減され、リード端子４の剥離や封止体５の
欠け等を抑制することができる。As described above, in the first embodiment, the production of the semiconductor package 8 requires the
The lead frame 14 in which the slit 7 is formed on the lower surface side of the cut portion corresponding to the end of the lead frame is used. Since the thickness of the cut portion of the lead frame 14 is small, the processing load at the time of cutting can be reduced, and for example, the life of the cutting blade 10 can be extended. Further, since the thickness of the cut portion of the lead frame 14 is thin,
The generation of cutting burrs 13 (see FIG. 9) at the ends of the lead terminals 4 during cutting can be suppressed. Further, since the thickness of the cut portion of the lead frame 14 is thin, the load applied to the joint between the lead terminal 4 and the sealing body 5 at the time of cutting is reduced. Chipping and the like can be suppressed.
【００２１】また、第１の実施の形態においては、リー
ド端子４の端部に対応した切断部の下面側にスリット部
７が形成されているリードフレーム１４が使用されるも
のであり、半導体素子６を封止樹脂５によって封止する
際にスリット部７内が封止樹脂５で満たされる。そのた
め、リード端子４はスリット部７内の封止樹脂５によっ
ても固定された状態となり（図１（ｂ）参照）、リード
端子４と封止樹脂５との接合部分はより強固となり、切
断時におけるリード端子４の剥離や封止体の欠け等がよ
り一層抑制することができる。Further, in the first embodiment, a lead frame 14 in which a slit 7 is formed on the lower surface side of a cut portion corresponding to the end of the lead terminal 4 is used. When the sealing resin 6 is sealed with the sealing resin 5, the inside of the slit portion 7 is filled with the sealing resin 5. Therefore, the lead terminal 4 is also fixed by the sealing resin 5 in the slit portion 7 (see FIG. 1B), and the joining portion between the lead terminal 4 and the sealing resin 5 becomes stronger, and the , Peeling of the lead terminal 4 and chipping of the sealing body can be further suppressed.
【００２２】次に、図面を参照しながら、この発明の第
２の実施の形態について説明する。図４は、第２の実施
の形態としての半導体パッケージ９の構成を示してい
る。この半導体パッケージ９はＶＱＦＮタイプの半導体
パッケージである。図４に示す半導体パッケージ９にお
いて、図４（ａ）は、半導体パッケージ９の断面構造を
示している。この半導体パッケージ９においては、半導
体素子６が導電性接着剤等によりダイパッド２の上に接
合されており、半導体素子６上の接続電極がボンディン
グワイヤ３でリードフレームのリード端子４に接続され
ている。更に、半導体素子６は、封止体としての封止樹
脂（例えばエポキシ樹脂）５で封止されている。リード
端子４の端部の下面側にスリット部７が設けられてお
り、このスリット部７内にも封止樹脂５が充填されてい
る。Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 4 shows a configuration of a semiconductor package 9 as a second embodiment. The semiconductor package 9 is a VQFN type semiconductor package. FIG. 4A shows a cross-sectional structure of the semiconductor package 9 in the semiconductor package 9 shown in FIG. In this semiconductor package 9, the semiconductor element 6 is bonded on the die pad 2 by a conductive adhesive or the like, and the connection electrode on the semiconductor element 6 is connected to the lead terminal 4 of the lead frame by the bonding wire 3. . Further, the semiconductor element 6 is sealed with a sealing resin (for example, epoxy resin) 5 as a sealing body. A slit 7 is provided on the lower surface side of the end of the lead terminal 4, and the sealing resin 5 is filled in the slit 7.
【００２３】図４（ｂ）は、その半導体パッケージ９の
底面図である。リード端子４の端部の下面にあるスリッ
ト部７に封止樹脂５が充填されているため、パッケージ
の下面辺縁部分では露出されていないが、図示のように
リード端子４の円形電極部がパッケージの底面より露出
している。また、この半導体パッケージ９のダイパッド
２も封止樹脂で封止されている。FIG. 4B is a bottom view of the semiconductor package 9. Since the sealing resin 5 is filled in the slit portion 7 on the lower surface of the end of the lead terminal 4, it is not exposed at the periphery of the lower surface of the package. It is exposed from the bottom of the package. The die pad 2 of the semiconductor package 9 is also sealed with a sealing resin.
【００２４】図５（ａ）、（ｂ）は、第２の実施の形態
の半導体パッケージ９を製造する際に使用されるリード
フレーム１４の構成を示している。図５は、単体パッケ
ージ２個分のリードフレーム１４を示している。図５
（ａ）は底面図、図５（ｂ）はそのＡ−Ａ断面図であ
る。FIGS. 5A and 5B show the structure of a lead frame 14 used when manufacturing the semiconductor package 9 according to the second embodiment. FIG. 5 shows a lead frame 14 for two single packages. FIG.
5A is a bottom view, and FIG. 5B is a cross-sectional view taken along the line A-A.
【００２５】リードフレーム１４は、図５に示すように
リード端子４の端部に対応した切断部の下面側にスリッ
ト部７を形成されている。上記第１の実施の形態と同様
に、このスリット部７の形成には、化学エッチング法に
よりエッチング処理しても良く、また、金型を用いたプ
レス加工をしても良い。また、スリット部７の高さは、
リードフレーム１４の厚さの例えば１／２とされるが、
これに限定されるものではない。As shown in FIG. 5, the lead frame 14 has a slit portion 7 formed on the lower surface side of the cut portion corresponding to the end of the lead terminal 4. As in the first embodiment, the slits 7 may be formed by etching using a chemical etching method, or by pressing using a metal mold. The height of the slit 7 is
The thickness of the lead frame 14 is, for example, １ ／,
It is not limited to this.
【００２６】次に、図４に示す半導体パッケージ９の製
造工程について、図６の工程図を参照して説明する。図
６（ａ）は、半導体パッケージ製造プロセス中の樹脂封
止工程で、封止前の状態を示している。この状態では、
リードフレーム１４のダイパッド２の上に、半導体素子
６が導電性接着剤等により接合されており、また、半導
体素子６上の接続電極がボンディングワイヤ３でリード
フレーム１４のリード端子４に接続されている。リード
フレーム１４としては図５に示すスリット部７を設けら
れたものを用いている。また、半導体素子６、ボンディ
ングワイヤ３等が封止金型１１で覆われている。この図
３（ａ）の状態で封止金型１１内に樹脂を流入して封止
をする。この場合、リードフレーム１４のスリット部７
内にも樹脂が流入される。Next, the manufacturing process of the semiconductor package 9 shown in FIG. 4 will be described with reference to the process chart of FIG. FIG. 6A shows a state before sealing in a resin sealing step in a semiconductor package manufacturing process. In this state,
The semiconductor element 6 is bonded on the die pad 2 of the lead frame 14 by a conductive adhesive or the like, and the connection electrode on the semiconductor element 6 is connected to the lead terminal 4 of the lead frame 14 by the bonding wire 3. I have. The lead frame 14 provided with the slit portion 7 shown in FIG. 5 is used. Further, the semiconductor element 6, the bonding wires 3, and the like are covered with the sealing mold 11. In the state shown in FIG. 3A, the resin flows into the sealing mold 11 to perform sealing. In this case, the slit 7 of the lead frame 14
The resin flows into the inside.
【００２７】図６（ｂ）は、封止後の状態を示してい
る。なお、図６（ｂ）は、封止樹脂５が硬化し、封止金
型１１が取り除かれた状態を示している。この状態で半
導体素子６およびボンディングワイヤ３は封止樹脂５に
よって封止され、外部環境から保護される。このように
封止された後に、図６（ｂ）に示すように、切断ブレー
ド１０を用い、リードフレーム１４のスリット部７が設
けられた切断部を上面側から切断することにより、リー
ドフレームから単体パッケージを切り離し、図４に示す
半導体パッケージ９が得られる。FIG. 6B shows a state after sealing. FIG. 6B shows a state in which the sealing resin 5 has hardened and the sealing mold 11 has been removed. In this state, the semiconductor element 6 and the bonding wires 3 are sealed by the sealing resin 5 and protected from an external environment. After being sealed in this manner, as shown in FIG. 6B, the cutting portion provided with the slit portion 7 of the lead frame 14 is cut from the upper surface side by using a cutting blade 10 so that the lead frame 14 is cut from the lead frame. The single package is separated to obtain the semiconductor package 9 shown in FIG.
【００２８】上述した第２の実施の形態の半導体パッケ
ージは第１実施の形態の半導体パッケージと同様の効果
が得られる。なお、上述実施の形態においては、図２
（ｂ）に示すように封止した後に、切断ブレード１０を
用い、リードフレームのリード端子の端部に対応した切
断部を切断することによって、リードフレームから単体
パッケージを切り離すものであったが、これに限定され
るものではない。切断成形金型を用いて、上記リードフ
レームの切断部を切断し、リードフレームから単体パッ
ケージを切り離すようにしてもよい。この場合、切断成
形金型の寸法に対応して、リードフレームの二つの半導
体パッケージの切断部の間には所定の間隔を設けること
が必要である。The semiconductor package according to the second embodiment has the same advantages as the semiconductor package according to the first embodiment. In the above embodiment, FIG.
After sealing as shown in (b), the cutting package 10 is used to cut the cut portion corresponding to the end of the lead terminal of the lead frame, thereby separating the single package from the lead frame. It is not limited to this. The cut portion of the lead frame may be cut using a cutting mold to separate the single package from the lead frame. In this case, it is necessary to provide a predetermined interval between the cut portions of the two semiconductor packages of the lead frame in accordance with the dimensions of the cut mold.
【００２９】また、上述実施の形態においては、半導体
素子６を封止する際には用いる封止体の材料として樹脂
を用いたものであるが、その他の材料、例えばセラミッ
クを封止体として用いても良い。また、上述実施の形態
においては、この発明をＶＱＦＮタイプの半導体パッケ
ージに適用したものであるが、これに限定されるもので
はない。例えば、ＶＳＯＮタイプの半導体パッケージに
もこの発明を同様に適用できる。In the above-described embodiment, the resin is used as the material of the sealing body used when sealing the semiconductor element 6, but other materials, for example, ceramics are used as the sealing body. May be. In the above embodiment, the present invention is applied to a VQFN type semiconductor package, but the present invention is not limited to this. For example, the present invention can be similarly applied to a VSON type semiconductor package.
【００３０】[0030]
【発明の効果】この発明に係るリードフレームは、パッ
ケージ下面と同じ面内に有するようにリード端子を封止
体から露出させてパッケージ化する面実装型半導体パッ
ケージ用のリードフレームであって、そのリード端子の
端部に対応した切断部の下面側にスリット部が形成され
たものである。The lead frame according to the present invention is a lead frame for a surface mount type semiconductor package in which a lead terminal is exposed from a sealing body and packaged so as to be in the same plane as the lower surface of the package. The slit portion is formed on the lower surface side of the cut portion corresponding to the end of the lead terminal.
【００３１】また、この発明に係る半導体パッケージ
は、そのリードフレームを用いて製造したものである。
リード端子の端部に対応した切断部の下面側にスリット
部が形成されているリードフレームを使用する場合、そ
の切断部の厚さが薄くなっているため、切断時の加工負
荷を軽減できると共にリード端子の先端に切断バリが発
生することが抑制でき、また切断時にリード端子と封止
体との接合部分にかかる負荷を軽減できリード端子の剥
離や封止体の欠け等を抑制できる。The semiconductor package according to the present invention is manufactured using the lead frame.
When using a lead frame in which a slit portion is formed on the lower surface side of the cut portion corresponding to the end of the lead terminal, the thickness of the cut portion is thin, so that the processing load at the time of cutting can be reduced. The generation of cutting burrs at the tip of the lead terminal can be suppressed, the load applied to the joint between the lead terminal and the sealing member during cutting can be reduced, and peeling of the lead terminal and chipping of the sealing member can be suppressed.
【００３２】また、この発明に係る半導体パッケージの
製造方法によれば、リード端子の端部に対応した切断部
の下面側にスリット部が形成されているリードフレーム
が使用される。半導体素子を封止体によって封止する際
にスリット部内が封止体で満たされる。したがって、リ
ード端子はスリット部内の封止体によっても固定された
状態となり、リード端子と封止体との接合部分をより強
固とでき、切断時におけるリード端子の剥離や封止体の
欠け等がより一層抑制できる。Further, according to the method of manufacturing a semiconductor package of the present invention, a lead frame having a slit formed on a lower surface side of a cut portion corresponding to an end of a lead terminal is used. When the semiconductor element is sealed with the sealing body, the inside of the slit portion is filled with the sealing body. Therefore, the lead terminal is also fixed by the sealing body in the slit portion, and the joining portion between the lead terminal and the sealing body can be made stronger, and peeling of the lead terminal at the time of cutting or chipping of the sealing body can be prevented. It can be further suppressed.
【図１】第１の実施の形態としての半導体パッケージの
構成を示す図である。FIG. 1 is a diagram illustrating a configuration of a semiconductor package according to a first embodiment.
【図２】第１の実施の形態の半導体パッケージの製造に
使用するリードフレームの構成を示す図である。FIG. 2 is a diagram illustrating a configuration of a lead frame used for manufacturing the semiconductor package according to the first embodiment;
【図３】第１の実施の形態の半導体パッケージの製造工
程を示す図である。FIG. 3 is a diagram illustrating a manufacturing process of the semiconductor package according to the first embodiment;
【図４】第２の実施の形態としての半導体パッケージの
構成を示す図である。FIG. 4 is a diagram illustrating a configuration of a semiconductor package according to a second embodiment;
【図５】第２の実施の形態の半導体パッケージの製造に
使用するリードフレームの構成を示す図である。FIG. 5 is a diagram showing a configuration of a lead frame used for manufacturing a semiconductor package according to a second embodiment.
【図６】第２の実施の形態の半導体パッケージの製造工
程を示す図である。FIG. 6 is a diagram illustrating a manufacturing process of the semiconductor package according to the second embodiment;
【図７】ＶＱＦＮタイプの半導体パッケージの構成を示
す図である。FIG. 7 is a diagram showing a configuration of a VQFN type semiconductor package.
【図８】ＶＱＦＮタイプの半導体パッケージの製造工程
を示す図である。FIG. 8 is a diagram showing a manufacturing process of a VQFN type semiconductor package.
【図９】切断加工による半導体パッケージの切断面に切
断バリが発生した状態を示す図である。FIG. 9 is a view showing a state in which cutting burrs are generated on a cut surface of the semiconductor package by cutting.
１，８，９・・・半導体パッケージ、２・・・ダイパッ
ド、３・・・ボンディングワイヤ、４・・・リード端
子、５・・・封止樹脂、６・・・半導体素子、７・・・
スリット部、１０・・・切断ブレード、１１・・・封止
金型、１３・・・切断バリ、１４・・・リードフレー
ム、１６・・・連結部1, 8, 9 ... semiconductor package, 2 ... die pad, 3 ... bonding wire, 4 ... lead terminal, 5 ... sealing resin, 6 ... semiconductor element, 7 ...
Slit part, 10 cutting blade, 11 sealing die, 13 cutting burr, 14 lead frame, 16 connecting part
Claims (3)
にリード端子を封止体から露出させてパッケージ化する
面実装型半導体パッケージ用のリードフレームであっ
て、 上記リード端子の端部に対応した切断部の下面側にスリ
ット部が形成されていることを特徴とするリードフレー
ム。1. A lead frame for a surface mount type semiconductor package, wherein a lead terminal is exposed from a sealing body so as to be in the same plane as a lower surface of a package, and is packaged, the lead frame corresponding to an end of the lead terminal. A lead frame, wherein a slit portion is formed on a lower surface side of the cutting portion.
にリード端子を封止体から露出させてパッケージ化した
面実装型半導体パッケージであって、 上記リード端子は、該リード端子の端部に対応した切断
部の下面側にスリット部が形成されているリードフレー
ムを使用し、上記切断部を上面側から切断して形成され
たことを特徴とする面実装型半導体パッケージ。2. A surface-mounted semiconductor package in which a lead terminal is exposed from a sealing body and packaged so as to be in the same plane as a lower surface of the package, wherein the lead terminal corresponds to an end of the lead terminal. A surface-mounted semiconductor package formed by using a lead frame in which a slit portion is formed on the lower surface side of the cut portion and cutting the cut portion from the upper surface side.
にリード端子を封止体から露出させてパッケージ化した
面実装型半導体パッケージの製造方法であって、 上記リード端子の端部に対応した切断部の下面側にスリ
ット部を有するリードフレームを使用し、半導体素子を
上記封止体によって封止する際に上記リードフレームの
スリット部内を上記封止体で満たし、 上記半導体素子を上記封止体によって封止した後に、上
記リードフレームの上記切断部を上面側から切断して上
記リード端子を形成することを特徴とする面実装型半導
体パッケージの製造方法。3. A method of manufacturing a surface mount semiconductor package in which lead terminals are exposed from a sealing body and packaged so as to be in the same plane as the lower surface of the package, the cutting corresponding to an end of the lead terminal. Using a lead frame having a slit portion on the lower surface side of the portion, filling the slit portion of the lead frame with the sealing member when sealing the semiconductor element with the sealing member, and sealing the semiconductor element with the sealing member And cutting the cut portion of the lead frame from the upper surface side to form the lead terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168698A JP4569048B2 (en) | 2001-06-04 | 2001-06-04 | Surface mount semiconductor package and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168698A JP4569048B2 (en) | 2001-06-04 | 2001-06-04 | Surface mount semiconductor package and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368179A true JP2002368179A (en) | 2002-12-20 |
| JP4569048B2 JP4569048B2 (en) | 2010-10-27 |
Family
ID=19010885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001168698A Expired - Fee Related JP4569048B2 (en) | 2001-06-04 | 2001-06-04 | Surface mount semiconductor package and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4569048B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071558A (en) * | 2011-01-11 | 2011-04-07 | Rohm Co Ltd | Electronic component, and method of manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298256A (en) * | 1996-03-07 | 1997-11-18 | Matsushita Electron Corp | Electronic component and manufacture thereof, and lead frame and mold used in manufacture thereof |
| JP2000114295A (en) * | 1998-09-30 | 2000-04-21 | Mitsui High Tec Inc | Manufacture of semiconductor device |
| JP2000164788A (en) * | 1998-11-20 | 2000-06-16 | Anam Semiconductor Inc | Lead frame for semiconductor package and semiconductor package using the lead frame and its manufacture |
| JP2001077265A (en) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | Manufacture of resin sealed semiconductor device |
| JP2001148447A (en) * | 1999-11-22 | 2001-05-29 | Nec Corp | Resin-sealed semiconductor device and method of manufacturing the same |
-
2001
- 2001-06-04 JP JP2001168698A patent/JP4569048B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298256A (en) * | 1996-03-07 | 1997-11-18 | Matsushita Electron Corp | Electronic component and manufacture thereof, and lead frame and mold used in manufacture thereof |
| JP2000114295A (en) * | 1998-09-30 | 2000-04-21 | Mitsui High Tec Inc | Manufacture of semiconductor device |
| JP2000164788A (en) * | 1998-11-20 | 2000-06-16 | Anam Semiconductor Inc | Lead frame for semiconductor package and semiconductor package using the lead frame and its manufacture |
| JP2001077265A (en) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | Manufacture of resin sealed semiconductor device |
| JP2001148447A (en) * | 1999-11-22 | 2001-05-29 | Nec Corp | Resin-sealed semiconductor device and method of manufacturing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071558A (en) * | 2011-01-11 | 2011-04-07 | Rohm Co Ltd | Electronic component, and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4569048B2 (en) | 2010-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
| TWI431738B (en) | A manufacturing method of a semiconductor device | |
| JP3789443B2 (en) | Resin-sealed semiconductor device | |
| KR100369393B1 (en) | Lead frame and semiconductor package using it and its manufacturing method | |
| JP2005057067A (en) | Semiconductor device and manufacturing method thereof | |
| JPH05226564A (en) | Semiconductor device | |
| JP2003086750A (en) | Method for manufacturing electronic device | |
| US7189599B2 (en) | Lead frame, semiconductor device using the same and method of producing the semiconductor device | |
| JP2001035961A (en) | Semiconductor and manufacture thereof | |
| JP2005167292A (en) | Lead frame and manufacturing method of the same and resin sealed semiconductor device and manufacturing method of the same | |
| JPH07307409A (en) | Semiconductor device and its production method | |
| JP2002368179A (en) | Lead frame, surface-mounting type semiconductor package, and method of manufacturing the package | |
| JP2001077265A (en) | Manufacture of resin sealed semiconductor device | |
| JP4923760B2 (en) | Semiconductor package and manufacturing method thereof | |
| JP2000349222A (en) | Lead frame and semiconductor package | |
| JP2003068962A (en) | Frame and method for manufacturing semiconductor device | |
| JP2812313B2 (en) | Semiconductor device | |
| KR20020093250A (en) | ELP type leadframe and ELP using the same | |
| JPH09129798A (en) | Electronic component and fabrication thereof | |
| JP4172111B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JP2001077279A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
| JP2006229160A (en) | Lead frame, semiconductor package and semiconductor device | |
| JP2008235724A (en) | Semiconductor device | |
| JP2005150294A (en) | Semiconductor device and its manufacturing method | |
| JP2000114553A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060531 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090904 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |