JP2008235724A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008235724A
JP2008235724A JP2007075698A JP2007075698A JP2008235724A JP 2008235724 A JP2008235724 A JP 2008235724A JP 2007075698 A JP2007075698 A JP 2007075698A JP 2007075698 A JP2007075698 A JP 2007075698A JP 2008235724 A JP2008235724 A JP 2008235724A
Authority
JP
Japan
Prior art keywords
semiconductor device
exposed
terminal
semiconductor
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007075698A
Other languages
English (en)
Inventor
Nobuhiro Urakawa
宣浩 浦川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007075698A priority Critical patent/JP2008235724A/ja
Publication of JP2008235724A publication Critical patent/JP2008235724A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】パッケージ同士を安定して接続できる半導体装置を提供する。
【解決手段】パッケージ底面にインナーリード4aの底面を露出させて形成した外部電極端子7aとパッケージ側面から突出するアウターリード5aとを備える第1半導体装置10aと、パッケージ底面にインナーリード4bの底面を露出させて形成した外部電極端子7bを備える第2半導体装置10bとを、パッケージ底面同士を対向させて配置し、外部電極端子7aと外部電極端子7bとを電気的に導通するように接合する。
【選択図】図1

Description

本発明は、半導体装置に関する。
近年の電子機器の多機能化および小型化に伴い、半導体装置においても多機能化および薄型化が進んでいる。このような目的を達成するための半導体装置として、リードフレームのダイパッド上に、積層された半導体素子を搭載し、外形を構成する封止樹脂の側方に突出しているアウターリードをガルウィング状に折り曲げたQFPパッケージが従来から知られている。また、このQFPパッケージに対して、アウターリードを無くし、母基板との電気的接続を行うための外部電極端子を半導体装置の底面側に設けたQFNパッケージも従来から知られている。
以下、QFPパッケージについて詳細に説明する。図9は従来の半導体装置(QFPパッケージ)の構成を示す図であり、(a)は該半導体装置を上面側から見た平面図、(b)は該半導体装置の側面図、(c)は該半導体装置の内部構成の概略を示す断面図、(d)は該半導体装置の内部構成の概略を示す平面図である。
図9に示すように、該半導体装置(QFPパッケージ)は、リードフレームのダイパッド13上に四辺形の第1半導体素子11が載置され、その第1半導体素子11上に四辺形の第2半導体素子12が積層されている。また、ダイパッド13には、対角線方向に沿って外方に伸びる4本の吊りリード18が接続されている。
また、隣り合う吊りリード18の間には、一端が第1半導体素子11および第2半導体素子12の辺に対向して配置されたリードフレームのインナーリード15が設けられている。また、第1半導体素子11および第2半導体素子12とインナーリード15とは金属細線14により電気的に接続されている。
また、第1半導体素子11、第2半導体素子12、ダイパッド13、金属細線14、インナーリード15、および吊りリード18はモールド樹脂体17により樹脂封止されており、このモールド樹脂体17により該半導体装置の外形が構成されている。また、リードフレームのアウターリード16は、モールド樹脂体17の側方に突出しており、ガルウィング状に折り曲げられている。
次に、該半導体装置(QFPパッケージ)の製造方法について説明する。
まず、導電性板状部材をエッチング加工またはプレス加工して、ダイパッド13と、4本の吊りリード18と、複数本のリード部とを一体として形成し、リードフレームを作製する。次に、吊りリード18の曲げ部を形成するためのプレス加工を行う。次に、ダイパッド13の素子搭載面に第2半導体素子12が積層された第1半導体素子11を載置し、導電性接着剤を用いて固定する。
次に、第1半導体素子11および第2半導体素子12の電極パッド11aおよび電極パッド12aとインナーリード15とを金属細線14を用いて接続する。次に、第1半導体素子11、第2半導体素子12、ダイパッド13、金属細線14、インナーリード15、および吊りリード18を、モールド樹脂体17を用いて樹脂封止する。次に、アウターリード16の先端部を切り離し、ガルウィング状に折り曲げて、QFPパッケージを得る。
一方、QFNパッケージは、上記したQFPパッケージの製造方法に対して、インナーリードの底面がモールド樹脂体から露出するように樹脂封止し、インナーリードの先端面とモールド樹脂体の側面とがほぼ同一面になるように切り離すことにより、製造することができる。
以上のように、積層された半導体素子を単一のパッケージの中に搭載することにより、半導体装置の多機能化および薄型化を図ることが可能となる。しかしながら、このような半導体装置は、積層する半導体素子の大きさが同じ場合には、各々の半導体素子から電気信号を取り出すための金属細線を形成することが難しく、また多くの加工工程が必要となる。さらに、半導体素子の大きさが異なる場合であっても、半導体素子の組み合わせが異なる半導体装置ごとに、安定した品質にするための製造条件や特性検査の条件を設計する必要がある。
そこで、積層された半導体素子を単一のパッケージの中に搭載するのではなく、1個の半導体素子を搭載したQFPパッケージ同士を接続するとともに、一方のパッケージを配線基板に設けた凹部内に収めることで、多機能化を図るとともに、半導体モジュール全体としての厚みを薄くする半導体モジュールが提案されている(例えば、特許文献1参照。)。詳しくは、図10に示すように、アウターリード22a、22bが相互に反対方向となるガルウィング状に形成された1対の半導体装置(QFPパッケージ)21a、21bを、アウターリード22a、22bを重ね合わせて接続する。この従来の半導体装置によれば、特性の確認ができている安定した品質のパッケージ同士を組み合わせることができ、半導体素子の組み合わせを変更するごとに、製造条件や特性検査の条件を設計する必要がなくなる。
しかしながら、この従来の半導体装置は、2個のQFPパッケージ分の厚みを有しており、半導体装置自体の厚みを薄くするものではないため、一方のパッケージを収める凹部が設けられた専用の配線基板を用意しなければ、半導体モジュール全体としての厚みを減ずることができない。また、アウターリード同士を接続する工程が不安定となる。
特開平7−312412号公報
本発明は、上記問題点に鑑み、特性の確認ができている安定した品質のパッケージ同士を組み合わせることができ、且つ半導体装置自体の厚みを減ずることができ、さらにパッケージ同士を安定して接続できる半導体装置を提供することを目的とする。
本発明の請求項1記載の半導体装置は、素子搭載部と、前記素子搭載部に搭載された半導体素子と、前記半導体素子に電気的に接続する内部端子と、前記素子搭載部、前記半導体素子、および前記内部端子を樹脂封止する封止樹脂と、前記内部端子に電気的に接続する外部端子と、前記内部端子に電気的に接続する露出端子と、を有し、前記外部端子は前記封止樹脂の側面から突出しており、前記露出端子は前記封止樹脂の底面から露出していることを特徴とする。
また、本発明の請求項2記載の半導体装置は、請求項1記載の半導体装置であって、前記内部端子と前記外部端子は一体形成されており、前記露出端子は、前記封止樹脂の底面から前記内部端子の表面の一部が露出して形成されていることを特徴とする。
また、本発明の請求項3記載の半導体装置は、請求項1もしくは2のいずれかに記載の半導体装置であって、前記素子搭載部の表面の一部が前記封止樹脂の底面から露出していることを特徴とする。
また、本発明の請求項4記載の半導体装置は、
第1素子搭載部と、前記第1素子搭載部に搭載された第1半導体素子と、前記第1半導体素子に電気的に接続する第1内部端子と、前記第1素子搭載部、前記第1半導体素子、および前記第1内部端子を樹脂封止する第1封止樹脂と、前記第1内部端子に電気的に接続する外部端子と、前記第1内部端子に電気的に接続する第1露出端子と、を有し、前記外部端子は前記第1封止樹脂の側面から突出しており、前記第1露出端子は前記第1封止樹脂の底面から露出している第1半導体装置と、
第2素子搭載部と、前記第2素子搭載部に搭載された第2半導体素子と、前記第2半導体素子に電気的に接続された第2内部端子と、前記第2素子搭載部、前記第2半導体素子、および前記第2内部端子を樹脂封止する第2封止樹脂と、前記第2内部端子に電気的に接続する第2露出端子と、を有し、前記第2露出端子が前記第2封止樹脂の底面から露出している第2半導体装置と、
を備え、前記第1半導体装置の前記第1封止樹脂の底面と前記第2半導体装置の前記第2封止樹脂の底面とが対向して配置され、前記第1半導体装置の前記第1露出端子と前記第2半導体装置の前記第2露出端子とが電気的に接続されていることを特徴とする。
また、本発明の請求項5記載の半導体装置は、請求項4記載の半導体装置であって、前記第1半導体装置の前記第1内部端子と前記外部端子は一体形成され、前記第1露出端子は、前記第1封止樹脂の底面から前記第1内部端子の表面の一部が露出して形成されており、前記第2半導体装置の前記第2露出端子は、前記第2封止樹脂の底面から前記第2内部端子の表面の一部が露出して形成されていることを特徴とする。
また、本発明の請求項6記載の半導体装置は、請求項4もしくは5のいずれかに記載の半導体装置であって、前記第1素子搭載部の表面の一部が前記第1封止樹脂の底面から露出し、前記第2素子搭載部の表面の一部が前記第2封止樹脂の底面から露出していることを特徴とする。
また、本発明の請求項7記載の半導体装置は、請求項4ないし6のいずれかに記載の半導体装置であって、さらに、前記第1半導体装置と前記第2半導体装置との間に配置された伝導体を備え、前記第1半導体装置の前記第1露出端子と前記第2半導体装置の前記第2露出端子とが前記伝導体を介して接続されて熱が伝導する構成となっていることを特徴とする。
また、本発明の請求項8記載の半導体装置は、請求項4ないし6のいずれかに記載の半導体装置であって、前記第1半導体装置の前記第1露出端子は、前記第1封止樹脂から露出している面の形状が凸状あるいは凹状であり、前記第2半導体装置の前記第2露出端子は、前記第2封止樹脂から露出している面の形状が凹状あるいは凸状であり、前記第1露出端子と前記第2露出端子とが嵌合していることを特徴とする。
本発明によれば、特性の確認ができている安定した品質のパッケージ同士を組み合わせることができ、且つ半導体装置自体の厚みを減ずることができ、さらにパッケージ同士を安定して接続できる。よって、半導体素子を積層することなく、パッケージの組み合わせを変更することにより、簡単に半導体装置の機能を変えることができ、半導体装置の多機能化を図ることができる。また、品質の安定が保たれる。
また、従来の半導体装置の製造ラインを流用することができ、容易に製造することができる。また、パッケージの組み合わせを変更するだけで、機能の異なる半導体装置を容易に製造することができる。
また、外部端子を折り曲げる方向を変えるだけで、第1半導体装置と第2半導体装置の接合方向を変えることができるので、放熱性を高める必要がある半導体素子を搭載した半導体装置を配線基板側に配置することができ、配線基板に放熱効果を高める手段を具備せしめることで、放熱性を高める必要がある半導体素子の放熱効果を高めることができる。
また、素子搭載部の表面の一部を封止樹脂から露出させることで、半導体素子の放熱効果を高めることができる。また、第1半導体装置と第2半導体装置との間に伝導体を配置することで、半導体素子の放熱効果を高めることができる。
さらに、従来の半導体装置の形態と変わらない半導体装置の形態となるため、従来と変わらない取り扱いで、半導体装置を配線基板に実装することができる。
本発明の実施の形態に係る半導体装置について、図面に基づいて説明する。
図1は本発明の実施の形態に係る半導体装置の構成を示す図であり、(a)は該半導体装置を上面側から見た平面図、(b)は該半導体装置の側面図、(c)は該半導体装置の内部構成の概略を示す断面図である。
図1に示すように、該半導体装置は、第1半導体装置10aと第2半導体装置10bを接合してなる。まず、上側に配置された第1半導体装置10aについて説明する。図2は第1半導体装置10aの構成を示す図であり、(a)は第1半導体装置10aを上面側から見た平面図、(b)は第1半導体装置10aの側面図、(c)は第1半導体装置10aの内部構成の概略を示す断面図、(d)は第1半導体装置10aを底面側から見た平面図である。
図2に示すように、第1半導体装置10aは、外形を構成するモールド樹脂体(第1封止樹脂)6aの側面から側方に突出するリードフレームのアウターリード(外部端子)5aが、パッケージ底面側にガルウィング状に折り曲げられたQFPパッケージの構成をしている。
すなわち、この第1半導体装置10aは、リードフレームのダイパッド(第1素子搭載部)2a上に半導体素子(第1半導体素子)1aが搭載されている。また、ダイパッド2aは、図示しない複数本の吊りリードにより支持されている。また、隣り合う吊りリードの間には、一端が半導体素子1aの辺に対向して配置されたリードフレームのインナーリード(第1内部端子)4aが設けられている。また、半導体素子1a上に形成されている図示しない電極部とインナーリード4aとは金属細線3aにより電気的に接続されている。また、半導体素子1a、ダイパッド2a、金属細線3a、インナーリード4a、および吊りリードはモールド樹脂体6aにより樹脂封止されており、このモールド樹脂体6aにより第1半導体装置10aの外形が構成されている。
また、上述したように、インナーリード4aと一体形成されているアウターリード5aは、モールド樹脂体6aの側面から側方に突出しており、パッケージ底面側にガルウィング状に折り曲げられている。
また、リードフレームのダイパッド2a、吊りリード、インナーリード4a、およびアウターリード5aは導電性部材からなる。また、半導体素子1aは、導電性接着剤を用いてダイパッド2aの素子搭載面に固着されている。
また、この第1半導体装置10aの外周部の底面側(モールド樹脂体6aにより構成される外形の外周部の底面側)からは、インナーリード4aの表面の一部(底面の少なくとも一部)が露出しており、この露出した部分が外部電極端子(第1露出端子)7aを形成している。
続いて、下側に配置された第2半導体装置10bについて説明する。図3は第2半導体装置10bの構成を示す図であり、(a)は第2半導体装置10bを上面側から見た平面図、(b)は第2半導体装置10bを底面側から見た平面図、(c)は第2半導体装置10bの内部構成の概略を示す断面図である。
図3に示すように、第2半導体装置10bは、上記した第1半導体装置10aに対して、リードフレームのアウターリードを無くしたQFNパッケージの構成をしている。すなわち、この第2半導体装置10bは、リードフレームのダイパッド(第2素子搭載部)2b上に半導体素子(第2半導体素子)1bが搭載されている。また、ダイパッド2bは、図示しない複数本の吊りリードにより支持されている。また、隣り合う吊りリードの間には、一端が半導体素子1bの辺に対向して配置されたリードフレームのインナーリード(第2内部端子)4bが設けられている。また、半導体素子1b上に形成されている図示しない電極部とインナーリード4bとは金属細線3bにより電気的に接続されている。また、半導体素子1b、ダイパッド2b、金属細線3b、インナーリード4b、および吊りリードはモールド樹脂体(第2封止樹脂)6bにより樹脂封止されており、このモールド樹脂体6bにより第2半導体装置10bの外形が構成されている。
また、リードフレームのダイパッド2b、吊りリード、およびインナーリード4bは導電性部材からなる。また、半導体素子1bは、導電性接着剤を用いてダイパッド2bの素子搭載面に固着されている。
また、この第2半導体装置10bの外周部の底面側(モールド樹脂体6bにより構成される外形の外周部の底面側)からは、インナーリード4bの表面の一部(底面の少なくとも一部)が露出しており、この露出した部分が外部電極端子(第2露出端子)7bを形成している。
以上説明した、パッケージ底面側に折り曲げられたアウターリード5aを持つ第1半導体装置10aと、アウターリードを持たない第2半導体装置10bとを、パッケージ底面(モールド樹脂体6a、6bの底面)同士を対向させて配置して、第1半導体装置10aの外部電極端子7aと第2半導体装置10bの外部電極端子7bとを電気的に導通するように接合することで、図1に示す半導体装置を得ることができる。
図1に示す半導体装置は、半導体素子1aと半導体素子1bとが外部電極端子7a、7b、インナーリード4a、4b、および金属細線3a、3bを介して電気的に接続され、第1半導体装置10aのアウターリード5aから外部へ電気信号を取り出す構成となる。よって、積層された半導体素子を単体の半導体装置に搭載した構成と同様の構成となる。
このように、該半導体装置は、アウターリードを持たず、パッケージ底面に外部電極端子を備えたQFNパッケージと、アウターリードを持つ上、パッケージ底面に外部電極端子を備えたQFPパッケージとで構成され、パッケージ底面から露出している外部電極端子同士を接合した後の半導体装置の形態は、QFPパッケージの形態となる。
なお、図2に示す第1半導体装置10aを上側に配置する場合、第1半導体装置10aのアウターリード5aを、第1半導体装置10aのパッケージ底面側に折り曲げた形状にして、図3に示す第2半導体装置10bを天地の方向を逆にして下側に配置することが望ましい。
また、第1半導体装置10aの外部電極端子7aと第2半導体装置10bの外部電極端子7bの数を等しくするとともに、外部電極端子7aと外部電極端子7bの平面視形状の寸法を等しくして、外部電極端子7a、7bを合致させることが望ましい。
続いて、本発明の実施の形態に係る半導体装置の変形例について、図面に基づいて説明する。図4は本発明の実施の形態に係る半導体装置の第1変形例を説明するための図であり、第1半導体装置と第2半導体装置それぞれの断面を示している。但し、図1ないし図3に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。
図4に示すように、この半導体装置は、第1半導体装置10aのアウターリード5aを、第1半導体装置10aのパッケージ底面側とは反対側に折り曲げたガルウィング形状にして、第1半導体装置10aを天地の方向を逆にして下側に配置し、第2半導体装置10bを上側に配置して、それぞれのパッケージ底面を対向配置している点が、図1に示す半導体装置と異なる。
この構成は、第1半導体装置10aが高放熱性を必要とする半導体素子1aを搭載している場合に有効である。すなわち、この構成によれば、配線基板に実装したときに、高放熱性を必要とする半導体素子1aを搭載した第1半導体装置10aが配線基板側になるので、配線基板に放熱効果を高める手段を具備せしめることで、第1半導体装置10aに搭載された半導体装置1aの放熱効果を高めることができる。したがって、図1に示す半導体装置の構成は、第2半導体装置10bが高放熱性を必要とする半導体素子1bを搭載している場合に有効である。
続いて、本発明の実施の形態に係る半導体装置の第2変形例について、図面に基づいて説明する。図5は本発明の実施の形態に係る半導体装置の第2変形例を説明するための図であり、(a)は第1半導体装置と第2半導体装置それぞれの断面を示す図、(b)は第1半導体装置を底面側から見た平面図、(c)は第2半導体装置を底面側から見た平面図である。但し、図1ないし図4に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。
図5に示すように、この半導体装置は、第1半導体装置10aと第2半導体装置10bのダイパッド2a、2bの表面の一部(底面)がそれぞれモールド樹脂体6a、6bの底面から露出している点が、図1に示す半導体装置と異なる。
この半導体装置は、パッケージ底面から露出しているダイパット2a、2bおよび外部電極端子7a、7bがそれぞれ電気的に導通するように接合されている。この構成によれば、パッケージ底面から露出しているダイパット2a、2bを介して、第1半導体装置10aのアウターリード5aによる放熱効果を得られる。
続いて、本発明の実施の形態に係る半導体装置の第3変形例について、図面に基づいて説明する。図6は本発明の実施の形態に係る半導体装置の第3変形例を説明するための図であり、第1半導体装置と第2半導体装置それぞれの断面を示している。但し、図1ないし図5に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。
図6に示すように、この半導体装置は、第1半導体装置10aと第2半導体装置10bとの間に、放熱効果を高める手段として放熱効果のある伝導体8を介在させている点が、図5に示す半導体装置と異なる。
この半導体装置は、伝導体8が、第1半導体装置10aと第2半導体装置10bのパッケージ底面から露出しているダイパット2a、2bおよび外部電極端子7a、7bに接合しており、外部電極端子7aと外部電極端子7bおよびダイパッド2aとダイパッド2bが伝導体8を介して接続されて熱が伝導する構成となっている。
伝導体8の大きさは、第1半導体装置10aおよび第2半導体装置10bの大きさまでとし、外部電極端子7a、7bと接合できる範囲とする。伝導体8の材質は、放熱性を考慮した材質とし、特に材質の指定はしないが、伝導体8の表面は、第1半導体装置10aと第2半導体装置10bとの接合に際して、それぞれのパッケージ底面から露出している外部電極端子7a、7bおよびダイパット2a、2bがそれぞれ電気的に独立できる材質と構造にする。
この構成によれば、パッケージ底面から露出しているダイパット2a、2bおよび外部電極端子7a、7bを介して、第1半導体装置10aのアウターリード5aによる放熱効果を、図5に示す構成に比べてより得ることができる。
続いて、本発明の実施の形態に係る半導体装置の第4変形例について、図面に基づいて説明する。図7、図8は本発明の実施の形態に係る半導体装置の第4変形例を説明するための図であり、図7(a)、図8(a)は第1半導体装置と第2半導体装置それぞれの断面を示す図、図7(b)、図8(b)は第1半導体装置と第2半導体装置を接合した状態の断面を示す図である。但し、図1ないし図6に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。
図7、図8に示すように、この半導体装置は、第1半導体装置10aの外部電極端子7aのパッケージ底面から露出している面の形状が凹状(図7)あるいは凸状(図8)をしており、第2半導体装置10bの外部電極端子7bのパッケージ底面から露出している面の形状が凸状(図7)あるいは凹状(図8)をしており、外部電極端子7aと外部電極端子7bが嵌合して接合している点が、図1に示す半導体装置と異なる。このように外部電極端子7a、7bのパッケージ底面から露出している面の形状を互いに凸凹状にすることで、外部電極端子同士の接合の際の位置ずれを防止することができる。
凹凸の形状は、リードフレーム作成時にエッチング加工およびプレス加工により形成することができる。なお。凹凸の形状は、図7、図8では四角形であるが、これに限定されるものではなく、また凹凸の大きさにも制約はなく、外部電極端子同士を嵌合できればよい。
本発明にかかる半導体装置は、特性の確認ができている安定した品質のパッケージ同士を組み合わせることができ、且つ半導体装置自体の厚みを減ずることができ、さらにパッケージ同士を安定して接続でき、多機能を要する半導体装置に有用である。
本発明の実施の形態に係る半導体装置の構成を示す図 本発明の実施の形態に係る半導体装置の一部をなす第1半導体装置の構成を示す図 本発明の実施の形態に係る半導体装置の一部をなす第2半導体装置の構成を示す図 本発明の実施の形態に係る半導体装置の第1変形例を説明するための図 本発明の実施の形態に係る半導体装置の第2変形例を説明するための図 本発明の実施の形態に係る半導体装置の第3変形例を説明するための図 本発明の実施の形態に係る半導体装置の第4変形例を説明するための図 本発明の実施の形態に係る半導体装置の第4変形例を説明するための図 従来の半導体装置の構成を示す図 従来の半導体装置の構成を示す図
符号の説明
1a、1b 半導体素子
2a、2b ダイパッド
3a、3b 金属細線
4a、4b インナーリード
5a アウターリード
6a、6b モールド樹脂体
7a、7b 外部電極端子
8 伝導体
10a 第1半導体装置
10b 第2半導体装置
11 第1半導体素子
11a 電極パッド
12 第2半導体素子
12a 電極パッド
13 ダイパッド
14 金属細線
15 インナーリード
16 アウターリード
17 モールド樹脂体
18 吊りリード
21a、21b 半導体装置
22a、22b アウターリード

Claims (8)

  1. 素子搭載部と、前記素子搭載部に搭載された半導体素子と、前記半導体素子に電気的に接続する内部端子と、前記素子搭載部、前記半導体素子、および前記内部端子を樹脂封止する封止樹脂と、前記内部端子に電気的に接続する外部端子と、前記内部端子に電気的に接続する露出端子と、を有し、前記外部端子は前記封止樹脂の側面から突出しており、前記露出端子は前記封止樹脂の底面から露出していることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置であって、前記内部端子と前記外部端子は一体形成されており、前記露出端子は、前記封止樹脂の底面から前記内部端子の表面の一部が露出して形成されていることを特徴とする半導体装置。
  3. 請求項1もしくは2のいずれかに記載の半導体装置であって、前記素子搭載部の表面の一部が前記封止樹脂の底面から露出していることを特徴とする半導体装置。
  4. 第1素子搭載部と、前記第1素子搭載部に搭載された第1半導体素子と、前記第1半導体素子に電気的に接続する第1内部端子と、前記第1素子搭載部、前記第1半導体素子、および前記第1内部端子を樹脂封止する第1封止樹脂と、前記第1内部端子に電気的に接続する外部端子と、前記第1内部端子に電気的に接続する第1露出端子と、を有し、前記外部端子は前記第1封止樹脂の側面から突出しており、前記第1露出端子は前記第1封止樹脂の底面から露出している第1半導体装置と、
    第2素子搭載部と、前記第2素子搭載部に搭載された第2半導体素子と、前記第2半導体素子に電気的に接続された第2内部端子と、前記第2素子搭載部、前記第2半導体素子、および前記第2内部端子を樹脂封止する第2封止樹脂と、前記第2内部端子に電気的に接続する第2露出端子と、を有し、前記第2露出端子が前記第2封止樹脂の底面から露出している第2半導体装置と、
    を備え、前記第1半導体装置の前記第1封止樹脂の底面と前記第2半導体装置の前記第2封止樹脂の底面とが対向して配置され、前記第1半導体装置の前記第1露出端子と前記第2半導体装置の前記第2露出端子とが電気的に接続されていることを特徴とする半導体装置。
  5. 請求項4記載の半導体装置であって、前記第1半導体装置の前記第1内部端子と前記外部端子は一体形成され、前記第1露出端子は、前記第1封止樹脂の底面から前記第1内部端子の表面の一部が露出して形成されており、前記第2半導体装置の前記第2露出端子は、前記第2封止樹脂の底面から前記第2内部端子の表面の一部が露出して形成されていることを特徴とする半導体装置。
  6. 請求項4もしくは5のいずれかに記載の半導体装置であって、前記第1素子搭載部の表面の一部が前記第1封止樹脂の底面から露出し、前記第2素子搭載部の表面の一部が前記第2封止樹脂の底面から露出していることを特徴とする半導体装置。
  7. 請求項4ないし6のいずれかに記載の半導体装置であって、さらに、前記第1半導体装置と前記第2半導体装置との間に配置された伝導体を備え、前記第1半導体装置の前記第1露出端子と前記第2半導体装置の前記第2露出端子とが前記伝導体を介して接続されて熱が伝導する構成となっていることを特徴とする半導体装置。
  8. 請求項4ないし6のいずれかに記載の半導体装置であって、前記第1半導体装置の前記第1露出端子は、前記第1封止樹脂から露出している面の形状が凸状あるいは凹状であり、前記第2半導体装置の前記第2露出端子は、前記第2封止樹脂から露出している面の形状が凹状あるいは凸状であり、前記第1露出端子と前記第2露出端子とが嵌合していることを特徴とする半導体装置。
JP2007075698A 2007-03-23 2007-03-23 半導体装置 Pending JP2008235724A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007075698A JP2008235724A (ja) 2007-03-23 2007-03-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007075698A JP2008235724A (ja) 2007-03-23 2007-03-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2008235724A true JP2008235724A (ja) 2008-10-02

Family

ID=39908141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007075698A Pending JP2008235724A (ja) 2007-03-23 2007-03-23 半導体装置

Country Status (1)

Country Link
JP (1) JP2008235724A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038105A (ja) * 2011-08-03 2013-02-21 Toyota Motor Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038105A (ja) * 2011-08-03 2013-02-21 Toyota Motor Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP3736516B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US20060278970A1 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP2007123595A (ja) 半導体装置及びその実装構造
JP2009099697A (ja) 半導体装置及びその製造方法
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
US20090146284A1 (en) Molded Leadless Packages and Assemblies Having Stacked Molded Leadless Packages
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
JP2006202976A (ja) 樹脂封止型半導体装置およびリードフレーム
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
JP4918391B2 (ja) 半導体装置
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
JP5378643B2 (ja) 半導体装置及びその製造方法
JP2005167292A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP6909630B2 (ja) 半導体装置
JPH07307409A (ja) 半導体装置及びその製造方法
JP2008235724A (ja) 半導体装置
JP2009193982A (ja) 半導体装置及び半導体装置の製造方法
JP4181557B2 (ja) 半導体装置およびその製造方法
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
JP2007150044A (ja) 半導体装置
JP2006186282A (ja) 半導体装置およびその製造方法
JP2006066551A5 (ja)
JP2004281486A (ja) 半導体パッケージ及び同パッケージを用いた半導体装置
JP2010103577A (ja) 半導体装置
JP6685615B1 (ja) 半導体モジュール及びリードフレーム