JP2001148447A - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法Info
- Publication number
- JP2001148447A JP2001148447A JP33134799A JP33134799A JP2001148447A JP 2001148447 A JP2001148447 A JP 2001148447A JP 33134799 A JP33134799 A JP 33134799A JP 33134799 A JP33134799 A JP 33134799A JP 2001148447 A JP2001148447 A JP 2001148447A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- film material
- external terminals
- pressure jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Abstract
(57)【要約】
【課題】 加圧治具の内部に被加圧物を入れて加圧治具
内を減圧する被加圧物の加圧手段であって、加圧治具内
を減圧するだけの方法より高圧力で被加圧物を加圧する
ことができる加圧手段を提供する。 【解決手段】 一部又は全部が変形可能で吸排気可能な
開口部を持つ加圧治具２の内部に被加圧物１を入れ、加
圧治具２の内部を減圧することにより被加圧物を加圧す
る。さらに、加圧治具２を、加圧治具２の外側にある流
体を加圧する手段及び加圧治具の外側に流体を充填する
手段の一方又は両方の手段によって加圧する。例えば、
加圧治具２と加圧治具３との間にある流体を加圧した
り、加圧治具２と加圧治具３との間に流体を充填したり
する。
内を減圧する被加圧物の加圧手段であって、加圧治具内
を減圧するだけの方法より高圧力で被加圧物を加圧する
ことができる加圧手段を提供する。 【解決手段】 一部又は全部が変形可能で吸排気可能な
開口部を持つ加圧治具２の内部に被加圧物１を入れ、加
圧治具２の内部を減圧することにより被加圧物を加圧す
る。さらに、加圧治具２を、加圧治具２の外側にある流
体を加圧する手段及び加圧治具の外側に流体を充填する
手段の一方又は両方の手段によって加圧する。例えば、
加圧治具２と加圧治具３との間にある流体を加圧した
り、加圧治具２と加圧治具３との間に流体を充填したり
する。
Description
【０００１】
【発明の属する技術分野】本発明は、外部端子をパッケ
ージ裏面から導出した樹脂封止型半導体装置及びその製
造方法に関する。
ージ裏面から導出した樹脂封止型半導体装置及びその製
造方法に関する。
【０００２】
【従来の技術】従来の外部端子が半導体装置裏面に格子
状に配列する形態の半導体装置では、例えば図５に示す
ように、配線パターン、半田ボール取り付けランド部な
どを形成した基板材料などを用い、樹脂封止までの一連
工程の後、半田ボール取り付けランド部に半田ボールを
取り付け、それを外部端子としていた。
状に配列する形態の半導体装置では、例えば図５に示す
ように、配線パターン、半田ボール取り付けランド部な
どを形成した基板材料などを用い、樹脂封止までの一連
工程の後、半田ボール取り付けランド部に半田ボールを
取り付け、それを外部端子としていた。
【０００３】また、半田ボールを取り付けない形態の半
導体装置として、例えば図６に示すような外部端子が半
導体装置裏面の外周部に配列する形態の半導体装置があ
るが、この場合、その外部端子をそのまま実装に用いて
いた。
導体装置として、例えば図６に示すような外部端子が半
導体装置裏面の外周部に配列する形態の半導体装置があ
るが、この場合、その外部端子をそのまま実装に用いて
いた。
【０００４】
【発明が解決しようとする課題】図５に示した形態で
は、外部端子として半田ボールを取り付けているため、
半田ボールの資材や取り付け工程が必要であり、また半
田ボール欠落による不良を検査や修正する工程も必要で
あり、コスト高となっていた。
は、外部端子として半田ボールを取り付けているため、
半田ボールの資材や取り付け工程が必要であり、また半
田ボール欠落による不良を検査や修正する工程も必要で
あり、コスト高となっていた。
【０００５】図６に示した形態では、外部端子として半
田ボールを用いないが、半導体装置裏面と同一平面上に
外部端子を導出するため、基板へ実装する際に基板と半
導体装置との隙間がなく、実装作業性、ストレスに対す
る信頼性に劣るという問題があった。ここで、この形態
の半導体装置の外部端子は、最終工程でメッキが施され
る場合、その厚さとして最大で０．０５ｍｍ程度まで半
導体装置裏面から突出するが、上記の欠点を補うもので
はなかった。
田ボールを用いないが、半導体装置裏面と同一平面上に
外部端子を導出するため、基板へ実装する際に基板と半
導体装置との隙間がなく、実装作業性、ストレスに対す
る信頼性に劣るという問題があった。ここで、この形態
の半導体装置の外部端子は、最終工程でメッキが施され
る場合、その厚さとして最大で０．０５ｍｍ程度まで半
導体装置裏面から突出するが、上記の欠点を補うもので
はなかった。
【０００６】本発明は、上述した事情に鑑みてなされた
もので、外部端子をパッケージ裏面から導出した樹脂封
止型半導体装置であって、低コストで製造することがで
きるとともに、実装作業性、ストレスに対する信頼性に
優れた樹脂封止型半導体装置及びその製造方法を提供す
ることを目的とする。
もので、外部端子をパッケージ裏面から導出した樹脂封
止型半導体装置であって、低コストで製造することがで
きるとともに、実装作業性、ストレスに対する信頼性に
優れた樹脂封止型半導体装置及びその製造方法を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、前記目的を達
成するため、下記（１）に示す樹脂封止型半導体装置及
び下記（２）〜（５）に示す樹脂封止型半導体装置の製
造方法を提供する。
成するため、下記（１）に示す樹脂封止型半導体装置及
び下記（２）〜（５）に示す樹脂封止型半導体装置の製
造方法を提供する。
【０００８】（１）外部端子をパッケージ裏面から導出
し、かつ、外部端子は樹脂封止部表面より０．０５ｍｍ
以上突出していることを特徴とする樹脂封止型半導体装
置。
し、かつ、外部端子は樹脂封止部表面より０．０５ｍｍ
以上突出していることを特徴とする樹脂封止型半導体装
置。
【０００９】（２）フィルム材を封止金型上に固定する
工程と、リードフレームを前記フィルム材上に外部端子
面とフィルム材とが接するようにセットする工程と、封
止金型を用いて樹脂封止を行う工程とを備えたことを特
徴とする樹脂封止型半導体装置の製造方法。
工程と、リードフレームを前記フィルム材上に外部端子
面とフィルム材とが接するようにセットする工程と、封
止金型を用いて樹脂封止を行う工程とを備えたことを特
徴とする樹脂封止型半導体装置の製造方法。
【００１０】（３）フィルム材が、封止金型の熱によっ
て軟化し、リードフレームの外部端子部がフィルム材に
埋没する特性と、封止後に半導体装置を離型する際に、
リードフレーム及び樹脂から容易に剥がれる特性を持つ
（２）の樹脂封止型半導体装置の製造方法。
て軟化し、リードフレームの外部端子部がフィルム材に
埋没する特性と、封止後に半導体装置を離型する際に、
リードフレーム及び樹脂から容易に剥がれる特性を持つ
（２）の樹脂封止型半導体装置の製造方法。
【００１１】（４）フィルム材が、ポリテトラフルオロ
エチレン又はテトラフルオロエチレン・エチレン重合体
からなる（２）〜（３）の樹脂封止型半導体装置の製造
方法。
エチレン又はテトラフルオロエチレン・エチレン重合体
からなる（２）〜（３）の樹脂封止型半導体装置の製造
方法。
【００１２】（５）樹脂封止型半導体装置が、外部端子
をパッケージ裏面から導出し、かつ、外部端子は樹脂封
止部表面より０．０５ｍｍ以上突出している（２）〜
（４）の樹脂封止型半導体装置の製造方法。
をパッケージ裏面から導出し、かつ、外部端子は樹脂封
止部表面より０．０５ｍｍ以上突出している（２）〜
（４）の樹脂封止型半導体装置の製造方法。
【００１３】
【発明の実施の形態】以下に、本発明の実施の形態を説
明するが、本発明はこれらに限定されるものではない。
明するが、本発明はこれらに限定されるものではない。
【００１４】（第一の実施例）図１及び図２を参照する
と、半導体素子を搭載するリードフレームは、その外部
端子となる部分を内部リード部より下に位置するように
形成する。その加工方法としては、曲げ加工、エッチン
グ、プレス加工等によってリードフレームの板厚に段差
を設ける。このリードフレームを用い、一連の半導体素
子搭載、ワイヤボンディング工程の後、封止金型及びフ
ィルム材を用いて樹脂封止を行う。
と、半導体素子を搭載するリードフレームは、その外部
端子となる部分を内部リード部より下に位置するように
形成する。その加工方法としては、曲げ加工、エッチン
グ、プレス加工等によってリードフレームの板厚に段差
を設ける。このリードフレームを用い、一連の半導体素
子搭載、ワイヤボンディング工程の後、封止金型及びフ
ィルム材を用いて樹脂封止を行う。
【００１５】上記フィルム材は、封止金型上に供給し、
そして金型側から吸引することで金型上に固定する。そ
の後、図４に示すように、リードフレームをその上にセ
ットする。つまり、外部端子面とフィルム材とが接する
ようにセットする。フィルム材は封止金型の熱によって
軟化し、リードフレームの外部端子部がフィルム材に埋
没するような特性と、また封止後に半導体装置を離型す
る際には、リードフレームや樹脂から容易に剥がれる特
性を持つものである。このようなフィルム材として、具
体的には、例えばポリテトラフルオロエチレン（ＰＴＦ
Ｅ）や、テトラフルオロエチレン・エチレン重合体（Ｅ
ＴＦＥ）からなるものを挙げることができる。
そして金型側から吸引することで金型上に固定する。そ
の後、図４に示すように、リードフレームをその上にセ
ットする。つまり、外部端子面とフィルム材とが接する
ようにセットする。フィルム材は封止金型の熱によって
軟化し、リードフレームの外部端子部がフィルム材に埋
没するような特性と、また封止後に半導体装置を離型す
る際には、リードフレームや樹脂から容易に剥がれる特
性を持つものである。このようなフィルム材として、具
体的には、例えばポリテトラフルオロエチレン（ＰＴＦ
Ｅ）や、テトラフルオロエチレン・エチレン重合体（Ｅ
ＴＦＥ）からなるものを挙げることができる。
【００１６】外部端子を突出させるために、そのような
形状の封止金型、つまり突出する外部端子に当たる部分
を彫り込んだような形状の金型を用いた場合は、外部端
子表面には樹脂の薄いバリが付着してしまい、このバリ
を後工程で除去する必要が生じる。これに対し、本発明
のようにフィルム材を用いて封止を行う場合は、突出す
る外部端子表面は封止時にフィルム材に埋まっているの
で、外部端子表面に樹脂の薄いバリが付着するというよ
うな不都合は生じない。
形状の封止金型、つまり突出する外部端子に当たる部分
を彫り込んだような形状の金型を用いた場合は、外部端
子表面には樹脂の薄いバリが付着してしまい、このバリ
を後工程で除去する必要が生じる。これに対し、本発明
のようにフィルム材を用いて封止を行う場合は、突出す
る外部端子表面は封止時にフィルム材に埋まっているの
で、外部端子表面に樹脂の薄いバリが付着するというよ
うな不都合は生じない。
【００１７】以上の構成で製作することにより、本発明
の半導体装置は、半導体装置の裏面に位置する外部端子
が、樹脂封止時にフィルム材に埋没していた分だけ樹脂
封止部裏面より突出している構造を持つ。ここで突出す
る高さは、０．０５ｍｍ以上となるように設計するのが
望ましい。また、樹脂封止部裏面より突出させた外部端
子部表面には、実装性の向上や突出する高さを増すため
に何らかのメッキ処理を施すと良い。
の半導体装置は、半導体装置の裏面に位置する外部端子
が、樹脂封止時にフィルム材に埋没していた分だけ樹脂
封止部裏面より突出している構造を持つ。ここで突出す
る高さは、０．０５ｍｍ以上となるように設計するのが
望ましい。また、樹脂封止部裏面より突出させた外部端
子部表面には、実装性の向上や突出する高さを増すため
に何らかのメッキ処理を施すと良い。
【００１８】通常、外部端子が半導体装置裏面に格子状
に配列した形態の半導体装置（ＢＧＡ；Ball Grid Arra
y）では、外部端子として半田ボールを取り付けている
が、本発明では、樹脂封止部表面より突出した外部端子
をそのまま用いて実装するため、半田ボールの資材や取
り付け工程が不要であり、コストダウンを図ることがで
きる。また、半田ボールを用いた半導体装置で問題とな
る、半田ボール欠落による不良の問題がないため、検査
や修正工程の工数をなくすことができるという効果もあ
る。したがって、本発明によれば、外部端子を半導体装
置裏面に格子状に配列した形態の小型の半導体装置を、
安価に提供できる。
に配列した形態の半導体装置（ＢＧＡ；Ball Grid Arra
y）では、外部端子として半田ボールを取り付けている
が、本発明では、樹脂封止部表面より突出した外部端子
をそのまま用いて実装するため、半田ボールの資材や取
り付け工程が不要であり、コストダウンを図ることがで
きる。また、半田ボールを用いた半導体装置で問題とな
る、半田ボール欠落による不良の問題がないため、検査
や修正工程の工数をなくすことができるという効果もあ
る。したがって、本発明によれば、外部端子を半導体装
置裏面に格子状に配列した形態の小型の半導体装置を、
安価に提供できる。
【００１９】（第二の実施例）第二の実施例として、外
部端子が半導体装置裏面の外周部に配列した形態の半導
体装置（ＬＧＡ；Lead Grid Array）に本発明を適用し
た例を示す。図３を参照すると、半導体素子を搭載する
リードフレームは、その外部端子となる部分を内部リー
ド部より下に位置するように形成する。リードフレーム
は、通常のＬＧＡのものと構成を変える必要はない。こ
のリードフレームを用い、一連の半導体素子搭載、ワイ
ヤボンディング工程の後、第一の実施例と同様に封止金
型及びフィルム材を用いて樹脂封止を行う。
部端子が半導体装置裏面の外周部に配列した形態の半導
体装置（ＬＧＡ；Lead Grid Array）に本発明を適用し
た例を示す。図３を参照すると、半導体素子を搭載する
リードフレームは、その外部端子となる部分を内部リー
ド部より下に位置するように形成する。リードフレーム
は、通常のＬＧＡのものと構成を変える必要はない。こ
のリードフレームを用い、一連の半導体素子搭載、ワイ
ヤボンディング工程の後、第一の実施例と同様に封止金
型及びフィルム材を用いて樹脂封止を行う。
【００２０】以上の構成で製作することにより、本発明
の半導体装置は、半導体装置の裏面に位置する外部端子
が、樹脂封止時にフィルム材に埋没していた分だけ樹脂
封止部裏面より突出している構造を持つ。ここで突出す
る高さは、０．０５ｍｍ以上となるように設計するのが
望ましい。また、樹脂封止部裏面より突出させた外部端
子部表面には、実装性の向上や突出する高さを増すため
に何らかのメッキ処理を施すと良い。
の半導体装置は、半導体装置の裏面に位置する外部端子
が、樹脂封止時にフィルム材に埋没していた分だけ樹脂
封止部裏面より突出している構造を持つ。ここで突出す
る高さは、０．０５ｍｍ以上となるように設計するのが
望ましい。また、樹脂封止部裏面より突出させた外部端
子部表面には、実装性の向上や突出する高さを増すため
に何らかのメッキ処理を施すと良い。
【００２１】通常、外部端子が半導体装置裏面の外周部
に配列した形態の半導体装置では、半導体装置裏面と同
一平面上に外部端子を導出するため、基板へ実装する際
に基板と半導体装置との隙間がなく、実装作業性、スト
レスに対する信頼性に劣るという問題があった。また、
最終工程で外部端子にメッキが施される場合、その厚さ
として最大で０．０５ｍｍ程度まで半導体装置裏面から
突出するが、上記の欠点を補うものではなかった。本発
明では、外部端子が樹脂封止部表面より突出しているた
め、基板へ実装する際に基板と半導体装置との隙間を十
分に確保することができ、実装作業性、ストレスに対す
る信頼性に優れているという効果が得られる。具体的に
は、例えばパッケージ全体がお椀状に反ったりした場合
でも、パッケージ下面がプリント基板と接触し、端子が
接地しないといった不具合が生じるのを防ぐことができ
る。
に配列した形態の半導体装置では、半導体装置裏面と同
一平面上に外部端子を導出するため、基板へ実装する際
に基板と半導体装置との隙間がなく、実装作業性、スト
レスに対する信頼性に劣るという問題があった。また、
最終工程で外部端子にメッキが施される場合、その厚さ
として最大で０．０５ｍｍ程度まで半導体装置裏面から
突出するが、上記の欠点を補うものではなかった。本発
明では、外部端子が樹脂封止部表面より突出しているた
め、基板へ実装する際に基板と半導体装置との隙間を十
分に確保することができ、実装作業性、ストレスに対す
る信頼性に優れているという効果が得られる。具体的に
は、例えばパッケージ全体がお椀状に反ったりした場合
でも、パッケージ下面がプリント基板と接触し、端子が
接地しないといった不具合が生じるのを防ぐことができ
る。
【００２２】
【発明の効果】本発明によれば、外部端子をパッケージ
裏面から導出した樹脂封止型半導体装置であって、低コ
ストで製造することができるとともに、実装作業性、ス
トレスに対する信頼性に優れた樹脂封止型半導体装置を
提供することができる。
裏面から導出した樹脂封止型半導体装置であって、低コ
ストで製造することができるとともに、実装作業性、ス
トレスに対する信頼性に優れた樹脂封止型半導体装置を
提供することができる。
【図１】本発明の実施例の一例を示す図である。
【図２】本発明の実施例の一例を示す図である。
【図３】本発明の実施例の一例を示す図である。
【図４】本発明の実施例の一例を示す図である。
【図５】従来の半導体装置の一例を示す図である。
【図６】従来の半導体装置の一例を示す図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50 Ｂ２９Ｌ 31:34 // Ｂ２９Ｌ 31:34 Ｈ０１Ｌ 23/12 Ｌ Ｆターム(参考） 4F202 AD08 AD19 AH33 CA12 CB01 CB12 CK41 CM72 CQ06 4F206 AD08 AD19 AH37 JA02 JB17 JF05 JQ81 4M109 AA01 BA01 CA21 DA10 DB04 FA04 FA06 5F061 AA01 BA01 CA21 CB12 CB13 DD13 EA03 EA11 5F067 AA01 AA09 AB04 BB08 BC12 CC07 DE01 DE14 DE18
Claims (5)
- 【請求項１】 外部端子をパッケージ裏面から導出し、
かつ、外部端子は樹脂封止部表面より０．０５ｍｍ以上
突出していることを特徴とする樹脂封止型半導体装置。 - 【請求項２】 フィルム材を封止金型上に固定する工程
と、リードフレームを前記フィルム材上に外部端子面と
フィルム材とが接するようにセットする工程と、封止金
型を用いて樹脂封止を行う工程とを備えたことを特徴と
する樹脂封止型半導体装置の製造方法。 - 【請求項３】 フィルム材が、封止金型の熱によって軟
化し、リードフレームの外部端子部がフィルム材に埋没
する特性と、封止後に半導体装置を離型する際に、リー
ドフレーム及び樹脂から容易に剥がれる特性を持つ請求
項２に記載の樹脂封止型半導体装置の製造方法。 - 【請求項４】 フィルム材が、ポリテトラフルオロエチ
レン又はテトラフルオロエチレン・エチレン重合体から
なる請求項２又は３に記載の樹脂封止型半導体装置の製
造方法。 - 【請求項５】 樹脂封止型半導体装置が、外部端子をパ
ッケージ裏面から導出し、かつ、外部端子は樹脂封止部
表面より０．０５ｍｍ以上突出している請求項２〜４の
いずれか１項に記載の樹脂封止型半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33134799A JP2001148447A (ja) | 1999-11-22 | 1999-11-22 | 樹脂封止型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33134799A JP2001148447A (ja) | 1999-11-22 | 1999-11-22 | 樹脂封止型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001148447A true JP2001148447A (ja) | 2001-05-29 |
Family
ID=18242677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33134799A Pending JP2001148447A (ja) | 1999-11-22 | 1999-11-22 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001148447A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368179A (ja) * | 2001-06-04 | 2002-12-20 | Sony Corp | リードフレーム、面実装型半導体パッケージおよびその製造方法 |
| JP2004207275A (ja) * | 2002-12-20 | 2004-07-22 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2004214233A (ja) * | 2002-12-26 | 2004-07-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2008113021A (ja) * | 2007-12-17 | 2008-05-15 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009246084A (ja) * | 2008-03-31 | 2009-10-22 | Denso Corp | モールドパッケージおよびその製造方法 |
| JP2010027821A (ja) * | 2008-07-18 | 2010-02-04 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
-
1999
- 1999-11-22 JP JP33134799A patent/JP2001148447A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368179A (ja) * | 2001-06-04 | 2002-12-20 | Sony Corp | リードフレーム、面実装型半導体パッケージおよびその製造方法 |
| JP4569048B2 (ja) * | 2001-06-04 | 2010-10-27 | ソニー株式会社 | 面実装型半導体パッケージおよびその製造方法 |
| JP2004207275A (ja) * | 2002-12-20 | 2004-07-22 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2004214233A (ja) * | 2002-12-26 | 2004-07-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2008113021A (ja) * | 2007-12-17 | 2008-05-15 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009246084A (ja) * | 2008-03-31 | 2009-10-22 | Denso Corp | モールドパッケージおよびその製造方法 |
| JP2010027821A (ja) * | 2008-07-18 | 2010-02-04 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004349728A (ja) | カプセル化電子部品、特に集積回路の製造方法 | |
| JP2003264205A (ja) | 半導体装置の製造方法 | |
| JP2000012745A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2001148447A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
| JP4357754B2 (ja) | 半導体装置の製造方法 | |
| JPH08264581A (ja) | パッケージ及びその製造方法 | |
| JP2002198458A (ja) | 半導体装置及び半導体装置製造方法 | |
| CN1111823A (zh) | 树脂封装半导体器件及其制造方法 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JP2000068303A (ja) | 半導体装置の製造方法 | |
| JPH06112363A (ja) | 半導体パッケージ | |
| JPH09172103A (ja) | 半導体装置及びその半導体装置を実装したガラスエポキシ基板の製造方法 | |
| JP3247638B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JP4526714B2 (ja) | リードフレーム積層物および半導体装置の製造方法 | |
| JP3402416B2 (ja) | 半導体パッケ−ジの製造法 | |
| JP2009135279A (ja) | セラミックチップ部品 | |
| JP3448010B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| JP2003338589A (ja) | Ｂｇａパッケージ及びその製造方法 | |
| JP2002110884A (ja) | リードフレーム積層物 | |
| JP4656766B2 (ja) | 半導体装置の製造方法 |