JPH07307409A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07307409A JPH07307409A JP6098305A JP9830594A JPH07307409A JP H07307409 A JPH07307409 A JP H07307409A JP 6098305 A JP6098305 A JP 6098305A JP 9830594 A JP9830594 A JP 9830594A JP H07307409 A JPH07307409 A JP H07307409A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- semiconductor chip
- wire
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】本発明はパッケージの表面に外部接続端子を有
する半導体装置及びその製造方法に関し、コストの低減
及び小型化を図ることを目的とする。 【構成】半導体チップ１１と、この半導体チップ１１を
封止するパッケージ１２とを具備する半導体装置におい
て、上記半導体チップ１１に形成されたパッド１５に一
端が接続されると共に、他端がパッケージ１２の表面１
２ａに露出するよう引き出されたワイヤ１３により外部
電極１６を形成し、この外部電極１６の引き出し位置
に、この外部電極１６を所定範囲にわたり露出させるた
めの凹部２１を形成する。
する半導体装置及びその製造方法に関し、コストの低減
及び小型化を図ることを目的とする。 【構成】半導体チップ１１と、この半導体チップ１１を
封止するパッケージ１２とを具備する半導体装置におい
て、上記半導体チップ１１に形成されたパッド１５に一
端が接続されると共に、他端がパッケージ１２の表面１
２ａに露出するよう引き出されたワイヤ１３により外部
電極１６を形成し、この外部電極１６の引き出し位置
に、この外部電極１６を所定範囲にわたり露出させるた
めの凹部２１を形成する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、特にパッケージの表面に外部接続端子を有
する半導体装置及びその製造方法に関する。
方法に係り、特にパッケージの表面に外部接続端子を有
する半導体装置及びその製造方法に関する。
【０００２】近年の半導体装置の高密度実装化に伴い、
パッケージの小型化が要求されている。また、半導体チ
ップの高集積化に伴い、パッケージング技術の向上も望
まれている。
パッケージの小型化が要求されている。また、半導体チ
ップの高集積化に伴い、パッケージング技術の向上も望
まれている。
【０００３】上記の各要求を実現するためには、高密度
化されることにより多数の端子を有した半導体チップを
小型のパッケージに収納する必要がある。しかるに、外
部接続端子としてパッケージの側面よりリードを延出し
た構成のパッケージ構造では、半導体チップの端子の増
大に伴いリード数も増大するため、パッケージの小型化
にはリードの配設面より限界がある。
化されることにより多数の端子を有した半導体チップを
小型のパッケージに収納する必要がある。しかるに、外
部接続端子としてパッケージの側面よりリードを延出し
た構成のパッケージ構造では、半導体チップの端子の増
大に伴いリード数も増大するため、パッケージの小型化
にはリードの配設面より限界がある。
【０００４】そこで近年では、外部接続端子としてリー
ドに代えてバンプ(Bump)を用い、パッケージ表面にバン
プを形成することにより、外部接続端子の配設ピッチを
小さくし、これにより半導体チップの高密度化及びパッ
ケージの小型化に共に対応できるようにした半導体装置
が提供されている。
ドに代えてバンプ(Bump)を用い、パッケージ表面にバン
プを形成することにより、外部接続端子の配設ピッチを
小さくし、これにより半導体チップの高密度化及びパッ
ケージの小型化に共に対応できるようにした半導体装置
が提供されている。
【０００５】
【従来の技術】図１１に外部接続端子としてバンプを用
いた従来の半導体装置１の一例を示す。同図において、
２は多層配線基板であり、半導体チップ３はこの多層配
線基板２の上面に搭載されている。また、多層配線基板
２の上面にはリードパターン４がプリント形成されてお
り、このリードパターン４と半導体チップ３に形成され
たパッド５との間にはワイヤ６が配設されている。
いた従来の半導体装置１の一例を示す。同図において、
２は多層配線基板であり、半導体チップ３はこの多層配
線基板２の上面に搭載されている。また、多層配線基板
２の上面にはリードパターン４がプリント形成されてお
り、このリードパターン４と半導体チップ３に形成され
たパッド５との間にはワイヤ６が配設されている。
【０００６】半導体チップ３とワイヤ６により電気的に
接続されたリードパターン４は、多層配線基板２の内部
に形成された内層パターン及びスルーホール（共に図に
現れず）を介して多層配線基板２の下面に引き出されて
おり、この引き出し位置には外部接続端子となるバンプ
７が形成されている。
接続されたリードパターン４は、多層配線基板２の内部
に形成された内層パターン及びスルーホール（共に図に
現れず）を介して多層配線基板２の下面に引き出されて
おり、この引き出し位置には外部接続端子となるバンプ
７が形成されている。
【０００７】更に、多層配線基板２の上面には封止樹脂
８が配設されており、半導体チップ３を封止する構成と
されていた。
８が配設されており、半導体チップ３を封止する構成と
されていた。
【０００８】
【発明が解決しようとする課題】しかるに、上記した従
来構成の半導体装置１では、多層配線基板２を構成要素
としており、この多層配線基板２は内層パターンやスル
ーホールが形成された構成であるため製造コストが高
く、これに伴い半導体装置１のコストが上昇してしまう
という問題点があった。
来構成の半導体装置１では、多層配線基板２を構成要素
としており、この多層配線基板２は内層パターンやスル
ーホールが形成された構成であるため製造コストが高
く、これに伴い半導体装置１のコストが上昇してしまう
という問題点があった。
【０００９】また、半導体装置１の厚さ寸法に注目する
と、多層配線基板２の厚さ寸法は半導体チップ３の厚さ
寸法に比べてかなり大きいため、よって多層配線基板２
を用いることにより半導体装置１の厚さ寸法が大きくな
り、半導体装置１の低背化を図ることができないという
問題点があった。
と、多層配線基板２の厚さ寸法は半導体チップ３の厚さ
寸法に比べてかなり大きいため、よって多層配線基板２
を用いることにより半導体装置１の厚さ寸法が大きくな
り、半導体装置１の低背化を図ることができないという
問題点があった。
【００１０】また、上記した従来構成の半導体装置１で
は、半導体チップ３とバンプ７を電気的に接続するため
に、リードパターン４と半導体チップ３のパッド５との
間にワイヤ６を配設する必要があり、よって半導体装置
１内にワイヤ６を配設するためのスペース（図中、矢印
Ｌで示す）が半導体チップ３の周りに必要となり、この
スペース分だけ半導体装置１が大型化してしまうという
問題点があった。
は、半導体チップ３とバンプ７を電気的に接続するため
に、リードパターン４と半導体チップ３のパッド５との
間にワイヤ６を配設する必要があり、よって半導体装置
１内にワイヤ６を配設するためのスペース（図中、矢印
Ｌで示す）が半導体チップ３の周りに必要となり、この
スペース分だけ半導体装置１が大型化してしまうという
問題点があった。
【００１１】本発明は上記の点に鑑みてなされたもので
あり、コストの低減及び小型化を図りうる半導体装置及
びその製造方法を提供することを目的とする。
あり、コストの低減及び小型化を図りうる半導体装置及
びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の課題は下記の手段
を講じることにより解決するとができる。
を講じることにより解決するとができる。
【００１３】請求項１の発明では、半導体チップと、こ
の半導体チップを封止するパッケージとを具備する半導
体装置において、上記半導体チップに形成されたパッド
に一端が接続されると共に、他端がパッケージの表面に
露出するよう引き出されたワイヤにより外部電極が形成
されており、この外部電極の引き出し位置に、外部電極
を所定範囲にわたり露出させるための凹部を形成したこ
とを特徴とするものである。
の半導体チップを封止するパッケージとを具備する半導
体装置において、上記半導体チップに形成されたパッド
に一端が接続されると共に、他端がパッケージの表面に
露出するよう引き出されたワイヤにより外部電極が形成
されており、この外部電極の引き出し位置に、外部電極
を所定範囲にわたり露出させるための凹部を形成したこ
とを特徴とするものである。
【００１４】また、請求項２の発明では、上記凹部に、
外部電極に接続するバンプを設けたことを特徴とするも
のである。
外部電極に接続するバンプを設けたことを特徴とするも
のである。
【００１５】また、請求項３の発明では、半導体チップ
と、この半導体チップを封止するパッケージとを具備す
る半導体装置において、上記半導体チップに形成された
パッドに一端が接続されると共に、他端がパッケージの
表面に沿って延出するワイヤにより、外部電極が形成さ
れることを特徴とするものである。
と、この半導体チップを封止するパッケージとを具備す
る半導体装置において、上記半導体チップに形成された
パッドに一端が接続されると共に、他端がパッケージの
表面に沿って延出するワイヤにより、外部電極が形成さ
れることを特徴とするものである。
【００１６】また、請求項４の発明方法では、半導体チ
ップが搭載されるステージと、半導体チップとの間にワ
イヤが配設されるリード部とを具備し、かつステージが
このリード部に対して低い位置とされたリードフレーム
を形成するリードフレーム形成工程と、上記ステージに
半導体チップを固定すると共に、半導体チップに形成さ
れたパッドと上記リード部との間にワイヤを配設する半
導体チップ搭載工程と、上記半導体チップが搭載された
リードフレームを金型に装着すると共にこの金型に樹脂
を充填し、半導体チップを封止するパッケージを形成す
るパッケージ形成工程と、このパッケージ形成工程の終
了後、上記半導体チップのワイヤが配設された面と、上
記リード部の配設位置との間位置を切断してパッケージ
の一部をワイヤと共に切断除去する不要部除去工程とを
具備することを特徴とするものである。
ップが搭載されるステージと、半導体チップとの間にワ
イヤが配設されるリード部とを具備し、かつステージが
このリード部に対して低い位置とされたリードフレーム
を形成するリードフレーム形成工程と、上記ステージに
半導体チップを固定すると共に、半導体チップに形成さ
れたパッドと上記リード部との間にワイヤを配設する半
導体チップ搭載工程と、上記半導体チップが搭載された
リードフレームを金型に装着すると共にこの金型に樹脂
を充填し、半導体チップを封止するパッケージを形成す
るパッケージ形成工程と、このパッケージ形成工程の終
了後、上記半導体チップのワイヤが配設された面と、上
記リード部の配設位置との間位置を切断してパッケージ
の一部をワイヤと共に切断除去する不要部除去工程とを
具備することを特徴とするものである。
【００１７】更に、請求項５の発明方法では、上記不要
部除去工程において、上記リードフレームが金型に装着
された状態において、上記ワイヤの配設位置を金型を構
成する上型と下型との分離位置に配設したことを特徴と
するものである。
部除去工程において、上記リードフレームが金型に装着
された状態において、上記ワイヤの配設位置を金型を構
成する上型と下型との分離位置に配設したことを特徴と
するものである。
【００１８】
【作用】上記の各手段は下記のように作用する。
【００１９】請求項１の発明によれば、従来のように多
層配線基板を設ける必要はなくなり、半導体チップをワ
イヤのみによりパッケージの表面に電気的に引き出すこ
とが可能となるため、半導体装置のコスト低減を図るこ
とができる。また、上記のように多層配線基板が不要と
なることにより、半導体装置の低背化を図ることもでき
る。
層配線基板を設ける必要はなくなり、半導体チップをワ
イヤのみによりパッケージの表面に電気的に引き出すこ
とが可能となるため、半導体装置のコスト低減を図るこ
とができる。また、上記のように多層配線基板が不要と
なることにより、半導体装置の低背化を図ることもでき
る。
【００２０】また、従来必要であったパッケージ内にお
ける半導体チップと多層配線基板との間のワイヤ配設処
理は不要となり、これに伴い従来ワイヤを配設するため
に必要であったスペースも不要となり、半導体装置の小
型化を図ることができる。
ける半導体チップと多層配線基板との間のワイヤ配設処
理は不要となり、これに伴い従来ワイヤを配設するため
に必要であったスペースも不要となり、半導体装置の小
型化を図ることができる。
【００２１】更に、パッケージの外部電極引出し位置に
凹部を形成し、外部電極部を所定範囲にわたり露出する
構成としたことにより、ワイヤのパッケージからの露出
面積を広くすることができ実装性を向上させることがで
きる。
凹部を形成し、外部電極部を所定範囲にわたり露出する
構成としたことにより、ワイヤのパッケージからの露出
面積を広くすることができ実装性を向上させることがで
きる。
【００２２】また、請求項２の発明によれば、ワイヤの
パッケージの表面に引き出され外部電極部を形成する部
位にバンプを設けたことにより、ワイヤ単体が露出した
構成に比べて接続面積が広がるため、半導体装置を実装
する際における実装性を向上させることができる。
パッケージの表面に引き出され外部電極部を形成する部
位にバンプを設けたことにより、ワイヤ単体が露出した
構成に比べて接続面積が広がるため、半導体装置を実装
する際における実装性を向上させることができる。
【００２３】また、請求項３の発明によれば、パッケー
ジの表面に引き出され外部電極部をパッケージの表面に
沿って延出させた構成とすることにより、この延出部分
にバンプと同様の機能を持たせることができる。よっ
て、バンプを形成することなく半導体装置を実装する際
における実装性を向上させることができる。
ジの表面に引き出され外部電極部をパッケージの表面に
沿って延出させた構成とすることにより、この延出部分
にバンプと同様の機能を持たせることができる。よっ
て、バンプを形成することなく半導体装置を実装する際
における実装性を向上させることができる。
【００２４】また、請求項４の発明方法によれば、リー
ドフレーム形成工程において所定形状のリードフレーム
を形成し、半導体チップ搭載工程において半導体チップ
とリード部との間にワイヤを配設し、パッケージ形成工
程において半導体チップを封止するパッケージを形成し
た後、不要部除去工程において半導体チップのワイヤが
配設された面とリード部の配設位置との間位置を切断し
てパッケージの一部をワイヤと共に切断除去することに
より、請求項１記載の半導体装置を製造することができ
る。この際、リードフレーム形成工程，半導体チップ搭
載工程及びパッケージ形成工程は一般の半導体装置の製
造方法において実施されている工程と同一工程であり、
また不要部除去工程もパッケージの所定位置を切断する
処理であるため、容易に行うことができる。
ドフレーム形成工程において所定形状のリードフレーム
を形成し、半導体チップ搭載工程において半導体チップ
とリード部との間にワイヤを配設し、パッケージ形成工
程において半導体チップを封止するパッケージを形成し
た後、不要部除去工程において半導体チップのワイヤが
配設された面とリード部の配設位置との間位置を切断し
てパッケージの一部をワイヤと共に切断除去することに
より、請求項１記載の半導体装置を製造することができ
る。この際、リードフレーム形成工程，半導体チップ搭
載工程及びパッケージ形成工程は一般の半導体装置の製
造方法において実施されている工程と同一工程であり、
また不要部除去工程もパッケージの所定位置を切断する
処理であるため、容易に行うことができる。
【００２５】更に、請求項５の発明方法によれば、上記
不要部除去工程において上記リードフレームが金型に装
着された状態において、上記ワイヤの配設位置を金型を
構成する上型と下型との分離位置に配設したことによ
り、ワイヤは形成されるパッケージの表面に沿って延出
した構成となるため、請求項３記載の半導体装置を容易
に形成することができる。
不要部除去工程において上記リードフレームが金型に装
着された状態において、上記ワイヤの配設位置を金型を
構成する上型と下型との分離位置に配設したことによ
り、ワイヤは形成されるパッケージの表面に沿って延出
した構成となるため、請求項３記載の半導体装置を容易
に形成することができる。
【００２６】
【実施例】次に本発明の実施例について図面と共に説明
する。
する。
【００２７】図１は本発明の第１実施例である半導体装
置２０を示している。図１（Ａ）は半導体装置２０の実
装面を示しており、また図１（Ｂ）は図１（Ａ）におけ
るＡ２−Ａ２線に沿った断面を示している。
置２０を示している。図１（Ａ）は半導体装置２０の実
装面を示しており、また図１（Ｂ）は図１（Ａ）におけ
るＡ２−Ａ２線に沿った断面を示している。
【００２８】この半導体装置２０は、大略すると半導体
チップ１１と、この半導体チップ１１を封止するパッケ
ージ１２と、ワイヤ１３とにより構成された、極めて構
成の簡単な半導体装置である。
チップ１１と、この半導体チップ１１を封止するパッケ
ージ１２と、ワイヤ１３とにより構成された、極めて構
成の簡単な半導体装置である。
【００２９】半導体チップ１１はステージ１４に載置さ
れた状態でパッケージ１２内に封止されており、その上
面部には電極部となるパッド１５が配設されている。ま
た、パッケージ１２は例えばポリイミド系の樹脂を所定
形状に形成した樹脂パッケージであり、半導体チップ１
１を内部に封止することにより半導体チップ１１を保護
している。
れた状態でパッケージ１２内に封止されており、その上
面部には電極部となるパッド１５が配設されている。ま
た、パッケージ１２は例えばポリイミド系の樹脂を所定
形状に形成した樹脂パッケージであり、半導体チップ１
１を内部に封止することにより半導体チップ１１を保護
している。
【００３０】ワイヤ１３は、半導体チップ１１に形成さ
れたパッド１５にその下端が接続されると共に、上端部
はパッケージ１２の実装面１２ａに露出するよう引き出
され外部電極部１６を形成している。この外部電極部１
６は、半導体装置１０を実装基板（図示せず）に実装す
る際に、実装基板に形成された電極部と接続される部位
となるものである。尚、このワイヤ１３は、例えば金
（Ａｕ）或いはアルミニウム（Ａｌ）等の導電性金属に
より構成されており、一般の半導体装置において半導体
チップとリードとを接続するワイヤとして汎用されてい
るものである。
れたパッド１５にその下端が接続されると共に、上端部
はパッケージ１２の実装面１２ａに露出するよう引き出
され外部電極部１６を形成している。この外部電極部１
６は、半導体装置１０を実装基板（図示せず）に実装す
る際に、実装基板に形成された電極部と接続される部位
となるものである。尚、このワイヤ１３は、例えば金
（Ａｕ）或いはアルミニウム（Ａｌ）等の導電性金属に
より構成されており、一般の半導体装置において半導体
チップとリードとを接続するワイヤとして汎用されてい
るものである。
【００３１】更に、パッケージ１２の外部電極部１６の
引出し位置には、例えば半球状の凹部２１が形成されて
おり、外部電極部１６を所定範囲にわたり露出した構成
とされている。
引出し位置には、例えば半球状の凹部２１が形成されて
おり、外部電極部１６を所定範囲にわたり露出した構成
とされている。
【００３２】半導体装置２０を上記構成とすることによ
り、従来のように半導体装置内に多層配線基板２（図１
１参照）を設ける必要はなくなり、半導体チップ１１を
ワイヤ１３のみによりパッケージ１２の実装面１２ａに
電気的に引き出すことが可能となるため半導体装置１０
のコスト低減を図ることができる。また、上記のように
多層配線基板２が不要となることにより半導体装置１０
の低背化を図ることができる。
り、従来のように半導体装置内に多層配線基板２（図１
１参照）を設ける必要はなくなり、半導体チップ１１を
ワイヤ１３のみによりパッケージ１２の実装面１２ａに
電気的に引き出すことが可能となるため半導体装置１０
のコスト低減を図ることができる。また、上記のように
多層配線基板２が不要となることにより半導体装置１０
の低背化を図ることができる。
【００３３】また、従来必要であったパッケージ内にお
ける半導体チップ３と多層配線基板２との間のワイヤ配
設処理は不要となり、これに伴い従来ワイヤを配設する
ために必要であったスペース（図１１に矢印Ｌで示すス
ペース）も不要となり、半導体装置２０の小型化を図る
ことができる。
ける半導体チップ３と多層配線基板２との間のワイヤ配
設処理は不要となり、これに伴い従来ワイヤを配設する
ために必要であったスペース（図１１に矢印Ｌで示すス
ペース）も不要となり、半導体装置２０の小型化を図る
ことができる。
【００３４】また、ワイヤ１３はパッケージ１２の実装
面１２ａに向け略垂直に上方に延出した構成とされてい
るため、ワイヤ１３の長さを短くすることができ、イン
ピーダンス特性の向上を図ることができるため、高速処
理を行う半導体チップ１１に対しても十分に対応するこ
とができる。
面１２ａに向け略垂直に上方に延出した構成とされてい
るため、ワイヤ１３の長さを短くすることができ、イン
ピーダンス特性の向上を図ることができるため、高速処
理を行う半導体チップ１１に対しても十分に対応するこ
とができる。
【００３５】更に、凹部２１を形成することにより外部
電極部１６をパッケージ１２より所定範囲にわたり露出
する構成とすることにより、ワイヤ１３のパッケージ１
２からの露出面積を広くすることができる。よって、半
導体装置２０を実装基板に形成された電極部と半田付け
する際、半田と接合される接合面積は広くなり外部電極
部１６と実装基板の電極部との電気的接続を確実に行う
ことが可能となり、半導体装置２０の実装性を向上させ
ることができる。
電極部１６をパッケージ１２より所定範囲にわたり露出
する構成とすることにより、ワイヤ１３のパッケージ１
２からの露出面積を広くすることができる。よって、半
導体装置２０を実装基板に形成された電極部と半田付け
する際、半田と接合される接合面積は広くなり外部電極
部１６と実装基板の電極部との電気的接続を確実に行う
ことが可能となり、半導体装置２０の実装性を向上させ
ることができる。
【００３６】図２は本発明の第２実施例である半導体装
置３０を示す図である。尚、同図において図１に示した
半導体装置２０と同一構成については同一符号を付して
その説明を省略する。
置３０を示す図である。尚、同図において図１に示した
半導体装置２０と同一構成については同一符号を付して
その説明を省略する。
【００３７】図２に示す半導体装置３０は、ワイヤ１３
がパッケージ１２の実装面１２ａに引き出され外部電極
部１６を形成する凹部２１の形成部位に、バンプ３１を
設けたことを特徴とするものである。このバンプ３１と
しては、例えば半田バンプの適用が考えられる。
がパッケージ１２の実装面１２ａに引き出され外部電極
部１６を形成する凹部２１の形成部位に、バンプ３１を
設けたことを特徴とするものである。このバンプ３１と
しては、例えば半田バンプの適用が考えられる。
【００３８】このように、外部電極部１６が露出される
位置である凹部２１ににバンプ３１を設けたことによ
り、図２に示した第１実施例に係る半導体装置２０のよ
うに、ワイヤ１３が単に凹部２１内で露出した構成に比
べて電気的な接続面積が広がるため、半導体装置３０を
実装基板に実装する際における実装性を向上させること
ができる。
位置である凹部２１ににバンプ３１を設けたことによ
り、図２に示した第１実施例に係る半導体装置２０のよ
うに、ワイヤ１３が単に凹部２１内で露出した構成に比
べて電気的な接続面積が広がるため、半導体装置３０を
実装基板に実装する際における実装性を向上させること
ができる。
【００３９】図３は本発明の第３実施例である半導体装
置４０を示す図である。尚、同図においても図１に示し
た半導体装置２０と同一構成については同一符号を付し
てその説明を省略する。
置４０を示す図である。尚、同図においても図１に示し
た半導体装置２０と同一構成については同一符号を付し
てその説明を省略する。
【００４０】図３に示す半導体装置４０は、パッケージ
１２の実装面１２ａに引き出され外部電極部４１をパッ
ケージ１２の実装面１２ａに沿って外周縁に向け延出形
成させた構成としたことを特徴とするものである。
１２の実装面１２ａに引き出され外部電極部４１をパッ
ケージ１２の実装面１２ａに沿って外周縁に向け延出形
成させた構成としたことを特徴とするものである。
【００４１】上記構成とすることにより、実装面１２ａ
の上部に延出形成された外部電極部４１に第２実施例で
述べたバンプ３１と同様の機能を持たせることができ
る。また、この外部電極部４１はワイヤ１３と一体的な
構成であるため、第２実施例に係る半導体装置３０のよ
うにバンプをワイヤ１３と別個に形成することなく実装
性の向上を図ることができる。
の上部に延出形成された外部電極部４１に第２実施例で
述べたバンプ３１と同様の機能を持たせることができ
る。また、この外部電極部４１はワイヤ１３と一体的な
構成であるため、第２実施例に係る半導体装置３０のよ
うにバンプをワイヤ１３と別個に形成することなく実装
性の向上を図ることができる。
【００４２】続いて、図５乃至図７を用いて、上記した
第１実施例に係る半導体装置２０の製造方法について説
明する。
第１実施例に係る半導体装置２０の製造方法について説
明する。
【００４３】図５はリードフレーム形成工程及び半導体
チップ搭載工程を説明するための図である。半導体装置
２０を製造するには、先ずリードフレーム５０を形成す
る。リードフレーム５０の形成は、平板状のリード材料
（例えば、コバール，銅合金等）に対しプレス加工を実
施することにより行われる。
チップ搭載工程を説明するための図である。半導体装置
２０を製造するには、先ずリードフレーム５０を形成す
る。リードフレーム５０の形成は、平板状のリード材料
（例えば、コバール，銅合金等）に対しプレス加工を実
施することにより行われる。
【００４４】このプレス加工が実施されることにより、
リードフレーム５０には半導体チップ１１が搭載される
ステージ１４と、ワイヤ１３が接続されるリード部５１
が形成される。また、リードフレーム５０が形成された
状態で、ステージ１４の位置はリード部５１に対して低
い位置にあるよう構成されている。
リードフレーム５０には半導体チップ１１が搭載される
ステージ１４と、ワイヤ１３が接続されるリード部５１
が形成される。また、リードフレーム５０が形成された
状態で、ステージ１４の位置はリード部５１に対して低
い位置にあるよう構成されている。
【００４５】上記のようにリードフレーム形成工程にお
いて上記した所定形状のリードフレーム５０が形成され
ると、続いて半導体チップ搭載工程が実施される。半導
体チップ搭載工程においては、先ず半導体チップ１１を
ステージ１４に接着剤等により固定すると共に、半導体
チップ１１に形成されているパッド１５と上記リード部
５１との間にワイヤ１３を配設する。このワイヤ１３の
配設は、半導体装置製造工程において一般に用いられて
いるワイヤボンディング装置を用いて実施される。図５
は上記したリードフレーム形成工程及び半導体チップ搭
載工程が終了した状態を示している。
いて上記した所定形状のリードフレーム５０が形成され
ると、続いて半導体チップ搭載工程が実施される。半導
体チップ搭載工程においては、先ず半導体チップ１１を
ステージ１４に接着剤等により固定すると共に、半導体
チップ１１に形成されているパッド１５と上記リード部
５１との間にワイヤ１３を配設する。このワイヤ１３の
配設は、半導体装置製造工程において一般に用いられて
いるワイヤボンディング装置を用いて実施される。図５
は上記したリードフレーム形成工程及び半導体チップ搭
載工程が終了した状態を示している。
【００４６】上記の半導体チップ搭載工程が終了する
と、半導体チップ１１が搭載されたリードフレーム５０
は金型５２に装着されパッケージ形成工程が実施され
る。図６は半導体チップ１１が搭載されたリードフレー
ム５０を金型５２に装着した状態を示している。
と、半導体チップ１１が搭載されたリードフレーム５０
は金型５２に装着されパッケージ形成工程が実施され
る。図６は半導体チップ１１が搭載されたリードフレー
ム５０を金型５２に装着した状態を示している。
【００４７】金型５２は上型５２ａと下型５２ｂとによ
り構成されており、上型５２ａには内部にワイヤ１３が
位置する第１のキャビティ５３が形成されており、また
下型５２ｂには半導体チップ１１が位置する第２のキャ
ビティ５４が形成されている。上記構成の金型５２にリ
ードフレーム５０が装着されると、続いてパッケージ１
２となるモールド樹脂が各キャビティ５３，５４内に装
填され、パッケージ１２が形成される。
り構成されており、上型５２ａには内部にワイヤ１３が
位置する第１のキャビティ５３が形成されており、また
下型５２ｂには半導体チップ１１が位置する第２のキャ
ビティ５４が形成されている。上記構成の金型５２にリ
ードフレーム５０が装着されると、続いてパッケージ１
２となるモールド樹脂が各キャビティ５３，５４内に装
填され、パッケージ１２が形成される。
【００４８】図７は、パッケージ１２が形成されたリー
ドフレーム５０を金型５２から離型した状態を示してい
る。パッケージ形成工程が終了した段階においては、半
導体チップ１１とリード部５１とを接続するワイヤ１３
の全ての位置が樹脂により覆われた構成となっている。
ドフレーム５０を金型５２から離型した状態を示してい
る。パッケージ形成工程が終了した段階においては、半
導体チップ１１とリード部５１とを接続するワイヤ１３
の全ての位置が樹脂により覆われた構成となっている。
【００４９】上記のようにパッケージ形成工程が終了す
ると、続いて不要部除去工程が実施される。この不要部
除去工程においては、半導体チップ１１のワイヤ１３が
接続された面１１ａとリード部５１の配設位置との間位
置（図中、Ｘ−Ｘ線で示す位置）を切断してパッケージ
１２の一部（以下、不要部分という。尚、図に参照符号
５５で示す）を切断除去する。この際、不要部分５５内
に埋設されているワイヤ（以下、不要ワイヤという。
尚、図に参照符号１３ａで示す）も不要部分５５と一緒
に切断除去される。
ると、続いて不要部除去工程が実施される。この不要部
除去工程においては、半導体チップ１１のワイヤ１３が
接続された面１１ａとリード部５１の配設位置との間位
置（図中、Ｘ−Ｘ線で示す位置）を切断してパッケージ
１２の一部（以下、不要部分という。尚、図に参照符号
５５で示す）を切断除去する。この際、不要部分５５内
に埋設されているワイヤ（以下、不要ワイヤという。
尚、図に参照符号１３ａで示す）も不要部分５５と一緒
に切断除去される。
【００５０】上記のように不要部除去工程が終了する
と、続いて凹部形成工程が実施される。この凹部形成工
程は、図６中Ｘ−Ｘ線で示す位置で切断されたパッケー
ジ１２の上面において、ワイヤ１３が覗視する位置に凹
部２１を形成するものである。この凹部２１の形成は、
切削加工等の機械加工により形成してもよく、またドラ
イエッチング法を適用することも考えられる。尚、この
凹部形成工程は、上型５２ａ及び下型５２ｂの構造を工
夫することにより、上記のパッケージ形成工程において
一括的に形成することも可能である。
と、続いて凹部形成工程が実施される。この凹部形成工
程は、図６中Ｘ−Ｘ線で示す位置で切断されたパッケー
ジ１２の上面において、ワイヤ１３が覗視する位置に凹
部２１を形成するものである。この凹部２１の形成は、
切削加工等の機械加工により形成してもよく、またドラ
イエッチング法を適用することも考えられる。尚、この
凹部形成工程は、上型５２ａ及び下型５２ｂの構造を工
夫することにより、上記のパッケージ形成工程において
一括的に形成することも可能である。
【００５１】上記一連の工程を実施することにより、第
１実施例に係る半導体装置２０を製造することができ
る。上記製造工程において、リードフレーム形成工程，
半導体チップ搭載工程及びパッケージ形成工程は一般の
半導体装置製造方法において実施されている工程と略同
一工程であり、また不要部除去工程はパッケージ１２の
不要部分５５を不要ワイヤ１３ａと共に切断する処理で
あるため容易に行うことができ、更に凹部形成工程もパ
ッケージ１２の実装面１２ａに凹部を形成するだけの加
工であるため容易に行うことができる。よって、前記し
たように種々の効果を有する半導体装置２０を容易に製
造することができる。
１実施例に係る半導体装置２０を製造することができ
る。上記製造工程において、リードフレーム形成工程，
半導体チップ搭載工程及びパッケージ形成工程は一般の
半導体装置製造方法において実施されている工程と略同
一工程であり、また不要部除去工程はパッケージ１２の
不要部分５５を不要ワイヤ１３ａと共に切断する処理で
あるため容易に行うことができ、更に凹部形成工程もパ
ッケージ１２の実装面１２ａに凹部を形成するだけの加
工であるため容易に行うことができる。よって、前記し
たように種々の効果を有する半導体装置２０を容易に製
造することができる。
【００５２】尚、図５に示されるような、単にワイヤ１
３をパッケージ１２の実装面１２ａに引き出し、実装面
１２ａから露出した端部を外部電極１６とした構成の半
導体装置１０（第４実施例に係る半導体装置）において
も、上記した製造方法を適用することができ、この場合
においても生産性の向上及びコストの低減を図ることが
できる。
３をパッケージ１２の実装面１２ａに引き出し、実装面
１２ａから露出した端部を外部電極１６とした構成の半
導体装置１０（第４実施例に係る半導体装置）において
も、上記した製造方法を適用することができ、この場合
においても生産性の向上及びコストの低減を図ることが
できる。
【００５３】また、第２実施例に係る半導体装置３０を
形成するには、上記した製造工程を実施することにより
先ず第１実施例に係る半導体装置３０を形成し、続いて
外部電極部１６の形成位置に半田ボール或いは半田ペー
ストを配設した上で加熱処理を実施することによりバン
プ３１を形成すればよい。
形成するには、上記した製造工程を実施することにより
先ず第１実施例に係る半導体装置３０を形成し、続いて
外部電極部１６の形成位置に半田ボール或いは半田ペー
ストを配設した上で加熱処理を実施することによりバン
プ３１を形成すればよい。
【００５４】続いて、第３実施例に係る半導体装置４０
の製造方法について図８及び図９を用いて説明する。
尚、第３実施例に係る半導体装置４０の製造方法におい
て、リードフレーム形成工程及び半導体チップ搭載工程
は第１実施例に係る半導体装置２０の製造方法と同一で
あるためその説明を省略する。
の製造方法について図８及び図９を用いて説明する。
尚、第３実施例に係る半導体装置４０の製造方法におい
て、リードフレーム形成工程及び半導体チップ搭載工程
は第１実施例に係る半導体装置２０の製造方法と同一で
あるためその説明を省略する。
【００５５】図８は半導体チップ１１が搭載されたリー
ドフレーム５０を金型６２に装着した状態を示してい
る。金型６２は上型６２ａと下型６２ｂとにより構成さ
れており、上型６２ａは図６に示した上型５２ａと異な
りキャビティは形成されておらず、その下面は凹凸のな
い面一の形状とされている。また、下型６２ｂには図６
に示した下型５２ｂと同様に半導体チップ１１が位置す
るキャビティ６３が形成されている。上記構成の金型６
２にリードフレーム５０が装着されると、続いてパッケ
ージ１２となるモールド樹脂が各キャビティ６３内に装
填されてパッケージ１２が形成される。
ドフレーム５０を金型６２に装着した状態を示してい
る。金型６２は上型６２ａと下型６２ｂとにより構成さ
れており、上型６２ａは図６に示した上型５２ａと異な
りキャビティは形成されておらず、その下面は凹凸のな
い面一の形状とされている。また、下型６２ｂには図６
に示した下型５２ｂと同様に半導体チップ１１が位置す
るキャビティ６３が形成されている。上記構成の金型６
２にリードフレーム５０が装着されると、続いてパッケ
ージ１２となるモールド樹脂が各キャビティ６３内に装
填されてパッケージ１２が形成される。
【００５６】図９は、パッケージ１２が形成されたリー
ドフレーム５０を金型６２から離型した状態を示してい
る。本実施例に係る製造方法においは、パッケージ形成
工程が終了した段階においてワイヤ１３の一部はパッケ
ージ１２の実装面に沿って外周縁に向け延出した構成と
なっている。
ドフレーム５０を金型６２から離型した状態を示してい
る。本実施例に係る製造方法においは、パッケージ形成
工程が終了した段階においてワイヤ１３の一部はパッケ
ージ１２の実装面に沿って外周縁に向け延出した構成と
なっている。
【００５７】上記のようにパッケージ形成工程が終了す
ると、続いて不要部除去工程が実施される。この不要部
除去工程においては、リード部５１及びワイヤ１３が所
定位置（図中、Ｙ−Ｙ線で示す位置）で切断される。上
記一連の工程を実施することにより、第３実施例に係る
半導体装置４０を製造することができる。
ると、続いて不要部除去工程が実施される。この不要部
除去工程においては、リード部５１及びワイヤ１３が所
定位置（図中、Ｙ−Ｙ線で示す位置）で切断される。上
記一連の工程を実施することにより、第３実施例に係る
半導体装置４０を製造することができる。
【００５８】半導体装置４０の製造工程においても、リ
ードフレーム形成工程，半導体チップ搭載工程及びパッ
ケージ形成工程は一般の半導体装置製造方法において実
施されている工程と略同一工程であり、また不要部除去
工程もリード部５１及びワイヤ１３を所定位置で切断す
る処理であるため容易に行うことができる。よって、前
記したように種々の効果を有する半導体装置４０を容易
に製造することができる。また、金型６２の構成を簡単
化できるため、金型コストの低減を図ることができ、よ
って製品コストの低減を図ることができる。
ードフレーム形成工程，半導体チップ搭載工程及びパッ
ケージ形成工程は一般の半導体装置製造方法において実
施されている工程と略同一工程であり、また不要部除去
工程もリード部５１及びワイヤ１３を所定位置で切断す
る処理であるため容易に行うことができる。よって、前
記したように種々の効果を有する半導体装置４０を容易
に製造することができる。また、金型６２の構成を簡単
化できるため、金型コストの低減を図ることができ、よ
って製品コストの低減を図ることができる。
【００５９】尚、図１乃至図４に示した各実施例に係る
半導体装置１０，２０，３０，４０では、その幅寸法
（図中、左右方向の寸法）を比較的長く設定した構成を
示したが、パッケージ１２の幅寸法は図１乃至図４に示
した構成よりも小さくすることができる。図１０はパッ
ケージ１２の幅寸法を小さくした構成の半導体装置７０
を示している。このように、パッケージ１２の幅寸法を
小さく設定することにより、更に半導体装置７０の小型
化を図ることができる。
半導体装置１０，２０，３０，４０では、その幅寸法
（図中、左右方向の寸法）を比較的長く設定した構成を
示したが、パッケージ１２の幅寸法は図１乃至図４に示
した構成よりも小さくすることができる。図１０はパッ
ケージ１２の幅寸法を小さくした構成の半導体装置７０
を示している。このように、パッケージ１２の幅寸法を
小さく設定することにより、更に半導体装置７０の小型
化を図ることができる。
【００６０】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を奏するものである。
の効果を奏するものである。
【００６１】請求項１の発明によれば、従来のように多
層配線基板を設ける必要はなくなり、半導体チップをワ
イヤのみによりパッケージの表面に電気的に引き出すこ
とが可能となるため、半導体装置のコスト低減を図るこ
とができる。また、上記のように多層配線基板が不要と
なることにより、半導体装置の低背化を図ることもでき
る。
層配線基板を設ける必要はなくなり、半導体チップをワ
イヤのみによりパッケージの表面に電気的に引き出すこ
とが可能となるため、半導体装置のコスト低減を図るこ
とができる。また、上記のように多層配線基板が不要と
なることにより、半導体装置の低背化を図ることもでき
る。
【００６２】また、従来必要であったパッケージ内にお
ける半導体チップと多層配線基板との間のワイヤ配設処
理は不要となり、これに伴い従来ワイヤを配設するため
に必要であったスペースも不要となり、半導体装置の小
型化を図ることができる。
ける半導体チップと多層配線基板との間のワイヤ配設処
理は不要となり、これに伴い従来ワイヤを配設するため
に必要であったスペースも不要となり、半導体装置の小
型化を図ることができる。
【００６３】更に、パッケージの外部電極引出し位置に
凹部を形成し、外部電極部を所定範囲にわたり露出する
構成としたことにより、ワイヤのパッケージからの露出
面積を広くすることができ実装性を向上させることがで
きる。
凹部を形成し、外部電極部を所定範囲にわたり露出する
構成としたことにより、ワイヤのパッケージからの露出
面積を広くすることができ実装性を向上させることがで
きる。
【００６４】また、請求項２の発明によれば、バンプを
形成することによりワイヤ単体が露出した構成に比べて
接続面積が広がるため、半導体装置を実装する際におけ
る実装性を向上させることができる。
形成することによりワイヤ単体が露出した構成に比べて
接続面積が広がるため、半導体装置を実装する際におけ
る実装性を向上させることができる。
【００６５】また、請求項３の発明によれば、パッケー
ジの表面に引き出され外部電極部をパッケージの表面に
沿って延出させた構成とすることにより、この延出部分
にバンプと同様の機能を持たせることができる。よっ
て、バンプを形成することなく半導体装置を実装する際
における実装性を向上させることができる。
ジの表面に引き出され外部電極部をパッケージの表面に
沿って延出させた構成とすることにより、この延出部分
にバンプと同様の機能を持たせることができる。よっ
て、バンプを形成することなく半導体装置を実装する際
における実装性を向上させることができる。
【００６６】また、請求項４の発明方法によれば、リー
ドフレーム形成工程，半導体チップ搭載工程及びパッケ
ージ形成工程は一般の半導体製造方法において実施され
ている工程と同一工程であり、また不要部除去工程もパ
ッケージの所定位置を切断する処理であるため、容易に
行うことができる。
ドフレーム形成工程，半導体チップ搭載工程及びパッケ
ージ形成工程は一般の半導体製造方法において実施され
ている工程と同一工程であり、また不要部除去工程もパ
ッケージの所定位置を切断する処理であるため、容易に
行うことができる。
【００６７】更に、請求項５の発明方法によれば、上記
不要部除去工程において上記リードフレームが金型に装
着された状態において、上記ワイヤの配設位置を金型を
構成する上型と下型との分離位置に配設したことによ
り、ワイヤは形成されるパッケージの表面に沿って延出
した構成となるため、請求項３記載の半導体装置を容易
に形成することができる。
不要部除去工程において上記リードフレームが金型に装
着された状態において、上記ワイヤの配設位置を金型を
構成する上型と下型との分離位置に配設したことによ
り、ワイヤは形成されるパッケージの表面に沿って延出
した構成となるため、請求項３記載の半導体装置を容易
に形成することができる。
【図１】本発明の第１実施例である半導体装置を示して
おり、（Ａ）は半導体装置の実装面を示す図であり、
（Ｂ）は（Ａ）におけるＡ２−Ａ２線に沿った断面図で
ある。
おり、（Ａ）は半導体装置の実装面を示す図であり、
（Ｂ）は（Ａ）におけるＡ２−Ａ２線に沿った断面図で
ある。
【図２】本発明の第２実施例である半導体装置を示して
おり、（Ａ）は半導体装置の実装面を示す図であり、
（Ｂ）は（Ａ）におけるＡ３−Ａ３線に沿った断面図で
ある。
おり、（Ａ）は半導体装置の実装面を示す図であり、
（Ｂ）は（Ａ）におけるＡ３−Ａ３線に沿った断面図で
ある。
【図３】本発明の第３実施例である半導体装置を示して
おり、（Ａ）は半導体装置の実装面を示す図であり、
（Ｂ）は（Ａ）におけるＡ４−Ａ４線に沿った断面図で
ある。
おり、（Ａ）は半導体装置の実装面を示す図であり、
（Ｂ）は（Ａ）におけるＡ４−Ａ４線に沿った断面図で
ある。
【図４】本発明の第４実施例である半導体装置を示して
おり、（Ａ）は半導体装置の実装面を示す図であり、
（Ｂ）は（Ａ）におけるＡ１−Ａ１線に沿った断面図で
ある。
おり、（Ａ）は半導体装置の実装面を示す図であり、
（Ｂ）は（Ａ）におけるＡ１−Ａ１線に沿った断面図で
ある。
【図５】リードフレーム形成工程及び半導体チップ搭載
工程を説明するための図である。
工程を説明するための図である。
【図６】第１実施例に係る半導体装置の製造方法を説明
する図であって、半導体チップが搭載されたリードフレ
ームを金型に装着した状態を示す図である。
する図であって、半導体チップが搭載されたリードフレ
ームを金型に装着した状態を示す図である。
【図７】第１実施例に係る半導体装置の製造方法を説明
する図であって、パッケージが形成されたリードフレー
ムを金型から離型した状態を示す図である。
する図であって、パッケージが形成されたリードフレー
ムを金型から離型した状態を示す図である。
【図８】第３実施例に係る半導体装置の製造方法を説明
する図であって、半導体チップが搭載されたリードフレ
ームを金型に装着した状態を示す図である。
する図であって、半導体チップが搭載されたリードフレ
ームを金型に装着した状態を示す図である。
【図９】第３実施例に係る半導体装置の製造方法を説明
する図であって、パッケージが形成されたリードフレー
ムを金型から離型した状態を示す図である。
する図であって、パッケージが形成されたリードフレー
ムを金型から離型した状態を示す図である。
【図１０】パッケージの幅寸法を小さくした構成の半導
体装置を示す図である。
体装置を示す図である。
【図１１】従来の半導体装置の一例を示す図である。
１０，２０，３０，４０，７０ 半導体装置 １１ 半導体チップ １２ パッケージ １２ａ 実装面 １３ ワイヤ １３ａ 不要ワイヤ １４ ステージ １５ パッド １６，４１ 外部電極部 ２１ 凹部 ３１ バンプ ５０ リードフレーム ５１ リード部 ５２，６２ 金型 ５２ａ，６２ａ 上型 ５２ｂ，６２ｂ 下型 ５３ 第１のキャビティ ５４ 第２のキャビティ ６３ キャビティ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 諏訪 守 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (5)
- 【請求項１】 半導体チップ（１１）と、該半導体チッ
プ（１１）を封止するパッケージ（１２）とを具備する
半導体装置において、 該半導体チップ（１１）に形成されたパッド（１５）に
一端が接続されると共に、他端が該パッケージ（１２）
の表面（１２ａ）に露出するよう引き出されたワイヤ
（１３）により外部電極（１６）が形成されており、 該外部電極（１６）の引き出し位置に、該外部電極（１
６）を所定範囲にわたり露出させるための凹部（２１）
が形成されていることを特徴とする半導体装置。 - 【請求項２】 該凹部（２１）に、該外部電極（１６）
に接続するバンプ（３１）を設けたことを特徴とする請
求項１記載の半導体装置。 - 【請求項３】 半導体チップ（１１）と、該半導体チッ
プ（１１）を封止するパッケージ（１２）とを具備する
半導体装置において、 該半導体チップ（１１）に形成されたパッド（１５）に
一端が接続されると共に、他端が該パッケージ（１２）
の表面（１２ａ）に沿って延出するワイヤ（１３）によ
り、外部電極（４１）が形成されることを特徴とする半
導体装置。 - 【請求項４】 半導体チップ（１１）が搭載されるステ
ージ（１４）と、該半導体チップ（１１）との間にワイ
ヤ（１３）が配設されるリード部（５１）とを具備し、
かつ該ステージ（１４）が該リード部（５１）に対して
低い位置とされたリードフレーム（５０）を形成するリ
ードフレーム形成工程と、 該ステージ（１４）に該半導体チップ（１１）を固定す
ると共に、該半導体チップ（１１）に形成されたパッド
（１５）と該リード部（５１）との間にワイヤ（１３）
を配設する半導体チップ搭載工程と、 該半導体チップ（１１）が搭載されたリードフレーム
（５０）を金型（５２，６２）に装着すると共に該金型
（５２，６２）に樹脂を充填し、該半導体チップ（１
１）を封止するパッケージ（１２）を形成するパッケー
ジ形成工程と、 該パッケージ形成工程の終了後、該半導体チップ（１
１）の該ワイヤ（１３）が配設された面（１１ａ）と該
リード部（５０）の配設位置との間位置を切断して該パ
ッケージ（１２）の一部（５５）を該ワイヤ（１３ａ）
と共に切断除去する不要部除去工程とを具備することを
特徴とする半導体装置の製造方法。 - 【請求項５】 該不要部除去工程において、該リードフ
レーム（５０）が該金型（６２）に装着された状態にお
いて、該ワイヤ（１３）の配設位置を該金型（６２）を
構成する上型（６２ａ）と下型（６２ｂ）との分離位置
に配設したことを特徴とする請求項４記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6098305A JPH07307409A (ja) | 1994-05-12 | 1994-05-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6098305A JPH07307409A (ja) | 1994-05-12 | 1994-05-12 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307409A true JPH07307409A (ja) | 1995-11-21 |
Family
ID=14216221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6098305A Withdrawn JPH07307409A (ja) | 1994-05-12 | 1994-05-12 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07307409A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0773584A3 (en) * | 1995-11-08 | 2000-02-02 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| WO2001088975A3 (de) * | 2000-05-13 | 2002-06-20 | Micronas Gmbh | Verfahren zum herstellen eines bauteils |
| US6541848B2 (en) * | 1998-02-25 | 2003-04-01 | Fujitsu Limited | Semiconductor device including stud bumps as external connection terminals |
| US6573121B2 (en) | 1995-11-08 | 2003-06-03 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US8035125B2 (en) * | 2006-04-12 | 2011-10-11 | Showa Denko K.K. | Light-emitting apparatus and method of manufacturing the same |
| US8293553B2 (en) | 2004-05-28 | 2012-10-23 | Osram Opto Semiconductors Gmbh | Method for producing an area having reduced electrical conductivity within a semiconductor layer and optoelectronic semiconductor element |
| JP2014072473A (ja) * | 2012-10-01 | 2014-04-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
-
1994
- 1994-05-12 JP JP6098305A patent/JPH07307409A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0773584A3 (en) * | 1995-11-08 | 2000-02-02 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| EP1284501A1 (en) * | 1995-11-08 | 2003-02-19 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6573121B2 (en) | 1995-11-08 | 2003-06-03 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US6856017B2 (en) | 1995-11-08 | 2005-02-15 | Fujitsu Limited | Device having resin package and method of producing the same |
| US7144754B2 (en) | 1995-11-08 | 2006-12-05 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6541848B2 (en) * | 1998-02-25 | 2003-04-01 | Fujitsu Limited | Semiconductor device including stud bumps as external connection terminals |
| WO2001088975A3 (de) * | 2000-05-13 | 2002-06-20 | Micronas Gmbh | Verfahren zum herstellen eines bauteils |
| US8293553B2 (en) | 2004-05-28 | 2012-10-23 | Osram Opto Semiconductors Gmbh | Method for producing an area having reduced electrical conductivity within a semiconductor layer and optoelectronic semiconductor element |
| US8035125B2 (en) * | 2006-04-12 | 2011-10-11 | Showa Denko K.K. | Light-emitting apparatus and method of manufacturing the same |
| JP2014072473A (ja) * | 2012-10-01 | 2014-04-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3691993B2 (ja) | 半導体装置及びその製造方法並びにキャリア基板及びその製造方法 | |
| KR970011649B1 (ko) | 반도체 장치의 제조방법 | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| US6548911B2 (en) | Multimedia chip package | |
| US6586834B1 (en) | Die-up tape ball grid array package | |
| JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| US6700198B2 (en) | Resin for semiconductor wire | |
| JP2003174131A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH07307409A (ja) | 半導体装置及びその製造方法 | |
| JP3250900B2 (ja) | 半導体装置及びその製造方法及びリードフレーム | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH03105961A (ja) | 樹脂封止型半導体装置 | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2568057B2 (ja) | 集積回路装置 | |
| KR100704311B1 (ko) | 내부리드 노출형 반도체 칩 패키지와 그 제조 방법 | |
| KR100566780B1 (ko) | 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지 | |
| TW202143402A (zh) | 半導體封裝元件及其製造方法 | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 | |
| JP2883065B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |