JP3789443B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP3789443B2
JP3789443B2 JP2003308571A JP2003308571A JP3789443B2 JP 3789443 B2 JP3789443 B2 JP 3789443B2 JP 2003308571 A JP2003308571 A JP 2003308571A JP 2003308571 A JP2003308571 A JP 2003308571A JP 3789443 B2 JP3789443 B2 JP 3789443B2
Authority
JP
Japan
Prior art keywords
resin
electrode
semiconductor device
exposed
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003308571A
Other languages
English (en)
Other versions
JP2005079372A (ja
Inventor
幸徳 田平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003308571A priority Critical patent/JP3789443B2/ja
Priority to US10/917,496 priority patent/US7166919B2/en
Priority to CNB2004100749717A priority patent/CN100355066C/zh
Publication of JP2005079372A publication Critical patent/JP2005079372A/ja
Application granted granted Critical
Publication of JP3789443B2 publication Critical patent/JP3789443B2/ja
Priority to US11/620,481 priority patent/US7655506B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description


本発明は、樹脂封止型半導体装置に関し、特にリードレス構造の樹脂封止型半導体装置に関する。

近年、電子機器の小型化に伴い、電子部品の小型化・高密度実装の要求は強く、樹脂封
止型半導体装置の小型、薄膜化が進んでいる。これに伴い、リードレス構造の樹脂封止型
半導体装置の実装における品質向上も求められる。

従来のリードレス構造の樹脂封止型半導体装置を図４を用いて説明する。 図４は従来
のリードレス構造の樹脂封止型半導体装置の裏面を上にした斜視図を示している。電極４
０の一部を裏面樹脂から露出させると共に、リードフレームの吊りピンの切断面４４を側
面樹脂から露出させ、それ以外は樹脂４１で覆われている。

図５は従来のリードレス構造の樹脂封止型半導体装置を実装基板に実装した時の断面図
を示している。
従来のリードレスパッケージは、同図にあるように、パッケージの裏面のみに電極４０が
あり、かつスタンドオフは２０〜３０μｍ程度であるため、電極の外周にできるハンダフ
ィレット４２（ハンダの裾びき）が小さい。

又，パッケージの裏面に電極があるため、実装した際に電極がパッケージの樹脂４１で
隠れてしまうため、実装基板４３上への実装状態を視認することが困難である。

従来のリードレス構造の樹脂封止型半導体装置の製造方法は、リードフレームやセラミ
ック基板に半導体チップを搭載し、チップの電極とリードフレームの電極部を金などのワ
イヤーでボンディング接続し、半導体素子を個々に樹脂封止したり、フレームを一括で樹
脂封止し、ダイシングにより個片に分離する方法が一般的に用いられる。

図６（ａ）〜（ｄ）は従来のリードレス構造の樹脂封止型半導体装置の製造方法の一例
を示す。まず、半導体チップ２０を搭載するアイランド部２１、及びパッケージの電極部
となるインナーリード部２２を有する銅等の金属からなるリードフレーム２３に、半導体
チップ２０を搭載する面と反対側の面にハーフエッチングによって溝２４を形成する。
溝２４は後の工程の樹脂封止工程において、樹脂が封入する様に樹脂注入空間と通じてい
る溝である。

図６（ａ）は、溝２４を有するリードフレーム２３のアイランド部２１に半導体チップ
２０を搭載する工程を示す。半導体チップ２０はソルダー又は接着剤によりアイランド部
２１上に固着される。図６（ｂ）は、半導体チップ２０の電極とアイランド部２１と絶縁
された（図に示していない）インナーリード部とを金などのワイヤー２６でボンディング
接続する工程を示す。リードフレーム２３のアイランド部２１及びインナーリード部のワ
イヤー接続部には銀等の部分メッキを予め施しておく。図６（ｃ）は、複数の半導体チッ
プ２０とリードフレーム２３を一括で樹脂封止する工程を示す。半導体チップ２０及びボ
ンディングワイヤー２６は樹脂２７の内部に封止され、リードフレーム２３のアイランド
部２１に繋がるインナーリード部２２の一部、及びワイヤー接続部に繋がる（図に示して
いない）インナーリード部の一部が各々パッケージの外部電極４０として封入樹脂の裏面
から露出する。この工程において、溝２４が設けられたリードフレーム２３の面は、封入
金型の下金型２９と接しているが、樹脂注入空間に通じている溝２４は樹脂によって満た
される。樹脂封入の後処理として、封入樹脂のバリ取りを行い、その後ハンダ等の外装メ
ッキにより露出した外部電極上にメッキ層３０を形成する。図６（ｄ）は、ダイシングに
より、樹脂封止したフレームを個々の半導体素子単位で個片に分離する工程を示す。この
工程において、樹脂が注入された溝部２４が設けられた吊りピン部の一部が切断され、メ
ッキ層３０が存在しない切断箇所４４が側面樹脂３３から露出する。

従来のリードレス構造の樹脂封止型半導体装置が有する半導体装置を基板実装した際の
実装強度が低く，実装状態の視認がし難い問題点を改善すべく行われた他の従来技術とし
て特許文献１の技術がある。

図７は特許文献１のリードレス構造の樹脂封止型半導体装置を実装基板に実装した時の
電極部分を拡大した断面図を示している。特許文献１のリードレスパッケージは、半導体
チップ５０とボンディングワイヤーによって接続させたリード部５１の底面と側面の一部
が封止樹脂５２から露出して形成され、露出したリード部５１の底面及び側面の上部を除
く部分にメッキ層５３を有する構成でリードレス構造の樹脂封止型半導体装置を実装基板
５４に実装するものである。したがって、メッキ層５３を有するリード部５１の側面部分
にハンダフィレット５５が形成されるため、実装強度を向上させ、実装信頼性を向上でき
るものである。更にこのハンダフィレット５５が形成されることにより、実装後の接合部
の外観検査時の認識不良を防止することができる。しかしながら、特許文献１のリードレ
ス構造の樹脂封止型半導体装置の製造方法においては、樹脂封止後のリードフレームに対
して、リードフレームの底面側から回転ブレード等でリードをプリカットして切断箇所に
凹部を形成してから表面にメッキ層を形成し、その後更に切断箇所の凹部を回転ブレード
等によってフルカットする方法を採用している。このように特許文献１の製造方法は、メ
ッキ及びリード切断を各々２回づつ行う必要があるため製造工程が多く、製造コストを下
げることが難しいと言う問題点がある。
特開２００１−７７２６８号公報（第４頁−第８頁、図１７）

本発明は、上記の従来のリードレス構造の樹脂封止型半導体装置が有する課題を解決す
る。即ち、本発明は、リードレス構造の樹脂封止型半導体装置を実装基板に実装する場合
に、実装基板にハンダ付けされる半導体装置の電極部分に十分なハンダフィレットを形成
することができ、又その実装状態を目視によって容易に確認できる半導体装置を製造工程
の少ない製造方法により造ることが可能な半導体装置を提供するものである。本発明によって、半導体装置を基板実装した際の実装強度を向上でき、実装状態の視認が容易におこなえるため、実装信頼性を向上できると共に、製造コストを下げることができる。

本発明の目的は、半導体装置を実装基板に実装した際に実装強度が向上すると共に、実
装状態を目視により確認できる半導体装置を簡単な製造方法によって製造できるリードレ
ス構造の樹脂封止型半導体装置を提供することにある。

請求項１記載の発明は、半導体チップと、前記半導体チップを搭載するアイランド部と、前記アイランド部と一体で且つ前記アイランド部から延在する第１の電極部材と、前記半導体チップ上の電極と金属細線によって接続された第２の電極部材とが、樹脂により封止され、前記第１の電極部材及び第２の電極部材の各々の下面及び側面の一部が前記樹脂から露出する半導体装置であって、前記各々の下面と側面部分からなる露出した電極面の周辺部分は前記樹脂面と同一の面を有し、前記露出した電極面の周辺部分以外の部分は、角部に前記各々の下面と側面部分に平行な面を有する凹部が設けられており、前記凹部の内表面は、メッキ層に覆われており、前記側面はメッキ層が存在しないことを特徴とする半導体装置である。請求項２記載の発明は、前記凹部は前記樹脂から露出し、且つ前記樹脂と前記第１及び第２の電極部材との境界から離れた領域に設けられていることを特徴とする半導体装置である。請求項３記載の発明は、前記アイランド部及び前記第１及び第２の電極部材はリードフレームからなることを特徴とする半導体装置である。請求項４記載の発明は、前記半導体チップ上の電極は複数設けられ、前記複数の電極と各々金属細線によって接続された複数の第２の電極部材が設けられることを特徴とする半導体装置である。

本発明は、半導体チップを搭載するアイランド部と、アイランド部から延在する電極部
材と、半導体チップ上の電極と接続された電極部材とが樹脂封止され、電極部材の下面及
び側面の一部が樹脂から露出するリードレス構造の樹脂封止型の半導体装置であり、これ
らの露出した電極部材の角部に凹部が設けられているもので、この半導体パッケージが実
装基板にハンダ実装される際に、この凹部の内壁にハンダがなじんで十分に厚いハンダフ
ィレットを形成できるものである。

又，本発明は、アイランド部とインナーリード部を有するリードフレームに溝を設け、
この溝を封入金型の一面で閉じてできた空間に封入樹脂が入らないようにして半導体チッ
プを樹脂封入し、この溝を切断することにより、溝内壁を樹脂から露出させたリードレス
型半導体装置を製造するもので、この製造方法によって、メッキ工程と切断工程を各々一
回行うだけで本半導体装置を製造出来るものである。

本発明は、以上の半導体装置の構造によって、リードレス構造の樹脂封止型半導体装置を実装基板に実装する場合に、実装基板にハンダ付けされる半導体装置の電極部分に十分なハンダフィレットを形成することができ、又その実装状態を目視によって容易に確認できる半導体装置を製造工程の少ない製造方法により造ることができるので、半導体装置を基板実装した際の実装強度を向上でき、実装状態の視認が容易におこなえるため、実装信頼性を向上できると共に、製造コストを下げることができる。

本発明の好適な実施の形態について、図１〜図２を用いて説明する。
（実施の形態）図１は本発明の実施の形態のリードレス構造の樹脂封止型半導体装置の裏
面を上にした斜視図である。この半導体装置は電極１の一部を裏面樹脂２及び側面樹脂３
から露出させ、露出した電極面の周辺部分は樹脂面と同一の面を有し、それ以外の部分は
裏面樹脂２及び側面樹脂３と平行な面からなる凹部４を有している。封入樹脂から露出し
た電極表面のうち、側面樹脂３と同一面である電極面５のみはメッキが施されておらず、
その他の面はメッキが施されている。

図２は本発明の実施の形態のリードレス構造の樹脂封止型半導体装置を実装基板に実装
した時の断面図を示している。
本発明の実施の形態のリードレスパッケージは、同図にあるように、パッケージの側面に
凹部４を有する電極１があり、かつ凹部４の内壁にメッキ層を有し、側面樹脂３と同一面
の電極側面５にはメッキ層が存在しない構成であるため、ハンダは凹部の側壁と上部の両
方になじむため、電極の外周に大きなハンダフィレット６を形成することができる。

又，パッケージの側面に電極を形成するため、半導体装置を実装基板７に実装した際に
、ハンダがなじむ電極部分がパッケージで隠れてしまうことがないため、ハンダフィレッ
ト６の形状等の実装状態を目視で容易に確認することができる。

図３（ａ）〜（ｄ）は本発明の実施の形態のリードレス構造の樹脂封止型半導体装置の
製造方法を示す。まず、半導体チップ１０を搭載するアイランド部１１、及びパッケジの
電極部となるインナーリード部１２を有する銅等の金属からなるリードフレーム１３に、
半導体チップ１０を搭載する面と反対側の面にハーフエッチング等によって２種類の溝を
形成する。
２種類の溝の内の一方の溝１４は後の工程の樹脂封止工程において、樹脂が封入する様に
樹脂注入空間と通じている溝であり、他方の溝１５は同工程において、樹脂が封入されな
い様に樹脂注入空間が閉じられている溝である。

樹脂が封入されない溝１５は、後の工程のモールドフルカット工程で切断する切断箇所
に位置する様に設けられ、その溝幅は切断幅よりも広い幅を有する。

図３（ａ）は、上記の２種類の溝１４，１５を形成したリードフレーム１３のアイラン
ド部１１に半導体チップ１０を搭載する工程を示す。半導体チップ１０はソルダー又は接
着剤によりアイランド部１１上に固着される。図３（ｂ）は、半導体チップ１０の電極と
アイランド部１１と電気的に絶縁されている（図に示していない）インナーリード部を金
などのワイヤー１６でボンディング接続する工程を示す。リードフレーム１３のアイラン
ド部１１及びインナーリード部のワイヤー接続部には銀等の部分メッキを予め施しておく。図３（ｃ）は、複数の半導体素子とフレームを一括で樹脂封止する工程を示す。半導体
チップ１０及びボンディングワイヤー１６は樹脂１９の内部に封止され、リードフレーム
１３のアイランド部１１に繋がるインナーリード部１２及び（図に示していない）ワイヤ
ー接続部に繋がるインナーリード部の一部がパッケージの外部電極として封入樹脂の裏面
及び側面から露出する。この工程において、２種類の溝１４，１５が設けられたリードフ
レーム１３の面は、封入金型の下金型１７と接し、樹脂注入空間に通じている溝１４は樹
脂によって満たされるが、樹脂注入空間に通じていない溝１５は樹脂が注入されずに空間
を保った溝を封入樹脂から露出した状態で形成する。樹脂封入の後処理として、封入樹脂
のバリ取りを行い、その後ハンダ等の外装メッキを施す。この外装メッキによって、外部
電極の表面の全てにメッキ層１８が形成されため、外部電極に形成された溝部の内壁もメ
ッキ層１８が形成される。
図３（ｄ）は、ダイシングにより、樹脂封止したフレームを個々の半導体素子単位で個片
に分離する工程を示す。この工程において、樹脂が注入されずに空間を保った溝部１５の
一部が切断され、切断された端面に樹脂が注入されずに空間を保った溝１５が露出するように切断位置を設定することにより、切断された電極の一部が裏面樹脂２及び側面樹脂３
から露出し、露出した電極面の周辺部分は樹脂面と同一の面を有し、それ以外の部分は裏
面樹脂２及び側面樹脂３と平行な面からなる凹部４を有する構成となる。尚，この凹部４
の切断面の形状は、凹形状の中央を半分に切断して得られるため、Ｌ字形状の窪みとなる。 又，切断面はメッキ層１８が存在しないため、側面樹脂３と同一面の側面電極５にはメ
ッキ層１８が存在せず、凹部壁面にメッキ層１８が設けられた構成が得られる。

以上の製造方法である為，リードフレームのメッキ工程及び切断工程は各々１回のみで
本半導体装置を製造できる。
本発明の実施の形態のリードレス構造の樹脂封止型半導体装置の構成を示す斜視図である。 本発明の実施の形態のリードレス構造の樹脂封止型半導体装置を実装基板に実装した構成を示す断面図である。 本発明の実施の形態のリードレス構造の樹脂封止型半導体装置の製造方法を示す工程別断面図である。 従来のリードレス構造の樹脂封止型半導体装置の構成を示す斜視図である。 従来のリードレス構造の樹脂封止型半導体装置の構成を示す断面図である。 従来のリードレス構造の樹脂封止型半導体装置の製造方法を示す工程別断面図である。 特許文献１のリードレス構造の樹脂封止型半導体装置を実装基板に実装した構成を示す断面図である。
符号の説明

１ 電極

２ 裏面樹脂

３ 側面樹脂

４ 凹部

５ 電極面

６ ハンダフィレット

１０ 半導体チップ

１１ アイランド部

１２ インナーリード部

１３ リードフレーム

１４ 樹脂が封入される溝

１５ 樹脂が封入されない溝

１６ ボンディングワイヤー

１７ 下金型

１８ メッキ層

１９ 樹脂

Claims (4)

  1. 半導体チップと、前記半導体チップを搭載するアイランド部と、前記アイランド部と一体で且つ前記アイランド部から延在する第１の電極部材と、前記半導体チップ上の電極と金属細線によって接続された第２の電極部材とが、樹脂により封止され、前記第１の電極部材及び第２の電極部材の各々の下面及び側面の一部が前記樹脂から露出する半導体装置であって、前記各々の下面と側面部分からなる露出した電極面の周辺部分は前記樹脂面と同一の面を有し、前記露出した電極面の周辺部分以外の部分は、角部に前記各々の下面と側面部分に平行な面を有する凹部が設けられており、前記凹部の内表面は、メッキ層に覆われており、前記側面はメッキ層が存在しないことを特徴とする樹脂封止型半導体装置。
  2. 前記凹部は前記樹脂から露出し、且つ前記樹脂と前記第１及び第２の電極部材との境界か
    ら離れた領域に設けられていることを特徴とする請求項１記載の樹脂封止型半導体装置。
  3. 前記アイランド部及び前記第１及び第２の電極部材はリードフレームからなることを特徴
    とする請求項１記載の樹脂封止型半導体装置。
  4. 前記半導体チップ上の電極は複数設けられ、前記複数の電極と各々金属細線によって接続
    された複数の第２の電極部材が設けられることを特徴とする請求項１記載の樹脂封止型半
    導体装置。
JP2003308571A 2003-09-01 2003-09-01 樹脂封止型半導体装置 Expired - Fee Related JP3789443B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003308571A JP3789443B2 (ja) 2003-09-01 2003-09-01 樹脂封止型半導体装置
US10/917,496 US7166919B2 (en) 2003-09-01 2004-08-13 Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
CNB2004100749717A CN100355066C (zh) 2003-09-01 2004-09-01 无引线型半导体封装及其制作工艺
US11/620,481 US7655506B2 (en) 2003-09-01 2007-01-05 Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003308571A JP3789443B2 (ja) 2003-09-01 2003-09-01 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2005079372A JP2005079372A (ja) 2005-03-24
JP3789443B2 true JP3789443B2 (ja) 2006-06-21

Family

ID=34074794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003308571A Expired - Fee Related JP3789443B2 (ja) 2003-09-01 2003-09-01 樹脂封止型半導体装置

Country Status (3)

Country Link
US (2) US7166919B2 (ja)
JP (1) JP3789443B2 (ja)
CN (1) CN100355066C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181569A (ja) * 2015-03-24 2016-10-13 株式会社ディスコ パッケージ基板の切削方法
JP2017139370A (ja) * 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
US11611009B2 (en) 2021-03-22 2023-03-21 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006068641A1 (en) * 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Electronic package having down-set leads and method
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US20060145312A1 (en) * 2005-01-05 2006-07-06 Kai Liu Dual flat non-leaded semiconductor package
US7884454B2 (en) 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
DE102006044690B4 (de) * 2006-09-22 2010-07-29 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen
JP5259978B2 (ja) * 2006-10-04 2013-08-07 ローム株式会社 半導体装置の製造方法
JP5702763B2 (ja) * 2006-10-04 2015-04-15 ローム株式会社 半導体装置
JP5197953B2 (ja) * 2006-12-27 2013-05-15 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
CN101308831B (zh) * 2007-05-17 2010-06-09 南茂科技股份有限公司 用于无引线封装的引线框及其封装结构
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8227908B2 (en) * 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US20100149773A1 (en) * 2008-12-17 2010-06-17 Mohd Hanafi Mohd Said Integrated circuit packages having shared die-to-die contacts and methods to manufacture the same
DE102009032253B4 (de) 2009-07-08 2022-11-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US9418919B2 (en) * 2010-07-29 2016-08-16 Nxp B.V. Leadless chip carrier having improved mountability
CN103177974B (zh) * 2011-12-23 2014-10-29 丽智电子(昆山)有限公司 铜片电极的离散式电子组件制造工艺
JP5959386B2 (ja) * 2012-09-24 2016-08-02 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
US8809119B1 (en) 2013-05-17 2014-08-19 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
US9048228B2 (en) 2013-09-26 2015-06-02 Stats Chippac Ltd. Integrated circuit packaging system with side solderable leads and method of manufacture thereof
WO2016188566A1 (en) * 2015-05-26 2016-12-01 Osram Opto Semiconductors Gmbh Optoelectronic package device and method for producing the same
US10892211B2 (en) * 2017-08-09 2021-01-12 Semtech Corporation Side-solderable leadless package
TWI641306B (zh) * 2017-11-07 2018-11-11 華新科技股份有限公司 Electronic component packaging device and packaging method thereof
JP7382354B2 (ja) * 2019-02-15 2023-11-16 Ａｓｅジャパン株式会社 半導体装置、および、半導体装置の製造方法
CN111987002A (zh) * 2020-09-04 2020-11-24 长电科技（滁州）有限公司 一种封装体成型方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100420A (en) 1980-01-17 1981-08-12 Toshiba Corp Plasma etching method for oxidized silicon film
JP2563683B2 (ja) 1990-03-08 1996-12-11 松下電子工業株式会社 不揮発性半導体記憶装置およびその製造方法
JPH07226396A (ja) 1994-02-10 1995-08-22 Sony Corp パターン形成方法
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JP3074264B2 (ja) * 1997-11-17 2000-08-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
JP2000294715A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001077268A (ja) * 1999-06-28 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001257304A (ja) * 2000-03-10 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置およびその実装方法
US6399415B1 (en) * 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6525405B1 (en) * 2000-03-30 2003-02-25 Alphatec Holding Company Limited Leadless semiconductor product packaging apparatus having a window lid and method for packaging
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
JP4477202B2 (ja) * 2000-07-12 2010-06-09 ローム株式会社 半導体装置およびその製造方法
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP4731021B2 (ja) * 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置
JP3445255B2 (ja) 2001-04-04 2003-09-08 有限会社善徳丸建設 法面均し機、および法面均し方法
KR100677651B1 (ko) * 2001-04-13 2007-02-01 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
US6437429B1 (en) * 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
JP4068336B2 (ja) * 2001-11-30 2008-03-26 株式会社東芝 半導体装置
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6872599B1 (en) * 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
JP4159348B2 (ja) * 2002-12-20 2008-10-01 三洋電機株式会社 回路装置の製造方法
JP2004279996A (ja) 2003-03-19 2004-10-07 Hitachi Ltd リフレクタ、及びそれを用いた投射型表示装置
JP3915794B2 (ja) * 2003-04-02 2007-05-16 ヤマハ株式会社 半導体パッケージ、その製造方法、および、これに使用するリードフレーム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181569A (ja) * 2015-03-24 2016-10-13 株式会社ディスコ パッケージ基板の切削方法
JP2017139370A (ja) * 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
US11611009B2 (en) 2021-03-22 2023-03-21 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
CN1591853A (zh) 2005-03-09
US7655506B2 (en) 2010-02-02
CN100355066C (zh) 2007-12-12
JP2005079372A (ja) 2005-03-24
US20070105281A1 (en) 2007-05-10
US7166919B2 (en) 2007-01-23
US20050017335A1 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
JP3789443B2 (ja) 樹脂封止型半導体装置
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
TWI431738B (zh) 半導體裝置之製造方法
JP6030970B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP6244147B2 (ja) 半導体装置の製造方法
JP2022087155A (ja) 半導体装置
JP2005057067A (ja) 半導体装置およびその製造方法
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
JP4860939B2 (ja) 半導体装置
EP3440697B1 (en) Flat no-leads package with improved contact leads
JP2011187996A (ja) 半導体装置
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JP2005051130A (ja) リードレスパッケージ型半導体装置とその製造方法
JPH09213839A (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
US9484278B2 (en) Semiconductor package and method for producing the same
JP3994095B2 (ja) 面実装型電子部品
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
JP4566799B2 (ja) 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム
JP4923760B2 (ja) 半導体パッケージ及びその製造方法
JP2009200175A (ja) 半導体装置及びその製造方法
JP2001077268A (ja) 樹脂封止型半導体装置およびその製造方法
KR20210000777U (ko) 반도체 패키지
JP2003197828A (ja) 樹脂封止型半導体装置
KR100778174B1 (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060104

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060328

R150 Certificate of patent or registration of utility model

Ref document number: 3789443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees