JP2006229160A - リードフレームおよび半導体パッケージ並びに半導体装置 - Google Patents

リードフレームおよび半導体パッケージ並びに半導体装置 Download PDF

Info

Publication number
JP2006229160A
JP2006229160A JP2005044571A JP2005044571A JP2006229160A JP 2006229160 A JP2006229160 A JP 2006229160A JP 2005044571 A JP2005044571 A JP 2005044571A JP 2005044571 A JP2005044571 A JP 2005044571A JP 2006229160 A JP2006229160 A JP 2006229160A
Authority
JP
Japan
Prior art keywords
lead
resin
lead frame
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005044571A
Other languages
English (en)
Inventor
Kenichi Sakaguchi
健一 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005044571A priority Critical patent/JP2006229160A/ja
Publication of JP2006229160A publication Critical patent/JP2006229160A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 リードフレームと封止樹脂との密着性を良好にして封止樹脂からリードが剥離したりすることを防止し、半導体装置の薄型化、小型化を図ることができ、またプレス加工により製造することによって製造コストを低減させることを可能にする。
【解決手段】 表面実装型の半導体装置の製造に使用されるリードフレーム20であって、半導体素子と電気的に接続される複数のインナーリード22と、該複数のインナーリード22の各々について部分的に切り曲げ加工を施し、インナーリード22と一体に、かつ表面実装によって実装基板に接合される実装面の位置が、前記インナーリード22とは異なる高さに成形されたアウターリード24とを備えている。
【選択図】 図1

Description

本発明はリードフレームおよび半導体パッケージ並びに半導体装置に関し、より詳細には、表面実装型の半導体装置を形成するためのリードフレームおよびこれを用いた半導体パッケージ、並びに半導体装置に関する。
表面実装型の半導体装置には、図7に示すような、リードフレーム10に半導体素子12を搭載し、リードフレーム10の半導体素子12が搭載された片面側を樹脂封止して、半導体装置の実装面側で封止樹脂14の外面と面一にリード11の裏面を露出させて形成した製品がある。半導体素子12とリード11とはワイヤボンディングによって電気的に接続され、リード11の裏面を実装基板の接続電極にはんだ付け等により接合することにより、実装基板と半導体素子12とが電気的に接続した状態で半導体装置に表面実装される。
特開2002−118222号公報 特開2002−343897号公報 特開2000−68397号公報
上記の半導体装置はリード11の裏面を封止樹脂14の外面に露出させるように樹脂封止するから、リード11と封止樹脂14との界面が線状に外部に露出し、リード11を封止樹脂14中に埋没させるように樹脂封止した製品とくらべて、大気中の水分が半導体パッケージ内に侵入しやすく、これによって製品の信頼性が低下するという問題がある。
また、図7に示すような表面実装型の半導体装置の場合は、リード11を完全に封止樹脂14中に埋没させる場合にくらべて、封止樹脂14とリード11との密着性が低下し、リード11が封止樹脂14から剥離するといった問題が生じやすくなる。
また、表面実装型の半導体パッケージでは、リードフレーム10を樹脂成形する際に半導体素子12を搭載するための収納凹部を形成して製品とするものがあるが、従来の半導体パッケージではリードフレーム10の片面側を樹脂成形して収納凹部を形成するから、収納凹部の深さを深くすると、半導体パッケージの全体厚が厚くなり、半導体装置の薄型化が損なわれるという問題があった。
また、表面実装型の半導体装置に用いられるリードフレームは、封止樹脂との密着性を向上させるため、リードフレーム材にハーフエッチングを施してリードの表面に凹部や段差部を形成するといった製造方法を利用して製造されることが多く、このようなエッチング方法を利用してリードフレームを製造する場合は、プレス加工による方法にくらべて製造コストが高くなるという問題もあった。
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、リードフレームと封止樹脂との密着性を良好にして、封止樹脂からリードが剥離したりすることを防止し、半導体パッケージの全体厚を厚くすることなく半導体素子を搭載する収納凹部を形成することができて半導体装置の薄型化、小型化を図ることができ、またプレス加工によって製造可能として製造コストを低減させることができるリードフレームおよびこれを用いた半導体パッケージ並びに半導体装置を提供するにある。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、表面実装型の半導体装置の製造に使用されるリードフレームであって、半導体素子と電気的に接続される複数のインナーリードと、該複数のインナーリードの各々について部分的に切り曲げ加工を施し、インナーリードと一体に、かつ表面実装によって実装基板に接合される実装面の位置が、前記インナーリードとは異なる高さに成形されたアウターリードとを備えていることを特徴とする。
また、前記アウターリードの前記実装面は、プレス加工により平坦状に成形された端子部に形成されていることを特徴とする。
また、前記アウターリードは、前記インナーリードに一端側が連結され、他端側が自由端に形成されていることを特徴とする。
また、前記リードフレームを樹脂成形して形成した半導体パッケージであって、パッケージ本体を構成する樹脂により前記インナーリードのワイヤボンディング部が露出して樹脂成形されるとともに、前記アウターリードの実装面を成形樹脂の外面に露出して樹脂成形されていることを特徴とする。
また、前記リードフレームの半導体素子搭載部に、前記インナーリードよりも実装面側へ向けて低位となる凹部状に形成された半導体素子の収納凹部が樹脂成形されていることを特徴とする。
また、前記半導体パッケージに半導体素子が搭載された半導体装置であって、前記半導体素子が前記収納凹部に搭載され、リードフレームのインナーリードと半導体素子とがワイヤボンディングにより電気的に接続されていることを特徴とする。
また、前記リードフレームに半導体素子を搭載し、前記リードフレームのインナーリードと半導体素子とをワイヤボンディングにより電気的に接続して樹脂封止してなる半導体装置であって、前記アウターリードの実装面が封止樹脂の外面に露出して樹脂封止されていることを特徴とする。
本発明に係るリードフレームによれば、インナーリードを部分的に切り曲げしてアウターリードを形成し、アウターリードの実装面がインナーリードとは異なる高さ位置に設けられたことにより、アウターリードの実装面を実装基板に接合することによって表面実装可能にするとともに、アウターリードと樹脂との密着性を良好にし、アウターリードが樹脂に対してロックするようにして樹脂成形されることによって、リードフレームと樹脂との剥離を防止し、パッケージ内に大気中の水分が侵入することを防止して、より信頼性の高い半導体パッケージおよび半導体装置を提供することを可能にする。
(リードフレーム)
図1(a)および図1(b)は、本発明に係るリードフレームの第1の実施の形態の構成を示す側面図および平面図である。
図1(b)に示すように、本実施の形態のリードフレーム20は、ワイヤボンディングによって半導体素子と電気的に接続するワイヤボンディング部22aが設けられた複数本のインナーリード22とインナーリード22と一体的に形成したアウターリード24とを備える。本実施形態のリードフレーム20では、インナーリード22は、矩形枠状に形成されたフレーム26の2つの対向辺から、先端を向かい合わせるように延出して形成されている。
本実施形態のリードフレーム20は、インナーリード22の先端にワイヤボンディング部22aとなる領域を残して、インナーリード22の一方の側縁を切り曲げるようにしてアウターリード24を形成したことを特徴とする。
すなわち、プレス抜き加工工程ではフレーム26から、インナーリード22とアウターリード24となる帯状にリード形成部分を延出させるようにプレス加工した後、ワイヤボンディング部22aとなるリードフレーム材の先端部を残し、帯状部分の略半分の幅でリードフレーム材の側縁部分を切り曲げし、切り曲げ部分の自由端側を平押ししてアウターリード24を成形する。
こうして、インナーリード22の先端にワイヤボンディング部22aが形成され、インナーリード22と平行にアウターリード24が形成されたリードが形成される。図1(b)では、各々のインナーリード22について同一の側縁側にアウターリード24が形成されている状態を示す。
図1(a)に示すように、アウターリード24はインナーリード22に連結する一端側から斜めに傾斜して延出する連結部24aと、連結部24aに連結して平坦状に成形された端子部24bとからなる。端子部24bの下面(実装面)は樹脂封止時に封止樹脂の外面に露出する部分であり、端子部24bの下面はインナーリード22の面方向と平行に、かつ全てのインナーリード22に形成されるアウターリード24の端子部24bの下面が同一高さ平面に位置するよう成形される。
リードフレーム材をプレス加工する方法によれば、連続的な自動加工により、フレーム26に連結する形状にインナーリード22をプレス加工することは容易であり、切り曲げ加工によってアウターリード24を成形することも容易である。また、金型を用いてインナーリード22およびアウターリード24を成形することによって、インナーリード22およびアウターリード24を所定の精度で形成することができる。
なお、図1(a)で、破線Aはリードフレーム20を樹脂成形して半導体パッケージを形成した状態での封止樹脂の外形位置を示す。
(半導体パッケージ)
図2(a)および図2(b)は、上述したリードフレーム20をパッケージ本体を構成する樹脂32により樹脂成形して形成した半導体パッケージ30の断面図および底面図である。
半導体パッケージ30の上面の中央部には、半導体素子を搭載する収納凹部34が形成されている。本実施形態では、インナーリード22の材厚と同程度の深さの凹部となるように収納凹部34を形成しているが、収納凹部34の深さは、インナーリード22から下方に突出するアウターリード24の突出高さ(H)を考慮して適宜設定することができる。
半導体素子の収納凹部34の周囲については、インナーリード22のワイヤボンディング部22aが露出するように樹脂成形される。本実施形態ではインナーリード22のワイヤボンディング部22aの表面と樹脂32とが面一になるように樹脂成形されている。
また、インナーリード22から下方へ(実装面側へ)へ延出するアウターリード24の周囲については、アウターリード24の端子部24bの下面(実装面)が樹脂32の外面と面一になるように樹脂成形される。
図2(b)は、半導体パッケージ30の底面(実装面に対向する面)について樹脂32の外面に端子部24bの下面のみが露出して樹脂成形されていることを示す。
図3は、樹脂封止用の上金型40aと下金型40bを用いてリードフレーム20を樹脂成形している状態を示す。上金型40aと下金型40bとでリードフレーム20をクランプし、インナーリード22のワイヤボンディング部22aを上金型40aの金型面に当接させ、アウターリード24の端子部24bの下面を下金型40bの金型面に当接させてキャビティ42に樹脂を充填することにより、図2に示す半導体パッケージ30が得られる。
本実施形態の半導体パッケージ30では、インナーリード22から実装面側にアウターリード24が延出し、樹脂32中でアウターリード24が埋没して樹脂成形されることによって、アウターリード24と樹脂32との密着性(食い付き)が良好になるという利点と、アウターリード24がL字形に折曲する形状に形成されていることから、樹脂32を抜け止めするようにアウターリード24が樹脂32をロックする作用が生じ、リードフレーム20と樹脂32との密着性をさらに向上させることが可能となっている。
また、本実施形態の半導体パッケージ30では、インナーリード22から下方にアウターリード24を延出させた形態としたことにより、アウターリード24が樹脂32の厚さを確保するスペーサとして作用し、インナーリード22の内側領域に半導体素子を搭載する収納凹部34を形成する際に、半導体パッケージ30の樹脂32の厚さを有効に利用して半導体素子を搭載する収納凹部34を形成することができるという利点もある。
(半導体装置)
図4は、上述した半導体パッケージ30に半導体素子12を搭載して半導体装置50を形成し、半導体装置50を実装基板60に実装した状態を示す。
半導体素子12が半導体パッケージ30の上面中央部に形成された収納凹部34内に搭載され、半導体素子12とインナーリード22のワイヤボンディング部22aとがボンディングワイヤ52を介して電気的に接続されている。半導体パッケージ30の開口部にはキャップ54が気密に接合され、半導体素子12が半導体パッケージ30に気密に搭載されている。なお、半導体素子12を収納凹部34に搭載し、ワイヤボンディングした後、半導体パッケージ30の凹部内に封止用の樹脂をポッティングして半導体素子12を気密に封止することもできる。
半導体パッケージ30の下面に露出するアウターリード24の端子部24bは、接合金属であるはんだ62を介して実装基板60に形成された接続電極64に接合される。こうして、実装基板60に形成された配線と半導体素子12とがアウターリード24を介して電気的に接続され、半導体装置50が実装基板60に表面実装される。
本実施形態の半導体装置50は、半導体パッケージ30に半導体素子12を搭載する収納凹部34を形成したことによって、半導体装置50の全体厚を有効に利用して収納凹部34を形成する領域を確保することができ、半導体素子を搭載する収納凹部34を備える形式の半導体装置50の薄型化を効果的に図ることができる。
また、インナーリード22からアウターリード24を実装面側に延出させる形態にリードを形成したことによって、樹脂32とリードフレーム20との密着性が向上し、半導体パッケージ30内に大気中の水分が侵入することを抑制して、半導体装置の信頼性を向上させることが可能となっている。
なお、上述した半導体パッケージ30および半導体装置50では、半導体素子12の搭載部にダイパッドを設けないリードフレーム20を用いた例であるが、リードフレーム20にダイパッドを設けて、半導体パッケージ30を樹脂成形した際に収納凹部34の底面にダイパッドが露出するようにすることも可能である。
図5は、半導体装置の他の実施の形態を示す。すなわち、図5に示す半導体装置50aは半導体素子を搭載する収納凹部を設けずに、リードフレーム20aに半導体素子12を搭載し、表面実装型に樹脂封止して半導体装置としたものである。リードフレーム20aは、半導体素子12を搭載するためのダイパッド28を形成した他は、図1に示すリードフレーム20と同一の構成からなるものである。
半導体装置50aを形成する場合は、リードフレーム20aのダイパッド28に半導体素子12を搭載し、半導体素子12とインナーリード22のワイヤボンディング部22aとをボンディングワイヤ52を介して電気的に接続した後、樹脂封止金型を用いて樹脂封止する。
半導体素子12が搭載されたリードフレーム20aを樹脂封止する際は、リードフレーム20aのアウターリード24に形成されている端子部24bの下面(実装面)が樹脂55の外面に露出するよう、樹脂55の成形面と面一になるように樹脂封止する。こうして、図5に示す半導体装置50aを得ることができる。
この半導体装置50aの場合も、樹脂55中に埋没するようにインナーリード22とアウターリード24が樹脂封止されること、アウターリード24が樹脂55に対して抜け止めされるようにロックする作用を有することから、半導体装置50a内に大気中の水分が侵入することを防止し、半導体装置50aの信頼性を向上させることが可能となる。
(リードフレームの他の実施の形態)
本発明に係るリードフレームは、インナーリード22に部分的に切り曲げ加工を施して、インナーリード22とは離間する配置にアウターリード24を形成したことを特徴とする。図1に示すリードフレーム20は、インナーリード22の側縁部分に切り曲げ加工を施して、インナーリード22とは異なる高さにアウターリード24を形成したものであるが、図6に、インナーリード22に形成するアウターリード24の他の形成例を示す。
図6(a)は、インナーリード22の幅方向の中央位置に切り曲げ加工を施してアウターリード24を形成した例である。この例では、インナーリード22の幅内で切り曲げ加工を施すから、切り曲げ加工ができる程度にインナーリード22が幅広に形成されている必要がある。アウターリード24は安定した成形が可能である。
図6(b)は、図1の場合と同様に、インナーリード22の側縁部に切り曲げ加工を施してアウターリード24を形成した例である。この場合は、インナーリード22が細幅に形成されていても切り曲げ加工ができるという利点がある。
図6(c)は、インナーリード22の後端側でインナーリード22の幅内で切り曲げ加工を施す例である。インナーリード22の幅内で切り曲げ加工することにより、アウターリード24の成形性が良好になること、インナーリード22の後端から切り曲げるから、図6(a)に示すような、完全にインナーリード22の領域内で切り曲げする場合と比較して加工が容易である。
上記実施形態では、アウターリード24の一端側をインナーリード22に連結し、他端側が自由端になるように切り曲げしているが、図6(d)は、アウターリード24の両端をインナーリード22に連結して切り曲げした例である。このようにアウターリード24の両端をインナーリード22に連結させて切り曲げする場合は、アウターリード24の端子部24bの成形精度が向上し、各々のインナーリード22に形成するアウターリード24の高さの均一性が向上するという利点がある。図6(d)では、B−B線断面図をあわせて示している。この実施形態の場合は、アウターリード24は側面形状が開口するかたちとなり、他例と同様にアウターリード24とインナーリード22との間に樹脂が入り込んで樹脂をロックする状態になる。
なお、実際のリードフレームにおけるインナーリード22の形状は製品によってさまざまであり、インナーリードの形状にしたがってアウターリード24を適宜形状に形成することができる。また、図1に示すリードフレーム20では、インナーリード22は対向する2辺に設けているが、クワドタイプのリードフレームについても同様に適用することができる。このように、リードフレームのインナーリード22に連結してアウターリード24を切り曲げして形成する方法は、リードフレームの形状等に応じて適宜選択することができる。
本発明に係るリードフレームの一実施形態の構成を示す側面図(a)、および平面図(b)である。 本発明に係る半導体パッケージの一実施形態の構成を示す断面図(a)、および底面図(b)である。 半導体パッケージの製造方法を示す説明図である。 半導体装置の一実施形態の構成および半導体装置を実装した状態を示す断面図である。 半導体装置の他の実施形態の構成を示す断面図である。 アウターリードの形成方法を示す説明図である。 表面実装型の半導体装置の従来の構成を示す断面図である。
符号の説明
10、20、20a リードフレーム
12 半導体素子
22 インナーリード
22a ワイヤボンディング部
24 アウターリード
24a 連結部
24b 端子部
26 フレーム
28 ダイパッド
30 半導体パッケージ
32 樹脂
34 収納凹部
50、50a 半導体装置
55 樹脂
60 実装基板

Claims (7)

  1. 表面実装型の半導体装置の製造に使用されるリードフレームであって、
    半導体素子と電気的に接続される複数のインナーリードと、
    該複数のインナーリードの各々について部分的に切り曲げ加工を施し、インナーリードと一体に、かつ表面実装によって実装基板に接合される実装面の位置が、前記インナーリードとは異なる高さに成形されたアウターリードとを備えていることを特徴とするリードフレーム。
  2. 前記アウターリードの前記実装面は、プレス加工により平坦状に成形された端子部に形成されていることを特徴とする請求項1記載のリードフレーム。
  3. 前記アウターリードは、前記インナーリードに一端側が連結され、他端側が自由端に形成されていることを特徴とする請求項1記載のリードフレーム。
  4. 請求項1記載のリードフレームを樹脂成形して形成した半導体パッケージであって、
    パッケージ本体を構成する樹脂により前記インナーリードのワイヤボンディング部が露出して樹脂成形されるとともに、
    前記アウターリードの実装面を成形樹脂の外面に露出して樹脂成形されていることを特徴とする半導体パッケージ。
  5. 前記リードフレームの半導体素子搭載部に、前記インナーリードよりも実装面側へ向けて低位となる凹部状に形成された半導体素子の収納凹部が樹脂成形されていることを特徴とする請求項4記載の半導体パッケージ。
  6. 請求項5記載の半導体パッケージに半導体素子が搭載された半導体装置であって、
    前記半導体素子が前記収納凹部に搭載され、
    リードフレームのインナーリードと半導体素子とがワイヤボンディングにより電気的に接続されていることを特徴とする半導体装置。
  7. 請求項1記載のリードフレームに半導体素子を搭載し、前記リードフレームのインナーリードと半導体素子とをワイヤボンディングにより電気的に接続して樹脂封止してなる半導体装置であって、
    前記アウターリードの実装面が封止樹脂の外面に露出して樹脂封止されていることを特徴とする半導体装置。
JP2005044571A 2005-02-21 2005-02-21 リードフレームおよび半導体パッケージ並びに半導体装置 Pending JP2006229160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005044571A JP2006229160A (ja) 2005-02-21 2005-02-21 リードフレームおよび半導体パッケージ並びに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005044571A JP2006229160A (ja) 2005-02-21 2005-02-21 リードフレームおよび半導体パッケージ並びに半導体装置

Publications (1)

Publication Number Publication Date
JP2006229160A true JP2006229160A (ja) 2006-08-31

Family

ID=36990215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005044571A Pending JP2006229160A (ja) 2005-02-21 2005-02-21 リードフレームおよび半導体パッケージ並びに半導体装置

Country Status (1)

Country Link
JP (1) JP2006229160A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
US10582617B2 (en) 2012-05-22 2020-03-03 Intersil Americas LLC Method of fabricating a circuit module

Similar Documents

Publication Publication Date Title
JP3736516B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
TWI431738B (zh) 半導體裝置之製造方法
JP4860939B2 (ja) 半導体装置
JP6370071B2 (ja) 半導体装置及びその製造方法
EP2023658A2 (en) Semiconductor device, lead frame, and microphone package therefor
JPH1145958A (ja) 表面実装部品及びその製造方法
US20070001276A1 (en) Semiconductor device and portable apparatus and electronic apparatus comprising the same
KR20150105923A (ko) 반도체 장치 및 그 제조 방법
CN104517927A (zh) 半导体装置及其制造方法
JP2001015668A (ja) 樹脂封止型半導体パッケージ
KR20010110154A (ko) 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
JP4203925B2 (ja) 樹脂封止型半導体装置
JP2001035961A (ja) 半導体装置及びその製造方法
JP3259377B2 (ja) 半導体装置
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006229160A (ja) リードフレームおよび半導体パッケージ並びに半導体装置
JP4207671B2 (ja) 半導体パッケージの製造方法
JP2007096357A (ja) 面実装型電子部品の製造方法
JP4569048B2 (ja) 面実装型半導体パッケージおよびその製造方法
JPH04340731A (ja) 半導体装置の製造方法
JP2516394Y2 (ja) 半導体装置
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
JP2007294637A (ja) 半導体装置の製造方法
JP2001135768A (ja) 電子部品およびその製造方法