JP2000114553A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000114553A JP2000114553A JP28741698A JP28741698A JP2000114553A JP 2000114553 A JP2000114553 A JP 2000114553A JP 28741698 A JP28741698 A JP 28741698A JP 28741698 A JP28741698 A JP 28741698A JP 2000114553 A JP2000114553 A JP 2000114553A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- tie bar
- lead frame
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【課題】 ばり取り、リードカット、リードフォーミン
グ等の外力がかかる工程を少なくして、生産工程を大幅
に簡略化する。 【解決手段】 リードフレームのインナリード２５に半
導体素子２０を搭載し、タイバー２６の一部が外部に露
出するようにインナリード２５およびタイバー２６を樹
脂封止してモールド体２４を形成する。モールド体２４
の側縁に沿って切断を行い、タイバー２６の不要部を切
断して、外部端子２９を形成すると同時に、モールド体
２４のばり取りを行う。
グ等の外力がかかる工程を少なくして、生産工程を大幅
に簡略化する。 【解決手段】 リードフレームのインナリード２５に半
導体素子２０を搭載し、タイバー２６の一部が外部に露
出するようにインナリード２５およびタイバー２６を樹
脂封止してモールド体２４を形成する。モールド体２４
の側縁に沿って切断を行い、タイバー２６の不要部を切
断して、外部端子２９を形成すると同時に、モールド体
２４のばり取りを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレームに
搭載された半導体素子を樹脂封止してなる面実装タイプ
の半導体装置の構造およびその製造方法に関し、特に生
産工程を大幅に省略できる光半導体素子を透光性樹脂で
封止した面実装タイプの半導体装置に関する。
搭載された半導体素子を樹脂封止してなる面実装タイプ
の半導体装置の構造およびその製造方法に関し、特に生
産工程を大幅に省略できる光半導体素子を透光性樹脂で
封止した面実装タイプの半導体装置に関する。
【０００２】
【従来の技術】図８〜１１に従来の発光素子チップまた
は受光素子チップといった半導体素子１を樹脂封止した
面実装タイプの半導体装置の構造およびその製造途中の
様子を示す。図８に示すように、搭載用リードフレーム
２のヘッダー部３に半導体素子１をダイボンドし、半導
体素子１の電極を結線用リードフレーム４のボンディン
グ部５にＡｕワイヤ６を用いて電気的に接続している。
は受光素子チップといった半導体素子１を樹脂封止した
面実装タイプの半導体装置の構造およびその製造途中の
様子を示す。図８に示すように、搭載用リードフレーム
２のヘッダー部３に半導体素子１をダイボンドし、半導
体素子１の電極を結線用リードフレーム４のボンディン
グ部５にＡｕワイヤ６を用いて電気的に接続している。
【０００３】リードフレーム２の構造として、先端にヘ
ッダー部３が形成された複数のインナリード７と、これ
に直線的につながるアウタリード８と、アウタリード８
に接続されるクレードル９と、インナリード７とアウタ
リード８との間でこれらを支持するタイバー１０とを有
する。なお、結線用リードフレーム４では、インナリー
ド７にヘッダー部３の代わりにボンディング部５が形成
されており、他は同じ構造である。
ッダー部３が形成された複数のインナリード７と、これ
に直線的につながるアウタリード８と、アウタリード８
に接続されるクレードル９と、インナリード７とアウタ
リード８との間でこれらを支持するタイバー１０とを有
する。なお、結線用リードフレーム４では、インナリー
ド７にヘッダー部３の代わりにボンディング部５が形成
されており、他は同じ構造である。
【０００４】次に、図９に示すように、透光性樹脂を用
いてトランスファモールドを行って、各インナリード７
をパッケージングすることにより、モールド体１１を形
成する。このとき、モールド体１１の周囲に樹脂ばりＡ
が発生する。この樹脂ばりＡは次工程においてブラスタ
処理等によって機械的に除去される。
いてトランスファモールドを行って、各インナリード７
をパッケージングすることにより、モールド体１１を形
成する。このとき、モールド体１１の周囲に樹脂ばりＡ
が発生する。この樹脂ばりＡは次工程においてブラスタ
処理等によって機械的に除去される。
【０００５】そして、図１０に示すように、まずタイバ
ー１０の不要部Ｂを除去するためにインナリード７に沿
ってタイバー１０を切断して、タイバーカットが完了す
る。次に、アウタリード８の基部Ｃを切断し、同時に面
実装可能なようにリードフォーミングを行うことによ
り、図１１に示すような個別の面実装タイプの半導体装
置が完成する。なお、リード表面処理として、タイバー
カット完了時点で、はんだメッキ、はんだコーティング
等の処理を施し、面実装の際におけるはんだ付け性を向
上させている。
ー１０の不要部Ｂを除去するためにインナリード７に沿
ってタイバー１０を切断して、タイバーカットが完了す
る。次に、アウタリード８の基部Ｃを切断し、同時に面
実装可能なようにリードフォーミングを行うことによ
り、図１１に示すような個別の面実装タイプの半導体装
置が完成する。なお、リード表面処理として、タイバー
カット完了時点で、はんだメッキ、はんだコーティング
等の処理を施し、面実装の際におけるはんだ付け性を向
上させている。
【０００６】
【発明が解決しようとする課題】従来の面実装タイプの
半導体装置の構造では、トランスファモールドによって
モールド体周辺に発生する樹脂ばりに対してブラスタ等
の機械的な除去が必要であり、その際モールド体に機械
的外力がかかる。さらにタイバーカットおよびリードカ
ットやリードフォーミングの工程が必要である。すなわ
ち、モールド完了から単独の半導体装置が完成するまで
に、ばり取り工程、タイバーカット工程、リードカット
およびリードフォーミング工程の外力のかかる少なくと
も３工程は必要となり、生産効率の上で生産工程の簡略
化が困難である。しかも、外力によってリードフレーム
とモールド体との密着性が悪くなって、両者の界面に沿
って水分が浸入するおそれがあり、品質の上でも問題が
ある。
半導体装置の構造では、トランスファモールドによって
モールド体周辺に発生する樹脂ばりに対してブラスタ等
の機械的な除去が必要であり、その際モールド体に機械
的外力がかかる。さらにタイバーカットおよびリードカ
ットやリードフォーミングの工程が必要である。すなわ
ち、モールド完了から単独の半導体装置が完成するまで
に、ばり取り工程、タイバーカット工程、リードカット
およびリードフォーミング工程の外力のかかる少なくと
も３工程は必要となり、生産効率の上で生産工程の簡略
化が困難である。しかも、外力によってリードフレーム
とモールド体との密着性が悪くなって、両者の界面に沿
って水分が浸入するおそれがあり、品質の上でも問題が
ある。
【０００７】ここで、特開平６−９７３４９号公報に
は、インナリードの表面がモールド体の外部に露出する
ように樹脂封止した半導体装置が開示されており、モー
ルド後インナリードのモールド体から突出した部分を切
断することにより、タイバーとの間に発生した樹脂ばり
を除去するとともに、タイバーカット工程をなくしてい
る。しかしながら、樹脂ばりはモールド体の周囲に発生
するので、この部分の樹脂ばりは除去できるが、他の部
分ではばり取りする必要があり、生産工程の大幅な簡略
化は達成できない。
は、インナリードの表面がモールド体の外部に露出する
ように樹脂封止した半導体装置が開示されており、モー
ルド後インナリードのモールド体から突出した部分を切
断することにより、タイバーとの間に発生した樹脂ばり
を除去するとともに、タイバーカット工程をなくしてい
る。しかしながら、樹脂ばりはモールド体の周囲に発生
するので、この部分の樹脂ばりは除去できるが、他の部
分ではばり取りする必要があり、生産工程の大幅な簡略
化は達成できない。
【０００８】また、特開平９−８３０１３号公報には、
モールド前にリードフレームの折曲を行い、その後リー
ドフレームの表面がモールド体の外部に露出するように
樹脂封止して、モールド体の外部に出た余分なリードフ
レームを切断した光結合装置が開示されている。これに
おいても、タイバーカット工程をなくしているが、ばり
取りは依然として行う必要がある。
モールド前にリードフレームの折曲を行い、その後リー
ドフレームの表面がモールド体の外部に露出するように
樹脂封止して、モールド体の外部に出た余分なリードフ
レームを切断した光結合装置が開示されている。これに
おいても、タイバーカット工程をなくしているが、ばり
取りは依然として行う必要がある。
【０００９】本発明は、上記に鑑み、外力がかかる工程
を少なくして、生産工程を大幅に簡略化できるととも
に、品質向上を図れる構造を有する半導体装置の提供を
目的とする。
を少なくして、生産工程を大幅に簡略化できるととも
に、品質向上を図れる構造を有する半導体装置の提供を
目的とする。
【００１０】
【課題を解決するための手段】本発明による課題解決手
段は、半導体素子が搭載されたリードフレームと、該リ
ードフレームの一部および前記半導体素子を樹脂封止し
てなるモールド体とを備えた面実装タイプの半導体装置
であって、前記リードフレームは、前記半導体素子を搭
載するインナリードと、該インナリードを支持するタイ
バーとを有し、該タイバーの一部は、前記モールド体の
外部に露出して外部端子とされたものである。
段は、半導体素子が搭載されたリードフレームと、該リ
ードフレームの一部および前記半導体素子を樹脂封止し
てなるモールド体とを備えた面実装タイプの半導体装置
であって、前記リードフレームは、前記半導体素子を搭
載するインナリードと、該インナリードを支持するタイ
バーとを有し、該タイバーの一部は、前記モールド体の
外部に露出して外部端子とされたものである。
【００１１】そして、リードフレームのインナリードに
半導体素子を搭載し、タイバーの一部が外部に露出する
ようにインナリードおよびタイバーを樹脂封止してモー
ルド体を形成し、モールド体の側縁に沿って切断を行う
ことによって製造される。したがって、タイバーの不要
部を切断して、外部端子を形成すると同時に、モールド
体のばり取りを行うことになる。
半導体素子を搭載し、タイバーの一部が外部に露出する
ようにインナリードおよびタイバーを樹脂封止してモー
ルド体を形成し、モールド体の側縁に沿って切断を行う
ことによって製造される。したがって、タイバーの不要
部を切断して、外部端子を形成すると同時に、モールド
体のばり取りを行うことになる。
【００１２】これによって、外部端子の幅がモールド体
の幅とほぼ同じにすることが可能となる。外部端子の幅
を広くすることができると、実装基板に面実装すると
き、はんだとの接触面積が増大して、はんだ付けがしや
すくなる。
の幅とほぼ同じにすることが可能となる。外部端子の幅
を広くすることができると、実装基板に面実装すると
き、はんだとの接触面積が増大して、はんだ付けがしや
すくなる。
【００１３】上記の半導体装置を得るためのリードフレ
ームとしては、モールド体によって樹脂封止される複数
のインナリードと、各インナリードを支持するタイバー
と、タイバーの外側に平行に設けられたクレードルと、
クレードルとタイバーとを接続する複数のアウタリード
とからなり、アウタリードは、隣り合うモールド体の間
の隙間に対応するように配置したものである。
ームとしては、モールド体によって樹脂封止される複数
のインナリードと、各インナリードを支持するタイバー
と、タイバーの外側に平行に設けられたクレードルと、
クレードルとタイバーとを接続する複数のアウタリード
とからなり、アウタリードは、隣り合うモールド体の間
の隙間に対応するように配置したものである。
【００１４】さらに、インナリードとアウタリードと
は、タイバーを挟んで互いにずれて配置され、タイバー
の内側に、アウタリードに対応して切り込みが形成され
る。このような構造にすることによって、モールド終了
後、モールド体の側縁に沿って切断を行うだけでよく、
リードフレームに対して１回の切断で済む。
は、タイバーを挟んで互いにずれて配置され、タイバー
の内側に、アウタリードに対応して切り込みが形成され
る。このような構造にすることによって、モールド終了
後、モールド体の側縁に沿って切断を行うだけでよく、
リードフレームに対して１回の切断で済む。
【００１５】
【発明の実施の形態】本発明の発光素子チップまたは受
光素子チップといった光半導体素子を樹脂封止した面実
装タイプの半導体装置を図１に示す。この半導体装置
は、半導体素子２０が搭載された搭載用リードフレーム
２１と、半導体素子２０の電極にワイヤ２２により電気
的に接続された結線用リードフレーム２３と、各リード
フレーム２１，２３の一部および半導体素子２０を透光
性樹脂により封止してなるモールド体２４とを備えてい
る。
光素子チップといった光半導体素子を樹脂封止した面実
装タイプの半導体装置を図１に示す。この半導体装置
は、半導体素子２０が搭載された搭載用リードフレーム
２１と、半導体素子２０の電極にワイヤ２２により電気
的に接続された結線用リードフレーム２３と、各リード
フレーム２１，２３の一部および半導体素子２０を透光
性樹脂により封止してなるモールド体２４とを備えてい
る。
【００１６】各リードフレーム２１，２３は、図２に示
すように、モールド体２４に覆われる複数のインナリー
ド２５と、各インナリード２５を支持するタイバー２６
と、タイバー２６の外側に平行に設けられたクレードル
２７と、クレードル２７とタイバー２６とを接続する複
数のアウタリード２８とからなる。そして、タイバー２
６の一部は、モールド体２４の外部に露出して外部端子
２９とされる。
すように、モールド体２４に覆われる複数のインナリー
ド２５と、各インナリード２５を支持するタイバー２６
と、タイバー２６の外側に平行に設けられたクレードル
２７と、クレードル２７とタイバー２６とを接続する複
数のアウタリード２８とからなる。そして、タイバー２
６の一部は、モールド体２４の外部に露出して外部端子
２９とされる。
【００１７】インナリード２５とアウタリード２８と
は、タイバー２６を挟んで内側と外側に互い違いに配置
されている。インナリード２５の先端には、搭載用リー
ドフレーム２１ではヘッダー部３０、結線用リードフレ
ーム２３ではボンディング部３１がそれぞれ設けられて
いる。また、タイバー２６の内側に、アウタリード２８
の位置に対応して切り込み３２が形成されており、切り
込み３２の幅はアウタリード２８の幅よりも少しだけ広
い。ここで、アウタリード２８および切り込み３２の位
置は、図３に示すように、隣り合うモールド体２４の間
の隙間に対応している。
は、タイバー２６を挟んで内側と外側に互い違いに配置
されている。インナリード２５の先端には、搭載用リー
ドフレーム２１ではヘッダー部３０、結線用リードフレ
ーム２３ではボンディング部３１がそれぞれ設けられて
いる。また、タイバー２６の内側に、アウタリード２８
の位置に対応して切り込み３２が形成されており、切り
込み３２の幅はアウタリード２８の幅よりも少しだけ広
い。ここで、アウタリード２８および切り込み３２の位
置は、図３に示すように、隣り合うモールド体２４の間
の隙間に対応している。
【００１８】次に、上記構造の半導体装置の製造方法を
説明する。まず、図２に示すように、搭載用リードフレ
ーム２１と結線用リードフレーム２３とを平行に並べ、
互いのアウタリード２８および切り込み３２が向かい合
うように配置する。搭載側のインナリード２５のヘッダ
ー部３０に半導体素子２０をダイボンドし、半導体素子
２０の電極と結線側のインナリード２５のボンディング
部３１とをＡｕワイヤ２２にてワイヤボンドして、電気
的に接続する。
説明する。まず、図２に示すように、搭載用リードフレ
ーム２１と結線用リードフレーム２３とを平行に並べ、
互いのアウタリード２８および切り込み３２が向かい合
うように配置する。搭載側のインナリード２５のヘッダ
ー部３０に半導体素子２０をダイボンドし、半導体素子
２０の電極と結線側のインナリード２５のボンディング
部３１とをＡｕワイヤ２２にてワイヤボンドして、電気
的に接続する。
【００１９】その後、図３に示すように、各インナリー
ド２５およびタイバー２６の一部をエポキシ樹脂等の透
光性樹脂によりトランスファモールドして、モールド体
２４を形成する。ここで、モールドする領域は、向かい
合う切り込み３２の側辺３２ａを結ぶ直線と、隣り合う
切り込み３２の内辺３２ｂを結ぶ直線とによって囲まれ
る領域であり、タイバー２６の内側の一部がこの領域に
含まれる。このようにモールドしたとき、樹脂ばりＤは
隣り合うモールド体２４の間にある隙間にのみ発生す
る。
ド２５およびタイバー２６の一部をエポキシ樹脂等の透
光性樹脂によりトランスファモールドして、モールド体
２４を形成する。ここで、モールドする領域は、向かい
合う切り込み３２の側辺３２ａを結ぶ直線と、隣り合う
切り込み３２の内辺３２ｂを結ぶ直線とによって囲まれ
る領域であり、タイバー２６の内側の一部がこの領域に
含まれる。このようにモールドしたとき、樹脂ばりＤは
隣り合うモールド体２４の間にある隙間にのみ発生す
る。
【００２０】そして、図４に示すように、モールド体２
４の側縁、すなわち向かい合う切り込み３２の側辺３２
ａを結ぶ直線に沿ってタイバー２６を切断して、タイバ
ー２６の不要部Ｅを除去する。このとき、図中の斜線で
示す部分にある樹脂ばりＤおよびタイバー２６、アウタ
リード２８が除去される。この１回の切断により、半導
体装置が個別に分離され、しかもモールド体２４の側縁
にある樹脂ばりＤも同時に除去され、図１に示す半導体
装置が完成する。
４の側縁、すなわち向かい合う切り込み３２の側辺３２
ａを結ぶ直線に沿ってタイバー２６を切断して、タイバ
ー２６の不要部Ｅを除去する。このとき、図中の斜線で
示す部分にある樹脂ばりＤおよびタイバー２６、アウタ
リード２８が除去される。この１回の切断により、半導
体装置が個別に分離され、しかもモールド体２４の側縁
にある樹脂ばりＤも同時に除去され、図１に示す半導体
装置が完成する。
【００２１】このように、モールドによって発生する隣
り合うモールド体２４の間に発生する樹脂ばりＤとリー
ドフレーム２１，２３のタイバー２６とを同時にカット
することができるため、モールド完了後、タイバーカッ
ト工程の１工程のみで個別の面実装タイプの半導体装置
が完成する。したがって、ばり取り工程やリードカット
やリードフォーミング工程を廃止することができ、生産
工程の大幅な簡略化およびモールド体２４に対する加工
の際に加わる外力の大幅な低減を図ることができる。
り合うモールド体２４の間に発生する樹脂ばりＤとリー
ドフレーム２１，２３のタイバー２６とを同時にカット
することができるため、モールド完了後、タイバーカッ
ト工程の１工程のみで個別の面実装タイプの半導体装置
が完成する。したがって、ばり取り工程やリードカット
やリードフォーミング工程を廃止することができ、生産
工程の大幅な簡略化およびモールド体２４に対する加工
の際に加わる外力の大幅な低減を図ることができる。
【００２２】そして、上記構造の半導体装置では、タイ
バー２６の一部がモールド体２４の外部に露出して外部
端子２９となるが、外部端子２９の幅はモールド体２４
の幅とほぼ同じである。これによって、端子面積が大き
くなるため、図５に示すように、この半導体装置を実装
基板３５の電極パターン３６にはんだリフローにより面
実装するとき、はんだ３７との接触面積が増大して、は
んだ付け性に優れる。しかも、外部端子２９はモールド
体２４の底面よりも少し高い位置から突出しているの
で、実装基板３５との間に隙間が生じ、はんだ３７が回
り込みやすくなり、電極パターン３６との確実な接続が
可能となる。また、実装基板３５の電極パターン３６を
形成するとき、外部端子２９に対するパターン対応領域
Ｐが広いので、パターン設計に裕度を持たせることがで
きる。
バー２６の一部がモールド体２４の外部に露出して外部
端子２９となるが、外部端子２９の幅はモールド体２４
の幅とほぼ同じである。これによって、端子面積が大き
くなるため、図５に示すように、この半導体装置を実装
基板３５の電極パターン３６にはんだリフローにより面
実装するとき、はんだ３７との接触面積が増大して、は
んだ付け性に優れる。しかも、外部端子２９はモールド
体２４の底面よりも少し高い位置から突出しているの
で、実装基板３５との間に隙間が生じ、はんだ３７が回
り込みやすくなり、電極パターン３６との確実な接続が
可能となる。また、実装基板３５の電極パターン３６を
形成するとき、外部端子２９に対するパターン対応領域
Ｐが広いので、パターン設計に裕度を持たせることがで
きる。
【００２３】これに対して、従来の構造の半導体装置で
は、図６に示すように実装基板３５に面実装するとき、
外部端子となるリードフレーム２，４のアウタリード８
の幅が狭いので、実装する場所により電極パターン３６
の位置が決まってしまい、パターン設計を憂慮しなけれ
ばならない。しかも、リードフレーム２，４はモールド
体１１の外部に大きく突出するので、実装面積が大きく
なるが、本発明の半導体装置では、外部端子２９はモー
ルド体２４から大きく突出しないので、実装面積を小さ
くできる。
は、図６に示すように実装基板３５に面実装するとき、
外部端子となるリードフレーム２，４のアウタリード８
の幅が狭いので、実装する場所により電極パターン３６
の位置が決まってしまい、パターン設計を憂慮しなけれ
ばならない。しかも、リードフレーム２，４はモールド
体１１の外部に大きく突出するので、実装面積が大きく
なるが、本発明の半導体装置では、外部端子２９はモー
ルド体２４から大きく突出しないので、実装面積を小さ
くできる。
【００２４】なお、本発明は、上記実施形態に限定され
るものではなく、本発明の範囲内で上記実施形態に多く
の修正および変更を加え得ることは勿論である。上記実
施形態では、一対の外部端子を有する、光半導体素子を
透光性樹脂により封止した半導体装置であるが、例えば
図７に示すような複数対の外部端子を有する半導体装置
に上記のリードフレーム構造を適用することも可能であ
る。
るものではなく、本発明の範囲内で上記実施形態に多く
の修正および変更を加え得ることは勿論である。上記実
施形態では、一対の外部端子を有する、光半導体素子を
透光性樹脂により封止した半導体装置であるが、例えば
図７に示すような複数対の外部端子を有する半導体装置
に上記のリードフレーム構造を適用することも可能であ
る。
【００２５】
【発明の効果】以上の説明から明らかな通り、本発明に
よると、タイバーを有するリードフレームの一部が樹脂
封止されて、タイバーの一部がモールド体の外部に露出
して外部端子とされるので、１回のリードフレームの切
断工程だけで面実装タイプの半導体装置を製造すること
ができる。このとき、同時にモールド体の側縁に発生し
た樹脂ばりも除去することができる。
よると、タイバーを有するリードフレームの一部が樹脂
封止されて、タイバーの一部がモールド体の外部に露出
して外部端子とされるので、１回のリードフレームの切
断工程だけで面実装タイプの半導体装置を製造すること
ができる。このとき、同時にモールド体の側縁に発生し
た樹脂ばりも除去することができる。
【００２６】したがって、ばり取り、リードカット、リ
ードフォーミングといった各工程を省略することがで
き、生産工程の簡略化を図れる。また、製造途中におい
て外力のかかる工程が減少することにより、外力による
悪影響が少なくなって、製品の品質を高めることができ
る。
ードフォーミングといった各工程を省略することがで
き、生産工程の簡略化を図れる。また、製造途中におい
て外力のかかる工程が減少することにより、外力による
悪影響が少なくなって、製品の品質を高めることができ
る。
【００２７】ここで、リードフレームとして、アウタリ
ードが隣り合うモールド体の間の隙間に対応するように
配置されて、インナリードとアウタリードとは、タイバ
ーを挟んで互いにずれて配置され、タイバーの内側に、
アウタリードに対応して切り込みが形成された構造とす
ることにより、１回の切断で外部端子の形成とばり取り
を同時に行える面実装タイプの半導体装置が得られる。
ードが隣り合うモールド体の間の隙間に対応するように
配置されて、インナリードとアウタリードとは、タイバ
ーを挟んで互いにずれて配置され、タイバーの内側に、
アウタリードに対応して切り込みが形成された構造とす
ることにより、１回の切断で外部端子の形成とばり取り
を同時に行える面実装タイプの半導体装置が得られる。
【００２８】そして、タイバーを外部端子に利用するこ
とにより、この外部端子の幅がモールド体の幅とほぼ同
じといったように広くすることができるので、面実装す
るとき実装基板の電極パターンに対する半導体装置の位
置ずれの許容範囲が広がり、位置決めが容易になる。ま
た逆に、外部端子に対する電極パターンの対応領域が広
くなるので、実装基板のパターン設計の自由度が増し、
実装基板の高密度化、小型化を図れる。しかも、外部端
子の面積が大となって、はんだとの接触面積が増え、は
んだ付け性に優れる。
とにより、この外部端子の幅がモールド体の幅とほぼ同
じといったように広くすることができるので、面実装す
るとき実装基板の電極パターンに対する半導体装置の位
置ずれの許容範囲が広がり、位置決めが容易になる。ま
た逆に、外部端子に対する電極パターンの対応領域が広
くなるので、実装基板のパターン設計の自由度が増し、
実装基板の高密度化、小型化を図れる。しかも、外部端
子の面積が大となって、はんだとの接触面積が増え、は
んだ付け性に優れる。
【図１】本発明の一実施形態の半導体装置を示し、
（ａ）は平面図、（ｂ）は正面図
（ａ）は平面図、（ｂ）は正面図
【図２】同じく半導体素子を搭載したリードフレームの
平面図
平面図
【図３】同じくモールド後のリードフレームの平面図
【図４】同じくタイバーカット後のリードフレームの平
面図
面図
【図５】同じく半導体装置を実装基板に面実装した状態
を示し、（ａ）は平面図、（ｂ）は断面図
を示し、（ａ）は平面図、（ｂ）は断面図
【図６】従来の半導体装置を実装基板に面実装した状態
を示し、（ａ）は平面図、（ｂ）は断面図
を示し、（ａ）は平面図、（ｂ）は断面図
【図７】他の実施形態の半導体装置を示し、（ａ）は平
面図、（ｂ）は正面図
面図、（ｂ）は正面図
【図８】従来の半導体素子を搭載したリードフレームの
平面図
平面図
【図９】同じくモールド後のリードフレームの平面図
【図１０】同じくタイバーカット後のリードフレームの
平面図
平面図
【図１１】従来の半導体装置を示し、（ａ）は平面図、
（ｂ）は正面図
（ｂ）は正面図
２０ 半導体素子 ２１ 搭載用リードフレーム ２３ 結線用リードフレーム ２４ モールド体 ２５ インナリード ２６ タイバー ２７ クレードル ２８ アウタリード ２９ 外部端子 ３２ 切り込み
フロントページの続き Ｆターム(参考） 4M109 AA01 BA01 CA21 DA07 DA10 DB04 EC11 FA04 GA01 5F041 AA42 AA43 DA17 DA41 DA91 5F061 AA01 BA01 CA21 CB13 DD12 EA13 FA01 5F088 BA18 JA02 JA06 5F089 AC11 AC21 CA20
Claims (7)
- 【請求項１】 半導体素子が搭載されたリードフレーム
と、該リードフレームの一部および前記半導体素子を樹
脂封止してなるモールド体とを備えた面実装タイプの半
導体装置であって、前記リードフレームは、前記半導体
素子を搭載するインナリードと、該インナリードを支持
するタイバーとを有し、該タイバーの一部は、前記モー
ルド体の外部に露出して外部端子とされたことを特徴と
する半導体装置。 - 【請求項２】 半導体素子が搭載された搭載用リードフ
レームと、前記半導体素子の電極にワイヤにより電気的
に接続された結線用リードフレームと、各リードフレー
ムの一部および前記半導体素子を透光性樹脂により封止
してなるモールド体とを備えた面実装タイプの半導体装
置であって、前記リードフレームは、前記半導体素子を
搭載するインナリードと、該インナリードを支持するタ
イバーとを有し、該タイバーの一部は、前記モールド体
の外部に露出して外部端子とされたことを特徴とする半
導体装置。 - 【請求項３】 外部端子の幅がモールド体の幅とほぼ同
じであることを特徴とする請求項１または２記載の半導
体装置。 - 【請求項４】 インナリードおよび該インナリードを支
持するタイバーを有するリードフレームの前記インナリ
ードに半導体素子を搭載し、前記タイバーの一部が外部
に露出するように前記インナリードおよびタイバーを樹
脂封止してモールド体を形成し、該モールド体の側縁に
沿って切断を行うことにより前記タイバーの不要部を切
断すると同時に前記モールド体のばり取りを行うことを
特徴とする半導体装置の製造方法。 - 【請求項５】 １本のタイバーに複数のインナリードが
平行に配列されたリードフレームを用い、各インナリー
ドにそれぞれ半導体素子を搭載して、複数のモールド体
を形成し、各モールド体の間においてタイバーを切断し
て、個々に分離することを特徴とする請求項４記載の半
導体装置の製造方法。 - 【請求項６】 半導体装置のモールド体によって樹脂封
止される複数のインナリードと、各インナリードを支持
するタイバーと、該タイバーの外側に平行に設けられた
クレードルと、該クレードルと前記タイバーとを接続す
る複数のアウタリードとからなり、該アウタリードは、
隣り合うモールド体の間の隙間に対応するように配置さ
れたことを特徴とする半導体装置のリードフレーム。 - 【請求項７】 インナリードとアウタリードとは、タイ
バーを挟んで互いにずれて配置され、該タイバーの内側
に、前記アウタリードに対応して切り込みが形成された
ことを特徴とする請求項６記載の半導体装置のリードフ
レーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28741698A JP3741550B2 (ja) | 1998-10-09 | 1998-10-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28741698A JP3741550B2 (ja) | 1998-10-09 | 1998-10-09 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114553A true JP2000114553A (ja) | 2000-04-21 |
| JP3741550B2 JP3741550B2 (ja) | 2006-02-01 |
Family
ID=17717057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28741698A Expired - Fee Related JP3741550B2 (ja) | 1998-10-09 | 1998-10-09 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3741550B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919644B2 (en) | 2000-09-21 | 2005-07-19 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and semiconductor device manufactured thereby |
| WO2007034537A1 (ja) * | 2005-09-20 | 2007-03-29 | Renesas Technology Corp. | Ｌｅｄ光源およびその製造方法 |
| KR101317673B1 (ko) * | 2012-03-08 | 2013-10-15 | 주식회사 에스에프이 | 리드 프레임 가공 장치 |
-
1998
- 1998-10-09 JP JP28741698A patent/JP3741550B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919644B2 (en) | 2000-09-21 | 2005-07-19 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and semiconductor device manufactured thereby |
| WO2007034537A1 (ja) * | 2005-09-20 | 2007-03-29 | Renesas Technology Corp. | Ｌｅｄ光源およびその製造方法 |
| US8168989B2 (en) | 2005-09-20 | 2012-05-01 | Renesas Electronics Corporation | LED light source and method of manufacturing the same |
| JP4966199B2 (ja) * | 2005-09-20 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | Ｌｅｄ光源 |
| US8704245B2 (en) | 2005-09-20 | 2014-04-22 | Renesas Electronics Corporation | LED light source and method of manufacturing the same |
| US9207491B2 (en) | 2005-09-20 | 2015-12-08 | Renesas Electronics Corporation | LED light source and method of manufacturing the same |
| KR101317673B1 (ko) * | 2012-03-08 | 2013-10-15 | 주식회사 에스에프이 | 리드 프레임 가공 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3741550B2 (ja) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100369393B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 | |
| KR101131353B1 (ko) | 반도체 장치 | |
| JP3862410B2 (ja) | 半導体装置の製造方法及びその構造 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| JP2001077277A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
| JP2002083918A (ja) | リードフレーム及び半導体装置 | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000068397A (ja) | 半導体装置用パッケージ及びその製造方法 | |
| JP2005026466A (ja) | 半導体装置およびリードフレーム | |
| JP7010737B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| JP4243270B2 (ja) | 半導体装置の製造方法 | |
| JP2000196153A (ja) | チップ電子部品およびその製造方法 | |
| JP2003037236A (ja) | 半導体装置の製造方法、およびこの方法により製造された半導体装置 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP2000114553A (ja) | 半導体装置およびその製造方法 | |
| JP2002223002A (ja) | パッケージ成形体と発光装置 | |
| TWI842580B (zh) | 具有可潤濕引線側面和連接杆的半導體封裝及其製造方法 | |
| JPH0730042A (ja) | 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法 | |
| KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
| JP4747188B2 (ja) | 半導体装置の製造方法 | |
| JP2934372B2 (ja) | 面実装型半導体装置の製造方法 | |
| US20240178105A1 (en) | Method of manufacturing substrates for semiconductor devices, corresponding product and semiconductor device | |
| JP2002223003A (ja) | パッケージ成形体とその製造方法及び発光装置 | |
| JP4176092B2 (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050901 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |