FR2599893A1 - Procede de montage d'un module electronique sur un substrat et carte a circuit integre - Google Patents

Procede de montage d'un module electronique sur un substrat et carte a circuit integre Download PDF

Info

Publication number
FR2599893A1
FR2599893A1 FR8707247A FR8707247A FR2599893A1 FR 2599893 A1 FR2599893 A1 FR 2599893A1 FR 8707247 A FR8707247 A FR 8707247A FR 8707247 A FR8707247 A FR 8707247A FR 2599893 A1 FR2599893 A1 FR 2599893A1
Authority
FR
France
Prior art keywords
film
integrated circuit
circuit chip
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8707247A
Other languages
English (en)
Other versions
FR2599893B1 (fr
Inventor
Masahiro Shindo
Toshikazu Yoshimizu
Kenichi Kurihara
Shunpei Tamaki
Toshio Kawakami
Yukio Kadowaki
Shoji Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61119944A external-priority patent/JPS63260041A/ja
Priority claimed from JP61227395A external-priority patent/JPS6381095A/ja
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of FR2599893A1 publication Critical patent/FR2599893A1/fr
Application granted granted Critical
Publication of FR2599893B1 publication Critical patent/FR2599893B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/2413—Connecting within a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)

Abstract

L'INVENTION CONCERNE UN PROCEDE DE MONTAGE DE PASTILLES DE CIRCUIT INTEGRE. ELLE SE RAPPORTE A UN PROCEDE DANS LEQUEL UNE PLAQUE METALLIQUE 2 EST FORMEE AVEC DES TROUS 4 DANS LESQUELS SONT PLACES DES CIRCUITS INTEGRES 6 DE MANIERE QU'UNE SURFACE DES CIRCUITS INTEGRES, AYANT DES PLOTS DE CONTACT, SE TROUVE AU NIVEAU DE LA SURFACE DE LA PLAQUE METALLIQUE 2. UNE RESINE 8 EST DISPOSEE DANS L'ESPACE COMPRIS ENTRE LE TROU ET LA PASTILLE DE CIRCUIT INTEGRE. UN FILM ISOLANT 10 DE POLYIMIDE EST UTILISE POUR LA FORMATION D'UNE COUCHE D'INTERCONNEXION 12. APPLICATION A LA FABRICATION DE CARTES A CIRCUIT INTEGRE.

Description

La présente invention concerne de façon générale un procédé de montage
d'un dispositif comprenant un module électronique sur un substrat, ainsi que le produit obtenu par sa mise en oeuvre. Plus précisément, 5 elle concerne un procédé de montage d'une pastille de
circuit intégré, et le produit obtenu, par exemple une carte à circuit intégré ou une tête d'impression thermique.
Les cartes à circuit intégré attirent de plus 10 en plus l'attention. Par exemple, une carte à circuit intégré de type connu comprend un substrat préparé à l'aide d'une plaque de matière plastique. Une cavité est formée dans une surface du substrat et une pastille de circuit intégré est logée et fixée dans la cavité 15 comme décrit dans les brevets japonais mis à l'inspection publique n 58-138057 et 59-22353. Cependant, la technique antérieure met en oeuvre une matière plastique comme substrat si bien que celui-ci présente l'inconvénient de posséder une faible résistance à la flexion. Ceci 20 introduit des restrictions sur la détermination de l'emplacement de la pastille de circuit intégré sur le substrat de matière plastique. Par exemple, une pastille de circuit intégré doit être placée au coin d'un substrat de matière plastique de forme rectangulaire ou à proxi25 mité de ce coin. En outre, on utilise souvent une liaison par fil, une liaison automatique sur bande et une liaison de pastille à protubérance pour le montage d'une pastille de circuit intégré sur un substrat; cependant, ces procédés de liaison augmentent obligatoirement 30 l'épaisseur totale -de la carte résultante à circuit intégré, si bien qu'ils empêchent la réduction d'épaisseur de la pastille de circuit intégré, cette réduction
étant normalement souhaitée.
Dans un mode de réalisation, l'invention 35 concerne un procédé de montage d'une pastille de circuit intégré sur un substrat, celui-ci comprenant une plaque métallique ayant au moins un trou, une pastille de circuit intégré étant maintenue en position fixe dans le trou par introduction d'un matériau à base de résine dans l'espace compris entre la pastille de circuit intégré et le trou. La pastille a une surface principale sur laquelle est formée au moins une bosse, et le 5 substrat métallique a aussi une surface. principale qui se trouve pratiquement au niveau de la surface principale de la pastille, lorsque celle-ci est montée dans le substrat. Une couche isolante de l'électricité est formée sur la grande face du substrat et un dessin 10 d'interconnexion est formé sur la couche isolante. Cette dernière est disposée non seulement sur la surface principale du substrat mais aussi sur la surface principale de la pastille, si bien que le dessin d'interconnexion formé sur la couche isolante est connecté élec15 triquement à un circuit interne de la pastille par l'intermédiaire de la bosse de la pastille de circuit intégre. L'invention concerne aussi un procédé de montage d'une pastille de circuit intégré qui comprend 20 la réalisation d'une plaque métallique ayant une grande face, la formation d'un trou dans la plaque métallique, la disposition d'une pastille de circuit intégré, ayant une électrode sur une grande face, dans le trou, et le remplissage d'un espace compris entre le trou 25 et la pastille de manière qu'une grande face de la pastille se trouve pratiquement au niveau de la grande face de la plaque métallique, la formation d'une couche isolante de l'électricité sur la grande face de la plaque métallique et de la pastille, la formation 30 d'une ouverture dans. la couche isolante, en face de l'électrode de la pastille, la formation d'une couche métallique sur la couche isolante et aussi dans le trou, la partie de la couche métallique formée dans le trou étant en contact électrique avec l'électrode de 35 la pastille, et la formation d'un dessin dans la couche métallique afin qu'un dessin voulu d'interconnexion soit
formé pour la pastille de circuit intégré.
L'invention a donc pour objet la suppression des inconvénients de la technique antérieure et la mise à disposition d'un procédé perfectionné de montage de pastille de circuit intégré, ainsi que le produit obtenu. Elle concerne aussi un procédé perfectionné de montage de pastille de circuit intégré dans un substrat, ayant une résistance mécanique importante,
par exemple une plaque métallique.
Elle concerne aussi un procédé de montage d'une
pastille de circuit intégré, ainsi que le produit résultant, permettant le montage d'une pastille de circuit intégré à tout emplacement voulu dans un substrat, avec formation d'un dessin d'interconnexion ayant 15 une grande précision et une grande simplicité.
Elle concerne aussi un procédé de montage de pastille de circuit intégré, nécessitant une seule étape d'attaque chimique pour la formation d'un trou de contact par lequel la pastille doit être reliée élec20 triquement à un dessin d'interconnexion formé sur un film isolant lui-même formé sur la pastille, ainsi
que le produit résultant.
Elle concerne aussi un procédé de montage d'une pastille de circuit intégré qui permet le montage 25 de plusieurs pastilles de circuit intégré ayant des caractéristiques différentes, sur un même substrat,
ainsi que le produit résultant.
D'autres caractéristiques et avantages de
l'invention seront mieux compris à la lecture de la 30 description qui va suivre d'exemples de réalisation,
faite en référence aux dessins annexés sur lesquels: les figures la à If sont des coupes schématiques illustrant des étapes d'un procédé de montage de circuit intégré selon un mode de réalisation de l'invention; la figure 2 est une vue schématique en plan
représentant la disposition des diverses parties se trouvant dans la portion principale d'une carte à cir-
cuit intégré fabriquée par mise en oeuvre du procédé illustré par les figures la à If; les figures 3a et 3b sont des coupes schématiques illustrant deux étapes d'un autre procédé de 5 montage de circuit intégré selon un autre mode de réalisation de l'invention; la figure 4 est une vue schématique en plan représentant la disposition de diverses parties d'une portion principale d'une carte à circuit intégré fabri10 quée par mise en oeuvre du procédé illustré par les figures 3a et 3b la figure 5 est une représentation schématique illustrant un autre procédé de montage de circuit intégré, dans un autre mode de réalisation de l'inven15 tion; la figure 6 est une coupe schématique représentant une structure dans laquelle une pastille à circuit intégré a été montée par mise en oeuvre d'un autre procédé de montage selon l'invention; 1-es figures 7 à 18 représentent schématiquement diverses étapes d'un procédé de montage de circuit intégré, utilisées pour la fabrication de la structure représentée sur la figure 6; la figure 19 représente schématiquement une 25 structure dans laquelle une pastille de circuit intégré a été montée par mise en oeuvre d'un autre mode de réalisation de l'invention; la figure 20 est un diagramme synoptique d'un circuit de pilotage d'une tête d'impression ther30 mique, coopérant avec un élément unique de dégagement de chaleur; la figure 21 est une représentation schématique de la structure d'une ligne de masse habituellement disposée dans une pastille de circuit intégré utilisée 35 dans une tête d'impression thermique; la figure 22 est une représentation schématique de l'arrangement des lignes de masse d'une pastille de circuit' intégré destinée à être utilisée dans une tête d'impression thermique selon un autre mode de réalisation de l'invention; la figure -23 représente schématiquement une structure dans laquelle une pastille de circuit intégré 5 a été montée dans un substrat par mise en oeuvre d'une technique connue; la figure 24 est une représentation schématique de la structure obtenue lorsqu'un trou de contact est formé dans la structure représentée sur la figure 23; et 10 les figures 25a, 25b, 26, 27 et 28 représentent schématiquement un procédé de montage d'une pastille de circuit intégré et la structure résultante, dans un
autre mode de réalisation de l'invention.
On se réfère d'abord à la figure If qui repré15 sente schématiquement une structure de montage de
pastille de circuit intégré qui a été réalisée selon un premier mode de réalisation de la présente invention.
Comme représenté, la structure de montage de la pastille comporte un substrat 2 qui a une résistance mécanique 20 importante et ainsi, le substrat 2 est formé d'un matériau avant une grande résistance mécanique tel cul'un métal et de préférence de l'acier inoxydable. On suppose que le substrat 2 est formé d'une plaque d'acier inoxydable de toute configuration voulue, dans la 25 suite du présent mémoire. Le substrat 2 a une surface
principale qui correspond à la face supérieure de la figure lf, et au moins un trou 4 qui débouche (deux trous débouchants 4 sont représentés sur la figure lf).
Une pastille 6 de circuit intégré, par exemple une 30 pastille d'unité centrale de traitement ou de mémoire passive programmable, est placée dans le trou 4, sa surface principale, sur laquelle une électrode, telle qu'une bosse, est formée étant placée pratiquement au niveau de la surface principale du substrat 2. Un 35 matériau 8 de charge ou de remplissage à basc d'une résine est placé dans l'espace corpris entre le trou 4 et la pastille 6 de circuit intégré afir que ce-Le pastille 6 soit maintenue en position fixe dans le trou 4. Les faces supérieure et inférieure du matériau de remplissage à base de résine, placées dans l'espace compris entre le trou 4 et la pastille 6, se trouvent 5 pratiquement aussi au niveau de la surface principale ou des surfaces supérieure et inférieure du substrat 2 respectivement. Par exemple, on peut utiliser un matériau
à base d'une résine acrylique comme matériau 8.
Comme représenté sur la figure lf, un film 10 isolant 10 disposé entre les couches, formé par exemple d'un matériau à base d'une résine polyimide est formé sur les grandes faces de la pastille 6 de circuit imprimé et du substrat 2. Un dessin 12 d'interconnexion formé d'un matériau conducteur de l'électricité, par 15 exemple d'aluminium, est réalisé sur ce film isolant intermédiaire 10. Ce film intermédiaire 10 a un trou de contact à un emplacement qui correspond à une bosse ou un plot correspondant de contact formé dans la face principale de la pastille 6. Ainsi, le dessin 12 20 d'interconnexion est disposé en partie dans le trou
de contact formé dans le film isolant 10 afin qu'il soit électriquement au contact du plot correspondant de la pastille 6. Une couche 14 d'un verre de phosphosilicate est formée de manière qu'elle recouvre le 25 dessin 12 d'interconnexion et une couche 16 de passivation est formée par- dessus. Un trou débouchant est réalisé afin qu'il traverse les couches 16 et 14 de passivation et de verre de phosphosilicate, et une connexion 18 est formée dans ce trou afin qu'elle 30 soit au contact électrique du dessin 12 d'interconnexion.
Le cas échéant, un ou plusieurs petits trous peuvent être formés dans le matériau 8 formant la résine de charge afin que la chaleur dégagée par la pastille 6 de circuit imprimé puisse se dissiper efficacement. De 35 tels petits trous peuvent aller de la surface inférieure du matériau 8 de charge jusqu'à la face inférieure de
la pastille 6 de circuit intégré.
La figure 2 représente schématiquement la disposition des divers éléments, comprenant la pastille 6 de circuit intégré, la connexion 18 et le dessin d'interconnexion ayant la structure de la figure lf, en plan. 5 Dans le mode de réalisation considéré, la structure représentée sur la figure if fait partie d'une carte à circuit intégré si bien qu'une région délimitée par le trait mixte 23 à deux points de la figure 2 forme un tronçon à accès libre, permettant l'accès à chacune 10 des pastilles 6 de circuit intégré montées dans le
substrat 2.
On se réfère maintenant aux figures la à If; on décrit en détail une séquence d'étapes d'un procédé de montage d'une pastille de circuit intégré au cours 15 de la fabrication d'une carte à circuit intégré. Comme représenté sur la figure la, un substrat 2 formé d'une plaque d'acier inoxydable de forme générale rectangulaire est d'abord préparé. Un trou débouchant 4 (deux trous débouchants 4 sont représentés dans ce mode de réalisa20 tion) est formé dans le substrat 2, par exemple par percage ou par tout autre procédé. Lorsqu'une pastille 6 de circuit intégré est maintenue dans le trou correspondant 4, un matériau 8 de remplissage, -à base d'une résine, par exemple d'une résine acrylique, est introduit 25 de manière qu'il remplisse l'espace compris entre le trou 4 et la pastille 6. Dans ce cas, la pastille 6 est disposée de manière que sa surface principale ou grande face, sur laquelle sont formés les plots 9 de contact, soit sensiblement au niveau de la grande 30 face du substrat 2 (sa face supérieure dans l'exemple considéré). Dans un mode de réalisation, lorsque les trous 4 ont été formés dans le substrat, un film de résine est collé à la face principale (face supérieure) du 35 substrat 2 à l'aide d'un agent adhésif, puis une pastille 6 de circuit intégré est disposée dans le trou correspondant 4, sa surface principale ayant les plots 9 de
contact qui sont mis au contact de l'agent adhésif.
Ensuite, le matériau 8 de remplissage à base d'une résine acrylique est introduit dans l'espace compris entre le trou 4 et la pastille 6 de circuit intégré si 5 bien que cette pastille 6 est fixée par durcissement du matériau 8. Ensuite, le film de résine et l'agent adhésif peuvent être retiré ou extrait par pelage, par
exemple par attaque de toute la surface.
On se réfère maintenant à la figure lb; une 10 couche 10 isolante de l'électricité, formée d'un matériau à base d'une résine polyimide, est formée sur la grande face du substrat 2 ainsi que sur la grande face de la pastille 6 de circuit intégré, à la tournette. Un trou 11 de contact est formé dans la couche isolante 10, 15 en face d'un plot correspondant 9 placé à la surface principale de la pastille 6 de circuit intégré, par photolithographie. Ensuite, comme représenté sur la figure lc, une couche 12 d'aluminium ist formée sur toute la surface de la couche 10 de résine polyimide. 20 Comme indiqué sur la figure ld, une couche 20 d'une réserve photographique est alors formée sur la couche 12 d'aluminium et la couche de réserve est exposée à un dessin formé de lumière et est développée afin qu'elle forme un dessin de réserve. Ensuite, le dessin 25 de réserve étant utilisé comme masque, la couche 12 d'aluminium est attaquée, si bien qu'elle forme un dessin d'interconnexion. Le dessin résultant d'interconnexion 12 formé d'aluminium est en contact électrique avec des plots choisis 9 de la grande face de la pastille 30 6 de circuit intégré, par l'intermédiaire du trou 11
de contact formé dans la couche 10 de polyimide.
Ensuite, comme représenté sur la figure le, une couche 14 d'un verre de phosphosilicate (PSG) est formée sur toute la surface de la structure, et recouvre 35 le dessin 12 d'interconnexion d'aluminium, puis une couche 22 d'une réserve photographique est formée sur la couche 14 de verre. La couche 22 de réserve est alors exposée à un dessin de lumière puis développée afin qu'elle délimite un dessin de réserve qui est alors utilisé comme masque pour la formation d'un trou d'interconnexion 24 destiné au passage d'une 5 électrode dans la couche 14 de verre. Une couche 16 de passivation est alors formée après la réalisation d'une électrode comprenant une connexion 18 passant à travers
la couche 14 de verre et constituée d'or.
Lorsque la surface doit être plate, la couche 10 16 de passivation peut être attaquée ou polie après sa formation. En outre, une région dans laquelle la couche 12 d'aluminium est formée peut être limitée à la couche d'interconnexion disposée entre la pastille 6 et l'électrode 18. On peut utiliser, comme matériau 15 de formation du dessin d'interconnexion, tout autre matériau conducteur de l'électricité et notamment un alliage d'aluminium, de cuivre, de chrome et d'or, autre
que l'aluminium.
On se réfère maintenant aux figures 3a et 3b 20 pour la description d'un autre procédé de montage
d'une pastille de circuit intégré destiné à former une structure de montage de circuit intégré selon un autre mode de réalisation de l'invention. Comme l'indique la figure 3a, un substrat 2 d'acier inoxydable est formé 25 avec un trou 4 destiné à la disposition d'une pastille 6 de circuit intégré, et avec une cavité 25 destinée à loger une plaquette 26 de circuit imprimé. La pastille 6 est maintenue en position fixe dans le trou 4 par disposition d'un matériau 8 à base d'une résine de 30 charge ou de remplissage dans l'espace compris entre le trou 4 et la pastille 6, d'une manière analogue au procédé décrit dans le mode de réalisation précédent correspondant aux figures la à lf. Ainsi, lorsque la pastille 6 de circuit intégré est positionnée dans 35 le trou 4 et est maintenue en position par le matériau 8, la grande face de la pastille 6, ayant un plot 9 de contact, se trouve pratiquement au niveau de la face principale du substrat 2 (face supérieure). D'autre part, la plaquette 26 de circuit imprimé, ayant une bosse 28 formée sur sa grande face, est disposée en position fixe dans la cavité 25 à l'aide d'un matériau 5 à base d'une résine de remplissage de l'espace compris
entre la cavité 25 et la plaquette 26 de circuit imprimé.
La surface principale de la plaquette 26 se trouve alors pratiquement au niveau de la grande face du substrat 2.Ensuite, comme l'indique la figure 3b, une 10 couche 10 de polyimide est formée sur toute la surface de la structure, et un trou de contact est formé dans la couche 10 de polyimide en face du plot 9 de contact disposé sur la grande face de la pastille 6. Une couche 12 d'aluminium est alors formée sur la couche 10 de 15 polyimide et elle est mise sous forme d'un dessin d'interconnexion. Ensuite, une couche 16 de passivation est formée sur toute -la surface de la structure. La figure 4 représente l'arrangement des pastilles 6 de circuit intégré, de la plaquette 26 de circuit imprimé 20 et du dessin 12 d'interconnexion formé sur une partie d'une carte à circuit intégré réalisée selon le procédé
décrit en référence aux figures 3a et 3b.
La figure 5 illustre un autre procédé de formation d'une électrode. Dans ce procédé, un dessin 25 12 d'interconnexion est formé à la face supérieure du substrat 2 par dépôt d'une couche d'aluminium et par formation d'un dessin dans cette couche. D'autre part, une feuille 30 de couverture est formée avec des tablettes métalliques 32 destinées à constituer des 30 électrodes. La feuille 30 de couverture est collée à la face supérieure du substrat 2 de manière que les tablettes métalliques 32 se trouvent en face du dessin
12 d'interconnexion.
Comme décrit précédemment, dans ce mode de 35 réalisation de l'invention, le procédé est destiné à la réalisation d'une structure sur laquelle est monté un circuit intégré, par exemple une carte à circuit intégré, mettant en oeuvre une plaque métallique, par exemple d'acier inoxydable, ayant une résistance mécanique plus importante que celle d'une plaque de matière plastique constituant un substrat. Après enrobage d'une 5 pastille de circuit intégré dans un trou ou une cavité formée dans la plaque métallique, à l'aide d'un matériau de remplissage, un dessin d'interconnexion est formé par exemple par dépôt en phase vapeur d'un matériau conducteur de l'électricité et par délimitation d'un 10 dessin dans le matériau ainsi déposé. De cette manière, la carte à circuit intégré qui est obtenue a une grande résistance à la flexion et ne présente pas de restriction pour la détermination de l'emplacement d'une pastille
de circuit intégré sur le substrat.
On décrit maintenant un autre aspect de l'invention en référence aux figures 6 à 24. On connaît, d'après un article du journal "NIKKEI MICRODEVICE", avril 1986, p. 45-46, un procédé de montage d'une pastille de circuit intégré dans lequel un trou est formé 20 dans un substrat de matière plastique et une pastille de circuit intégré est fixée dans le trou par remplissage de l'espace compris entre le trou et la pastille à l'aide d'un matériau à-base d'une résine de remplissage, la surface de la pastille de circuit intégré se 25 trouvant pratiquement auniveau de la surface du substrat, le procédé comprenant ensuite la formation d'un dessin d'interconnexion sur la pastille de circuit intégré et sur le substrat par une technique de formation
d'une interconnexion multicouche.
On décrit maintenant plus en détail en référence aux figures 23 et 24 un tel procédé connu de montage d'une pastille de circuit intégré. Un trou 44 est d'abord formé dans un substrat 42 de matière plastique afin qu'une pastille 50 de circuit intégré 35 puisse y être positionnée. Un film 48 de polyimide ayant une épaisseur d'environ 12,5 microns est collé à la surface du substrat 42 à l'aide d'une couche adhesive 46 d'un polymère fluoré d'éthylène ayant une épaisseur de 2 à 2,5 microns, placée entre le substrat 42 et le film 48-de polyimide. On peut par exemple utiliser du "Kapton" (marque de fabrique de du Pont Co.) comme film 5 polyimide 48. Ensuite, une pastille 50 de circuit intégré est placée dans le trou 44 du substrat 42 de manière que la surface de la pastille 50 soit au contact de la couche 46 d'agent adhésif de polymère fluoré d'éhtylène (FEP). Un matériau 52 de remplissage, 10 par exemple à base d'une résine époxyde, est alors versé dans l'espace compris entre le trou 44 et la pastille 50 placée dans ce trou afin que l'espace
libre soit rempli du matériau 52.
Ensuite, comme l'indique la figure 24, des 15 trous de contact 54 et 56 sont formés dans le film 48 de polyimide et dans la couche 46 d'agent adhésif de polymère FEP, respectivement. Dans ce cas, le film 48 de polyimide est d'abord attaqué sélectivement par de l'hydroxyde de sodium et la couche d'agent adhésif 20 46 est alors attaquée par un agent d'oxydation. Le trou résultant de contact a un gradin, comme indiqué sur la figure 24. Une couche 58, conductrice de l'électricité, est formée dans les- trous 54 et 56 de contact afin qu'une connexion électrique soit établie entre le 25 plot de contact de la pastille 50 de circuit intégré et un circuit externe (non représenté), et cette couche conductrice de l'électricté 58 est formée par exemple par dépôt de cuivre sur une épaisseur relativement grande, par exemple de 5 microns, car un défaut de 30 connexion peut apparaître au niveau du gradin du trou de contact lorsque la couche n'est pas suffisamment épaisse. Comme décrit précédemment, dans ce procédé connu, comme des étapes séparées d'attaque sont utilisées 35 pour l'enlèvement de la couche 46 d'agent adhésif et pour le film 48 de polyimide au-dessus de la pastille 50 afin qu'un trou de contact soit formé, un gradin
est réalisé dans le trou résultant de contact et nécessite la formation d'une couche conductrice de l'électricité 58 dont l'épaisseur est relativement grande.- La caractéristique considérée de la présente invention est 5 essentiellement destinée à remédier à cet inconvénient.
Selon cette caractéristique, un procédé de montage d'une pastille de circuit imprimé est tel qu'un trou de contact est formé dans un- film isolant, au-dessus de la pastille de circuit intégré, par utilisation 10 d'une seule étape d'attaque sans formation de gradins si bien que la déconnexion à l'intérieur du trou de contact peut être évitée. Ainsi, selon cette caractéristique de l'invention, un trou destiné à la disposition d'une pastille de circuit intégré est formé dans un 15 substrat et un film de résine est fixé par collage à la surface du substrat à l'aide d'un agent adhésif. Une pastille de circuit intégré est introduite dans le trou du substrat afin que la surface de la pastille de circuit intégré vienne au contact de l'agent adhésif, 20 et un matériau de remplissage est disposé dans l'espace compris entre le trou et la pastille de circuit intégré placée dans le trou. Dans ce cas, le film de résine collé à la surface du substrat et l'agent adhésif sont tous deux choisis de manière qu'ils appartiennent à la 25 famille des polyimides. Lors de l'utilisation de cette structure, lorsqu'un trou de contact est formé à travers le film de résine et la couche d'agent adhésif placée au- dessous, on peut utiliser une même matière pour l'attaque du film de résine et de la couche d'agent 30 adhésif si bien qu'un trou de contact peut être formé
sans gradin, au-dessus de la pastille de circuit intégré.
D'autre part, selon cet aspect de la présente invention, lorsqu'une pastille de circuit intégré a été introduite dans le trou correspondant formé dans le 35 substrat, le film de résine disposé sur le substrat et la couche d'agent adhésif sont retirés, et un film de polyimide est formé à nouveau sur la surface du substrat, par dépôt. Un trou de contact est alors formé dans ce film de polyimide qui vient d'être formé. Dans ce cas, on peut utiliser une technique d'attaque chimique ou de pelage pour I'enlèvement du film de résineo et de la couche d'agent adhésif placés sur le substrat. On décrit maintenant plus en détail cet aspect de l'invention, en référence aux figures 6 à 22. La figure 6 représente une structure sur laquelle est montée une pastille de circuit intégré, qui peut être 10 fabriquée selon un mode de réalisation dans cet aspect
de la présente invention. Comme l'indique la figure 6, une pastille 50 de circuit intégré est placée dans un trou 44 d'un substrat 42, en étant fixée en position par un matériau 52 de remplissage de l'espace compris 15 entre le trou 44 et la pastille 50 de circuit intégré.
On peut par exemple utiliser de l'acier inoxydable pour la formation du substrat 42, et ceci est avantageux car le substrat 42 a une résistance mécanique accrue par rapport à un substrat connu de matière plastique. 20 Lorsque le montage est réalisé comme représenté sur la figure 6, la grande face de la pastille 50 de circuit intégré, sur laquelle est placé au moins un plot de contact, se trouve pratiquement au niveau de la grande face du substrat 42. Un film 62 de polyimide est fixé 25 par collage à la grandeface du substrat 42 et aussi à la grande face de la pastille _50 de circuit intégré à l'aide d'un agent adhésif 60 de la famille des polyimides. On peut utiliser de préférence du "Kapton" comme film polyimide 62. Un trou 64 de contact est formé 30 afin qu'il traverse le film 62 de polyimide et la couche sous-jacente 60 d'agent adhésif à base de polyimide. Une couche conductrice de l'électricité, comprenant une sous-couche 66 de chrome et une sous-couche 68 de cuivre, est formée afin qu'elle établisse une 35 connexion électrique entre un plot 70 de contact, placé
sur la grande face de la pastille 50 de circuit intégré, et un circuit externe (non représenté), par l'intermé-
diaire du trou de contact 64. La figure 6 représente -aussi une couche 72 d'un verre de phosphosilicate formé sur la grande face de la pastille 50 de circuit intégré.
Le plot 70 de contact de la pastille 50 est de préférence formé d'aluminium. On décrit maintenant un procédé de montage d'un circuitintégré destiné à la fabrication de la structure représentée sur la figure 6, en référence aux figures
7 à 18.
(1) On prépare un substrat 42 d'acier inoxydable ayant une épaisseur d'environ 500 microns et un trou 44 de positionnement d'une pastille 50 de circuit
intégré est formé dans le substrat 42.
(2) Un film 62 de polyimide ayant une épaisseur 15 d'environ 7,5 microns est fixé par collage à la surface du substrat 42 par une couche 60 d'un agent adhésif de la famille des polyimides, ayant une épaisseur d'environ
2 microns.
(3) Une pastille 50 de circuit intégré est 20 alors introduite dans le trou 44 du substrat 42 afin qu'elle soit collée à la couche 60 d'agent adhésif. Lors du collage de la pastille 50, le substrat 42 est placé sur une plaque chauffante, le film 62 de polyimide étant disposé à la partie inférieure. Ensuite, comme 25 indiqué sur la figure 8, un ensemble 74 de positionnement, ayant un trou de positionnement dont la configuration correspond à la configuration périphérique externe de la pastille 50 de circuit intégré, est disposé dans le trou 44, et la pastille 50 de circuit 30 intégré est alors logée dans le trou de l'ensemble 74 de positionnement, sa grande face étant tournée vers le bas, si bien que la grande face de la partie 50 vient au contact de la couche 60 d'agent adhésif. Dans ce cas, la plaque chauffante est chauffée à une tempéra35 ture d'environ 150 C. La figure 9 représente l'état obtenu lorsque la pastille 50 a été fixée par collage
comme décrit précédemment.
(4) Comme représenté sur la figure 10, les pastilles 50 de circuit intégré sont maintenues en position par un ensemble 76 de maintien, comme représenté sur la figure 10, et deux plaques supérieure et infé5 rieure 78 et 80 de verre sont disposées afin qu'elles soient placées de part et d'autre de l'ensemble de la structure. Une pince 82 est alors disposée afin qu'elle exerce une force de pression entre les plaques supérieure et inférieure 78 et 80. Ensuite, l'ensemble de la 10 structure est placé dans un four pendant 1,5 heure à
C, puis pendant 30 minutes à 200 C.
(5) Un matériau 52 à base de résine est alors versé dans l'espace compris entre le trou 44 du substrat 42 et la pastille 50 de circuit intégré afin que l'espace 15 soit rempli. On peut utiliser de préférence un matériau à base d'une résine époxyde comme matériau 52. L'ensemble de la structure est alors placé dans un appareil de dégazage sous vide afin que les bulles présentes dans la résine 52 soient supprimées. Ensuite, l'ensemble de 20 la structure est placé dans un four de chauffage, pendant 1 heure à 1000C puis pendant 4 heures à 160 C, afin que la résine 52 durcisse. La figure 1l représente l'état obtenu lorsque la résine 52 a rempli l'espace compris entre le trou 44 du substrat 42 et la 25 pastille 50 afin que celle-ci soit fermement maintenue
en position.
(6) Après lavage du substrat 42 dans lequel la pastille 50 est enrobée, une couche 84 de réserve photographique est formée à la surface du film 62 de 30 polyimide comme représenté sur la figure 12. Après une
cuisson préalable, la couche 84 de réserve est exposée à un dessin formé par de la lumière. La couche 84 de réserve est alors développée, rincée puis soumise à une cuisson postérieure afin qu'un dessin de réserve 35 photographique soit réalisé.
(7) Le film 62 de polyimide et l'agent adhésif de la famille des polyimides sont alors attaqués, avec utilisation du dessin 84 de réserve comme masque, de manière qu'un trou 64 de contact soit délimité. Dans ce cas, une solution contenant un mélange d'hydrazine et d'éthylènediamine est utilisée comme solution d'at5 taque. Comme le film 62 et l'agent adhésif 60 sont tous deux attaqués par cette solution, le trou 64 de contact peut être formé par une seule opération d'attaque chimique. (8) Après enlèvement de la couche 84 de réserve 10 par pelage à l'aide d'un dispositif d'oxydation, une
couche de couverture formée d'oxyde d'aluminium recouvrant le plot de contact de la pastille 50, est retiree.
La figure 14 représente la structure résultante.
(9) Ensuite, comme l'indique la figure 15, une 15 couche 86 d'électrode est formée à la surface de la structuie. Cette couche 86 comporte une sous-couche de chrome d'environ 1000 angstrbms d'épaisseur, placée audessous, et une sous-couche de cuivre d'environ
8800 angstr8ms d'épaisseur, placée au-dessus.
(10) Une couche 88 d'une réserve photographique
est formée sur la couche 86 d'électrodes et la couche 88 de réserve est exposée à un dessin formé par de la lumière et est développée afin qu'elle délimite un dessin de réserve. La figure 16 représente la structure 25 résultante.
(11) Ensuite, la couche 86.d'électrodes est
attaquée à l'aide du dessin 88 de réserve constituant un masque, afin qu'un dessin d'attaque soit délimité.
On utilise une solution de chlorure ferrique pour 30 l'attaque de la souscouche de cuivre de la couche 86
et on utilise une solution contenant un mélange de ferricyanure de potassium et d'hydroxyde de potassium pour l'attaque de la sous-couche de chrome. La figure 17 représente la structure résultante de la couche 86, 35 après l'opération d'attaque.
(12) Le dessin 88 de réserve photographique est alors retiré. La figure 18 représente la structure dans laquelle la couche 86 formant un dessin voulu pour
l'établissement d'une connexion électrique entre le plot de contact de la pastille 50 et un circuit externe (non représenté) est formée dans le trou 64 de contact.
La figure 6 représente des détails plus précis de la structure représentée sur la figure 18. Dans le mode de réalisation décrit précédemment, le film 62 de polyimide fixé par collage à la surface du substrat 42 est utilisé comme couche isolante de l'électricité et le trou de contact est formé dans 10 ce film 62. Cependant, après l'enlèvement du film 62 et de la couche 60 d'agent adhésif de polyimide par une attaque globale à l'aide d'une solution qui est un mélange d'hydrazine et d'éthylènediamine, un nouveau film de polyimide peut être formé à la surface du substrat 42, à la tournette, sur une épaisseur comprise
entre 1 et 3 microns. Un trou de contact est alors formé dans le nouveau film de polyimide, d'une manière analogue à celle qui est décrite dans le mode de réalisation qui précède, et une couche d'électrodes est 20 alors formée.
La figure 19 représente un autre mode de réalisation dans cet aspect de l'invention. Dans ce cas, un film 92 d'une résine de la famille des résines acryliques PET est fixé par collage à la surface du substrat 42 à l'aide d'un agent adhésif 90 de la famille des résines acryliques. D'une manière analogue à celle qui est décrite dans le mode de réalisation qui précède, une pastille 50 de circuit intégré est alors introduite dans le trou 44 du substrat 42 et un matériau 52 de 30 remplissage est disposé afin que la pastille 50 soit
maintenue en position et le film 92 de résine de la famille des résines acryliques et l'agent adhésif 90 de la même famille sont alors retirés. Après leur enlèvement, s'il reste de l'agent adhésif 90 à la 35 surface du substrat 42, il est retiré par oxydation.
Ensuite, un autre film de polyimide est formé à la surface du substrat 42, à la tournette, sur une épais-
seur de 1 à 3 microns, et un trou de contact est formé dans le nouveau film de polyimide, le film d'électrodes
étant ensuite réalisé.
Comme décrit précédemment, dans cet aspect 5 de l'invention, comme la couche isolante formée à la surface de la pastille 50 de circuit intégré ne comporte qu'un film de polyimide et un agent adhésif de la famille des polyimides ou seulement un film de polyimide, une seule attaque de la couche isolante 10 suffit pour la formation d'un trou de contact dans cette couche, si bien qu'un gradin ne risque pas de se former dans le trou résultant de contact, comme dans le cas de la technique antérieure qui nécessite deux étapes d'attaque chimique pour la formation d'un 15 trou de contact. Ainsi, même lorsque la couche 86 d'électrode est formée avec une épaisseur relativement faible, le risque d'apparition d'un défaut de connexion
n'existe pas.
On décrit maintenant le cas dans lequel le 20 procédé de montage d'un circuit intégré selon l'invention est utilisé pour la réalisation d'une tête d'impression thermique. Sur la figure 20, un transistor 94 de pilotage est commandé par un circuit logique 96. Des données d'impression sont transmises au circuit logique 25 96 sous forme d'un signal d'entrée. La figure 20 représente aussi un plot 98 relié électriquement à une électrode de sélection d'un élément de dégagement de chaleur d'une tête d'impression thermique. Dans le cas d'une tête d'impression thermique, un courant de l'ordre de 20 à 80 mA circule dans un seul élément de dégagement de chaleur. Plusieurs éléments de dégagement de chaleur sont disposés sous forme d'un arrangement unique, avec un pas prédéterminé. Ces éléments de dégagement de chaleur sont répartis par exemple en 35 plusieurs blocs comprenant chacun un nombre prédéterminé d'éléments de dégagement de chaleur. Par exemple, chaque bloc comporte 32 ou 64 éléments de dégagement de chaleur, qui sont commandés- simultanément par une seule pastille de circuit intégré. Dans ce cas, le courant qui circule dans la pastille de circuit intégré
peut devenir relativement grand.
Comme représenté sur la figure 21, dans l'exemple de pastille à circuit intégré de pilotage de la technique antérieure, une ligne 102 de masse ayant une grande largeur est formée par une bosse d'or placée à la surface de la pastille 100 de circuit intégré. 10 Cette ligne de masse 102 doit avoir une région large de manière que sa résistance soit réduite étant donné l'intensité élevée du courant qui peut y circuler. En outre, coifé la pastille 100 de circuit intégré est collée à un support en forme de bande par un procédé 15 de fixation automatique par une bande, une force de pression est appliquée à cette ligne de masse 102 si bien qu'elle peut être formée uniquement dans une région non active de la surface de la pastille 100 de circuit intégré. Ainsi, étant donné que la formation 20 de cette ligne de masse 102 est nécessaire, la pastille de circuit intégré a tendance à être encombrante et pose donc un problème. D'autre part, la figure 22 représente le cas dans lequel une ligne 104 de masse est formée selon un mode de réalisation de l'invention. 25 Dans ce cas, une pastille 106 de circuit intégré, constituant un circuit de pilotage de la tête d'impression thermique, est enrobée dans un substrat, et une interconnexion est formée entre la pastille 106 et un circuit externe par des techniques photolithographiques, si bien 30 que la ligne de masse 104 peut être réalisée en un matériau conducteur de l'électricité placé sur un film isolant intermédiaire. Pour cette raison, la formation d'une région large d'un matériau conducteur de l'électricité à la surface de la pastille 106 n'est 35 pas nécessaire, afin que la résistance électrique soit réduite. Ainsi, lorsque la présente invention est utilisée dans le cas du montage d'une pastille de circuit intégré dans un ensemble ayant une tête d'impression thermique, la pastille 106 de circuit intégré peut être réalisée avec une petite dimension, et donne
ainsi un avantage supplémentaire.
Comme décrit précédemment, selon cet aspect de l'invention, lorsqu'une pastille de circuit intégré est montée sous forme enrobée dans un trou d'un substrat, cormme le film isolant intermédiaire placé au-dessus de la pastille comporte un film de polyimides et un agent 10 adhésif de la famille des polyimides ou un film de polyimide seul, une seule opération d'attaque est nécessaire pour la formation d'un trou de contact dans le film isolant intermédiaire, à un emplacement qui se trouve au-dessus de la pastille de circuit inté15 gré, et aucun gradin ne risque de se former dans le trou résultant de contact, cette caractéristique évitant utilement la formation d'un défaut de connexion dans
un film d'électrode réalisé dans le trou de contact.
On décrit maintenant un autre aspect de la 20 présente invention en référence aux figures 25 à 28.
Lors du montage d'une pastille de circuit intégré selon le procédé connu de fabrication d'un circuit intégré à l'échelle d'une tranche, une cavité est formée dans une tranche et une pastille de circuit 25 intégré est introduite dans la cavité et y est fixée, ou une pastille de circuit intégré est fixée à une plaque de support formée d'aluminium ou d'acier inoxydable. Cependant, dans ce procédé, comme la surface inférieure de la pastille est fixée à la face inférieure 30 de la cavité formée dans une tranche ou à la surface de la plaque de support, le réglage de l'arrangement de plusieurs pastilles de circuit intégré, avec conservation des grandes faces coplanaires, est relativement difficile. En outre, lors de l'utilisation d'un matériau 35 conducteur de l'électricité pour la plaque de support, une pastille de circuit intégré avant un substrat de type N ne peut pas être associée à une pastille de circuit intégré ayant un substrat de type P. Cet aspect de la présente invention concerne la résolution de ce problème et la mise en oeuvre d'un procédé de montage de circuit intégré permettant 5 la disposition de plusieurs pastilles de circuit intégré,
ayant des caractéristiques différentes, sur une même plaque de support, avec établissement d'une interconnexion entre les pastilles de circuit intégré grâce à l'interconnexion métallique, formée par des techniques 10 lithographiques.
Comme représenté sur la figure 25a, on utilise une plaque 112 de verre comme substrat ayant une surface plate, et un mince film 114 de séparation est formé à la surface de la plaque 112 de verre et un mince film 15 de protection 116 est formé sur le mince film 114 de séparation. Le mince film 114 de séparation est disposé de manière qu'il facilite la séparation d'une pastille de circuit intégré ou analogue de la plaque 112 de verre à la fin du traitement de la face inférieure 20 de la pastille ou analogue. On peut utiliser, pour ce mince film 114 de séparation, un matériau d'une réserve de type positif par exemple. Ainsi, la réserve positive durcit par irradiation lumineuse, et perd ses propriétés d'adhérence à la plaque 112 de verre si 25 bien que la pastille de circuit intégré ou analogue
peut être facilement retirée de la plaque de verre 112.
On peut utiliser, comme mince film 114 de séparation, un matériau qui durcit par chauffage. En outre, on peut utiliser un matériau qui dégage un gaz lors de l'appli30 cation de lumière ou de chaleur, ce gaz provoquant une séparation de la pastille de circuit intégré ou analogue
de la plaque 112 de verre d'une manière facile.
Le mince film 116 de protection est destiné à protéger la surface d'une pastille de circuit intégré 35 ou analogue, placée en contact intime avec lui, et à
empêcher un décalage de la pastille de circuit intégré ou analogue après sa fixation sur la plaque 112 de verre.
Une pastille 118 de circuit intégré est mise au contact du mince film protecteur 116, par-dessus, sa surface étant tournée vers le mince film protecteur 116, si bien qu'un capteur optique 120 peut être utilisé pour 5 l'adaptation de position pendant la mise de la pastille 118 de circuit intégré en contact intime avec le mince film protecteur 116. Dans le cas de la figure 25a, la pastille 118 de circuit intégré est mise au contact du mince film protecteur 116, par le haut alors que, 10 comme représenté sur la figure 25b, la plaque 112 de verre portant le mince film 114 de séparation et le mince film 116 de protection peut être retournée sens dessus dessous, et la pastille 118 de circuit intégré peut être mise en contact intime avec le mince film 15 protecteur 116 et fixée à celui-ci par-dessous, avec
utilisation du capteur optique pour l'adaptation de la position. Dans ce dernier cas, la pastille 118 de circuit intégré a une orientation telle que sa surface est tournée vers le mince film protecteur 116 de 20 la plaque de verre 112.
La figure 26 représente l'état obtenu lorsque des pastilles 118 de circuit intégré ou analogue ont déjà été placées sur le mince film protecteur 116. N'importe quel élément autre que des pastilles 118 de 25 circuit intégré peut être placé sur la plaque 112 de verre. Par exemple, sur la figure 26,. on suppose que la référence 118 désigne une pastille de circuit intégré ayant un substrat de type P, la référence 122 désigne une pastille de circuit intégré ayant un substrat 30 de type N, la référence 124 désigne une plaque métallique, et la référence 126 désigne une pastille de circuit intégré destinée à former une résistancer un condensateur ou une self. La plaque métallique 124 est disposée afin qu'elle forme une interconnexion 35 de la face arrière pour les pastilles 118 et 122 de circuit intégré. En plus des pastilles 118 et 122, une pastille 126 de circuit intégré destinée à former une résistance ou analogue, est disposée de manière que toutes les surfaces des pastilles soient au contact du
mince film protecteur 116 et y soient fixées.
Comme représenté sur la figure 27, une première 5 couche 128 isolante de l'électricité est formée à la surface de la structure afin qu'elle présente une surface plate. La couche isolante 128 peut être réalisée par un matériau à base d'une résine de polyimide ou d'une résine époxyde. Un trou de contact est formé par utilisa10 tion des techniques photolithographiques, dans cette couche isolante 128, et une première couche métallique 130 d'interconnexion est formée par-dessus. Grâce à la formation de cette couche 130 d'interconnexion, une pastille 118 de circuit intégré ayant un substrat 15 de type P peut être mélangée avec une pastille 122 de circuit intégré ayant un substrat de type N, ou un circuit intégré de type analogique peut être associé à un circuit intégré de puissance. En outre, en plus des pastilles de circuit intégré 118, 122 et 126, la 20 présence de la plaque métallique 124 permet le prolongement de l'interconnexion des surfaces arrières des
pastilles 118, 122 et 126 jusqu'à la surface avant.
Après formation de l'interconnexion métallique , une seconde couche isolante de l'électricité 132 25 est formée sur toute la surface de la structure. Comme seconde couche isolante 132, on peut utiliser un matériau à base d'une résine de polyimide ou d'un matériau de la famille des époxydes. La seconde couche isolante 132 est fixée à l'aide d'un agent adhésif sur une plaque 30 134 de support, si bien que les pastilles 118, 122 et 126 de circuit intégré et la plaque métallique 124 sont fixées en position. La plaque 134 de support peut être formée à partir d'une plaque métallique d'aluminium ou d'acier inoxydable ou d'une plaque céramique, et il 35 est préférable que la plaque 134 de support possède une excellente conductibilité thermique. D'autre part, la plaque 134 de support peut être formée d'un film souple
d'une résine.
Ensuite, un traitement, par exemple d'exposition à la lumière, est appliqué au mince film de séparation 114 afin que la plaquette de verre 112 puisse être retirée. Le mince film 114 de séparation et le mince 5 film de protection 116 sont alors retirés par attaque chimique. Dans ces conditions, les pastilles 118, 122 et 126 de circuit intégré et la plaque métallique 124 ont des surfaces coplanaires. Comme représenté sur la figure 28, un troisième film isolant de l'élec10 tricité 136, par exemple de polyimide, est formé à la surface qui comporte les surfaces des pastilles 118 de circuit intégré ou analogues, et un trou de contact est alors formé dans ce troisième film isolant 136, par exemple par des techniques lithographiques. Une couche 15 métallique est alors formée et la couche métallique est mise sous forme d'un dessin par des techniques photolithographiques de manière qu'un second dessin métallique d'interconnexion 138 soit réalisé. Les pastilles 118 de circuit intégré sont fixées en étant alignées et leurs 20 surfaces sont pratiquement coplanaires, si bien que la couche métallique d'interconnexion 138 peut être délimitée à l'aide d'un réticule. Après formation de la couche métallique d'interconnexion 138, une couche 140 de passivation est formée par-dessus sous 25 forme d'une couche protectrice si bien que le montage des pastilles 118 de circuit intégré ou analogues est terminé. Dans cet aspect de la présente invention, des pastilles de circuit intégré ou analogues sont placées 30 sur un substrat avec des positions alignées, leurs surfaces étant tournées vers une surface plate du substrat, si bien que, lorsque le substrat est retiré, les surfaces des pastilles de circuit intégré ainsi disposées sont coplanaires et permettent la délimita35 tion d'un dessin métallique d'interconnexion, par utilisation d'opérations photolithographiques, à l'aide d'un masque. En outre, la disposition d'un dessin métallique d'interconnexion formé aussi à la surface inférieure d'une pastille de circuit intégré permet le montage, sur une même plaque de support, de pastilles de circuit intégré ayant des substrats de caractéristiques différentes, telles qu'une pastille ayant un 5 substrat de type P et une pastille ayant un substrat de type N, de pastilles de circuit intégré ayant des tensions différentes,de référence, de transistors mélangés de types MOS et bipolaire, et de mélange de selfset
de condensateurs.
Bien entendu, diverses modifications peuvent
être apportées par l'homme de l'art aux procédés qui viennent d'être décrits uniquement à titre d'exemplesnon limitatifs sans sortir du cadre de l'invention.

Claims (16)

REVENDICATIONS
1. Carte à circuit intégré, caractérisée en ce qu'elle comprend: une plaque métallique (2) ayant une première surface et comprenant un trou (4) , une pastille (6) de circuit intégré ayant une seconde surface, un plot de contact au moins y étant formé, la pastille étant positionnée dans le trou et fixée en position par un matériau remplissant l'espace 10 compris entre le trou et la pastille, une couche (10) isolante de l'électricité, formée sur la première et la seconde surface, partiellement au moins, et un dessin (12) d'interconnexion formé sur la 15 couche isolante, le dessin d'interconnexion étant en contact électrique avec le plot de contact de la
pastille de circuit intégré.
2. Carte selon la revendication 1, caractérisée
en ce que la première surface est pratiquement au 20 niveau de la seconde surface.
3. Carte selon la revendication 1, caractérisée en ce qu'elle comporte en outre une couche supplémentaire (16) isolante de l'électricité, formée sur le dessin d'interconnexion, cette couche supplémentaire étant 25 réalisée avec un trou par lequel est formée une connexion destinée à être en contact électrique avec le dessin d'interconnexion. 4. Procédé de fabrication d'une carte à circuit intégré, caractérisé en ce qu'elle comprend les étapes 30 suivantes: la formation d'une plaque métallique (2) de configuration voulue, la plaque métallique ayant une première surface, la formation d'au moins un trou (4) traversant 35 la plaque, le positionnement d'une pastille (6) de circuit intégré dans le trou et le remplissage de l'espace de anère que 2oea pastille d anee yant L le tro osition', la moinS U M -pis entte le ttO e et la pas 0 -t maint _ foe uneseconde - laquelle est une- c ec/e onde c)Ch surface# lot de contact, plot la u 0.rmation det c 1 re de a cs tr OU ( ce tO çt--e (0> ecouvclaet laoz eco e s urface, cit e l (10) recO 0r:atn d'un trou (11) dans que taionuchef dl une couche.qee travyerse la t, etouU, la --,emaOaceuett isolante au dehn Once, et l À uche (12tal lal ouC ttuet qeal ui se tloa aOu de la Past dîe indans connUcté orla f oTmation " j n daeteSl (12) i quiu d de inteact de la atîe 13que'- aa dne552. _tonn'eton ueIunit. au 0 au de con trCt ,, _ ales a Cs uà: ,, n d essia 5e o n d e +rouve _ ration uever l a p r o c a 'a c t es sru, n e C n j;Ttf orme nneMen estie - so l Jr cédé selon la r end o 4, nt g r î -taPe de Pcontac laque edante c5e PedeC... c en ce qelasurce denie la pe de e pastil de cicuit -ule 6! ijse u e la ptean (2'>. 1ontage dtune d les étapes métall. -r d den ce qu'- coMPr jtégter car acte aluisu fe de ui\tagres par ÈlIage tou (4'>' ntes f 3 Yation pat a a t au mnoins un y m d t na un eubSl (a) la 'un filded d ' a g n t d -he s",f a cle, de5 p î yi t die a de la poly ImI un ageieteasura e tal! e _d*e Premiè p astille (6) de iC (b yaîln tse nt dtune pl Une cul le substrat ayant eto otd otcua fc 3i a aons un d e ontat - nesnd e ondtae ayant ttouv afin que la scne sufced 3.surface dans let,,tégre eojt pasie de cirCcuitIl lna ctniseen en cOnta =e t la t asti adl-hés f Yace co'np avec il agena c olsage de - eg nto (,lrU 1 el aige (8)#un premaier alnsie (6 u cod -nt au ton d'nun to de contact traversant le film de polyimide et l'agent adhésif de la famille des polyimides, et (e) la formation d'une interconnexion (12) passant dans le trou de contact afin qu'elle soit con5 nectée électriquement au plot de contact de la p
de circuit intégré.
7. Procédé selon la revendication 6, caractérisé en ce que la seconde surface de la pastille (6) de circuit intégré est pratiquement au niveau de la première 10 surface du substrat lorsque la pastille de circuit
intégré est introduite dans l'étape (b).
8. Procédé de montage d'une pastille de circuit intégré, caractérisé en ce qu'il comprend les- étapes suivantes: (a) la fixation par collage d'un film (62) d'une résine à un substrat (42) ayant au moins un trou, à l'aide d'un agent adhésif (60), le substrat ayant
une première surface,- -..
(b) l'insertion d'une pastille de c i20 intégré (50) ayant au moins un plot de contact à sa seconde surface, dans le trou afin que la seconde surface de la pastille soit en contact adhésif avec l'agent adhésif, (c) le remplissage d'un espace compris entre 25 le -trou et la pastille de circuit intégré avec un matériau de remplissage (52), (d) l'enIèvemnt du film de résine et de l'agent adhésif du substrat, (e) la formation d'un film de polyimide recou30 vrant la première et la seconde surface, (f) la formation d'au moins un trou de contact (61) traversant le film de polyimide, en face de la position du plot de contact de la pastille de circuit intégré, et (g) la formation d'une interconnexion (84) pasSant4kiElTe=t - de contact afin qu'elle soit en contact électrique avec le pl'to&a-contact de la pastille
de circuit intégré.
9. Procédé selon la revendication 8, caractérisé en ce que la première surface se trouve pratiquement au niveau de la seconde surface lorsque la pastille de circuit intégré (50) est mise en position dans l'étape (b). 10. Procédé selon la revendication 8, caractérisé en ce que le film de polyimide formé dans l'étape
(e) a une épaisseur comprise entre 1 et 3 microns.
11. Procédé selon la revendication 8, dans 10 lequel le film de résine est un film de polyimide (62) et l'agent adhésif est un agent adhésif (60) de la famille des polyimides, si bien que le film et l'agent adhésif sont retirés par une attaque globale avec un
agent commun d'attaque.
12. Procédé selon la revendication 8, caractérisé en ce que le film de résine et l'agent adhésif sont
retirés par pelage.
13. Procédé de montage d'une pastille de circuit intégré, caractérisé en ce qu'il comprend 20 les étapes suivantes: (a) la formation d'au moins unpremier film (114, 116) sur une première surface plate d'un substrat
(112),
(b) la disposition d'au moins une pastille 25 de circuit intégré (118) sur le premier film, afin qu'elle soit alignée en position avec une première surface, sur laquelle est disposé au moins un plot de contact, tourné vers le premier film, (c) la formation d'un premier film (128) 30 isolant de l'électricité, sur le premier film recouvrant une seconde surface de la pastille de circuit intégré (118) disposée sur le premier film, (d) la formation d'au moins un trou de contact dans le premier film isolant, (e) la formation d'une première interconnexion métallique (130) sur le premier film isolant, (f) la formation d'un second film (132) isolant de l'électricité sur la première interconnexion métallique, (g) la fixation par collage d'une plaque de support (134) au second film isolant, (h) l'application d'un traitement prédéterminé au premier film afin que ce premier film (114, 116) se sépare du substrat (112), (i) l'enlèvement du premier film (114, 116) de la pastille de circuit intégré (118), (j) la formation d'un troisième film (136) isolant de l'électricité sur la pastille de circuit intégré, (k) la formation d'au moins un trou de contact dans le troisième film isolant, et (1) la formation d'une seconde interconnexion
métallique (138) sur le troisième film isolant.
14. Procédé selon la revendication 13, caractérisé en ce qu'il comporte en outre l'étape suivante: (m) la formation d'un film protecteur (140) 20 recouvrant la seconde interconnexion métallique après
l'étape (1).
15. Procédé selon la revendication 13, caractérisé en ce que le traitement prédéterminé de l'étape (h) est l'application de lumière au premier film (114, 116), 25 le premier film durcissant par application de lumière
et perdant son contact adhésif avec le substrat.
16. Procédé selon la revendication 13, caractérisé en ce que le traitement prédéterminé de l'étape (h) est l'application de chaleur au premier film (114, 116), 30 si bien que le premier film durcit par application de
chaleur et perd son contact adhésif avec le substrat.
17. Procédé selon la revendication 13, caractérisé en ce que le premier film comporte un premier film élémentaire (114) formé sur le substrat et un second 35 film élémentaire (116) formé sur le premier film élémentaire.
18. Procédé selon la revendication 17, caracté-
risé en ce que le premier film élémentaire (114) est un film de séparation et le second film élémentaire (116)
est un film de protection.
19. Procédé selon la revendication 18, caracté5 risé en ce que le premier film élémentaire (114) est
une réserve photographique.
20. Procédé selon la revendication 13, caractérisé en ce que d'autres éléments que la pastille de circuit intégré (118) sont aussi disposés sur le premier 10- film dans l'étape (b).
FR8707247A 1986-05-23 1987-05-22 Procede de montage d'un module electronique sur un substrat et carte a circuit integre Expired - Fee Related FR2599893B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61119944A JPS63260041A (ja) 1986-05-23 1986-05-23 集積回路装置の実装方法
JP11994286 1986-05-23
JP61227395A JPS6381095A (ja) 1986-09-25 1986-09-25 Ｉｃチツプの実装方法

Publications (2)

Publication Number Publication Date
FR2599893A1 true FR2599893A1 (fr) 1987-12-11
FR2599893B1 FR2599893B1 (fr) 1996-08-02

Family

ID=27313940

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8707247A Expired - Fee Related FR2599893B1 (fr) 1986-05-23 1987-05-22 Procede de montage d'un module electronique sur un substrat et carte a circuit integre

Country Status (2)

Country Link
US (1) US5048179A (fr)
FR (1) FR2599893B1 (fr)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3917707A1 (de) * 1989-05-31 1990-12-06 Siemens Ag Elektronisches modul und verfahren zu seiner herstellung
DE3924439A1 (de) * 1989-07-24 1991-04-18 Edgar Schneider Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
EP0506526A1 (fr) * 1991-03-26 1992-09-30 Thomson-Csf Module hybride et procédé de réalisation
DE9113601U1 (de) * 1991-10-31 1993-03-04 Schneider, Edgar, 8057 Günzenhausen Multifunktionaler Schutzschild für mikroelektronische Schaltungen und Sensoren insbesondere für sog. Chip-Karten
WO1998002921A1 (fr) * 1996-07-11 1998-01-22 Kopin Corporation Circuit integre flexible transfere
WO1998015974A1 (fr) * 1996-10-10 1998-04-16 Samsung Electronics Co., Ltd. Procede de montage du cristal d'un instrument a semi-conducteurs
EP0923130A1 (fr) * 1997-12-12 1999-06-16 ELA MEDICAL (Société anonyme) Circuit électronique, notamment pour un dispositif médical implantable actif tel qu'un stimulateur ou défibrillateur cardiaque, et son procédé de réalisation
WO2008104324A1 (fr) * 2007-02-26 2008-09-04 Würth Elektronik GmbH & Co. KG Procédé d'intégration de puces dans des cavités de cartes à circuit imprimé

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
US5531020A (en) * 1989-11-14 1996-07-02 Poly Flex Circuits, Inc. Method of making subsurface electronic circuits
JPH03211757A (ja) * 1989-12-21 1991-09-17 General Electric Co <Ge> 気密封じの物体
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5278442A (en) * 1991-07-15 1994-01-11 Prinz Fritz B Electronic packages and smart structures formed by thermal spray deposition
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
US5373627A (en) * 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5781091A (en) * 1995-07-24 1998-07-14 Autosplice Systems Inc. Electronic inductive device and method for manufacturing
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5550086A (en) * 1995-12-27 1996-08-27 Tai; George Ceramic chip form semiconductor diode fabrication method
US6551845B1 (en) 1996-01-02 2003-04-22 Micron Technology, Inc. Method of temporarily securing a die to a burn-in carrier
KR100240748B1 (ko) * 1996-12-30 2000-01-15 윤종용 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US5953594A (en) * 1997-03-20 1999-09-14 International Business Machines Corporation Method of making a circuitized substrate for chip carrier structure
JP3475426B2 (ja) 1997-03-24 2003-12-08 セイコーエプソン株式会社 半導体装置の製造方法
US6412701B1 (en) * 1997-05-19 2002-07-02 Hitachi Maxell, Ltd. Flexible IC module and method of its manufacture, and method of manufacturing information carrier comprising flexible IC module
EP0942392A3 (fr) * 1998-03-13 2000-10-18 Kabushiki Kaisha Toshiba Carte à puce
US6110650A (en) * 1998-03-17 2000-08-29 International Business Machines Corporation Method of making a circuitized substrate
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6215175B1 (en) 1998-07-06 2001-04-10 Micron Technology, Inc. Semiconductor package having metal foil die mounting plate
US6193163B1 (en) 1998-08-31 2001-02-27 The Standard Register Company Smart card with replaceable chip
KR100694561B1 (ko) * 1999-02-24 2007-03-13 히다치 막셀 가부시키가이샤 Ｉｃ소자 및 그 제조방법 및 ｉｃ소자를 탑재한 정보담체및 그 제조방법
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6207354B1 (en) 1999-04-07 2001-03-27 International Business Machines Coporation Method of making an organic chip carrier package
CN101232775B (zh) 1999-09-02 2010-06-09 伊比登株式会社 印刷布线板及其制造方法
US6724638B1 (en) * 1999-09-02 2004-04-20 Ibiden Co., Ltd. Printed wiring board and method of producing the same
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
EP1354351B1 (fr) * 2000-08-16 2009-04-15 Intel Corporation Couche formee directement sur un boitier a puce encapsule
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6586822B1 (en) * 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US6545227B2 (en) 2001-07-11 2003-04-08 Mce/Kdi Corporation Pocket mounted chip having microstrip line
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
JP4267848B2 (ja) * 2001-09-25 2009-05-27 株式会社リコー 画像符号化装置、画像復号装置、画像符号化方法、及び、画像復号方法
EP1304739A1 (fr) * 2001-10-15 2003-04-23 United Test Center Inc. Dispositif semiconducteur et son procédé de fabrication
US6706624B1 (en) * 2001-10-31 2004-03-16 Lockheed Martin Corporation Method for making multichip module substrates by encapsulating electrical conductors
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US6884662B1 (en) * 2002-01-28 2005-04-26 Taiwan Semiconductor Manufacturing Company Enhanced adhesion strength between mold resin and polyimide
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
NZ517225A (en) * 2002-02-14 2004-10-29 Nat Inst Of Water And Atmosphe Method and apparatus for the manufacture of a consumable identification tag for animals
US8360327B2 (en) * 2002-02-14 2013-01-29 Ensid Investments Ltd. Animal transponder tag
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
WO2004001848A1 (fr) * 2002-06-19 2003-12-31 Sten Bjorsell Fabrication de circuits electroniques
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP2004153751A (ja) * 2002-11-01 2004-05-27 Ricoh Co Ltd 画像処理装置及び画像処理方法
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4090975B2 (ja) * 2003-09-30 2008-05-28 株式会社リコー 画像処理装置
US6861746B1 (en) * 2003-10-02 2005-03-01 Motorola, Inc. Electrical circuit apparatus and methods for assembling same
US6842341B1 (en) * 2003-10-02 2005-01-11 Motorola, Inc. Electrical circuit apparatus and method for assembling same
JP4066929B2 (ja) * 2003-10-08 2008-03-26 株式会社日立製作所 電子装置及びその製造方法
KR100526193B1 (ko) * 2003-10-15 2005-11-03 삼성전자주식회사 다이 본더 설비 및 이를 이용한 반도체 칩 부착방법
US7306008B2 (en) * 2004-04-05 2007-12-11 Tornay Paul G Water leak detection and prevention systems and methods
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
KR100645643B1 (ko) * 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
US7551141B1 (en) 2004-11-08 2009-06-23 Alien Technology Corporation RFID strap capacitively coupled and method of making same
US7452748B1 (en) 2004-11-08 2008-11-18 Alien Technology Corporation Strap assembly comprising functional block deposited therein and method of making same
US7385284B2 (en) 2004-11-22 2008-06-10 Alien Technology Corporation Transponder incorporated into an electronic device
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
WO2006092754A2 (fr) * 2005-03-02 2006-09-08 Koninklijke Philips Electronics N.V. Procede de fabrication d'un boitier de semiconducteur et boitiers realises
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) * 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
WO2006134220A1 (fr) * 2005-06-16 2006-12-21 Imbera Electronics Oy Structure de carte de circuit imprimé et son procédé de fabrication
US7542301B1 (en) 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
TWI289914B (en) * 2005-08-17 2007-11-11 Via Tech Inc Bumpless chip package
WO2007054847A2 (fr) * 2005-11-09 2007-05-18 Koninklijke Philips Electronics N.V. Procede pour produire un support de boitier destine a renfermer au moins un element microelectronique, et procede pour produire un dispositif de diagnostic
KR100736635B1 (ko) * 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
JP5082321B2 (ja) 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
DE102006058068B4 (de) 2006-12-07 2018-04-05 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
WO2009026998A2 (fr) * 2007-08-27 2009-03-05 Att Technology Gmbh Connexion d'une puce pourvue de surfaces de connexion et de bosses à un substrat pourvu de pistes conductrices métalliques
US9681550B2 (en) * 2007-08-28 2017-06-13 Joseph C. Fjelstad Method of making a circuit subassembly
US20090079064A1 (en) * 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
US7821117B2 (en) * 2008-04-16 2010-10-26 Freescale Semiconductor, Inc. Semiconductor package with mechanical stress isolation of semiconductor die subassembly
US7514290B1 (en) * 2008-04-24 2009-04-07 International Business Machines Corporation Chip-to-wafer integration technology for three-dimensional chip stacking
TWI373113B (en) * 2008-07-31 2012-09-21 Unimicron Technology Corp Method of fabricating printed circuit board having semiconductor components embedded therein
DE102010016780B4 (de) 2010-05-04 2021-08-12 Cicor Management AG Verfahren zur Herstellung einer flexiblen Schaltungsanordnung
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
US9806051B2 (en) 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US9613843B2 (en) * 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US10762412B2 (en) 2018-01-30 2020-09-01 Composecure, Llc DI capacitive embedded metal card
US10977540B2 (en) 2016-07-27 2021-04-13 Composecure, Llc RFID device
BR112020004520A2 (pt) 2017-09-07 2020-09-08 Composecure Llc cartão de transação e processo para fazer o mesmo
US11151437B2 (en) 2017-09-07 2021-10-19 Composecure, Llc Metal, ceramic, or ceramic-coated transaction card with window or window pattern and optional backlighting
CN109788665B (zh) 2017-11-14 2020-07-31 何崇文 含电子元件的线路基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2220879A1 (fr) * 1973-03-10 1974-10-04 Tokyo Shibaura Electric Co
FR2483128A1 (fr) * 1980-05-20 1981-11-27 Gao Ges Automation Org Element porteur pour pastille a circuits integres
EP0072759A2 (fr) * 1981-08-14 1983-02-23 Electronique Serge Dassault Module électronique pour carte de transactions automatiques et carte équipée d'un tel module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691628A (en) * 1969-10-31 1972-09-19 Gen Electric Method of fabricating composite integrated circuits
JPS4947713B1 (fr) * 1970-04-27 1974-12-17
JPS5896760A (ja) * 1981-12-04 1983-06-08 Clarion Co Ltd 半導体装置の製法
JPS58138057A (ja) * 1982-02-12 1983-08-16 Dainippon Printing Co Ltd Ｉｃカ−ド
JPS5922353A (ja) * 1982-07-29 1984-02-04 Dainippon Printing Co Ltd Ｉｃカ−ド

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2220879A1 (fr) * 1973-03-10 1974-10-04 Tokyo Shibaura Electric Co
FR2483128A1 (fr) * 1980-05-20 1981-11-27 Gao Ges Automation Org Element porteur pour pastille a circuits integres
EP0072759A2 (fr) * 1981-08-14 1983-02-23 Electronique Serge Dassault Module électronique pour carte de transactions automatiques et carte équipée d'un tel module

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3917707A1 (de) * 1989-05-31 1990-12-06 Siemens Ag Elektronisches modul und verfahren zu seiner herstellung
DE3924439A1 (de) * 1989-07-24 1991-04-18 Edgar Schneider Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
EP0506526A1 (fr) * 1991-03-26 1992-09-30 Thomson-Csf Module hybride et procédé de réalisation
FR2674682A1 (fr) * 1991-03-26 1992-10-02 Thomson Csf Module hybride et procede de realisation.
DE9113601U1 (de) * 1991-10-31 1993-03-04 Schneider, Edgar, 8057 Günzenhausen Multifunktionaler Schutzschild für mikroelektronische Schaltungen und Sensoren insbesondere für sog. Chip-Karten
WO1998002921A1 (fr) * 1996-07-11 1998-01-22 Kopin Corporation Circuit integre flexible transfere
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
WO1998015974A1 (fr) * 1996-10-10 1998-04-16 Samsung Electronics Co., Ltd. Procede de montage du cristal d'un instrument a semi-conducteurs
EP0923130A1 (fr) * 1997-12-12 1999-06-16 ELA MEDICAL (Société anonyme) Circuit électronique, notamment pour un dispositif médical implantable actif tel qu'un stimulateur ou défibrillateur cardiaque, et son procédé de réalisation
FR2772516A1 (fr) * 1997-12-12 1999-06-18 Ela Medical Sa Circuit electronique, notamment pour un dispositif medical implantable actif tel qu'un stimulateur ou defibrillateur cardiaque, et son procede de realisation
US6256206B1 (en) 1997-12-12 2001-07-03 Ela Medical S.A. Electronic circuit for an active implantable medical device and method of manufacture
WO2008104324A1 (fr) * 2007-02-26 2008-09-04 Würth Elektronik GmbH & Co. KG Procédé d'intégration de puces dans des cavités de cartes à circuit imprimé

Also Published As

Publication number Publication date
FR2599893B1 (fr) 1996-08-02
US5048179A (en) 1991-09-17

Similar Documents

Publication Publication Date Title
FR2599893A1 (fr) Procede de montage d&#39;un module electronique sur un substrat et carte a circuit integre
EP1016036B1 (fr) Procede de realisation d&#39;une carte a memoire electronique sans contact
US5408121A (en) Semiconductor device, an image sensor device, and methods for producing the same
EP0753827B1 (fr) Procédé de production et d&#39;assemblage de carte à circuit intégré et carte ainsi obtenue
FR2527036A1 (fr) Procede pour connecter un semiconducteur a des elements d&#39;un support, notamment d&#39;une carte portative
TWI337423B (en) Method for manufacturing a chip card antenna on a thermoplastic support and chip card obtained by said method
KR101348748B1 (ko) 재배선 기판을 이용한 반도체 패키지 제조방법
FR2614168A1 (fr) Dispositif a circuits electroniques multicouches et son procede de fabrication
JP3664432B2 (ja) 半導体装置およびその製造方法
CN100395886C (zh) 半导体器件的制造方法
FR2780551A1 (fr) Micromodule electronique integre et procede de fabrication d&#39;un tel micromodule
JPH04345779A (ja) 電気接続要素の製造方法
KR100618213B1 (ko) 반도체 장치 및 그 제조 방법
JP2004193497A (ja) チップサイズパッケージおよびその製造方法
FR2857157A1 (fr) Procede d&#39;interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
US8535797B2 (en) Method for fabricating electrical circuitry on ultra-thin plastic films
EP2002384B1 (fr) Dispositif radiofrequence
JP2005019754A (ja) 複合部品及びその製造方法
US6800224B2 (en) Production process of optical disc and optical disc produced thereby
FR2629667A1 (fr) Dispositif a circuit imprime
JP2004071895A (ja) 導電層形成用の型及びその製造方法
TW200950018A (en) Circuit structure and manufactring method thereof
EP0229553A1 (fr) Procédé pour fabriquer et appliquer des jauges de contrainte, et jauges de contrainte obtenues notamment au cours de ce procédé
WO2004100063A1 (fr) Procede de fabrication d&#39;un inlet prelamine
FR2575965A1 (fr) Procede de fabrication de bande pour la fabrication automatique des circuits integres et bande obtenue par ce procede

Legal Events

Date Code Title Description
ST Notification of lapse