JP3664432B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3664432B2 JP3664432B2 JP2000146012A JP2000146012A JP3664432B2 JP 3664432 B2 JP3664432 B2 JP 3664432B2 JP 2000146012 A JP2000146012 A JP 2000146012A JP 2000146012 A JP2000146012 A JP 2000146012A JP 3664432 B2 JP3664432 B2 JP 3664432B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- side protective
- silicon substrate
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＳＰ（Chip Size Package）構造の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、チップとパッケージのサイズがほぼ等しくなるＣＳＰ構造の半導体装置が知られている。図１３〜図１６はこの種の半導体装置である、ウエハレベルＣＳＰの製造方法の一例を示す断面図である。以下、これら図面を参照してその製造工程について説明する。
【０００３】
半導体装置は、まず図１３に図示するように、ウエハ（シリコン基板）１の表面（回路面）側にアルミ電極等からなる複数の接続パッド（アルミ電極）２を形成した後、図示していないが、各接続パッド２の中央部を露出するように、ウエハ１の表面側全面を覆う酸化シリコンや窒化シリコン等で形成された保護皮膜を形成する。そして、この保護被膜の上に、各接続パッド２の中央部分が開口するよう表面側保護膜３を形成する。
表面側保護膜３は、例えばウエハ１の回路面側全面にポリイミド系樹脂材を塗布硬化させた後に、エッチング液を用いてレジストパターンニングおよび保護膜パターニングを施してからレジスト剥離することで形成される。
【０００４】
次に、表面側保護膜３が形成する開口部４を介して露出される各接続パッド２上に再配線５を形成する。再配線５は、後述する如く、切断されて個片化された各半導体装置の各接続パッド２に接続された柱状電極（後述のポスト６）を中央部にマトリクス上に配列することにより、各半導体装置の周辺部のみに形成された接続パッド２のピッチおよび電極面積を広げ、回路基板とのボンディング強度および接続の信頼性を向上するためのものである。
【０００５】
再配線５を形成した後には、再配線５上の所定箇所に複数のポスト（柱状電極）６を設ける。ポスト６は、例えば１００〜１５０μｍ程度の厚さでポスト形成用のレジストを塗布硬化させ、レジストパターニングを施し、これにより開口された部分に電解メッキを施すことで形成される。
こうして、図１３に図示する構造となったら、図１４に図示するように、ポスト６を覆うように、ウエハ１の回路面側全体をエポキシ等の樹脂材によってモールドし表面側保護膜７を形成する。そして、この表面側保護膜７を硬化させた後、ウエハ１全体を研削加工テーブルに移載し、研削装置にて表面側保護膜７の上面側を研磨してポスト６の端面６ａ（図１５参照）を露出させる。
【０００６】
この後、ウエハ１を所定厚にすべく背面側を研磨加工したり、研磨加工した背面側に製品番号やロット番号をマーキングする処理を施す。次いで、この背面側を下向きにしてウエハ１をダイシングフレームに装着されたダイシングテープ上に載置した後、図１６に図示する通り、カットライン８に沿ってウエハ１をダイシングすることによって、チップに個片化された半導体装置１０が形成されるようになっている。
【０００７】
【発明が解決しようとする課題】
ところで、上述した従来の半導体装置１０では、図１６に図示した通り、シリコン基板（ウエハ１）の側面（切断面を含む）や背面が露出した状態となっており、これがチップ破損や露出面からの水分浸透等、信頼性を低下させる要因になる、という問題がある。
そこで本発明は、このような事情に鑑みてなされたもので、信頼性を向上することができる半導体装置およびその製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の半導体装置では、表面に複数の接続パッドを有するシリコン基板と、前記シリコン基板の背面を覆う裏面側保護膜と、前記シリコン基板の表面、側面および前記裏面側保護膜の側面の少なくとも一部を覆って形成され前記各接続パッドを露出する開口部を有する第１の表面側保護膜と、前記第１の表面側保護膜上に形成され、各々、前記開口部を介して前記各接続パッドに接続された複数の再配線と、各々、前記各再配線の一端上に形成された複数の柱状電極と、前記シリコン基板の前記各柱状電極を除く表面全体を覆い、その表面が前記柱状電極の表面とほぼ同一面となるように形成された第２の表面側保護膜とを具備することを特徴とする。請求項３に記載の半導体装置では、表面に複数の接続パッドを有するシリコン基板と、前記シリコン基板の背面を覆う裏面側保護膜と、前記シリコン基板の表面および側面を覆って形成され前記各接続パッドを露出する開口部を有する第１の表面側保護膜と、前記第１の表面側保護膜上に形成され、各々、前記開口部を介して前記各接続パッドに接続された複数の再配線と、各々、前記各再配線の一端上に形成された複数の柱状電極と、前記シリコン基板の前記各柱状電極を除く表面全体を覆い、その表面が前記柱状電極の表面とほぼ同一面となるように形成された第２の表面側保護膜と、を具備し、前記裏面側保護膜の表面に装置属性のマーキングが設けられていることを特徴とする。
【０００９】
請求項４に記載の半導体装置の製造方法では、表面に複数の接続パッドを有するシリコン基板にその背面を覆う裏面側保護膜を形成する第１の工程と、前記シリコン基板を個片化する箇所に切削溝を設け、その後に前記シリコン基板の表面および側面を覆うと共に、前記切削溝を充填する第１の表面側保護膜を形成する第２の工程と、前記シリコン基板の表面を覆う第１の表面側保護膜に前記各接続パッドを露出する開口部を形成し、前記第１の表面側保護膜上に形成され、各々、前記開口部を介して前記各接続パッドに接続された複数の再配線を形成する第３の工程と、各々、前記各再配線の一端上に複数の柱状電極を形成する第４の工程と、前記シリコン基板の前記各柱状電極を除く表面全体を覆う第２の表面側保護膜を形成する第５の工程と、前記第１の表面側保護膜が切断面に残るように、前記切削溝より狭い幅でシリコン基板を個片に切断する第６の工程とを具備することを特徴とする。
【００１１】
本発明による半導体装置は、背面が裏面側保護膜で、表面および側面が表面側保護膜で覆われる為、信頼性が向上する。
また、本発明による半導体装置の製造方法では、シリコン基板の背面を覆う裏面側保護膜を形成した後、シリコン基板を個片化する箇所に切削溝を設けておき、その後に当該シリコン基板の表面および側面を覆うと共に、切削溝を充填する表面側保護膜を形成してから該表面側保護膜が切断面に残るように、切削溝より狭い幅でシリコン基板を個片に切断するので、個片化された半導体装置は背面、表面および側面が全て保護膜で覆われることになり、この結果、チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性を向上させ得る。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の一形態について説明する。図１〜図９は、実施の一形態による半導体装置の構造およびその製造工程を説明する為の断面図である。これらの図において、上述した従来例と共通する部分には同一の番号を付してある。
本発明による製造工程では、先ず図１に図示する通り、表面側に複数の接続パッド２が形成された厚さｔ1のウエハ１について、その背面側を切削研磨して厚さｔ2≒（１／３〜２／３）ｔ1のウエハ１に成形する。
【００１３】
ウエハ１の表面側に形成された複数の接続パッド２は、工程の最終過程において切断され個片化される各半導体チップの周辺部に設けられているものであり、各半導体チップの接続パッド２間に形成された、図示しない集積回路素子に接続されているものである。
なお、ウエハ１の表面側には該ウエハの全面を覆う、酸化シリコンや窒化シリコン等で形成された保護皮膜Ｐが形成されており、この保護皮膜Ｐには上記各接続パッド２の中央部を露出する開口部が形成されている。
【００１４】
次に、図２に図示するように、切削研磨されたウエハ１の背面側に、所定の膜厚となるよう保護樹脂（例えば、ポリイミド、エポキシ等の有機樹脂材）を塗布して裏面側保護膜１１を形成する。裏面側保護膜１１は、ポリイミドまたはエポキシ等の樹脂の単層であってもよいが、これら複数の樹脂層の積層構造としても良い。
次に、裏面側保護膜１１を硬化させ、この後はレーザーによりこの裏面側保護膜１１上にロット番号や製品番号などをマーキングする（図３参照）。そして、マーキング完了後には、図４に示すように、ダイシングフレーム（支持部材）２０に装着されたダイシングテープ２１上に、裏面側保護膜１１が対向するようにウエハ１をマウントする。ウエハ１をダイシングテープ２１上にマウントしたら、予め定められたカットラインＣＬに沿ってウエハ１に切削溝１ａを刻設するダイシング処理を施す。この際、裏面側保護膜１１はハーフカットしても良いし、あるいはフルカットする形態としても構わない。
【００１５】
ダイシング完了後には、図５に図示する通り、ダイシングテープ２１を介してダイシングフレーム２０にマウントされた状態のウエハ１に対し、その側面（周囲面）およびを覆うと共に、表面側に設けられた各接続パッド２の中央部分を開口させながら、上述した切削溝１ａを充填するよう表面を覆う表面側保護膜３を形成する。
この表面側保護膜３は、ウエハ１の表面側に形成された保護皮膜Ｐおよび該保護皮膜Ｐの開口部から露出する各接続パッド２上に、例えばポリイミド系樹脂材を塗布してスピンコートすることにより形成する方法が望ましいが、スピンコートに限らず、スキージを用いる印刷法やノズルからのインク吐出による塗布法等適宜な手法を用いることが可能である。
【００１６】
次に、このようにしてウエハ１の表面に形成された表面側保護膜３を硬化させた後に、側面および上面にフォトレジストを塗布し（図示せず）ウエハ１の表面側については該フォトレジスト（図示せず）パターンニングおよび表面側保護膜３を順次パターニングして、表面側保護膜３に、前述した従来例と同様、各接続パッド２の中央部を露出する開口部４を形成する。この後、フォトレジスト剥離する。
【００１７】
この後、図５中の要部Ａを拡大した図６に図示するように、表面側保護膜３に形成された開口部４を介して露出される接続パッド２上に再配線５を形成する。再配線５はフォトレジスト剥離後の、表面側保護膜３の全面にＵＢＭスパッタ処理等によりＵＢＭ層を堆積し、この後、再配線用のフォトレジスト塗布、硬化し、フォトリソグラフィ技術により、再配線用のフォトレジストを図６に図示される再配線が形成されるよう、所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。
なお、この電解メッキにより再配線５を形成する状態では、表面側保護膜３の全表面上に堆積されたＵＢＭ層は、ダイシングフレーム２０上に蒸着されたＵＢＭ層部分も含めてメッキ電極として残されている。
【００１８】
このようにして、一端が各接続パッド２に接続され、他端が表面側保護膜３上を、切断により個片化される各半導体チップの中央側に延出される各再配線５を形成した後は、各再配線５上の上記他端上に所定箇所にポスト（柱状電極）６を設ける。ポスト６は、図示しないが、例えば１００〜１５０μｍ程度の厚さでポスト形成用のフォトレジストを塗布、硬化させた上、各再配線５の他端の中央部を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。この電解メッキを施す際、表面側保護膜３の全表面上およびダイシングフレーム２０上に蒸着されたＵＢＭ層が一方の電極として用いられる。
なお、このメッキ処理後にはポスト形成用のフォトレジストを剥離しておくと共に、不要部分に蒸着されたＵＢＭ層をエッチングにより除去しておく。図６はこの工程が完了した状態の拡大断面図である。
【００１９】
こうして、図６に図示した構造が形成された後は、図７に図示するように、ポスト６を覆うように、ウエハ１の回路面全体をポリイミド、エポキシ等の樹脂材によってモールドして表面側保護膜７を形成する。表面側保護膜７は、ポリイミド、エポキシ等の単層からなるものでもよいが、これら樹脂層の積層構造としてもよい。この場合、上述せる裏面側保護層１１、表面側保護層３および表面側保護膜７は、環境変化に対応する信頼性を確保する上で、主成分が実質的に同一な材料を含む樹脂層で形成することが望ましい。そして、この表面側保護膜７を硬化させ、次に、その上面側を研磨してポスト６の端面６ａ（図８参照）を露出させる。
露出した端面６ａについては、その表面の酸化膜を取り除き、そこにハンダ印刷等のメタライズ処理を施す。この後、図９に示すように、切断面に所定厚の表面側保護膜３が残るように切削溝１ａの部分を再度ダイシングしてウエハ１をチップに個片化して半導体装置１０を形成する。
【００２０】
以上のように、本発明の実施の一形態によれば、ウエハ１の背面を覆うように裏面側保護膜１１を形成してからウエハ１を個片化する箇所に予めダイシングを施して切削溝１ａを刻設しておき、その後にウエハ１の表面および側面を覆うと共に、切削溝１ａを充填する表面側保護膜３を形成し、続いて再配線５、ポスト６および表面側保護膜７を設けた後、切断面に所定厚の表面側保護膜３が残るように切削溝１ａ部分を再度ダイシングして半導体装置１０を形成するので、個片化された半導体装置１０は背面、表面および側面が全て保護膜３，１１で覆われることになり、この結果、チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性が向上する。
【００２１】
また、この発明の実施の形態にあっては、ダイシングフレーム２０上に蒸着されたＵＢＭ層をメッキ電極として残すようにしたので、従来のように、ウエハ１上に別途に電極形成せずとも再配線５やポスト６を形成する電解メッキ処理を行うことが可能になっている。
さらに、この発明の実施の形態では、半導体装置１０の背面、表面および側面の全てを保護膜３，１１で覆う為、チップに個片化された半導体装置１０をトレイに移載する時などのハンドリングが極めて容易になる。
【００２２】
なお、上述した実施の形態では、表面側に接続パッド２が形成されたウエハ１の背面側を切削研磨した後に、その切削研磨されたウエハ１の背面側に裏面側保護膜１１を形成し、この裏面側保護膜１１上にロット番号や製品番号などをレーザーマーキングしてから、ダイシングフレーム２０にウエハ１をマウントする工程としたが（図４参照）、これに替えて、図１０に示すように、切削研磨されたウエハ１の背面側にロット番号や製品番号などをレーザーマーキングした後、ダイシングフレーム２０に装着されたダイシングテープ２１上に所定の膜厚となるよう保護樹脂（例えば、ポリイミド等の有機樹脂材）を塗布し（図１１参照）、塗布された保護樹脂の上にウエハ１の背面側を貼り合わせて裏面側保護膜１１を形成する工程としても良い。
【００２３】
さらに、上述した形態に替えて、表面保護膜３の材料として感光性樹脂を用いるようにすれば、表面保護膜３を形成する為のフォトレジストの塗布、硬化および剥離の各工程を省略することができる。
【００２４】
また、裏面側保護膜１１を形成した後のダイシング工程（図４参照）において、例えば図１２（イ）に示すように、ウエハ１をダイシングして個片化したら、個片化されたチップの内から良品のみを選別して同図（ロ）または同図（ハ）に図示する形態で並べ替え、この後、図５以降に図示した表面保護膜３、再配線５、ポスト６、第２の表面側保護膜７を形成するようにしても良い。
こうした並び替えを行う際にチップ配置間隔を広げる等、任意に設定することが可能となり、図９における切削溝１ａの部分を再度ダイシングしてウエハ１をチップに個片化して半導体装置１０を形成する際に、各半導体装置１０の側面に形成される表面側保護膜３の厚さを充分なものとすることができる。
【００２５】
また、上述した実施形態では、ウエハ１上に再配線５を形成し、この再配線５上にポスト６を形成する半導体装置に関するものとしたため、表面側保護膜を２層の積層構造としたが、本発明は、ウエハ１の表面側に再配線５を形成せずに直接、ポスト６を形成する半導体装置にも適用することが可能であり、その場合には、表面側保護膜を単層化することができる。
【００２６】
【発明の効果】
請求項１に記載の半導体装置によれば、シリコン基板の背面を裏面側保護膜で覆い、シリコン基板の表面、側面および前記裏面側保護膜の側面の少なくとも一部を第１の表面側保護膜で覆い、該第１の表面側保護膜上に開口部を介して各接続パッドに接続された再配線および該再配線の一端上に柱状電極を形成し、前記シリコン基板の前記各柱状電極を除く表面全体を覆い、その表面が前記柱状電極の表面とほぼ同一面となるように第２の表面側保護膜を形成することにより、シリコン基板の全面が保護膜で覆われ、更に、裏面側保護膜の側面の少なくとも一部が第１の表面側保護膜で覆われる為、再配線を有する半導体装置の信頼性を向上することができる。請求項３に記載の半導体装置によれば、シリコン基板の背面を裏面側保護膜で覆い、シリコン基板の表面および側面を第１の表面側保護膜で覆い、該第１の表面側保護膜上に開口部を介して各接続パッドに接続された再配線および該再配線の一端上に柱状電極を形成し、前記シリコン基板の前記各柱状電極を除く表面全体を覆い、その表面が前記柱状電極の表面とほぼ同一面となるように第２の表面側保護膜を形成し、前記裏面側保護膜の表面に装置属性のマーキングを設けることにより、シリコン基板の全面が保護膜で覆われることにより、半導体装置の信頼性を向上することができるとともに、マーキングを見易くすることができる。請求項４に記載の半導体装置の製造方法によれば、シリコン基板の背面を覆う裏面側保護膜を形成した後、シリコン基板を個片化する箇所に切削溝を刻設しておき、その後に前記シリコン基板の表面および側面を覆うと共に、切削溝を充填する第１の表面側保護膜を形成し、前記第１の表面側保護膜上に各接続パッドに接続された再配線および該再配線の一端上に柱状電極を形成し、前記シリコン基板の前記各柱状電極を除く表面全体を覆う第２の表面側保護膜を形成してから前記第１の表面側保護膜が切断面に残るように、切削溝より狭い幅でシリコン基板を個片に切断するので、個片化された半導体装置は背面、表面および側面が全て保護膜で覆われることになり、この結果、チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態を説明するための図であり、半導体装置製造工程の最初の状態を示す断面図である。
【図２】図１に続く半導体装置の製造工程を説明する為の断面図である。
【図３】図２に続く半導体装置の製造工程を説明する為の断面図である。
【図４】図３に続く半導体装置の製造工程を説明する為の断面図である。
【図５】図４に続く半導体装置の製造工程を説明する為の断面図である。
【図６】図５に続く半導体装置の製造工程を説明する為の断面図である。
【図７】図６に続く半導体装置の製造工程を説明する為の断面図である。
【図８】図８に続く半導体装置の製造工程を説明する為の断面図である。
【図９】図９に続く半導体装置の製造工程を説明する為の断面図であり、本発明の個片化された半導体装置の完成状態を示すものである。
【図１０】本発明の半導体装置の第１の実施形態の変形例を説明するための断面図である。
【図１１】本発明の半導体装置の第２の実施形態を説明するための断面図である。
【図１２】本発明の第１及び第２の実施形態の変形例を説明するための平面図である。
【図１３】従来例の半導体装置の製造方法を説明するための断面図である。
【図１４】図１３に続く工程を説明するための断面図である。
【図１５】図１４に続く工程を説明するための断面図である。
【図１６】図１５に続く工程を説明するための断面図である。
【符号の説明】
１ ウエハ（シリコン基板）
１ａ 切削溝
２ 接続パッド
３ 表面側保護膜（第１の表面側保護膜）
４ 開口部
５ 再配線
６ ポスト（柱状電極）
７ 表面側保護膜（第２の表面側保護膜）
１０ 半導体装置
１１ 裏面側保護膜
２０ ダイシングフレーム
２１ ダイシングテープ（支持部材）
【発明の属する技術分野】
本発明は、ＣＳＰ（Chip Size Package）構造の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、チップとパッケージのサイズがほぼ等しくなるＣＳＰ構造の半導体装置が知られている。図１３〜図１６はこの種の半導体装置である、ウエハレベルＣＳＰの製造方法の一例を示す断面図である。以下、これら図面を参照してその製造工程について説明する。
【０００３】
半導体装置は、まず図１３に図示するように、ウエハ（シリコン基板）１の表面（回路面）側にアルミ電極等からなる複数の接続パッド（アルミ電極）２を形成した後、図示していないが、各接続パッド２の中央部を露出するように、ウエハ１の表面側全面を覆う酸化シリコンや窒化シリコン等で形成された保護皮膜を形成する。そして、この保護被膜の上に、各接続パッド２の中央部分が開口するよう表面側保護膜３を形成する。
表面側保護膜３は、例えばウエハ１の回路面側全面にポリイミド系樹脂材を塗布硬化させた後に、エッチング液を用いてレジストパターンニングおよび保護膜パターニングを施してからレジスト剥離することで形成される。
【０００４】
次に、表面側保護膜３が形成する開口部４を介して露出される各接続パッド２上に再配線５を形成する。再配線５は、後述する如く、切断されて個片化された各半導体装置の各接続パッド２に接続された柱状電極（後述のポスト６）を中央部にマトリクス上に配列することにより、各半導体装置の周辺部のみに形成された接続パッド２のピッチおよび電極面積を広げ、回路基板とのボンディング強度および接続の信頼性を向上するためのものである。
【０００５】
再配線５を形成した後には、再配線５上の所定箇所に複数のポスト（柱状電極）６を設ける。ポスト６は、例えば１００〜１５０μｍ程度の厚さでポスト形成用のレジストを塗布硬化させ、レジストパターニングを施し、これにより開口された部分に電解メッキを施すことで形成される。
こうして、図１３に図示する構造となったら、図１４に図示するように、ポスト６を覆うように、ウエハ１の回路面側全体をエポキシ等の樹脂材によってモールドし表面側保護膜７を形成する。そして、この表面側保護膜７を硬化させた後、ウエハ１全体を研削加工テーブルに移載し、研削装置にて表面側保護膜７の上面側を研磨してポスト６の端面６ａ（図１５参照）を露出させる。
【０００６】
この後、ウエハ１を所定厚にすべく背面側を研磨加工したり、研磨加工した背面側に製品番号やロット番号をマーキングする処理を施す。次いで、この背面側を下向きにしてウエハ１をダイシングフレームに装着されたダイシングテープ上に載置した後、図１６に図示する通り、カットライン８に沿ってウエハ１をダイシングすることによって、チップに個片化された半導体装置１０が形成されるようになっている。
【０００７】
【発明が解決しようとする課題】
ところで、上述した従来の半導体装置１０では、図１６に図示した通り、シリコン基板（ウエハ１）の側面（切断面を含む）や背面が露出した状態となっており、これがチップ破損や露出面からの水分浸透等、信頼性を低下させる要因になる、という問題がある。
そこで本発明は、このような事情に鑑みてなされたもので、信頼性を向上することができる半導体装置およびその製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の半導体装置では、表面に複数の接続パッドを有するシリコン基板と、前記シリコン基板の背面を覆う裏面側保護膜と、前記シリコン基板の表面、側面および前記裏面側保護膜の側面の少なくとも一部を覆って形成され前記各接続パッドを露出する開口部を有する第１の表面側保護膜と、前記第１の表面側保護膜上に形成され、各々、前記開口部を介して前記各接続パッドに接続された複数の再配線と、各々、前記各再配線の一端上に形成された複数の柱状電極と、前記シリコン基板の前記各柱状電極を除く表面全体を覆い、その表面が前記柱状電極の表面とほぼ同一面となるように形成された第２の表面側保護膜とを具備することを特徴とする。請求項３に記載の半導体装置では、表面に複数の接続パッドを有するシリコン基板と、前記シリコン基板の背面を覆う裏面側保護膜と、前記シリコン基板の表面および側面を覆って形成され前記各接続パッドを露出する開口部を有する第１の表面側保護膜と、前記第１の表面側保護膜上に形成され、各々、前記開口部を介して前記各接続パッドに接続された複数の再配線と、各々、前記各再配線の一端上に形成された複数の柱状電極と、前記シリコン基板の前記各柱状電極を除く表面全体を覆い、その表面が前記柱状電極の表面とほぼ同一面となるように形成された第２の表面側保護膜と、を具備し、前記裏面側保護膜の表面に装置属性のマーキングが設けられていることを特徴とする。
【０００９】
請求項４に記載の半導体装置の製造方法では、表面に複数の接続パッドを有するシリコン基板にその背面を覆う裏面側保護膜を形成する第１の工程と、前記シリコン基板を個片化する箇所に切削溝を設け、その後に前記シリコン基板の表面および側面を覆うと共に、前記切削溝を充填する第１の表面側保護膜を形成する第２の工程と、前記シリコン基板の表面を覆う第１の表面側保護膜に前記各接続パッドを露出する開口部を形成し、前記第１の表面側保護膜上に形成され、各々、前記開口部を介して前記各接続パッドに接続された複数の再配線を形成する第３の工程と、各々、前記各再配線の一端上に複数の柱状電極を形成する第４の工程と、前記シリコン基板の前記各柱状電極を除く表面全体を覆う第２の表面側保護膜を形成する第５の工程と、前記第１の表面側保護膜が切断面に残るように、前記切削溝より狭い幅でシリコン基板を個片に切断する第６の工程とを具備することを特徴とする。
【００１１】
本発明による半導体装置は、背面が裏面側保護膜で、表面および側面が表面側保護膜で覆われる為、信頼性が向上する。
また、本発明による半導体装置の製造方法では、シリコン基板の背面を覆う裏面側保護膜を形成した後、シリコン基板を個片化する箇所に切削溝を設けておき、その後に当該シリコン基板の表面および側面を覆うと共に、切削溝を充填する表面側保護膜を形成してから該表面側保護膜が切断面に残るように、切削溝より狭い幅でシリコン基板を個片に切断するので、個片化された半導体装置は背面、表面および側面が全て保護膜で覆われることになり、この結果、チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性を向上させ得る。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の一形態について説明する。図１〜図９は、実施の一形態による半導体装置の構造およびその製造工程を説明する為の断面図である。これらの図において、上述した従来例と共通する部分には同一の番号を付してある。
本発明による製造工程では、先ず図１に図示する通り、表面側に複数の接続パッド２が形成された厚さｔ1のウエハ１について、その背面側を切削研磨して厚さｔ2≒（１／３〜２／３）ｔ1のウエハ１に成形する。
【００１３】
ウエハ１の表面側に形成された複数の接続パッド２は、工程の最終過程において切断され個片化される各半導体チップの周辺部に設けられているものであり、各半導体チップの接続パッド２間に形成された、図示しない集積回路素子に接続されているものである。
なお、ウエハ１の表面側には該ウエハの全面を覆う、酸化シリコンや窒化シリコン等で形成された保護皮膜Ｐが形成されており、この保護皮膜Ｐには上記各接続パッド２の中央部を露出する開口部が形成されている。
【００１４】
次に、図２に図示するように、切削研磨されたウエハ１の背面側に、所定の膜厚となるよう保護樹脂（例えば、ポリイミド、エポキシ等の有機樹脂材）を塗布して裏面側保護膜１１を形成する。裏面側保護膜１１は、ポリイミドまたはエポキシ等の樹脂の単層であってもよいが、これら複数の樹脂層の積層構造としても良い。
次に、裏面側保護膜１１を硬化させ、この後はレーザーによりこの裏面側保護膜１１上にロット番号や製品番号などをマーキングする（図３参照）。そして、マーキング完了後には、図４に示すように、ダイシングフレーム（支持部材）２０に装着されたダイシングテープ２１上に、裏面側保護膜１１が対向するようにウエハ１をマウントする。ウエハ１をダイシングテープ２１上にマウントしたら、予め定められたカットラインＣＬに沿ってウエハ１に切削溝１ａを刻設するダイシング処理を施す。この際、裏面側保護膜１１はハーフカットしても良いし、あるいはフルカットする形態としても構わない。
【００１５】
ダイシング完了後には、図５に図示する通り、ダイシングテープ２１を介してダイシングフレーム２０にマウントされた状態のウエハ１に対し、その側面（周囲面）およびを覆うと共に、表面側に設けられた各接続パッド２の中央部分を開口させながら、上述した切削溝１ａを充填するよう表面を覆う表面側保護膜３を形成する。
この表面側保護膜３は、ウエハ１の表面側に形成された保護皮膜Ｐおよび該保護皮膜Ｐの開口部から露出する各接続パッド２上に、例えばポリイミド系樹脂材を塗布してスピンコートすることにより形成する方法が望ましいが、スピンコートに限らず、スキージを用いる印刷法やノズルからのインク吐出による塗布法等適宜な手法を用いることが可能である。
【００１６】
次に、このようにしてウエハ１の表面に形成された表面側保護膜３を硬化させた後に、側面および上面にフォトレジストを塗布し（図示せず）ウエハ１の表面側については該フォトレジスト（図示せず）パターンニングおよび表面側保護膜３を順次パターニングして、表面側保護膜３に、前述した従来例と同様、各接続パッド２の中央部を露出する開口部４を形成する。この後、フォトレジスト剥離する。
【００１７】
この後、図５中の要部Ａを拡大した図６に図示するように、表面側保護膜３に形成された開口部４を介して露出される接続パッド２上に再配線５を形成する。再配線５はフォトレジスト剥離後の、表面側保護膜３の全面にＵＢＭスパッタ処理等によりＵＢＭ層を堆積し、この後、再配線用のフォトレジスト塗布、硬化し、フォトリソグラフィ技術により、再配線用のフォトレジストを図６に図示される再配線が形成されるよう、所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。
なお、この電解メッキにより再配線５を形成する状態では、表面側保護膜３の全表面上に堆積されたＵＢＭ層は、ダイシングフレーム２０上に蒸着されたＵＢＭ層部分も含めてメッキ電極として残されている。
【００１８】
このようにして、一端が各接続パッド２に接続され、他端が表面側保護膜３上を、切断により個片化される各半導体チップの中央側に延出される各再配線５を形成した後は、各再配線５上の上記他端上に所定箇所にポスト（柱状電極）６を設ける。ポスト６は、図示しないが、例えば１００〜１５０μｍ程度の厚さでポスト形成用のフォトレジストを塗布、硬化させた上、各再配線５の他端の中央部を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。この電解メッキを施す際、表面側保護膜３の全表面上およびダイシングフレーム２０上に蒸着されたＵＢＭ層が一方の電極として用いられる。
なお、このメッキ処理後にはポスト形成用のフォトレジストを剥離しておくと共に、不要部分に蒸着されたＵＢＭ層をエッチングにより除去しておく。図６はこの工程が完了した状態の拡大断面図である。
【００１９】
こうして、図６に図示した構造が形成された後は、図７に図示するように、ポスト６を覆うように、ウエハ１の回路面全体をポリイミド、エポキシ等の樹脂材によってモールドして表面側保護膜７を形成する。表面側保護膜７は、ポリイミド、エポキシ等の単層からなるものでもよいが、これら樹脂層の積層構造としてもよい。この場合、上述せる裏面側保護層１１、表面側保護層３および表面側保護膜７は、環境変化に対応する信頼性を確保する上で、主成分が実質的に同一な材料を含む樹脂層で形成することが望ましい。そして、この表面側保護膜７を硬化させ、次に、その上面側を研磨してポスト６の端面６ａ（図８参照）を露出させる。
露出した端面６ａについては、その表面の酸化膜を取り除き、そこにハンダ印刷等のメタライズ処理を施す。この後、図９に示すように、切断面に所定厚の表面側保護膜３が残るように切削溝１ａの部分を再度ダイシングしてウエハ１をチップに個片化して半導体装置１０を形成する。
【００２０】
以上のように、本発明の実施の一形態によれば、ウエハ１の背面を覆うように裏面側保護膜１１を形成してからウエハ１を個片化する箇所に予めダイシングを施して切削溝１ａを刻設しておき、その後にウエハ１の表面および側面を覆うと共に、切削溝１ａを充填する表面側保護膜３を形成し、続いて再配線５、ポスト６および表面側保護膜７を設けた後、切断面に所定厚の表面側保護膜３が残るように切削溝１ａ部分を再度ダイシングして半導体装置１０を形成するので、個片化された半導体装置１０は背面、表面および側面が全て保護膜３，１１で覆われることになり、この結果、チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性が向上する。
【００２１】
また、この発明の実施の形態にあっては、ダイシングフレーム２０上に蒸着されたＵＢＭ層をメッキ電極として残すようにしたので、従来のように、ウエハ１上に別途に電極形成せずとも再配線５やポスト６を形成する電解メッキ処理を行うことが可能になっている。
さらに、この発明の実施の形態では、半導体装置１０の背面、表面および側面の全てを保護膜３，１１で覆う為、チップに個片化された半導体装置１０をトレイに移載する時などのハンドリングが極めて容易になる。
【００２２】
なお、上述した実施の形態では、表面側に接続パッド２が形成されたウエハ１の背面側を切削研磨した後に、その切削研磨されたウエハ１の背面側に裏面側保護膜１１を形成し、この裏面側保護膜１１上にロット番号や製品番号などをレーザーマーキングしてから、ダイシングフレーム２０にウエハ１をマウントする工程としたが（図４参照）、これに替えて、図１０に示すように、切削研磨されたウエハ１の背面側にロット番号や製品番号などをレーザーマーキングした後、ダイシングフレーム２０に装着されたダイシングテープ２１上に所定の膜厚となるよう保護樹脂（例えば、ポリイミド等の有機樹脂材）を塗布し（図１１参照）、塗布された保護樹脂の上にウエハ１の背面側を貼り合わせて裏面側保護膜１１を形成する工程としても良い。
【００２３】
さらに、上述した形態に替えて、表面保護膜３の材料として感光性樹脂を用いるようにすれば、表面保護膜３を形成する為のフォトレジストの塗布、硬化および剥離の各工程を省略することができる。
【００２４】
また、裏面側保護膜１１を形成した後のダイシング工程（図４参照）において、例えば図１２（イ）に示すように、ウエハ１をダイシングして個片化したら、個片化されたチップの内から良品のみを選別して同図（ロ）または同図（ハ）に図示する形態で並べ替え、この後、図５以降に図示した表面保護膜３、再配線５、ポスト６、第２の表面側保護膜７を形成するようにしても良い。
こうした並び替えを行う際にチップ配置間隔を広げる等、任意に設定することが可能となり、図９における切削溝１ａの部分を再度ダイシングしてウエハ１をチップに個片化して半導体装置１０を形成する際に、各半導体装置１０の側面に形成される表面側保護膜３の厚さを充分なものとすることができる。
【００２５】
また、上述した実施形態では、ウエハ１上に再配線５を形成し、この再配線５上にポスト６を形成する半導体装置に関するものとしたため、表面側保護膜を２層の積層構造としたが、本発明は、ウエハ１の表面側に再配線５を形成せずに直接、ポスト６を形成する半導体装置にも適用することが可能であり、その場合には、表面側保護膜を単層化することができる。
【００２６】
【発明の効果】
請求項１に記載の半導体装置によれば、シリコン基板の背面を裏面側保護膜で覆い、シリコン基板の表面、側面および前記裏面側保護膜の側面の少なくとも一部を第１の表面側保護膜で覆い、該第１の表面側保護膜上に開口部を介して各接続パッドに接続された再配線および該再配線の一端上に柱状電極を形成し、前記シリコン基板の前記各柱状電極を除く表面全体を覆い、その表面が前記柱状電極の表面とほぼ同一面となるように第２の表面側保護膜を形成することにより、シリコン基板の全面が保護膜で覆われ、更に、裏面側保護膜の側面の少なくとも一部が第１の表面側保護膜で覆われる為、再配線を有する半導体装置の信頼性を向上することができる。請求項３に記載の半導体装置によれば、シリコン基板の背面を裏面側保護膜で覆い、シリコン基板の表面および側面を第１の表面側保護膜で覆い、該第１の表面側保護膜上に開口部を介して各接続パッドに接続された再配線および該再配線の一端上に柱状電極を形成し、前記シリコン基板の前記各柱状電極を除く表面全体を覆い、その表面が前記柱状電極の表面とほぼ同一面となるように第２の表面側保護膜を形成し、前記裏面側保護膜の表面に装置属性のマーキングを設けることにより、シリコン基板の全面が保護膜で覆われることにより、半導体装置の信頼性を向上することができるとともに、マーキングを見易くすることができる。請求項４に記載の半導体装置の製造方法によれば、シリコン基板の背面を覆う裏面側保護膜を形成した後、シリコン基板を個片化する箇所に切削溝を刻設しておき、その後に前記シリコン基板の表面および側面を覆うと共に、切削溝を充填する第１の表面側保護膜を形成し、前記第１の表面側保護膜上に各接続パッドに接続された再配線および該再配線の一端上に柱状電極を形成し、前記シリコン基板の前記各柱状電極を除く表面全体を覆う第２の表面側保護膜を形成してから前記第１の表面側保護膜が切断面に残るように、切削溝より狭い幅でシリコン基板を個片に切断するので、個片化された半導体装置は背面、表面および側面が全て保護膜で覆われることになり、この結果、チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態を説明するための図であり、半導体装置製造工程の最初の状態を示す断面図である。
【図２】図１に続く半導体装置の製造工程を説明する為の断面図である。
【図３】図２に続く半導体装置の製造工程を説明する為の断面図である。
【図４】図３に続く半導体装置の製造工程を説明する為の断面図である。
【図５】図４に続く半導体装置の製造工程を説明する為の断面図である。
【図６】図５に続く半導体装置の製造工程を説明する為の断面図である。
【図７】図６に続く半導体装置の製造工程を説明する為の断面図である。
【図８】図８に続く半導体装置の製造工程を説明する為の断面図である。
【図９】図９に続く半導体装置の製造工程を説明する為の断面図であり、本発明の個片化された半導体装置の完成状態を示すものである。
【図１０】本発明の半導体装置の第１の実施形態の変形例を説明するための断面図である。
【図１１】本発明の半導体装置の第２の実施形態を説明するための断面図である。
【図１２】本発明の第１及び第２の実施形態の変形例を説明するための平面図である。
【図１３】従来例の半導体装置の製造方法を説明するための断面図である。
【図１４】図１３に続く工程を説明するための断面図である。
【図１５】図１４に続く工程を説明するための断面図である。
【図１６】図１５に続く工程を説明するための断面図である。
【符号の説明】
１ ウエハ（シリコン基板）
１ａ 切削溝
２ 接続パッド
３ 表面側保護膜（第１の表面側保護膜）
４ 開口部
５ 再配線
６ ポスト（柱状電極）
７ 表面側保護膜（第２の表面側保護膜）
１０ 半導体装置
１１ 裏面側保護膜
２０ ダイシングフレーム
２１ ダイシングテープ（支持部材）
Claims (12)
- 表面に複数の接続パッドを有するシリコン基板と、
前記シリコン基板の背面を覆う裏面側保護膜と、
前記シリコン基板の表面、側面および前記裏面側保護膜の側面の少なくとも一部を覆って形成され前記各接続パッドを露出する開口部を有する第１の表面側保護膜と、
前記第１の表面側保護膜上に形成され、各々、前記開口部を介して前記各接続パッドに接続された複数の再配線と、
各々、前記各再配線の一端上に形成された複数の柱状電極と、
前記シリコン基板の前記各柱状電極を除く表面全体を覆い、その表面が前記柱状電極の表面とほぼ同一面となるように形成された第２の表面側保護膜と
を具備することを特徴とする半導体装置。 - 前記裏面側保護膜、前記第１の表面側保護膜及び前記第２の表面側保護膜は主成分が実質的に同一な材料を含むものであることを特徴とする請求項１記載の半導体装置。
- 表面に複数の接続パッドを有するシリコン基板と、
前記シリコン基板の背面を覆う裏面側保護膜と、
前記シリコン基板の表面および側面を覆って形成され前記各接続パッドを露出する開口部を有する第１の表面側保護膜と、
前記第１の表面側保護膜上に形成され、各々、前記開口部を介して前記各接続パッドに接続された複数の再配線と、
各々、前記各再配線の一端上に形成された複数の柱状電極と、
前記シリコン基板の前記各柱状電極を除く表面全体を覆い、その表面が前記柱状電極の表面とほぼ同一面となるように形成された第２の表面側保護膜と、を具備し、
前記裏面側保護膜の表面に装置属性のマーキングが設けられていることを特徴とする半導体装置。 - 表面に複数の接続パッドを有するシリコン基板にその背面を覆う裏面側保護膜を形成する第１の工程と、
前記シリコン基板を個片化する箇所に切削溝を設け、その後に前記シリコン基板の表面および側面を覆うと共に、前記切削溝を充填する第１の表面側保護膜を形成する第２の工程と、
前記シリコン基板の表面を覆う第１の表面側保護膜に前記各接続パッドを露出する開口部を形成し、前記第１の表面側保護膜上に形成され、各々、前記開口部を介して前記各接続パッドに接続された複数の再配線を形成する第３の工程と、
各々、前記各再配線の一端上に複数の柱状電極を形成する第４の工程と、
前記シリコン基板の前記各柱状電極を除く表面全体を覆う第２の表面側保護膜を形成する第５の工程と、
前記第１の表面側保護膜が切断面に残るように、前記切削溝より狭い幅でシリコン基板を個片に切断する第６の工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記裏面側保護膜は、前記シリコン基板の背面に被着して形成することを特徴とする請求項４記載の半導体装置の製造方法。
- 前記第１の工程は、支持部材上に前記裏面側保護膜を形成し、該裏面側保護膜に前記シリコン基板の背面を被着する工程を含むことを特徴とする請求項４記載の半導体装置の製造方法。
- 前記第１の工程は、前記シリコン基板をダイシングテープ上に装着する工程を含むことを特徴とする請求項４記載の半導体装置の製造方法。
- 前記第１の工程は、表面側に電極を設けた前記シリコン基板の背面側を切削研磨してから前記裏面側保護膜を形成し、この裏面側保護膜上に装置属性をマーキングすることを特徴とする請求項４記載の半導体装置の製造方法。
- 前記第１の工程は、切削研磨されたシリコン基板の背面側に装置属性をマーキングした後、支持部材に塗布された樹脂材上に当該シリコン基板の背面側を貼り合わせて前記裏面側保護膜を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記第２の工程は、前記表面側保護膜を感光性樹脂を用いて形成することを特徴とする請求項４記載の半導体装置の製造方法。
- 前記第２の工程は、第１の表面側保護膜を印刷または塗布により切削溝を充填する工程を含むことを特徴とする請求項４記載の半導体装置の製造方法。
- 前記第１の工程は、前記シリコン基板をダイシングテープ上に装着する工程を含み、前記第２の工程は、前記ダイシングテープ上を含めて前記シリコン基板の表面および側面に前記第１の表面側保護膜を形成する工程を含むことを特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000146012A JP3664432B2 (ja) | 2000-05-18 | 2000-05-18 | 半導体装置およびその製造方法 |
| US09/858,230 US6603191B2 (en) | 2000-05-18 | 2001-05-15 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000146012A JP3664432B2 (ja) | 2000-05-18 | 2000-05-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001326299A JP2001326299A (ja) | 2001-11-22 |
| JP3664432B2 true JP3664432B2 (ja) | 2005-06-29 |
Family
ID=18652433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000146012A Expired - Fee Related JP3664432B2 (ja) | 2000-05-18 | 2000-05-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664432B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1527480A2 (en) | 2002-08-09 | 2005-05-04 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP3918681B2 (ja) * | 2002-08-09 | 2007-05-23 | カシオ計算機株式会社 | 半導体装置 |
| JP3888267B2 (ja) * | 2002-08-30 | 2007-02-28 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| JP4562371B2 (ja) * | 2002-10-30 | 2010-10-13 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP3888302B2 (ja) | 2002-12-24 | 2007-02-28 | カシオ計算機株式会社 | 半導体装置 |
| TWI239581B (en) | 2003-01-16 | 2005-09-11 | Casio Computer Co Ltd | Semiconductor device and method of manufacturing the same |
| JP4012496B2 (ja) | 2003-09-19 | 2007-11-21 | カシオ計算機株式会社 | 半導体装置 |
| US7186945B2 (en) * | 2003-10-15 | 2007-03-06 | National Starch And Chemical Investment Holding Corporation | Sprayable adhesive material for laser marking semiconductor wafers and dies |
| JP4561129B2 (ja) * | 2004-03-08 | 2010-10-13 | トヨタ自動車株式会社 | 半導体素子の製造方法及び該方法に利用され得る装置 |
| JP5010800B2 (ja) * | 2004-03-26 | 2012-08-29 | リンテック株式会社 | 半導体デバイスの製造方法及びダイシング用粘着テープ |
| JP4063277B2 (ja) | 2004-12-21 | 2008-03-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2006286808A (ja) * | 2005-03-31 | 2006-10-19 | Furukawa Electric Co Ltd:The | ウエハ加工用テープおよびそれを用いたウエハ加工方法 |
| JP2007012756A (ja) * | 2005-06-29 | 2007-01-18 | Rohm Co Ltd | 半導体装置 |
| CN101847611B (zh) | 2005-06-29 | 2012-05-23 | 罗姆股份有限公司 | 半导体装置 |
| JP5026832B2 (ja) * | 2007-03-22 | 2012-09-19 | 古河電気工業株式会社 | 半導体デバイス加工用粘着テープ |
| DE102007035902A1 (de) * | 2007-07-31 | 2009-02-05 | Siemens Ag | Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein |
| JP5007179B2 (ja) * | 2007-08-29 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| DE102011100255B3 (de) * | 2011-05-03 | 2012-04-26 | Danfoss Silicon Power Gmbh | Verfahren zum Herstellen eines Halbleiterbauelements |
| JP2014033034A (ja) * | 2012-08-02 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP6877207B2 (ja) * | 2017-03-28 | 2021-05-26 | 株式会社ディスコ | ウエーハ加工システム |
| CN110473792B (zh) * | 2019-09-02 | 2021-04-02 | 电子科技大学 | 一种用于集成电路晶圆级封装的重构方法 |
| JP7393921B2 (ja) * | 2019-11-13 | 2023-12-07 | 三井化学東セロ株式会社 | 部品製造方法 |
| CN114902377A (zh) * | 2019-12-27 | 2022-08-12 | 琳得科株式会社 | 半导体芯片的制造方法 |
| CN114930503A (zh) * | 2019-12-27 | 2022-08-19 | 琳得科株式会社 | 套件及半导体芯片的制造方法 |
-
2000
- 2000-05-18 JP JP2000146012A patent/JP3664432B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001326299A (ja) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3664432B2 (ja) | 半導体装置およびその製造方法 | |
| JP3455948B2 (ja) | 半導体装置およびその製造方法 | |
| US6603191B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7811857B2 (en) | Method of manufacturing semiconductor device | |
| US8535980B2 (en) | Method for producing vias in fan-out wafers using dry film and conductive paste, and a corresponding semiconductor package | |
| JP4329235B2 (ja) | 半導体装置及びその製造方法 | |
| KR100730707B1 (ko) | 반도체 장치의 제조 방법 | |
| US7208335B2 (en) | Castellated chip-scale packages and methods for fabricating the same | |
| JP3918681B2 (ja) | 半導体装置 | |
| KR101348748B1 (ko) | 재배선 기판을 이용한 반도체 패키지 제조방법 | |
| TWI585910B (zh) | 扇出型背對背晶片堆疊封裝構造及其製造方法 | |
| US6841419B2 (en) | Method of fabricating a COF utilizing a tapered IC chip and chip mounting hole | |
| JP2005158929A (ja) | 半導体装置及びその製造方法 | |
| KR100618213B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US11404381B2 (en) | Chip package with fan-out structure | |
| US9252099B2 (en) | Semiconductor device having multilayer wiring structure and manufacturing method of the same | |
| CN112908947A (zh) | 一种塑封封装结构及其制造方法 | |
| JP4135390B2 (ja) | 半導体装置およびその製造方法 | |
| JP2012216601A (ja) | 電子装置の製造方法及び電子装置 | |
| JP3727939B2 (ja) | 半導体装置の製造方法 | |
| CN112349595A (zh) | 芯片封装结构的制作方法 | |
| US20080203569A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005191485A (ja) | 半導体装置 | |
| JP2862510B2 (ja) | シャドーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いたバンプ（ｂｕｍｐ）の形成方法 | |
| JP2004165234A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |