FR2614168A1 - Dispositif a circuits electroniques multicouches et son procede de fabrication - Google Patents

Dispositif a circuits electroniques multicouches et son procede de fabrication Download PDF

Info

Publication number
FR2614168A1
FR2614168A1 FR8804965A FR8804965A FR2614168A1 FR 2614168 A1 FR2614168 A1 FR 2614168A1 FR 8804965 A FR8804965 A FR 8804965A FR 8804965 A FR8804965 A FR 8804965A FR 2614168 A1 FR2614168 A1 FR 2614168A1
Authority
FR
France
Prior art keywords
openings
layer
wiring
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8804965A
Other languages
English (en)
Other versions
FR2614168B1 (fr
Inventor
Tamio Saito
Masayuki Ohuchi
Akira Niitsuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of FR2614168A1 publication Critical patent/FR2614168A1/fr
Application granted granted Critical
Publication of FR2614168B1 publication Critical patent/FR2614168B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

UN CERTAIN NOMBRE D'ELEMENTS SEMI-CONDUCTEURS SONT NOYES DANS UN SUBSTRAT ISOLANT DE MANIERE QUE LES SURFACES SUPERIEURES DE CES ELEMENTS ET DU SUBSTRAT SOIENT DANS LE MEME PLAN. UNE PELLICULE PHOTOSENSIBLE SECHE COUVRE LES SURFACES DU SUBSTRAT ET DES ELEMENTS SEMI-CONDUCTEURS. LA PELLICULE PHOTOSENSIBLE SECHE EST PERCEE D'OUVERTURES CORRESPONDANT AUX ELECTRODES DES ELEMENTS SEMI-CONDUCTEURS ET QUI SONT REMPLIES AVEC UNE MATIERE CONDUCTRICE. LE DISPOSITIF A UN CABLAGE MULTICOUCHES PRODUIT SANS ENDOMMAGER LES ELEMENTS SEMI-CONDUCTEURS.

Description

La présente invention se rapporte, a'.e -an.ère générale, aux dispositifs
à circuits électroniques et à un procédé pour fabriquer de tels dispositifs dans lesquels un certain nombre d'éléments semi-conducteurs montés sur un substrat sont interconnectés par un câblage à couches multiples. Les procédés connus pour former le tracé des câblages consistent: 1) à appliquer une feuille de cuivre sur un
substrat verre-époxyde et à dissoudre cette feuille de cui-
vre à l'aide d'un agent chimique, c'est-à-dire, à la "déca-
per", pour former un circuit imprimé, par exemple;
2) à former une couche conductrice et une cou-
che isolante sur le substrat par. un procédé d'évaporation sous vide ou par un procédé de puivérisation anodique, puis
à produire le tracé des circuits par un procédé de décapa-
ge chimique;
3) à former le tracé par sérigraphie en utili-
sant une pâte épaisse; ou autrement.
Lorsqu'on utilise ces techniques connues pour interconnecter un certain nombre d'éléments semi-conducteurs
montés sur un substrat, on dispose ces éléments sur un subs-
trat sur lequel le dessin du câblage a été préalablement formé. Ensuite, on a recours à un procédé de liaison pour
relier les éléments semi-conducteurs au tracé de câblage.
Il est également connu de noyer ou d'enterrer un certain
nombre d'éléments semi-conducteurs dans un substrat de ré-
sine en s'arrangeant pour que les électrodes des éléments semiconducteurs soient - découvertes pratiquement dans le
plan du substrat de résine. Ensuite, les éléments semi-conduc-
teurs sont directement connectés par le câblage. Ce procédé offre l'avantage de produire des structures plus minces
du fait que la fixation des conducteurs n'est plus nécessaire.
Toutefois, lorsque l'on a recours aux procédés 1) et 2) ci-dessus pour former des tracés de câblage, on se heurte aux difficultés suivantes f =:t que les tracés
de câblage doivent être formés sur des éléments semi-conduc-
teurs sur lesquels les éléments semi-conducteurs sont déjà placés. Il en résulte que les agents de décapage risquent d'endommager les éléments semi-conducteurs. De plus, puisque
la structure résultante doit être nettoyée afin d'en élimi-
ner les résidus, le procédé de fabrication devient compliqué.
Par ailleurs, le procédé 3) nécessite une cuisson à haute température après l'impression sérigraphique avec une pâte épaisse. Dans ce cas, la température élevée de la cuisson
risque aussi d'endommager les éléments semi-conducteurs.
Ces difficultés augmentent encore avec le nombre de couches
de câblage.
On voit donc que dans ces techniques classiques les éléments semiconducteurs risquent d'être endommagés par l'agent de décapage ou par la température élevée quand on interconnecte ceux-ci avec le câblage multicouches après que ces éléments semi-conducteurs ont été montés sur le substrat. Le but de la présente invention est de fournir un dispositif à circuits électroniques et un procédé pour fabriquer un tel dispositif avec un câblage multicouches, sans endommager les éléments semi- conducteurs auparavant
montés sur le substrat.
Selon la présente invention, un procédé pour fabriquer un dispositif à circuits électroniques consiste à appliquer une première pellicule photosensible sèche sur
un substrat sur lequel un certain nombre d'éléments semi-
conducteurs ont été formés; à former des premières ouver-
tures dans les parties de ladite première pellicule photo-
sensible sèche correspondant aux électrodes desdits éléments semiconducteurs; à remplir lesdites ouvertures avec une
matière conductrice; à former des premiers tracés de câbla-
ge conducteurs sur ladite première pellicule photosensible sèche de manière à contacter sélectivement ladite matière
conductrice dans lesdites premières ouvertures; à appli-
quer une couche de résine pzhc-cosensible sur ladite première pellicule photosensible et sur lesdits premiers tracés de câblage;'. à superposer une seconde pellicule photosensible sèche sur ladite couche de résine photosensible; à former des secondes ouvertures dans ladite seconde couche photo- sensible sèche et dans ladite couche de résine photosensible; à remplir lesdites secondes ouvertures avec une matière conductrice; et à former des seconds tracés de câblage sur ladite seconde pellicule photosensible sèche de manière à contacter sélectivement la matière conductrice présente
dans lesdites secondes ouvertures.
La résine photosensible utilisée peut être un
liquide couché sur l'ensemble et peut avoir la même compo-
sition que les pellicules sèches. La matière conductrice peut aussi être utilisée sous la forme d'une résine pâteuse
renfermant une poudre métallique et elle peut être appli-
quée par sérigraphie.
L ':nvenzon sera mieux comprise à la lumière
de la description suivante, faite en regard du dessin annexé,
dont les figures 1 à 5 sont des vues schématiques en coupe
illustrant le procédé pour fabriquer un dispositif à cir-
cuits électroniques conforme à un mode de réalisation de l'invention. Sur le dessin, on voit un substrat isolant 1 fait d'une résine thermoplastique, de préférence; parmi ces résines, les préférées sont les polycarbonates, les
polysulfones, les polyéthylènetéréphthalate et similaires.
Un certain nombre d'éléments semi-conducteurs 2, par exemple, des "puces" électroniques, sont insérés dans les trous du
substrat 1, trous qui sont plus grands que les éléments semi-
conducteurs 2. La surface du substrat 1 et celle des élé-
ments semi-conducteurs 2', qui supportent des électrodes 3 (cosses d'entrée et de sortie) sont situées pratiquement
dans un même plan. On fixe ensuite les éléments semi-conduc-
teurs 2 dans les trous du substrat de résine 1, en provo-
quant un retrait de la résine thermoplastique par un procé-
dé de pressage à chaud.
Comme le montre la figure 2, une première pelli-
cule photosensible sèche à base de résine acrylique est ensuite appliquée à une température de 80 C sur la surface du substrat de résine 1 et sur les éléments semi-conducteurs 2. On expose et on développe cette pellicule photosensible sèche 4 et on y forme des ouvertures 5 correspondant aux
électrodes 3 des éléments semi-conducteurs 2.
Sur la figure 3, on voit qu'une pâte conductrice de l'électricité a été utilisée pour remplir les ouvertures 5 de la pellicule 4 et a été durcie à 800C. Il en résulte la formation des conducteurs 6. La pâte de cette résine conductrice contient une poudre métallique, par exemple,
de la poudre de cuivre incorporée dans une résine, par exem-
ple, dans une résine époxyde, phénolique ou de polyester.
Ensuite, on forme les premiers tracés de câblage 7 sur la
pellicule photosensible sèche 4 par une opération de séri-
graphl5 avec la même pâte conductrice, suivie d'une cuisson
de durcissement à 80 C. Ceci a pour résultat que les élec-
trodes 3 des éléments semi-conducteurs 2 et les premiers
tracés de câblage 7 sont -connectés par les conducteurs 6.
Ensuite, comme le montre la figure 4, on appli- que une couche de résiné photosensible liquide 8, d'une épaisseur de 2 à 5 pm, par un procédé de couchage centrifuge, sur la pellicule sèche 4 et sur les tracés de câblage 7,
puis séchée. La composition de la couche de résine photo-
sensible 8 est, de préférence, la même que celle de la pellicule sèche 4, par exemple, acrylique. Ensuite, on superpose une seconde pellicule photosensible sèche 9, ayant,
de préférence, la même composition, sur celle-ci.
Sur la figure 5, on voit l'exposition de la seconde pellicule photosensible sèche 9 et de la couche de résine photosensible 8 pour former des ouvertures. On
remplit ensuite ces ouvertures avec une pâte de résine con-
ductrice de l'électricité que l'on durcit par un traite-
ment thermique pour former les seconds conducteurs 10. Des
seconds tracés de câblage 11 sont alors formés par séri-
graphie en opérant avec la même pate de résine conductrice.
On obtient ainsi un dispositif électronique comportant deux
couches de tracés de câblage s'étendant sur un certain nom-
bre d'éléments semi-conducteurs 2.
SI l'on applique la seconde pellicule photosen-
sible sèche 9 directement sur la première pellicule photo-
sensible sèche 4 sans interposer la couche de résine photo-
sensible 8, des bulles d'air se formeraient inévitablement entre la seconde pellicule photosensible sèche 9 et les premiers tracés de câblage 7, car l'épaisseur des premiers tracés de câblage 7 n'est que de 10 à 20 pm. Il en résulte
que le révélateur peut entrer dans ces bulles d'air pen-
dant l'exposition et le développement. De ce fait, la se-
conde pellicule photosensible sèche 9 risque de se décoller de la surface de la première pellicule photosensible sèche 4, et il devient difficile de former les seconds tracés
de câblage 11.
C'est la raison pour laquelle la présente in-
vention prévoit d'appliquer la seconde pellicule photosen-
' sible sèche 9 à chaud sur la couche de résine photosensible
8. Etant donné que la couche de résine photosensible 8 ni-
velle les inégalités de la surface sur laquelle la pelli-
cule 9 est appliquée, elle évite la formation de ces bulles
d'air. Il devient alors facile de former les seconds tra-
cés de câblage 11.
Lorsqu'il n'y a qu'une seule couche de résine photosensible 8 sans la seconde pellicule photosensible
sèche 9, il est difficile de couvrir complètement la surfa-
ce des premiers tracés de câblage 7. Etant donné que la couche de résine photosensible 8 ne peut pas être appliquée
avec une épaisseur supérieure à 2 - 5 jum, des trous d'épin-
gle se forment dans cette couche de résine 8. Or, ces trous d'épingle provoquent des court-circuits entre les deux tracés de câblage 7 et 11. En conséquence, la couche de résine
photosensible seule ne peut pas assurer de manière satisfai-
sant l'isolation des tracés de câblage. Ce problème pourrait
aussi être résolu en formant une couche de résine photosen-
sible 8 et une seconde pellicule photosensible sèche 9.
La température à laquelle les pellicules photo-
sensibles sèches sont appliquées et à laquelle on durcit la pâte de résine conductrice est d'environ 80 C. Cette température est sensiblement inférieure à la température de cuisson de la couche de pâte épaisse (qui est d'environ
900 C). Ceci a pour résultat d'éviter que les éléments semi-
conducteurs soient endommagés.
L'invention n'implique aucune opération de dé-
capage de métal puisque les tracés de câblage sont produits
par sérigraphie, En conséquence, les éléments semi-conduc-
teurs ne sont pas endommagés et aucun résidu n'est produit
comme c'est généralement le cas avec les procédés de dé-
capage de métaux..
Un dispositif à circuits électroniques conforme à l'invention comprend un substrat isolant supportant un certain nombre d'éléments semi-conducteurs dont chacun a une surface supportant des électrodes placées sensiblement dans le. même plan que la surface du substrat, une couche
isolante sur cette surface du substrat et qui couvre les-
dites surfaces des éléments, ladite couche étant percée
d'ouvertures s'étendant aux électrodes, une matière conduc-
trice remplissant lesdites ouvertures afin de constituer des conducteurs et des tracés de câblage disposés en deux
couches séparées et sélectivement connectés auxdits conduc-
teurs. Bien entendu, l'invention n'est pas limitée
au mode de réalisation qui vient d'être décrit et représen-
té. On pourra y apporter de nombreuses modifications de
détail sans sortir pour cela du cadre de l'invention.

Claims (6)

    R E V E N D I C A T I ONS l - Dispositif à circuits électroniques qui comprend un substrat isolant supportant un certain nombre d'éléments semi-conducteurs dont chacun a une surface sup- portant des électrodes placées sensiblement dans le même plan que la surface du substrat, une couche isolante sur cette surface du substrat et qui couvre lesdites surfaces des éléments, ladite couche étant percée d'ouvertures s'éten- dant aux électrodes, une matière conductrice remplissant lesdites ouvertures afin de constituer des conducteurs et des tracés de câblage disposés en deux couches séparées et sélectivement connectés auxdits conducteurs.
  1. 2 - Dispositif à circuits électroniques selon la revendication 1, caractérisé en ce que lesdits tracés de câblage sont disposés dans une couche sur ladite couche isolante et en ce qu'une seconde couche isolante couvre ledit tracé de câblage, ladite seconde couche étant percée
    d'ouvertures ou de passages qui s'étendent au premier tra-
    cé de câblage, une matière conductrice remplissant lesdites ouvertures afin de former des conducteurs, cependant qu'un second tracé de câblage est disposé dans une couche sur ladite seconde couche isolante et est sélectivement connecté
    auxdits conducteurs.
  2. 3 - Dispositif à circuits électroniques selon la revendication 2, caractérisé en ce que ladite seconde couche isolante comprend une couche de résine photosensible,
    située sur le premier tracé de câblage, et une seconde pelli-
    cule photosensible sèche s'étendant sur la couche de résine photosensible. 4 - Dispositif à circuits électroniques selon
    l'une quelconque des revendications précédentes, caractérisé
    en ce que les éléments semi-conducteurs sont noyés ou enter-
    rés dans le substrat.
    - Procédé pour fabriquer un dispositif à cir- cuits électroniques qui consiste à appliquer une première pellicule photosensible sèche sur un substrat sur Iequel un certain nombre d'éléments semi-conducteurs sont formés; à percer des premières ouvertures dans les parties de lad-ze première pellicule photosensible sèche correspondant aux électrodes desdits éléments semi-conducteurs; à remplir lesdites premières ouvertures avec une matière conductrice; à former des premiers tracés de câblage conducteurs sur ladite première pellicule photosensible sèche de manière à contacter sélectivement ladite matière conductrice dans lesdites premières ouvertures; à appliquer une couche de
    résine photosensible sur ladite première pellicule photo-
    sensible et sur lesdits premiers tracés de câblage; à su-
    perposer une seconde pellicule photosensible sèche sur la-
    dite couche de résine photosensible; à percer des secondes ouvertures dans ladite seconde pellicule photosensible sèche et ladite couche de résine photosensible; à remplir lesdites
    secondes ouvertures avec une matière conductrice; et à for-
    mer des seconds tracés de câblage sur la seconde pellicule photosensible sèche de manière à contacter sélectivement
    ladite matière conductrice dans lesdites secondes ouvertures.
  3. 6 - Procédé pour fabriquer un dispositif à cir-
    cuits électroniques selon la revendication 5, caractérisé en ce que lesdits éléments semi-conducteurs sont noyés ou
    enterrés dans ledit substrat.
  4. 7 - Procédé pour fabriquer un dispositif à cir-
    cuits électroniques selon la revendication 6, caractérisé
    en ce que l'une des surfaces de chaque élément semi-conduc-
    teur est placée sensiblement dans le même plan qu'une sur-
    face du substrat.
  5. 8 - Procédé pour fabriquer un dispositif à cir-
    cuits électroniques selon l'une quelconque des revendica-
    tions 5 à 7, caractérisé en ce qu'on remplit lesdites ou-
    vertures avec une pâte conductrice.
  6. 9 - Procédé pour fabriquer un dispositif à cir-
    cuits électroniques selon l'une quelconque des revendica-
    tions 5 à 8, caractérisé en ce que les étapes pour former les tracés de câblage comprennent une phase consistant à
    appliquer une pâte conductrice par sérigraphie.
    - Procédé pour fabriquer un dispositif à
    circuits électroniques selon l'une quelconque des revendi-
    cations 5 à 9, caractérisé en ce que pour former les ouver-
    tures on expose ladite pellicule photosensible sèche avec un négatif correspondant auxdites ouvertures, puis on dé-
    veloppe ladite pellicule photosensible.
    ll - Procédé pour fabriquer un dispositif à
    circuits électroniques selon l'une quelconque des revendi-
    cations 5 à 10, caractérisé en ce que pour les étapes de couchage et pour ladite étape d'application on utilise des
    matières ayant la même composition.
FR8804965A 1987-04-15 1988-04-14 Dispositif a circuits electroniques multicouches et son procede de fabrication Expired - Fee Related FR2614168B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62092290A JP2579937B2 (ja) 1987-04-15 1987-04-15 電子回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
FR2614168A1 true FR2614168A1 (fr) 1988-10-21
FR2614168B1 FR2614168B1 (fr) 1994-07-22

Family

ID=14050279

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8804965A Expired - Fee Related FR2614168B1 (fr) 1987-04-15 1988-04-14 Dispositif a circuits electroniques multicouches et son procede de fabrication

Country Status (3)

Country Link
US (1) US5049980A (fr)
JP (1) JP2579937B2 (fr)
FR (1) FR2614168B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629666A1 (fr) * 1988-03-31 1989-10-06 Toshiba Kk Carte a circuit integre comportant des modules de circuit destines au montage de composants electroniques
WO1991015031A1 (fr) * 1990-03-22 1991-10-03 Robert Bosch Gmbh Procede de fabrication de guide d'ondes a rubans, en particulier pour les circuits hybrides electroniques dans la gamme des hautes frequences

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
DE69125210T2 (de) * 1990-05-31 1997-08-07 Canon Kk Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsstruktur hoher Dichte
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
AU648417B2 (en) * 1991-03-27 1994-04-21 Integrated System Assemblies Corporation Multichip integrated circuit module and method of fabrication
US5185391A (en) * 1991-11-27 1993-02-09 The Dow Chemical Company Oxidation inhibited arylcyclobutene polymers
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JPH10319875A (ja) * 1997-05-20 1998-12-04 Sony Corp プラズマアドレス表示装置の製造方法
TW431117B (en) * 1998-09-30 2001-04-21 Koninkl Philips Electronics Nv Method and device for manufacturing an electroluminescent display screen
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP4441974B2 (ja) * 2000-03-24 2010-03-31 ソニー株式会社 半導体装置の製造方法
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
JP2005515616A (ja) * 2001-09-28 2005-05-26 シーメンス　アクチエンゲゼルシヤフト 基板の電気的コンタクト面の接続方法及び電気的コンタクト面を備えた基板からなるデバイス
US6706624B1 (en) * 2001-10-31 2004-03-16 Lockheed Martin Corporation Method for making multichip module substrates by encapsulating electrical conductors
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
DE10240460A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE10255520B4 (de) * 2002-11-28 2007-12-27 Infineon Technologies Ag Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung
DE10348620A1 (de) * 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
US8067253B2 (en) * 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP2011171604A (ja) * 2010-02-19 2011-09-01 Oki Semiconductor Co Ltd 電子部品製造方法、電子部品製造装置及び感光性レジスト
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
CN105580096B (zh) * 2013-09-26 2018-02-09 株式会社村田制作所 电子元器件的制造方法及电子元器件的制造装置
US10446521B2 (en) * 2017-11-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating an integrated fan-out package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1512995A (fr) * 1966-03-30 1968-02-09 Ibm Circuit à plusieurs couches
DE2202077A1 (de) * 1971-05-17 1972-11-30 Hochvakuum Dresden Veb Verfahren zur Herstellung von Mehrlagenleiterplatten
FR2485866A1 (fr) * 1980-06-30 1981-12-31 Sharp Kk Substrat de cablage mince
US4417393A (en) * 1981-04-01 1983-11-29 General Electric Company Method of fabricating high density electronic circuits having very narrow conductors
EP0164921A2 (fr) * 1984-05-17 1985-12-18 John Murray Plaquettes à circuit imprimé et méthode de fabrication de celles-ci

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2527036A1 (fr) * 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1512995A (fr) * 1966-03-30 1968-02-09 Ibm Circuit à plusieurs couches
DE2202077A1 (de) * 1971-05-17 1972-11-30 Hochvakuum Dresden Veb Verfahren zur Herstellung von Mehrlagenleiterplatten
FR2485866A1 (fr) * 1980-06-30 1981-12-31 Sharp Kk Substrat de cablage mince
US4417393A (en) * 1981-04-01 1983-11-29 General Electric Company Method of fabricating high density electronic circuits having very narrow conductors
EP0164921A2 (fr) * 1984-05-17 1985-12-18 John Murray Plaquettes à circuit imprimé et méthode de fabrication de celles-ci

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629666A1 (fr) * 1988-03-31 1989-10-06 Toshiba Kk Carte a circuit integre comportant des modules de circuit destines au montage de composants electroniques
WO1991015031A1 (fr) * 1990-03-22 1991-10-03 Robert Bosch Gmbh Procede de fabrication de guide d'ondes a rubans, en particulier pour les circuits hybrides electroniques dans la gamme des hautes frequences

Also Published As

Publication number Publication date
US5049980A (en) 1991-09-17
JPS63258055A (ja) 1988-10-25
FR2614168B1 (fr) 1994-07-22
JP2579937B2 (ja) 1997-02-12

Similar Documents

Publication Publication Date Title
FR2614168A1 (fr) Dispositif a circuits electroniques multicouches et son procede de fabrication
US5116459A (en) Processes for electrically conductive decals filled with organic insulator material
US5747222A (en) Multi-layered circuit substrate and manufacturing method thereof
FR2599893A1 (fr) Procede de montage d'un module electronique sur un substrat et carte a circuit integre
FR2567684A1 (fr) Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
JPH04355086A (ja) 電気接続要素の製造方法
EP0159208B1 (fr) Procédé de fabrication de circuits électroniques de puissance miniaturisés
JPS63318797A (ja) 二層印刷回路シ−トの製造方法
US7521800B2 (en) Solder pad and method of making the same
JP2002026489A (ja) バンプ付き配線回路基板及びその製造方法
KR970024015A (ko) 다층 배선을 형성하는 방법(Method of Forming Multi-Layer Interconnection)
JP3593935B2 (ja) バンプ付き配線回路基板の製造方法及びバンプ形成方法
JPH0682926B2 (ja) 多層配線基板の製造方法
JP2001257227A (ja) 半導体装置の製造方法
KR20160001827A (ko) 인쇄회로기판 제조방법
EP0128799A1 (fr) Procédé de réalisation d'un circuit hybride, et circuit hybride obtenu par ce procédé
JP2004031710A (ja) 配線基板の製造方法
TW200950018A (en) Circuit structure and manufactring method thereof
JPH10163261A (ja) 電子部品搭載用配線基板の製造方法
FR2735647A1 (fr) Carte de cablages en resine organique stratifiee et procede pour sa fabrication
FR2743666A1 (fr) Structure de boitier pour circuit integre
US8415246B2 (en) Method of forming a high density structure
FR2575965A1 (fr) Procede de fabrication de bande pour la fabrication automatique des circuits integres et bande obtenue par ce procede
JPH08330730A (ja) 薄膜多層配線基板の製造方法
JP6405810B2 (ja) モジュール部品製造方法

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20061230