FR2780551A1 - Micromodule electronique integre et procede de fabrication d'un tel micromodule - Google Patents

Micromodule electronique integre et procede de fabrication d'un tel micromodule Download PDF

Info

Publication number
FR2780551A1
FR2780551A1 FR9808426A FR9808426A FR2780551A1 FR 2780551 A1 FR2780551 A1 FR 2780551A1 FR 9808426 A FR9808426 A FR 9808426A FR 9808426 A FR9808426 A FR 9808426A FR 2780551 A1 FR2780551 A1 FR 2780551A1
Authority
FR
France
Prior art keywords
coil
chip
support plate
micromodule
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9808426A
Other languages
English (en)
Other versions
FR2780551B1 (fr
Inventor
Jacek Kowalski
Didier Serra
Frederic Bertholio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inside Technologies SA
Original Assignee
Inside Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR9808426A priority Critical patent/FR2780551B1/fr
Application filed by Inside Technologies SA filed Critical Inside Technologies SA
Priority to JP2000557500A priority patent/JP2002519866A/ja
Priority to US09/720,701 priority patent/US6319827B1/en
Priority to AU42687/99A priority patent/AU4268799A/en
Priority to CNB998100951A priority patent/CN100342536C/zh
Priority to EP99925077A priority patent/EP1097479A1/fr
Priority to PCT/FR1999/001405 priority patent/WO2000001013A1/fr
Publication of FR2780551A1 publication Critical patent/FR2780551A1/fr
Application granted granted Critical
Publication of FR2780551B1 publication Critical patent/FR2780551B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • H04B5/263—Multiple coils at either side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

La présente invention concerne un micromodule électronique (30) comprenant une plaquette support (2), une puce de circuit intégré (1) et au moins un enroulement plat formant bobine (31). Selon l'invention, la puce est enterrée dans au moins une couche (33, 34) d'au moins une matière isolante, la bobine (31) étant agencée sur la couche isolante.

Description

-1
MICROMODULE ELECTIRONIQUE INTEGRE ET PROCEDE DE FABRICATION D'UN
TEL MICROMODULE
La présente invention concerne un micromodule électronique comprenant une plaquette support, une puce de circuit intégré, et
au moins un enroulement plat formant une bobine d'antenne.
Ces dernières armnnées, on a développé des circuits intégrés fonctionnant sans contact par l'intermédiaire d'une bobine d'antenne, comprenant des moyens pour recevoir ou émettre des données par couplage inductif en présence d'un champ magnétique
émis par une station d'émission et/ou réception de données.
De tels circuits intégrés, ou transpondeurs passifs, permettent de réaliser divers objets portatifs électroniques fonctionnant sans contact comme des cartes à puce, des étiquettes
électroniques, des jetons électroniques,...
La présente invention concerne la fabrication de tels objets portatifs, et plus particulièrement la fabrication de la
partie électronique de ces objets portatifs.
Le procédé le plus généralement utilisé pour réaliser la partie électronique d'un objet portatif fonctionnant sans contact consiste à prévoir une plaquette support sur laquelle on dépose une bobine et une puce de silicium. La bobine est ensuite connectée à la puce et l'ensemble est recouvert d'une résine de protection. Généralement, la plaquette support est une plaquette de circuit imprimé. La bobine est un fil de cuivre rapporté par collage ou une bande de cuivre gravée. La connexion bobine/puce
est assurée par des fils métalliques soudés ultrasoniquement.
L'ensemble forme un micromodule électronique destiné à être introduit dans le corps d'un objet portatif (carte plastique,
jeton, pastille, clef...) ou fixé à sa surface.
Ce procédé présente l'inconvénient de nécessiter diverses étapes de manutention, de manipulation des éléments constitutifs
2 2780551
des micromodules, d'assemblage, de câblage, de contrôle... qui grèvent le prix de revient des micromodules et limitent les
cadences de production.
Par ailleurs, ce procédé ne permet pas de réaliser des micromodules de très faible épaisseur. Ainsi, la plaquette de circuit imprimé présente généralement une épaisseur de l'ordre de micromètres, la puce de silicium une épaisseur de l'ordre de micromètres après abrasion chimique ou mécanique de sa face arrière, et la hauteur des boucles formées par les fils de câblage est de l'ordre de 120 micromètres. Enfin, la résine d'enrobage recouvre les fils sur une épaisseur de 20 à 50 micromètres. Au total, l'épaisseur d'un micromodule classique est de l'ordre de 400 à 500 micromètres. En comparaison, une carte
plastique présente une épaisseur de l'ordre de 760 micromètres.
Ainsi, il est fréquent que des cartes à puce sans contact incorporant ce type de micromodule présentent des défauts de planéité. On connaît par ailleurs divers procédés permettant de réaliser collectivement une pluralité de bobines sur une tranche de silicium (wafer) comportant une pluralité de circuits intégrés, par exemple le procédé décrit dans le brevet US 4 857 893. Après découpe de la tranche de silicium, on obtient des micromodules intégrés de faible épaisseur. Les étapes de manutention, d'assemblage et de connexion des puces et des
bobines sont supprimées.
Cependant, la surface offerte par une puce de silicium, de quelques millimètres carrés, est insuffisante pour réaliser une bobine d'inductance élevée. Les circuits intégrés pourvus d'une bobine intégrée demeurent ainsi réservés à des applications dites "de proximité", o la distance de conmmnunication par induction
électromagnétique est faible et de l'ordre du millimètre.
Il est par ailleurs envisageable de réaliser sur une tranche de silicium des bobines de plus grandes dimensions, par exemple des bobines entourant les zones o se trouvent les circuits intégrés. Cette solution présente toutefois
3 2780551
1' inconvénient de diminuer le nombre de circuits intégrés pouvant être réalisés collectivement sur une même tranche de silicium et
d'augmenter leur prix de revient. Dans l'industrie du semi-
conducteur, le prix de revient d'une puce de silicium est en effet déterminé par le coût de production de la tranche de silicium divisé par le nombre de puces réalisées. Ainsi, par exemple, la réalisation de bobines de 6 mm2 sur une tranche de silicium comportant des circuits intégrés d'une surface de 2 mm2
multiplie par trois le prix de revient de chaque circuit intégré.
En définitive, les procédés consistant à intégrer des circuits électroniques et des bobines sur une même tranche de silicium n'apparaissent pas avantageux malgré le gain de main d'oeuvre que représente la suppression des étapes d'assemblage et
de câblage des bobines et des circuits intégrés.
On connaît enfin diverses filières technologiques permettant de réaliser à faible coût et de façon collective des bobines intégrées, notamment la filière des multicouches polyimide/oxyde de silicium /cuivre sur tranche de silicium. Une fois individualisées, les bobines se présentent sous la forme de puces de faibles dimensions qui peuvent être assemblées et connectées à des puces de circuits intégrés. On retrouve toutefois les problèmes de main d'oeuvre dus à la nécessité de manipuler, assembler et connecter deux par deux des composants
individuels de petite taille.
Ainsi, un objectif de la présente invention est de prévoir un procédé permettant de fabriquer collectivement des micromodules de faible épaisseur comprenant une bobine intégrée et un circuit intégré, sans augmentation du prix de revient des circuits intégrés et sans nécessiter des étapes d'assemblage deux
à deux de composants individuels.
Un autre objectif de la présente invention est de prévoir un micromodule hybride à deux modes de fonctionnement, à savoir un mode de fonctionnement conventionnel par l'intermédiaire de plages de contact et un mode de fonctionnement sans contact par
4 2780551
l'intermédiaire d'une bobine d'antenne, qui soit de faible
encombrement et simple à réaliser.
Ces objectifs sont atteints grâce à un procédé de fabrication collective d'une pluralité de micromodules électroniques comprenant chacun une plaquette support, une puce de circuit intégré comportant des plages de connexion électrique, et au moins une bobine, procédé comprenant les étapes consistant à assembler sur une plaque support une pluralité de puces de circuits intégrés; déposer à la surface de la plaque support une couche électriquement isolante recouvrant l'ensemble des puces; pratiquer dans la coucne isolante une pluralité d'ouvertures en regard des plages de connexion des puces; réaliser collectivement, sur la plaque support, une pluralité d'enroulements plats formant bobines; connecter chaque bobine à une puce correspondante; découper la plaque support pour
individualiser les micromodules.
Avantageusement, la connexion des bobines aux puces est réalisée en déposant un matériau conducteur dans les ouvertures
pratiquées dans la couche isolante.
Avantageusement, le matériau conducteur déposé dans les
ouvertures est le matériau conducteur formant les bobines.
Selon un mode de réalisation, on réalise la bobine sur
plusieurs niveaux conducteurs séparés par des couches isolantes.
Selon un mode de réalisation, la plaque support est en silicium. L'étape de dépôt d'une couche isolante comprend une étape de dépôt d'une couche de polyimide et une étape de dépôt d'une couche d'oxyde de silicium. Les bobines sont réalisées par
dépôt électrolytique et gravure d'une couche de cuivre.
Selon un mode de réalisation, l'étape de découpe de la plaque support est précédée d'une étape de dépôt d'une matière de
protection sur l'ensemble de la plaque support.
La présente invention concerne également un micromodule électronique comprenant une plaquette support, une puce de circuit intégré et au moins un enroulement plat formant bobine, dans lequel la puce est enterrée dans au moins une couche
2780551
électriquement isolante comprenant au moins une couche d'au moins un matériau isolant, la bobine étant agencée sur la couche isolante. Selon un mode de réalisation, la bobine est connectée à la puce par l'intermédiaire d'ouvertures métallisées traversant la couche isolante pour atteindre des plages de connexion électrique
de la puce.
Selon un mode de réalisation, la puce est recouverte par au moins deux couches isolantes, l'une des deux couches isolantes !0 sert de support à l'enroulement formant bobine, et l'autre couche isolante sert de support à un conducteur reliant une extrémité de
la bobine à une plage de connexion de la puce.
Selon un mode de réalisation, la puce est recouverte par au moins deux couches isolantes et la bobine comprend au moins deux enroulements plats agencés respectivement sur chacune des couches isolantes. La présente invention concerne également un micromodule hybride comprenant une plaquette support comportant sur sa face avant des plages de contact, dans lequel la plaquette support comporte sur sa face arrière un micromodule selon l'invention, le micromodule comprenant une puce de circuit intégré à deux modes de fonctionnement, avec ou sans contact, et une couche isolante comportant des ouvertures pour connecter la puce aux plages de contact. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail
dans la description suivante du procédé de fabrication selon
l'invention et de divers exemples de réalisation de micromodules selon l'invention, en relation avec les figures jointes parmi lesquelles: - les figures 1 et 2 illustrent une première étape du procédé selon l'invention et représentent respectivement par une vue de dessus et une vue en coupe une plaque support sur laquelle sont déposées des puces de silicium,
6 2780551
- les figures 3A à 3D sont des vues partielles en coupe de la plaque support et illustrent d'autres étapes du procédé selon 1 ' invention, - la figure 4 est une vue de dessus d'un premier exemple de réalisation d'un micromodule selon l'invention, - la figure 5 est une vue d'ensemble d'une pluralité de micromodules selon l'invention, réalisés collectivement sur la plaque support susmentionnére, - les figures 6 et 7 représentent respectivement par une vue de dessus et une vue en coupe un deuxième exemple de réalisation d'un micromodule selon l'invention, - les figures 8 et 9 représentent respectivement par une vue de dessus et une vue en coupe un troisième exemple de réalisation d'un micromodule selon l'invention, les figures O10A et 10B représentent respectivement par une vue de dessous et une vue de dessus un micromodule hybride comprenant un micromodule selon l'invention et des plages de contact, et - la figure 11 est le schéma électrique sous forme de blocs d'un circuit intégré fonctionnant sans contact et d'une station
d'émission/réception de données.
De façon générale, l'idée de la présente invention est de réaliser collectivement des bobines sur un support sur lequel ont été préalablement agencées des puces de circuits intégrés. Le support est distinct de la tranche de silicium à partir de laquelle les circuits intégrés ont été fabriqués et le procédé n'entraîne pas une augmentation de leur prix de revient. Les
bobines sont réalisées au moyen d'une technologie à faible coût.
On obtient ainsi, après découpe du support, des micromodules
intégrés à faible prix de revient.
Une première étape du procédé selon l'invention, illustrée par les figures 1 et 2, consiste à agencer une pluralité de puces de silicium 1 sur une plaque support 2 choisie de préférence rigide. Les puces sont fixées à la plaque support 2 par tout moyen classique, par exemple par collage, et sont agencées à une
7 2780551
distance D prédéterminée les unes des autres. Cette étape est de préférence automatisée pour l'obtention d'un positionnement précis des puces. A cet effet, des mires 3 peuvent être prévues
sur la plaque support 2.
Les puces de silicium 1 sont des circuits intégrés du type fonctionnant sans contact et comportent des plages métallisées 4 prévues pour être connectées à une bobine. Les puces sont issues d'une tranche de silicium amincie par un procédé d'abrasion classique, chimique ou mécanique. L'épaisseur des puces peut être choisie inférieure à celle des puces montées sur des plaquettes de circuit imprimé en raison de la rigidité de la plaque support
2, et être de l'ordre de 50 à 150 micromètres.
Selon l'invention, on va ensuite fabriquer sur la plaque support 2 une pluralité de bobines intégrées qui formeront avec
les puces 1 des micromodules intégrés de faible épaisseur.
Dans ce qui suit, on décrira un exemple de mise en oeuvre du procédé selon l'invention faisant appel à la technologie polyimide/oxyde de silicium/cuivre sur substrat de silicium, utilisée dans l'art antérieur pour réaliser des bobines intégrées Ainsi, la plaque support 2 est ici une tranche vierge de silicium d'une épaisseur standard de l'ordre de 675 micromètres, qui sera amincie au cours d'une étape finale du
procédé de fabrication.
Les figures 3A à 3C sont des vues partielles en coupe de la plaque support 2 illustrant diverses étapes du procédé selon l'invention. Les épaisseurs des divers éléments ne sont pas
reproduites à l'échelle dans un souci de lisibilité des figures.
Au cours de l'étape illustrée par la figure 3A, la plaque support 2 est recouverte par une couche 5 de polyimide. De façon classique, le polyimide est déposé en phase liquide, puis réparti
sur la plaque 2 par centrifugation et polymérisé dans une étuve.
Selon la viscosité du polyimide, plusieurs étapes de dépôt, centrifugation et polymérisation peuvent être nécessaires pour l'obtention d'une couche 5 recouvrant entièrement les puces de
silicium 1.
xS 2780551 Cette étape est suivie d'une étape classique de rectification ("planarisation") de la couche polyimide 5, par exemple par abrasion mécanique. De préférence, on poursuit l'abrasion jusqu'à ce que l'épaisseur de la couche de polyimide 5 au dessus des puces de silicium 1 soit assez faible, par exemple
de l'ordre de 10 micromètres.
L'étape suivante, illustrée par la figure 3B, consiste à déposer sur la couche rectifiée 5 une fine couche d'oxyde de
silicium 6, d'une épaisseur de l'ordre de 5 à 10 micromètres.
L'oxyde est déposé de façon classique, par exemple en phase
vapeur selon la technique CVD ("Chemical Vapor Deposition").
On considérera maintenant dans un souci de simplicité que les couches de polyimide 5 et d'oxyde de silicium 6 ne forment qu'une seule et méme couche isolante 7 dans laquelle la puce 1 est enterrée. En effet le dépôt cumulé de ces deux matières est une particularité du procédé utilisé ici, le polyimide permettant de réaliser en peu de temps une couche isolante de forte épaisseur et l'oxyde servant de support à une couche de cuivre
déposée au cours d'une étape décrite plus loin.
Au cours de l'étape illustrée par la figure 3C, on perfore la couche isolante 7 pour faire apparaître des ouvertures 8 en regard des plages métallisées 4 des puces de silicium 1. De préférence, les ouvertures 8 sont réalisées par gravure chimique de la couche isolante 7, au moyen d'un masque de gravure en résine photosensible que l'on a préalablement insolé et développé. Un mode de réalisation particulier de cette étape de gravure consiste à graver tout d'abord la couche d'oxyde 6 au moyen d'un premier agent de gravure non agressif pour le polyimide, avec interposition d'un masque de gravure. On utilise ensuite la couche d'oxyde gravée comme masque de gravure pour graver la couche de polyimide 5, au moyen d'un deuxième agent de
gravure non agressif pour 1 'oxyde.
Au cours de l'étape illustrée par la figure 3D, on dépose sur la couche isolante 7 une couche cuivre 9 d'une épaisseur de l'ordre de 20 à 50 micromètres, par exemple par électrolyse. La
9 2780551
couche de cuivre 9 pénètre dans les ouvertures 8 et adhère aux plages 4 de connexion de la puce 1. La couche de cuivre 9 est ensuite gravée de manière à faire apparaître des enroulements plats en forme de bobines 10, chaque enroulement étant connecté à une puce de silicium 1. :La figure 4 représente un exemple de bobine 10 réalisée selon le procédé de 1' invention, formant avec une puce enterrée 1 un micromodule intégré 20. Ici, la bobine 10 chevauche la puce 1 dans une position sensiblement décalée permettant de faire coincider les extrémités de la spire interne et de la spire
externe avec les plages de connexion 4 de la puce 1.
La figure 5 donne une vue d'ensemble de la surface de la plaque de silicium 2. On voit que l'on a réalisé collectivement une pluralité micromodules 20. Avant d'être découpée en micromodules individuels, la plaque 2 est de préférence recouverte d'une couche de résine de protection, puis amincie par abrasion de sa face arrière jusqu'à l'obtention d'une épaisseur de l'ordre de 100 micromètres. Au final, les micromodules selon l'invention présentent une faible épaisseur, de l'ordre de 200 à
300 micromètres.
Ainsi, le procédé selon l'invention permet de réaliser des micromodules intégrés comparables en termes d'encombrement à ceux réalisés dans l'art antérieur sur des tranches de silicium comportant des circuits intégrés. Toutefois, la surface occupée par les bobines, choisie en fonction de l'application envisagée, n'a pas d'incidence sur le prix de revient des circuits intégrés
qui sont réalisés ici sur une tranche de silicium indépendante.
Le processus de fabrication des bobines étant nettement moins coûteux que le processus de fabrication des circuits intégrés, le prix de revient des micromodules selon l'invention n'augmente pas de façon rédhibitoire en fonction de la surface occupée par les bobines. En effet, la réalisation d'un micromodule selon l'invention ne nécessite en pratique que 2 à 5 masques de gravure (selon le mode de réalisation choisi) alors que la fabrication d'un circuit intégré nécessite classiquement une vingtaine de Wi o2780551 masques de gravure. En outre, la précision requise pour la réalisation des bobines n'est que de l'ordre de 1 à 2 micromètres alors qu'un circuit intégré est réalisé aujourd'hui avec une
précision inférieure au micromètre.
D'autre part, le procédé selon l'invention offre des possibilités étendues en termes de conception des micromodules, grâce à la possibilité de prévoir plusieurs niveaux conducteurs, ici plusieurs niveaux de cuivre séparés par des couches isolantes. De façon générale, plusieurs niveaux conducteurs peuvent être prévus pour démultiplier le nombre d'enroulements de la bobine. Un compromis peut être fait entre une extension du nombre d'enroulements dans le plan de la plaque support et une extension du nombre d'enroulements sur plusieurs niveaux conducteurs. Pour fixer les idées, les figures 6 et 7, 8 et 9 représentent deux autres exemples de réalisation de micromodules
selon l'invention.
Le micromodule 30 illustré sur les figures 6 et 7 comporte une bobine 31 de plus grande taille que celle du micromodule de la figure 4, la bobine 31 entourant ici la puce de silicium 1. La connexion de la spire externe de la bobine 31 à l'une des plages métallisées 4 de la puce de silicium est assurée par une piste conductrice 32 en cuivre agencée sur une première couche isolante 33, la bobine 31 étant agencée sur une deuxième couche isolante 34. La connexion de la piste 32 à la bobine 31 est assurée par une ouverture 35 pratiquée dans la couche 34 et sa connexion à la plage métallisée t est assurée par une ouverture 36 pratiquée dans la couche 33. Enfin, la spire interne de la bobine 31 est connectée à l'autre plage métallisée 4 par l'intermédiaire de deux ouvertures superposées 37, 38 pratiquées dans les couches isolantes 33, 34. Une variante de réalisation consiste à' intervertir les positions relatives de la bobine 31 et de la
piste 32 sur chacune des couches isolantes.
Le micromodule 40 représenté sur les figures 8 et 9 comporte deux couches isolantes 41, 42 et une bobine 43 comprenant deux enroulements plats 44, 45 superposés et connectés en série. Le premier enroulement 44, représenté en traits
pointillés sur la figure 8, est déposé sur la couche isolante 41.
L'une de ses extrémités est connectée à une plage métallisée 4 de la puce 1 par l'intermédiaire d'une ouverture 46 pratiquée dans la première couche isolante 41. L'autre extrémité de l'enroulement 44 est connectée à une extrémité du deuxième enroulement 45 par l'intermédiaire d'une ouverture 47 pratiquée dans la deuxième couche isolante 42. Enfin, l'autre extrémité de l'enroulement 45 est connectée à l'autre plage métallisée 4 de la puce 1 par l'intermédiaire de deux ouvertures superposées 48, 49
pratiquées dans les deux couches isolantes 41, 42.
Les figures 10A et 0lB représentent respectivement la face arrière 60-1 et la face avant 60-2 d'un micromodule hybride 60 pour carte à puce à deux modes de fonctionnement. Le micromodule comprend une plaquette support 61 de faible épaisseur, par exemple une plaquette en époxy. Sur la face arrière 60-1 de la plaquette 61 est collé un micromodule 50 selon l'invention, du type décrit en relation avec les figures 6 ou 8, comprenant une plaquette support 2 et une bobine 51 entourant une puce de silicium 52 enterrée dans une couche isolante 53. La bobine 51, réalisée sur deux premiers niveaux de la couche isolante 53, est recouverte par un troisième niveau de la couche isolante 53 et/ou par une résine de protection. La puce de silicium 52 est un circuit intégré à deux modes de fonctionnement d'un type connu, par exemple celui décrit dans la demande WO 97/49059. La puce 52 comporte ainsi deux plages métallisées 4 connectées à la bobine 51, pour le mode de fonctionnement sans contact, et des plages métallisées 54 pour le mode de fonctionnement avec contact. Les plages 54 sont accessibles grâce à des ouvertures 55 débouchant à l'air libre, pratiquées dans la couche isolante 53 ainsi que, le cas échéant, dans la résine de protection. Les plages 54 sont reliées électriquement, par l'intermédiaire de fils 62 d'aluminium ou d'or et d'orifices 63 pratiqués dans la plaquette support 61, à des plages de contact Cl à C6 du type ISO 7816
12 2780551
agencées sur la face avant 60-2 du micromodule hybride 60 (figure O10B). Sur la face avant 60-1, le micromodule 60 comporte deux autres plages C7 à C8 prévues par la norme précitée mais
généralement non utilisées.
Ainsi, le circuit intégré 52 peut être activé par l'intermédiaire des plages de contact Cl à C6 ou par induction électromagnétique. L'emplacement occupé par le micromodule 50 sur la face arrière 60-1 est représenté en traits pointillés sur la figure O10B. On voit que les plages Cl à C8 ne recouvrent pas l'emplacement correspondant sur la face avant 60-2 afin de rne pas former écran à la circulation d'un champ magnétique dans la bobine 51. Le micromodule hybride 60 selon l'invention offre ainsi une bonne perméabilité magnétique et les plages Cl à C8 ne
diminuent pas de façon sensible la distance de communication.
Bien entendu, le micromodule hybride qui vient d'être décrit peut recevoir tout type de micromodule selon l'invention, par exemple le micromodule représenté en figure 4 dans lequel la
bobine chevauche le circuit intégré.
En pratique, les couches isolantes sur lesquelles reposent les niveaux conducteurs supérieurs d'un micromodule selon l'invention peuvent être de simples couches d'oxyde afin de limiter le nombre d'étapes de fabrication, ou comporter une
alternance de couches d'oxyde et de couches polyimide/oxyde.
De façon générale, le procédé selon l'invention n'est pas limité à la filière technologique qui vient d'être décrite et peut être mis en oeuvre avec toute technologie permettant d'enterrer une puce de silicium dans une couche isolante, puis de
déposer ou intégrer une bobine sur ou dans la couche isolante.
A titre de rappel, la figure 11 représente très schématiquement un exemple d'architecture de circuit intégré IC fonctionnant sans contact, communiquant par induction électromagnétique avec une station RD d'émission et/ou de réception de données. Le circuit IC et la station RD sont équipés chacun d'une bobine d'antenne, respectivement Lp, Ls. Le circuit IC comprend une capacité d'entrée Cp, une unité centrale UC à
13 2780551
microprocesseur ou à logique câblée, une mémoire MEM, un pont de diodes Pd, un circuit démodulateur-décodeur DD et un circuit modulateur-codeur MC. La capacité d'entrée Cp forme avec la bobine Lp un circuit résonant LpCp de fréquence propre Fp. Le démodulateur DD, le modulateur MC et le pont de diodes Pd sont
connectés en parallèle avec le circuit d'antenne LpCp.
En présence d'un champ magnétique alternatif émis par la bobine Ls de la station RD, une tension induite Vp apparaît aux bornes du circuit d'antenne LpCp. Cette tension Vp est redressée par le pont Pd pour fournir au circuit IC une tension continue d'alimentation Vcc. Pour la transmission de données numériques à la station RD, l'unité centrale UC communique les données à émettre au circuit modulateur MC qui module la charge de la bobine Lp en fonction des données qu'il reçoit, selon un codage prédétermine. Les modulations de charge se répercutent par couplage inductif sur la bobine Ls et sont détectées par la station Rd. L'extraction des données reçues est assurée par une opération inverse de démodulation et de décodage. Pour la transmission de données numériques vers la puce IC, la station RD module 1 'amplitude du champ magnétique en fonction des données à émettre, selon un codage prédéterminé. Dans la puce IC, le circuit DD démodule la tension Vp, décode les données reçues et les envoie à l'unité centrale UC, qui peut les charger dans la
mémoire MEM.
14 2780551

Claims (12)

REVENDICATIONS
1. Procédé de fabrication collective d'une pluralité de micromodules électroniques (20, 30, 40) comprenant chacun une plaquette support, une puce de circuit intégré (1) comportant des plages de connexion électrique (4), et au moins une bobine (10, 31, 43), caractérisé en ce qu'il comprend les étapes consistant à assembler sur une plaque support (2) une pluralité de puces de circuits intégrés (1); déposer à la surface de la plaque support (2) une couche électriquement isolante (5, 6, 7, 33, 34, 41, 42) recouvrant 1 'ensemble des puces; pratiquer dans la couche isolante une pluralité d'ouvertures (8, 36, 37, 38, 46, 48, 49) en regard des plages (4) de connexion des puces; réaliser collectivement, sur la plaque support, une pluralité d'enroulements plats formant bobines (10, 31, 43, 44, 45); connecter chaque bobine à une puce correspondante, et découper la
plaque support (2) pour individualiser les micromodules.
2. Procédé selon la revendication 1, dans lequel la connexion des bobines aux puces est réalisée en déposant un matériau conducteur dans les ouvertures pratiquées dans la couche isolante.
3. Procédé selon la revendication 2, dans lequel le matériau conducteur déposé dans les ouvertures est le matériau
conducteur formant les bobines.
4. Procédé selon l'une des revendications 1 à 3, dans
lequel on réalise la bobine (31, 32, 43, 44, 45) sur plusieurs niveaux conducteurs séparés par des couches isolantes (33, 34,
41, 42).
5. Procédé selon l'une des revendications 1 à 4, dans
lequel la plaque support (2) est en silicium, l'étape de dépôt d'une couche isolante comprend une étape de dépôt d'une couche de polyimide et une étape de dépôt d'une couche d'oxyde de silicium, et les bobines sont réalisées par dépôt électrolytique et gravure
d'une couche de cuivre.
2780551
6. Procédé selon l'une des revendications 1 à 5, dans
lequel l'étape de découpe de la plaque support est précédée d'une étape de dépôt d'une matière de protection sur l'ensemble de la
plaque support.
7. Micromodule électronique (20, 30, 40, 50) comprenant une plaquette support (2), une puce de circuit intégré (1, 52) et au moins un enroulement plat formant bobine (10, 31, 43, 44, 45, 51), caractérisé en ce que la puce est enterrée dans au moins une couche électriquement isolante (5, 6, 7, 33, 34, 41, 42, 53) comprenant au moins une couche d'au moins un matériau isolant, et
en ce que la bobine est agencée sur la couche isolante.
8. Micromodule selon la revendication 7, dans lequel la bobine est connectée à la puce par l'intermédiaire d'ouvertures (8, 36, 37, 38, 46, 47, 48, 49) métallisées traversant la couche isolante pour atteindre des plages (4) de connexion électrique de
la puce.
9. Micromodule (30) selon l'une des revendications 7 et 8,
dans lequel: - la puce est recouverte par au moins deux couches isolantes (33,
34, 41, 42),
- l'une des deux couches isolantes (34, 42) sert de support à 1 'enroulement formant bobine, et - l'autre couche isolante (33, 41) sert de support à un conducteur (32, 44, 73) reliant une extrémité de la bobine à une
plage (4) de connexion de la puce.
10. Micromodule (40) selon l'une des revendications 7 à 9,
dans lequel la puce est recouverte par au moins deux couches isolantes (41, 42) et la bobine (43) comprend au moins deux enroulements plats (44, 45) agencés respectivement sur chacune
des couches isolantes.
11. Micromodule selon l'une des revendications 7 à 10, dans
lequel la plaquette support (2) est en silicium et la couche isolante (7) comprend une couche de polyimide (5) et une couche
d'oxyde de silicium (6).
16 2780551
12. Micromodule hybride (60) comprenant une plaquette support (61) comportant sur sa face avant (60-2) des plages de
contact (C1-C8), caractérisé en ce que la plaquette support (61) comporte sur sa face arrière (60-1) un micromodule (50) selon5 l'une des revendications 7 à 11, le micromodule (50) comprenant une puce de circuit intégré (52) à deux modes de fonctionnement,
avec ou sans contact, et une couche isolante (33) comportant des ouvertures (55) pour connecter la puce (52) aux plages de contact (ClC8).
FR9808426A 1998-06-29 1998-06-29 Micromodule electronique integre et procede de fabrication d'un tel micromodule Expired - Fee Related FR2780551B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR9808426A FR2780551B1 (fr) 1998-06-29 1998-06-29 Micromodule electronique integre et procede de fabrication d'un tel micromodule
US09/720,701 US6319827B1 (en) 1998-06-29 1999-06-14 Integrated electronic micromodule and method for making same
AU42687/99A AU4268799A (en) 1998-06-29 1999-06-14 Integrated electronic micromodule and method for making same
CNB998100951A CN100342536C (zh) 1998-06-29 1999-06-14 集成电子微组件及制造该微组件的方法
JP2000557500A JP2002519866A (ja) 1998-06-29 1999-06-14 集積電子マイクロモジュール及びその製造方法
EP99925077A EP1097479A1 (fr) 1998-06-29 1999-06-14 Micromodule electronique integre et procede de fabrication d'un tel micromodule
PCT/FR1999/001405 WO2000001013A1 (fr) 1998-06-29 1999-06-14 Micromodule electronique integre et procede de fabrication d'un tel micromodule

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9808426A FR2780551B1 (fr) 1998-06-29 1998-06-29 Micromodule electronique integre et procede de fabrication d'un tel micromodule

Publications (2)

Publication Number Publication Date
FR2780551A1 true FR2780551A1 (fr) 1999-12-31
FR2780551B1 FR2780551B1 (fr) 2001-09-07

Family

ID=9528147

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9808426A Expired - Fee Related FR2780551B1 (fr) 1998-06-29 1998-06-29 Micromodule electronique integre et procede de fabrication d'un tel micromodule

Country Status (7)

Country Link
US (1) US6319827B1 (fr)
EP (1) EP1097479A1 (fr)
JP (1) JP2002519866A (fr)
CN (1) CN100342536C (fr)
AU (1) AU4268799A (fr)
FR (1) FR2780551B1 (fr)
WO (1) WO2000001013A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3040534A1 (fr) * 2015-08-28 2017-03-03 St Microelectronics Sa Dispositif electronique muni d'une couche conductrice et procede de fabrication
US9748159B2 (en) 2015-09-30 2017-08-29 Stmicroelectronics (Grenoble 2) Sas Electronic device provided with an integral conductive wire and method of manufacture
US9754851B2 (en) 2015-08-28 2017-09-05 Stmicroelectronics (Grenoble 2) Sas Electronic device provided with an integrated conductor element and fabrication method

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2790849B1 (fr) * 1999-03-12 2001-04-27 Gemplus Card Int Procede de fabrication pour dispositif electronique du type carte sans contact
JP2001188891A (ja) * 2000-01-05 2001-07-10 Shinko Electric Ind Co Ltd 非接触型ｉｃカード
FR2812482B1 (fr) 2000-07-28 2003-01-24 Inside Technologies Dispositif electronique portable comprenant plusieurs circuits integres sans contact
DE10114355A1 (de) * 2001-03-22 2002-10-17 Intec Holding Gmbh Verfahren zur Herstellung einer kontaktlosen multifunktionalen Chipkarte sowie entsprechend hergestellte Chipkarte
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6882239B2 (en) 2001-05-08 2005-04-19 Formfactor, Inc. Electromagnetically coupled interconnect system
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
JP4763463B2 (ja) * 2003-02-28 2011-08-31 シーメンス アクチエンゲゼルシヤフト 基板とパワーエレクトロニクス素子を備えた装置およびその製造方法
DE10340129B4 (de) * 2003-08-28 2006-07-13 Infineon Technologies Ag Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7466157B2 (en) 2004-02-05 2008-12-16 Formfactor, Inc. Contactless interfacing of test signals with a device under test
US8407097B2 (en) 2004-04-15 2013-03-26 Hand Held Products, Inc. Proximity transaction apparatus and methods of use thereof
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
JP4547625B2 (ja) * 2005-07-04 2010-09-22 ソニー株式会社 通信ボード
US7410894B2 (en) * 2005-07-27 2008-08-12 International Business Machines Corporation Post last wiring level inductor using patterned plate process
US7795700B2 (en) * 2008-02-28 2010-09-14 Broadcom Corporation Inductively coupled integrated circuit with magnetic communication path and methods for use therewith
US8724340B2 (en) 2008-09-09 2014-05-13 Infineon Technologies Ag Data carrier for contactless data transmission and a method for producing such a data carrier
DE102008046407B4 (de) * 2008-09-09 2015-12-03 Infineon Technologies Ag Datenträger für kontaktlose Datenübertragung und ein Verfahren zur Herstellung eines solchen Datenträgers
US9146207B2 (en) * 2012-01-10 2015-09-29 Hzo, Inc. Methods, apparatuses and systems for sensing exposure of electronic devices to moisture
CN103366215B (zh) * 2012-04-05 2016-08-03 英飞凌科技股份有限公司 用于无接触数据传输的数据载体及其产生方法
US20140042230A1 (en) * 2012-08-09 2014-02-13 Infineon Technologies Ag Chip card module with separate antenna and chip card inlay using same
US9202162B2 (en) * 2012-11-09 2015-12-01 Maxim Integrated Products, Inc. Embedded radio frequency identification (RFID) package
DE102016106698A1 (de) * 2016-04-12 2017-10-12 Infineon Technologies Ag Chipkarte und Verfahren zum Herstellen einer Chipkarte
FR3123778A1 (fr) * 2021-06-07 2022-12-09 Eyco Procédé de fabrication d’un circuit imprimé intégrant un composant électronique et module de carte à puce obtenu par ledit procédé.

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226506A (ja) * 1992-02-18 1993-09-03 Mitsubishi Materials Corp 表面実装型複合部品及びその製造方法
JPH0714876A (ja) * 1993-06-17 1995-01-17 Matsushita Electron Corp 集積回路装置及びその製造方法
JPH07106514A (ja) * 1993-10-07 1995-04-21 Toshiba Corp 半導体集積回路装置
GB2300068A (en) * 1992-07-21 1996-10-23 Mitsubishi Electric Corp Semiconductor device
EP0782190A2 (fr) * 1995-12-27 1997-07-02 Nec Corporation Dispositif semi-conducteur comprenant un élément inducteur

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190057B2 (ja) * 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226506A (ja) * 1992-02-18 1993-09-03 Mitsubishi Materials Corp 表面実装型複合部品及びその製造方法
GB2300068A (en) * 1992-07-21 1996-10-23 Mitsubishi Electric Corp Semiconductor device
JPH0714876A (ja) * 1993-06-17 1995-01-17 Matsushita Electron Corp 集積回路装置及びその製造方法
JPH07106514A (ja) * 1993-10-07 1995-04-21 Toshiba Corp 半導体集積回路装置
EP0782190A2 (fr) * 1995-12-27 1997-07-02 Nec Corporation Dispositif semi-conducteur comprenant un élément inducteur

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 017, no. 672 (E - 1474) 10 December 1993 (1993-12-10) *
PATENT ABSTRACTS OF JAPAN vol. 095, no. 004 31 May 1995 (1995-05-31) *
PATENT ABSTRACTS OF JAPAN vol. 095, no. 007 31 August 1995 (1995-08-31) *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3040534A1 (fr) * 2015-08-28 2017-03-03 St Microelectronics Sa Dispositif electronique muni d'une couche conductrice et procede de fabrication
US9754851B2 (en) 2015-08-28 2017-09-05 Stmicroelectronics (Grenoble 2) Sas Electronic device provided with an integrated conductor element and fabrication method
US9754853B2 (en) 2015-08-28 2017-09-05 Stmicroelectronics (Grenoble 2) Sas Electronic device furnished with a conducting layer and method of fabrication
US10062961B2 (en) 2015-08-28 2018-08-28 STMicroelectronics (Alps) SAS Electronic device furnished with a conducting layer and method of fabrication
US10116037B2 (en) 2015-08-28 2018-10-30 STMicroelectronics (Alps) SAS Electronic device provided with an integrated conductor element and fabrication method
US10522899B2 (en) 2015-08-28 2019-12-31 Stmicroelectronics (Grenoble 2) Sas Electronic device provided with an integrated conductor element and fabrication method
US10879583B2 (en) 2015-08-28 2020-12-29 STMicroelectronics (Alps) SAS Electronic device provided with an integrated conductor element and fabrication method
US9748159B2 (en) 2015-09-30 2017-08-29 Stmicroelectronics (Grenoble 2) Sas Electronic device provided with an integral conductive wire and method of manufacture
US10103079B2 (en) 2015-09-30 2018-10-16 STMicroelectronics (Alps) SAS Electronic device provided with an integral conductive wire and method of manufacture

Also Published As

Publication number Publication date
CN100342536C (zh) 2007-10-10
EP1097479A1 (fr) 2001-05-09
AU4268799A (en) 2000-01-17
JP2002519866A (ja) 2002-07-02
CN1315056A (zh) 2001-09-26
FR2780551B1 (fr) 2001-09-07
WO2000001013A1 (fr) 2000-01-06
US6319827B1 (en) 2001-11-20

Similar Documents

Publication Publication Date Title
FR2780551A1 (fr) Micromodule electronique integre et procede de fabrication d'un tel micromodule
KR100358578B1 (ko) 칩 카드 모듈, 그 모듈을 포함하는 조합 칩 카드 및 그 제조 방법
FR2621147A1 (fr) Carte a circuits integres du type sans contact et dispositif de lecture/ecriture de cartes du type sans contact
FR2756955A1 (fr) Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
WO1993011564A1 (fr) Carte a circuit integre comprenant des moyens de protection du circuit integre
FR2716281A1 (fr) Procédé de fabrication d'une carte sans contact.
FR2765010A1 (fr) Micromodule electronique, notamment pour carte a puce
WO2001050547A1 (fr) Antenne de couplage a capacite variable
EP1428258B1 (fr) Procede de fabrication d'une etiquette electronique de faible epaisseur
JP7474251B2 (ja) チップカード用電子モジュール
EP0925553B1 (fr) Procede de fabrication d'un ensemble de modules electroniques pour cartes a memoire sans contact
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
FR2785071A1 (fr) Procede de fabrication d'une carte a puce et d'un module electronique destine a etre insere dans une telle carte
WO1998057298A1 (fr) Procede de fabrication de carte a puce sans contact
US20060285301A1 (en) Method for making a pre-laminated inlet
US11893440B2 (en) Card-type substrate having biometric functionality and a method of forming the same
FR2795202A1 (fr) Carte et procede de fabrication de cartes ayant une interface de communication a contact et sans contact
WO2020099279A1 (fr) Procede de realisation d'un insert electronique pour support portable multi-composants et insert obtenu
FR2745931A1 (fr) Carte a puce
FR2938380A1 (fr) Couche support d'antenne filaire et/ou d'elements de connexion filaire pour carte a microcircuit
WO2023062293A1 (fr) Carte à puce avec capteur biométrique
JP2007141237A (ja) チップカードのコンタクト層の製造方法
EP2722795A1 (fr) Procédé de fabrication d'un dispositif multi-composants comprenant un module électrique et/ou électronique
FR2798002A1 (fr) Procede de fabrication de micromodules electroniques comprenant une antenne et micromodules obtenus par le procede
FR3108011A1 (fr) Prélaminé pour une carte électronique, et procédés de réalisation d’un tel prélaminé et d’une carte électronique comportant un tel prélaminé

Legal Events

Date Code Title Description
CA Change of address
CD Change of name or company name
GC Lien (pledge) constituted
AU Other action affecting the ownership or exploitation of an industrial property right
GC Lien (pledge) constituted
RG Lien (pledge) cancelled
ST Notification of lapse

Effective date: 20110228