FR2857157A1 - Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant - Google Patents

Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant Download PDF

Info

Publication number
FR2857157A1
FR2857157A1 FR0307977A FR0307977A FR2857157A1 FR 2857157 A1 FR2857157 A1 FR 2857157A1 FR 0307977 A FR0307977 A FR 0307977A FR 0307977 A FR0307977 A FR 0307977A FR 2857157 A1 FR2857157 A1 FR 2857157A1
Authority
FR
France
Prior art keywords
component
pads
components
support
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0307977A
Other languages
English (en)
Other versions
FR2857157B1 (fr
Inventor
Christian Val
Olivier Lignier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3D Plus SA
Original Assignee
3D Plus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3D Plus SA filed Critical 3D Plus SA
Priority to FR0307977A priority Critical patent/FR2857157B1/fr
Priority to US10/562,685 priority patent/US7635639B2/en
Priority to PCT/EP2004/051314 priority patent/WO2005004237A1/fr
Priority to EP04766105A priority patent/EP1642336A1/fr
Publication of FR2857157A1 publication Critical patent/FR2857157A1/fr
Application granted granted Critical
Publication of FR2857157B1 publication Critical patent/FR2857157B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

La présente invention concerne un procédé d'interconnexion à faible épaisseur de composants actif et passif à deux ou trois dimensions, et les composants hétérogènes à faible épaisseur en résultant.Selon l'invention, le procédé comprend :- le positionnement et la fixation (11) sur un support plan (23) d'au moins un composant actif et un composant passif, les plots étant en contact avec le support ,- le dépôt (12) d'une couche de polymère (24) sur l'ensemble du support et desdits composants,- le retrait (14) du support,- la redistribution des plots (15) entre les composants et/ou vers la périphérie au moyen de conducteurs métalliques (26) agencés selon un schéma prédéterminé, permettant d'obtenir une structure hétérogène reconstituée,- l'amincissement hétérogène (16) de ladite structure par surfaçage non sélectif de la couche de polymère et d'au moins un composant passif (22).

Description

Procédé d'interconnexion de composants actif et passif et composant
hétérogène à faible épaisseur en résultant La présente invention concerne un procédé d'interconnexion de 5 composants actif et passif, à deux ou trois dimensions, et les composants hétérogènes à faible épaisseur en résultant.
Il existe une très forte tendance à l'amincissement des composants et plus particulièrement des composants actifs de type pastille semi- conductrice ou puce . En ce qui concerne les composants passifs, et notamment les condensateurs, seuls les condensateurs déposés sur substrat (verre, alumine, silicium) peuvent avoir des épaisseurs comparables à celles des composants actifs amincis. L'inconvénient de ces condensateurs déposés vient de leur très faible permittivité, celle-ci allant de 4 à quelques dizaines, tandis que les permittivités des condensateurs céramiques atteignent plusieurs milliers. Ces derniers condensateurs à base de titanate de baryum sont très stables et très fiables. Jusqu'à ce jour, les fabricants essaient de réduire leur épaisseur et celle-ci atteint 0,5 à 0,6 mm. Or pour les applications d'empilage de composants en trois dimensions, il devient possible d'empiler des puces amincies de 150, 100, voire 50 microns. Ceci n'est pas compatible avec les épaisseurs des condensateurs céramiques actuels de 500 à 600 microns. Or pour le découplage des puces numériques, il est nécessaire de disposer de plusieurs condensateurs par puce avec des valeurs capacitives de 100 à 200 nanofarads. Seuls les condensateurs céramiques peuvent permettre d'obtenir de telles valeurs dans des dimensions surfaciques réduites (par exemple 1 à 2 mm2).
La présente invention permet de remédier aux inconvénients précités en proposant un procédé d'interconnexion de composants actif et passif, s'appliquant notamment à l'interconnexion de composants actifs de type puces et de condensateurs céramiques, permettant de réaliser des composants hétérogènes à deux ou trois dimensions de faible épaisseur. Le procédé est basé sur un amincissement simultané des composants actif et passif enrobés dans une couche de polymère par surfaçage hétérogène, c'est-à-dire appliqué de façon non sélective à la fois aux composants passif et actif et à la couche de polymère les enrobant, la déposante ayant montré que, de façon surprenante, ce procédé n'affecte pas significativement les performances des composants passifs, y compris les condensateurs céramiques.
Plus précisément, l'invention propose un procédé d'interconnexion de composants actif et passif, munis de plots pour leur interconnexion, 5 caractérisé en ce qu'i comprend: - le positionnement et la fixation sur un support plan d'au moins un composant actif et un composant passif, les plots étant en contact avec le support, - le dépôt d'une couche de polymère sur l'ensemble du support et 1 o desdits composants, - le retrait du support, - la redistribution des plots entre les composants et/ou vers la périphérie au moyen de conducteurs métalliques agencés selon un schéma prédéterminé, permettant d'obtenir une structure hétérogène reconstituée, - l'amincissement hétérogène de ladite structure par surfaçage non sélectif de la couche de polymère et d'au moins un composant passif.
D'autres avantages et caractéristiques apparaîtront plus clairement à la lecture de la description qui suit, illustrée par les figures annexées qui représentent: - la figure 1, un mode de réalisation du procédé selon l'invention; les figures 2A, 2B et 2C des exemples de réalisation des étapes du procédé selon la revendication 1; les figures 3A et 3B des exemples de réalisation de l'étape 25 préalable d'amincissement sur des condensateurs céramiques; la figure 4, le schéma d'une résistance auquel peut s'appliquer le procédé selon l'invention; la figure 5, le procédé selon l'invention appliqué à 30 l'interconnexion en trois dimensions; la figure 6, un schéma illustrant des étapes du procédé décrit sur la figure 5; la figure 7, un schéma montrant selon une vue de coupe un composant hétérogène 3D aminci obtenu par le procédé décrit 35 à partir de la figure 5; La figure 8, un schéma illustrant les étapes d'un procédé interconnexion 3D à faible épaisseur selon l'invention selon une variante.
Sur ces figures, les mêmes références se rapportent aux éléments 5 identiques. Par ailleurs, pour la clarté des dessins, l'échelle réelle n'a pas été respectée.
La figure 1 décrit un mode de réalisation du procédé d'interconnexion de composants passif et actif selon l'invention, notamment pour la réalisation de composants hétérogènes à trois dimensions de très faible épaisseur. Par composant hétérogène, on entend un composant électronique comprenant à la fois un ou plusieurs composants actif(s) et passif(s) connectés ensemble en vue de former un circuit électronique afin d'assurer une fonction électronique donnée. Le composant actif comprend tout composant couramment appelé "puce" et mettant en oeuvre la technologie des semi-conducteurs, par exemple de type diode, transistor, ou circuit intégré. Par composant passif on entend les autres composants, qu'il s'agisse de composants classiques de type résistance, condensateur ou inductances montées en surface, ou encore les composants électromécaniques gravés dans le Silicium et connus sous le nom de MEMS (abréviation de l'expression anglosaxonne Micro ElectroMechnical Systems ). Comme cela a été expliqué précédemment, l'épaisseur des composants passifs et notamment des condensateurs céramiques, de l'ordre de 500 à 600 microns, limite la possibilité d'amincissement des composants hétérogènes, et notamment des composants hétérogènes à trois dimensions.
Le procédé selon l'invention permet de pallier cet inconvénient.
Le procédé décrit dans l'exemple de la figure 1 comprend notamment l'amincissement préalable des composants passifs (étape 10, facultative), le positionnement et la fixation sur un support plan d'au moins un composant actif et un composant passif (étape 11) , le dépôt d'une couche 3o de polymère sur l'ensemble du support et des composants (étape 12), la rectification de la couche (étape 13, facultative) permettant de rendre la surface de la couche sensiblement plane et parallèle au support, le retrait du support (étape 14), la redistribution des plots entre les composants et/ou vers la périphérie au moyen de conducteurs métalliques (étape 15), permettant d'obtenir une structure hétérogène reconstituée, l'amincissement de ladite structure par surfaçage hétérogène consistant en un polissage non sélectif de la couche de polymère et d'au moins un composant passif (étape 16).
La première étape du procédé selon l'invention, repérée 11 sur la figure 1, consiste à positionner et fixer sur un support plan les composants munis de plots pour leur interconnexion et destinés à être connectés entre eux.
Les figures 2A et 2B illustrent selon un exemple la réalisation des étapes du procédé décrit sur la figure 1. Pour simplifier, on décrit sur ces figures la connexion d'un composant actif, repéré 21, et d'un composant passif, dans cet exemple un condensateur céramique, repéré 22. Sur la figure 3C est décrite la connexion d'un composant actif et d'un composant passif de type MEMS noté 27. Ces composants sont positionnés et fixés sur un support 23. Les plots des composants, repérés respectivement 211 pour le composant actif et 221 pour le condensateur céramique, sont en contact avec le support. En pratique, pour des questions d'optimisation du procédé, un grand nombre de composants agencés sous forme de motifs sensiblement identiques peuvent être positionnés et fixés sur le support 23. Le procédé est alors appliqué de façon collective sur l'ensemble du support et la structure reconstituée (ou wafer reconstituée) obtenue à l'issue du procédé sera découpée pour obtenir autant de composants hétérogènes individuels.
Avantageusement, le support 23 est une feuille adhésive qui peut être décollée sans traitement particulier, comme par exemple une feuille en chlorure de polyvinyle du type de celle utilisée dans la fabrication des rondelles en silicium ou wafer selon l'expression anglo-saxonne, et couramment appelée peau de tambour. Le positionnement des composants, très précis, est réalisé par exemple grâce à un contrôle optique par caméra avec en repère des plots de référence. L'utilisation d'une feuille adhésive comme support permet d'éviter le collage par colle des composants qui est plus compliqué à mettre en oeuvre car la goutte de colle doit être extrêmement bien calibrée et de très faible épaisseur pour ne pas toucher les plots, et plus limité dans les possibilités d'application car les plots doivent être nécessairement en périphérie du composant. Par ailleurs, une feuille adhésive peut être retirée sans traitement particulier, par pelage, tandis qu'une fixation par collage du support nécessite un traitement thermique pour polymériser la colle et un traitement chimique par acide pour le retirer.
Dans l'exemple de réalisation illustré sur les figures 2A et 2B, le condensateur céramique 22 a subi une étape préalable d'amincissement décrit au moyen de la figure 3A. Cette étape, facultative, permet d'amincir le condensateur céramique selon deux faces en vis-à-vis et d'en réduire encore ainsi l'épaisseur. Le condensateur céramique (30) comprend de façon classique une zone d'électrodes planes paires et impaires intercalées, repérées respectivement 31 et 32, deux zones en céramique de remplissage 33 et 34 situées de part et d'autre de la zone d'électrodes, qui ne sont pas électriquement fonctionnelles, et deux plots de terminaison repérés 35 (en général en argent-palladium ou nickel-or) auxquels sont reliées par exempté respectivement les électrodes paires 31 et impaires 32. Le condensateur céramique est aminci selon l'une de ses faces, par exemple par polissage.
Selon une première variante représentée sur la figure 3A, le condensateur est aminci selon une face parallèle aux électrodes. Pour cela, le condensateur est par exemple collé sur un support 36 au moyen d'un matériau adhésif pouvant être facilement décollée, par exemple de la cire 37 ou une feuille collante telle que celle décrite précédemment. Le polissage peut s'effectuer dans les zones 33 et 34 non électriquement fonctionnelles. Ainsi l'exemple de la figure 3A montre le condensateur aminci dans la zone en céramique 33 selon le plan de coupe repéré C. Toutefois, si cela est nécessaire, la déposante a montré qu'il est possible d'amincir dans la zone d'électrodes. Naturellement, la valeur capacitive va décroître au fur et à mesure de la suppression des niveaux d'électrodes. Pour des questions de fiabilité, on veillera à arrêter le polissage au niveau d'une électrode ou au niveau du diélectrique sousjacent. Un contrôle optique peut être effectué pour vérifier que l'amincissement n'est pas réalisé de travers par rapport au plan des électrodes. Le très faible prix des condensateurs céramiques (10 à 100 fois inférieur à celui des condensateurs déposés) permet de trier les composants une fois amincis et de ne conserver que les bons, par des techniques de test de fiabilité de condensateurs céramiques non destructives et instantanées, connues de l'homme de l'art. Les condensateurs amincis sont ensuite décollés puis ils peuvent être reportés sur le support 23 (figure 2A), la face amincie faisant face au support de telle sorte que les sections 351 des plots de terminaison (figure 3A) assurent la fonction de plots 221 du composant passif.
La figure 3B illustre le cas de l'amincissement préalable d'un condensateur céramique avec électrode rapportée. Il est possible en effet que les condensateurs céramiques présentent des plots de terminaison 35 en un matériau non compatible avec la métallisation que l'on va appliquer lors de l'étape de redistribution des plots (étape 15 décrite ci-dessous), et qui est fixée par la technologie de métallisation de plots des puces. Ainsi, il peut être nécessaire d'effectuer le report des condensateurs amincis avec des 1 o métaux ou alliages non oxydables (or ou or-palladium, par exemple). Dans l'exemple de réalisation décrit sur la figure 3B, des électrodes 39 sous forme de ruban ou de fil, sont collées aux plots de terminaison 35 au moyen de colle conductrice (à l'argent par exemple), ou par brasage. Après amincissement (coupe C), les électrodes non oxydables 39 présentent des sections 391 qui peuvent assurer la fonction de plots 221 du composant passif (figure 2A).
Selon une seconde variante, le condensateur peut être aminci selon l'une de ses faces perpendiculaire au plan des électrodes, ce qui réduit la valeur capacitive mais permet de garder la symétrie de positionnement des électrodes par rapport aux faces qui leur sont parallèles. Les métallisations externes 35 des électrodes se prolongeant sur les quatres faces adjacentes, le condensateur pourra être collé sur le support adhésif 23 par les extrémités des métallisations 35 avec les électrodes parallèles ou perpendiculaires au plan du support.
Le procédé d'interconnexion selon l'invention s'applique bien entendu à l'interconnexion d'autres composants passifs. La figure 4 représente le schéma d'un composant passif du commerce, de type résistance, auquel le procédé peut s'appliquer. La résistance 40 comprend un substrat inerte 41 par exemple en alumine, dont l'épaisseur est de l'ordre du millimètre, une couche résistive 42 (de l'ordre du micron) et des plots conducteurs 43 généralement formés de couches en matériau conducteur qui enrobent les faces latérales du composant, de part et d'autre de la couche active. Pour ce type de composant, la couche active 42, très fine, est positionnée à proximité d'une face. L'amincissement préalable du composant est possible sur la face opposée à celle portant la couche active.
Le composant est ensuite positionné et fixé sur le substrat avec la face portant la couche active faisant face au substrat. Au cours du procédé d'interconnexion selon l'invention, le composant est positionné sur le support 23 (figure 2A) par ses plots 43, avec la couche active côté support de telle sorte que l'amincissement (étape 16 du procédé, décrite ci-dessous) puisse se faire dans la couche inerte. Les zones 431 des plots 43 en contact avec le support 23 forment les plots 221 du composant (figure 2A).
Le procédé s'applique de la même façon à un composant de type inductance, la couche active étant alors une couche inductive.
L'étape suivante, repérée 12, consiste à déposer sur l'ensemble des composants et du support une couche de polymère (repérée 24 sur les figures 2A, 2B), par exemple de la résine époxy.
La rectification de la couche de polymère (étape 13) est une étape facultative du procédé d'interconnexion selon l'invention, particulièrement intéressante dans le cas où le procédé est appliqué de façon collective à une rondelle reconstituée. Elle permet en effet de rendre la surface de la couche sensiblement plane et parallèle au support 23 et de donner à la structure une épaisseur calibrée (typiquement 0,8 mm) compatible des machines habituellement utilisées pour l'étape ultérieure de redistribution des plots sur les rondelles en silicium. La rectification, indiquée A sur la figure 2A, consiste en un rodage suivi éventuellement d'un polissage. La déposante a montré qu'il est possible, si l'épaisseur des composants le requiert, et notamment des composants passifs, de procéder à un amincissement hétérogène, c'est à dire non sélective, résultant en une coupe dans l'épaisseur de la structure à travers les différents matériaux que forment la diversité des composants et de la couche.
Le support 24 (étape 14) est ensuite retiré pour procéder à la redistribution des plots (étape 15). Avantageusement, le support étant formé d'une feuille adhésive, le retrait est effectué par un simple pelage de la feuille.
La redistribution des plots vise à connecter ensemble les composants d'un même motif et/ou à faire des connexions vers la périphérie du motif en vue d'une interconnexion à trois dimensions ultérieure. La figure 2B illustre un mode de réalisation avantageux de cette étape. Le support 23 étant retiré, on dépose sur l'ensemble de la surface une couche 25 d'un matériau isolant de type polymère photogravable ou d'un polymère gravable sur laquelle on dépose une couche de polymère de type photoresist. Le motif correspondant au schéma des plots 221 est gravé dans la couche de polymère par illumination à travers un masque. Une couche de métal est ensuite déposée, puis à nouveau la couche de métal est gravée par une technique similaire suivant un motif de connexions prédéterminé afin de former les conducteurs métalliques 26 assurant la connexion du composant vers un autre composant et/ou vers la périphérie. Dans certains cas de connexions complexes, plusieurs couches de métal peuvent être déposées les unes sur les autres. Le choix du métal doit être compatible du matériau dont sont constitués les plots 221 des composants passif et actif. Par exemple, le métal est un alliage de type tricouche classiquement utilisé et comportant des couches de titane-tungstène, nickel et or.
A l'issue de cette étape, on obtient une structure hétérogène reconstituée. L'étape suivante, repérée 16, consiste alors à amincir cette structure par surfaçage hétérogène, c'est-à-dire une coupe plane non sélective dans l'épaisseur de la structure à travers les différents matériaux que forment la diversité des composants et de la couche. Ainsi, la coupe notée B sur la figure 2B est faite à travers le polymère formant la couche 24, le matériau formant le composant passif, par exemple la céramique pour un condensateur tel que décrit sur la figure 2B, ou l'alumine dans le cas d'une résistance et éventuellement le silicium formant le support du composant actif. En pratique, la coupe est faite par rodage suivi d'un polissage non sélectif de la surface de la structure. Le rodage et le polissage sont faits avantageusement par abrasion mécanique, procédé très utilisé dans le domaine des semi- conducteurs et peu coûteux. On obtient alors une structure hétérogène amincie qui peut être découpée (étape 17) pour former des composants élémentaires hétérogènes ultra minces. Les composants ainsi obtenus sont à deux dimensions. Ils peuvent être utilisés en tant que tels pour réaliser des micro boîtiers à deux dimensions, ou, comme cela est décrit plus loin, pour l'empilage en trois dimensions.
Les MEMS constituent un autre cas particulièrement intéressant de composant passif auquel peut s'appliquer le procédé d'interconnexion selon l'invention. Les MEMS sont des composants électromécaniques gravés dans le silicium et présentant des fonctions de type capteur, actuateur, commutateur, etc. Très sensibles à l'humidité et aux contraintes extérieures, ils sont nécessairement agencés dans une cavité protégée par un capot, par exemple en plastique. La figure 2C illustre l'interconnexion d'un MEMS 27 et d'une puce 21 avec le procédé selon l'invention. Le MEMS 27 comprend, protégés par un capot 270, une partie sensible 271 gravée dans un subtrat 272 en général en silicium. Le subtrat est positionné et collé sur le support 23 (non représenté sur la figure 2C). La partie sensible est située sur le subtstrat 272 sur la face opposée à celle en contact avec le support, en effet, elle ne doit pas recevoir de colle ou de résine et rester hors contrainte. Un io adaptateur 273 a pour fonction de connecter la partie sensible du MEMS aux conducteurs du composant hétérogène. L'adaptateur présente deux faces équipées de contacts métalliques 275 et 276 respectivement sur la face en vis-à-vis du support 23 sur lequel l'adaptateur est collé et sur la face opposée, les contacts étant reliés entre eux. Les contacts 276 sont reliés à des plots métalliques 274 du substrat 272, en contact avec la surface sensible 271, par des fils de connexion 277. L'adaptateur peut être constitué d'un anneau du type circuit imprimé c'est à dire comportant une feuille isolante avec une couche de cuivre revétue de Nickel et d'or, gravée sur chacune des 2 faces. Il peut aussi etre constitué d'une simple grille métallique noyée dans une résine isolante où seuls les plots 275 et 276 apparaissent. Après avoir interconnecté le MEMS avec l'adaptateur, le capot 270 qui peut etre constitué de matériau organique (résine époxy) ou inorganique (silicium, verre, céramique comme l'alumine, métal ou alliages métalliques) est collé sur le support adhésif 23 comme les autres composants. On veille simplement à ce que l'épaisseur du capot soit suffisante pour que après l'amincissement définitif il puisse toujours maintenir son intégrité et constituer une cavité protectrice pour le MEMS.
Conformément à l'invention, le support est ensuite retiré pour procéder à la redistribution des plots. La redistribution des plots est faite selon le procédé 3o décrit précédemment. Le pourtour du capot n'est en général relié avec rien.
Si pour des raisons électriques de blindage par exemple il devait etre connecté à une masse électrique, il suffit de métalliser son pourtour (métallisation 278) si celui ci est isolant ou de ne rien faire si celui ci est conducteur; le pourtour 278 sera alors connecté comme les autres plots 211, 221. Ainsi, dans l'exemple de la figure 2C, deux couches de métallisation 261 et 262 sont prévues, déposées sur deux couches de matériau isolant 251, 252 qui permettent de connecter le capot à la masse par l'intermédiaire de son pourtour 278. L'amincissement (coupe B) se fait dans l'épaisseur du capot.
Selon une variante avantageuse, le procédé d'interconnexion tel que décrit précédemment s'applique à la réalisation de composants hétérogènes amincis à trois dimensions. Le procédé mis en oeuvre pour la réalisation de composants 3D reprend des étapes du procédé décrit dans la demande de brevet français N 90 154 73 déposée le 11/12/1990 au nom de la déposante. Les étapes sont rappelées brièvement sur la figure 5 et la figure 6 illustre selon un exemple les différentes étapes. La réalisation (50) des composants élémentaires hétérogènes amincis (notés 60 sur la figure 6) est faite par le procédé d'interconnexion selon l'invention tel que décrit précédemment et illustré sur la figure 1. Une vue en coupe d'un exemple de composant élémentaire hétérogène aminci ainsi réalisé est montré sur la figure 2B. Les composants élémentaires présentent notamment des connexions 601 (figure 6) orientées vers la périphérie du composant. Les composants sont ensuite empilés et collés (étape 51) sur un substrat 61. Les composants 60 sont soit des composants identiques soit des composants présentant des fonctions électriques différentes. Le substrat 61 est par exemple une feuille adhésive du type de celle décrite précédemment. Avantageusement, le premier composant 62 collé sur le substrat est un composant d'interconnexion, par exemple un substrat en circuit imprimé, pour la connexion ultérieure du composant 3D, et comprenant des plots 621 positionnés sur la face côté substrat reliés à des plots 622 positionnés sur la face en vis-à-vis. Les composants élémentaires 60 sont donc empilés sur ce premier composant d'interconnexion et collés, par exemple au moyen d'une colle époxy 63. L'ensemble formé de l'empilement des composants élémentaires 60 et du composant d'interconnexion 62 est enrobé (étape 52, figure 5) avec un matériau polymère 64 (par exemple une résine époxy) pour former un bloc en forme de parallélépipède. Les faces de ce bloc sont ensuite métallisées afin de former les connexions (étape 54). Avantageusement, le procédé mis en oeuvre est un procédé collectif. Sur un substrat unique 61, les composants hétérogènes individuels sont empilés et collés les uns sur les autres comme décrit ci-dessus. Le matériau d'enrobage est appliqué sur l'ensemble du support puis la structure obtenue est découpée (étape 53) de façon à faire apparaître les sections de tous les conducteurs (601, 622) arrivant en périphérie pour chacun des niveaux constitués des composants élémentaires 60 et du composant d'interconnexion 62. Les faces de ce bloc sont ensuite métallisées selon 4 ou 5 faces (étape 54), mettant en court-circuit l'ensemble des conducteurs aboutissant à la périphérie de chaque niveau. Puis une étape de gravure par exemple par laser permet d'isoler des groupes desdits conducteurs pour former le schéma électrique d'interconnexion (étape 55).
La figure 7 illustre selon une vue de coupe un exemple de réalisation d'un composant hétérogène aminci à trois dimensions, obtenu par le procédé tel que décrit sur la figure 5.
Le composant hétérogène à trois dimensions, aminci, comprend le composant d'interconnexion 62 avec les plots 621 pour la connexion avec le substrat sur lequel il sera reporté afin d'être interconnecté avec d'autres et, empilé sur celui-ci, les composants élémentaires hétérogènes amincis 60, entre lesquels sont disposées des couches de colle 63. La couche de métallisation 71 mettant en court-circuit les conducteurs aboutissant à la périphérie de chaque niveau est déposée sur les 4 ou les 5 faces du composant en trois dimensions, permettant de former après gravure un réseau d'interconnexion entre l'ensemble des différents niveaux.
La figure 8 illustre par un schéma un autre exemple de mise en oeuvre du procédé d'interconnexion selon l'invention pour la réalisation de composants hétérogènes amincis à trois dimensions. Le procédé reprend substantiellement les étapes du procédé décrit sur la figure 1. Seulement selon cet exemple, plusieurs composants actifs sont empilés les uns sur les autres avant le dépôt de la couche de polymère (étape 12 figure 1). Cette mise en oeuvre du procédé selon l'invention est particulièrement intéressante dans le cas où les composants actifs présentent des épaisseurs suffisamment faibles pour pouvoir être empilés avec une hauteur totale de l'empilement qui reste inférieure à la hauteur du composant passif. Ainsi lors de l'étape d'amincissement hétérogène de la structure, les composants actifs ne seront pas touchés, par contre il sera procédé à un surfaçage non sélectif de la couche de polymère et des composants passifs, permettant de réduire l'épaisseur du composant hétérogène ainsi formé.
Comme précédemment, le procédé décrit ici comprend le positionnement et la fixation sur un support plan d'au moins un composant passif 80 et d'au moins un premier composant actif 81, les plots des composants (respectivement 801, 811) étant en contact avec le support.
Cette étape, semblable à celle décrite sur la figure 2A n'est pas représentée sur la figure 8. Le support plan est par exemple une feuille adhésive telle que décrite précédemment. A la différence du procédé décrit sur la figure 2A, le procédé comprend en outre l'empilement et le collage sur le premier composant actif 81 d'un second composant actif 82, les plots 821 du second composant étant sur la face opposée à celle en contact avec le premier composant. Sur ce second composant, peuvent éventuellement encore être empilés un ou plusieurs autres composants actifs 83, les plots 831 de chaque autre composant étant sur la face opposée à celle en contact avec le composant inférieur. Le nombre de composants actifs qui peuvent être empilés dépend de leur épaisseur par rapport à celle du composant passif 80. Selon l'invention, la connexion des composants actifs est faitede la manière suivante. Selon cette variante, un ou plusieurs adaptateurs de plots 84 sont positionnés et fixés sur le support plan (non représenté) de la même façon que le composant passif 80 et que le premier composant actif 81. Les adapteurs peuvent être du même type que ceux décrits précédemment (figure 2C). Chaque adaptateur présente deux faces avec des contacts métalliques reliés entre eux, notés respectivement 841 sur la face en contact avec le support et 842 sur l'autre face, en vis-à-vis. Les adaptateurs 84 peuvent être formés d'une grille métallique. La grille métallique enrobée dans une résine est constituée par exemple d'alliage ferro-nickel, de cuivre. Elle est nickelée et dorée de façon à pouvoir recevoir le cablage de fils. Le procédé comprend la formation de connexions au moyen de fils 822 entre les plots 821 du second composant 82 et les contacts 842 de l'adaptateur, ainsi que, le cas échéant, la formation de connexions par des fils connecteurs 832 entre les plots de chaque autre composant 83 et les contacts 842 de l'adaptateur ou les plots de composant inférieur, ici les plots 821 du second composant 82. Les étapes ultérieures du procédé sont semblables à celles décrites dans l'exemple de la figure 1 et comprennent le dépôt d'une couche de polymère 85 sur l'ensemble du support et des composants, le retrait du support, puis la redistribution des plots entre les composants et/ou vers la périphérie au moyen de conducteurs métalliques 86 permettant d'obtenir une structure hétérogène 3D reconstituée. Cette structure est ensuite soumise à un amincissement hétérogène par surfaçage non sélectif de la couche de polymère et des composants passifs (coupe notée E sur la figure 8). Dans ce cas, les composants actifs ne sont pas amincis lors de l'étape d'amincissement hétérogène, ces composants étant de toute façon supposés suffisamment minces en eux-mêmes. La redistribution des plots dans cet exemple est faite de la même façon que celle décrite à partir de la figure 2B avec dépôt d'une couche isolante photogravable (87, figure 8) , la gravure de la couche selon un motif correspondant au positionnement des plots (801, 811, 841), le dépôt d'une couche de métal, puis la gravure de la couche de métal selon le schéma souhaité des conducteurs métalliques.
Comme précédemment, les composants passifs peuvent subir une étape préalable d'amincissement. En outre, le procédé peut être appliqué de façon collective en fixant un grand nombre de composants agencés sous forme de motifs identiques sur un même support. La structure reconstituée obtenue à l'issue du procédé sera alors découpée pour obtenir autant de composants hétérogènes individuels.

Claims (17)

REVENDICATIONS
1- Procédé d'interconnexion de composants actif (21) et passif 5 (22), munis de plots (211, 221) pour leur interconnexion, caractérisé en ce qu'i comprend: - le positionnement et la fixation (11) sur un support plan (23) d'au moins un composant actif et un composant passif, les plots étant en contact avec le support, - le dépôt (12) d'une couche de polymère (24) sur l'ensemble du support et desdits composants, - le retrait (14) du support, - la redistribution des plots (15) entre les composants et/ou vers la périphérie au moyen de conducteurs métalliques (26) agencés selon un schéma prédéterminé, permettant d'obtenir une structure hétérogène reconstituée, - l'amincissement hétérogène (16) de ladite structure par surfaçage non sélectif de la couche de polymère et d'au moins un composant passif (22).
2- Procédé selon la revendication 1, comprenant en outre une étape de rectification (13) de ladite couche de polymère (24) préalable à l'étape de redistribution des plots, permettant de calibrer l'épaisseur de la couche à une valeur prédéterminée et de rendre la surface de ladite couche sensiblement plane et parallèle au support (23).
3- Procédé selon la revendication 2, dans lequel la rectification comprend une première étape d'amincissement hétérogène de la couche par surfaçage non sélectif de la couche de polymère et d'au moins un composant passif.
4- Procédé selon l'une des revendications précédentes, dans 30 lequel le surfaçage est réalisé par rodage et polissage non sélectif de la couche de polymère et des composants.
5- Procédé selon l'une des revendications précédentes, dans lequel le support est constitué d'une feuille adhésive et le retrait se fait par pelage de la feuille.
6- Procédé selon l'une des revendications précédentes, dans lequel la redistribution des plots comprend le dépôt d'une couche isolante photogravable (25), la gravure de ladite couche selon un motif correspondant au positionnement des plots (211, 221), le dépôt d'une couche de métal, la gravure de ladite couche de métal selon le schéma prédéterminé des conducteurs métalliques (26).
7- Procédé selon l'une des revendications précédentes, comprenant une étape préalable (10) d'amincissement des composants passifs.
8- Procédé selon la revendication 7, dans lequel un composant passif au moins étant un condensateur céramique (30) avec une zone d'électrodes planes paires et impaires intercalées (31, 32), deux zones (33, 34) en céramique de remplissage de part et d'autre de la zone d'électrodes et deux plots de terminaison latéraux (35) auxquels sont reliées respectivement les électrodes paires et impaires, l'étape préalable d'amincissement consiste en l'amincissement d'une des dites zones en céramique selon un plan parallèle aux électrodes.
9- Procédé selon la revendication 7, dans lequel un composant passif au moins étant un condensateur céramique (30) avec une zone d'électrodes planes paires et impaires intercalées (31, 32), deux zones (33, 34) en céramique de remplissage de part et d'autre de la zone d'électrodes et deux plots de terminaison latéraux (35) auxquels sont reliées respectivement les électrodes paires et impaires, l'étape préalable d'amincissement consiste en l'amincissement selon l'une de ses faces perpendiculaire au plan aux électrodes.
10- Procédé selon l'une des revendications 7 à 9, dans lequel un composant passif au moins étant une résistance (40) ou une inductance avec un substrat inerte (41), une couche active (42) sur une face dudit substrat et des plots conducteurs (43) enrobant les faces latérales du composant de part et d'autre de la couche active, l'étape préalable d'amincissement consiste en l'amincissement dudit substrat (41), la face portant la couche active (42) faisant face au support lors du positionnement des composants passifs sur le support.
11- Procédé selon l'une des revendications précédentes, dans 35 lequel un composant passif au moins étant un MEMS (27) avec une partie sensible (271) en contact avec des plots métalliques (274) et gravée dans un subtrat (272), il comprend: - le positionnement et la fixation dudit substrat sur le support (23), - le positionnement et la fixation sur le support d'un adaptateur (273) avec deux faces présentant un premier et un second contacts métalliques (275, 276) reliés entre eux, placés respectivement sur la face en vis-à-vis du support (23) sur lequel l'adaptateur est fixé et sur la face opposée, ledit second contact (276) étant relié aux plots métalliques (274) du substrat (272) par des fils de connexion (277), - le positionnement et la fixation sur le support d'un capot (270) de protection du MEMS.
12- Procédé selon l'une des revendications précédentes, dans lequel les composants actif et passif étant agencés sur le support pour former un ensemble de motifs identiques, il comprend en outre la découpe (17) de la structure hétérogène aminci autour desdits motifs, permettant d'obtenir autant de composants élémentaires hétérogènes amincis identiques.
13- Procédé d'interconnexion en trois dimensions de composants actif et passif, munis de plots pour leur interconnexion, comprenant: - la réalisation (50) par le procédé selon la revendication 12 d'au moins deux composants élémentaires hétérogènes amincis (60), la redistribution des plots se faisant notamment vers la périphérie, - l'empilement et le collage (51) desdits composants hétérogènes, - l'enrobage (52) de l'empilement à l'aide d'un matériau polymère, -la découpe (53) dudit matériau pour former autour dudit empilement un bloc parallélépipédique dont les faces font apparaître les conducteurs périphériques desdits composants actif et passif, - le dépôt (54) d'une couche de métallisation (71) sur une partie au moins desdites faces, - la formation (55) sur les faces dudit bloc d'un réseau d'interconnexion des conducteurs par gravure laser de la couche de métallisation (71).
14- Composant hétérogène aminci caractérisé en ce qu'il comprend une couche de polymère (24) présentant deux surfaces 35 sensiblement planes et parallèles avec une face polie et une face non polie, et, enrobés dans ladite couche, au moins un composant actif (21) et un composant passif (22), les composants présentant deux faces, une première face munie de plots (211, 221) pour l'interconnexion des composants, les plots de l'ensemble des composants étant reliés par des conducteurs métalliques formant un support plan, en contact avec la surface non polie de ladite couche et une seconde face, lesdites secondes faces de l'ensemble des composants passifs étant polies de telles sorte à former une surface plane homogène avec ladite surface plane de la couche de polymère.
15- Composant hétérogène aminci en trois dimensions comprenant au moins deux composants hétérogènes amincis (60) selon la revendication 14 empilés l'un sur l'autre présentant des conducteurs (601) connectés aux plots des composants actif et passif de chacun desdits composants hétérogènes s'étendant jusqu'aux faces de l'empilement, et des connexions pour l'interconnexion des conducteurs, disposées sur les faces de l'empilement.
16- Procédé d'interconnexion en trois dimensions de composants actif et passif, munis de plots pour leur interconnexion, caractérisé en ce qu'i comprend: - le positionnement et la fixation sur un support plan d'au moins un composant passif (80) et d'au moins un premier composant actif (81), les plots (801, 811) étant en contact avec le support, et d'un adaptateur de plots (84), ledit adaptateur présentant des contacts métalliques (841, 842) sur deux faces reliés l'un à l'autre, l'une des faces en contact avec ledit support et l'autre face en vis-à-vis, l'empilement et le collage sur ledit premier composant actif d'un second composant actif (82), les plots (821) dudit second composant étant sur la face opposée à celle en contact avec le premier composant, - la formation de connexions par des fils de connexion (822) entre les plots du second composant et les contacts de l'adaptateur, - le dépôt d'une couche de polymère (85) sur l'ensemble du support et desdits composants, - le retrait du support, - la redistribution des plots entre les composants et/ou vers la périphérie au moyen de conducteurs métalliques, permettant d'obtenir une 35 structure hétérogène reconstituée, - l'amincissement hétérogène de ladite structure par surfaçage non sélectif de la couche de polymère et des composants passifs.
17- Procédé d'interconnexion selon la revendication 16, comprenant en outre l'empilement et le collage sur ledit second composant actif d'au moins un autre composant actif (83), les plots (831) de chaque autre composant étant sur la face opposée à celle en contact avec le composant inférieur, et la formation de connexions par des fils de connexion (832) entre les plots (831) de chaque autre composant et les contacts (842) de l'adaptateur (84) ou les plots (821) de composant inférieur (82).
FR0307977A 2003-07-01 2003-07-01 Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant Expired - Lifetime FR2857157B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR0307977A FR2857157B1 (fr) 2003-07-01 2003-07-01 Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
US10/562,685 US7635639B2 (en) 2003-07-01 2004-06-30 Method for the interconnection of active and passive components and resulting thin heterogeneous component
PCT/EP2004/051314 WO2005004237A1 (fr) 2003-07-01 2004-06-30 Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
EP04766105A EP1642336A1 (fr) 2003-07-01 2004-06-30 Procede d interconnexion de composants actif et passif et co mposant heterogene a faible epaisseur en resultant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0307977A FR2857157B1 (fr) 2003-07-01 2003-07-01 Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant

Publications (2)

Publication Number Publication Date
FR2857157A1 true FR2857157A1 (fr) 2005-01-07
FR2857157B1 FR2857157B1 (fr) 2005-09-23

Family

ID=33522652

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0307977A Expired - Lifetime FR2857157B1 (fr) 2003-07-01 2003-07-01 Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant

Country Status (4)

Country Link
US (1) US7635639B2 (fr)
EP (1) EP1642336A1 (fr)
FR (1) FR2857157B1 (fr)
WO (1) WO2005004237A1 (fr)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007087660A1 (fr) * 2006-02-02 2007-08-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Élément de carte de circuits imprimés dans lequel est noyé au moins un composant, et procédé pour noyer au moins un composant dans un élément de carte de circuits imprimés
EP2148366A1 (fr) 2008-07-21 2010-01-27 Commissariat a L'Energie Atomique Dispositif multi composants intégrés dans une matrice
US8288841B2 (en) 2009-07-09 2012-10-16 Commissariat à l'énergie atomique et aux énergies alternatives Handle wafer having viewing windows
US8359740B2 (en) 2008-12-19 2013-01-29 3D Plus Process for the wafer-scale fabrication of electronic modules for surface mounting
US8409971B2 (en) 2007-06-07 2013-04-02 Commissariat A L'energie Atomique Integrated multicomponent device in a semiconducting die
EP2610906A1 (fr) 2011-12-29 2013-07-03 3D Plus Procédé de fabrication collective de modules électroniques 3D ne comportant que des circuits imprimés validés
WO2017140661A1 (fr) 2016-02-19 2017-08-24 3D Plus Procede d'interconnexion chip on chip miniaturisee d'un module electronique 3d
US9899250B2 (en) 2016-06-22 2018-02-20 3D Plus Method of collective fabrication of 3D electronic modules configured to operate at more than 1 GHz
CN112928077A (zh) * 2021-01-20 2021-06-08 上海先方半导体有限公司 一种多芯片异质集成封装单元及其制造方法、堆叠结构

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
US8420505B2 (en) * 2006-03-25 2013-04-16 International Rectifier Corporation Process for manufacture of thin wafer
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
FR2917236B1 (fr) 2007-06-07 2009-10-23 Commissariat Energie Atomique Procede de realisation de via dans un substrat reconstitue.
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
US11213690B2 (en) 2012-06-15 2022-01-04 Medtronic, Inc. Wafer level packages of high voltage units for implantable medical devices
US8824161B2 (en) 2012-06-15 2014-09-02 Medtronic, Inc. Integrated circuit packaging for implantable medical devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324687A (en) * 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
EP0611129A2 (fr) * 1993-02-08 1994-08-17 General Electric Company Substrat intégré pour modules à circuits intégrés
US6066513A (en) * 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3235939A (en) * 1962-09-06 1966-02-22 Aerovox Corp Process for manufacturing multilayer ceramic capacitors
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
FR2674680B1 (fr) * 1991-03-26 1993-12-03 Thomson Csf Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions.
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
FR2688630B1 (fr) * 1992-03-13 2001-08-10 Thomson Csf Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
FR2691836B1 (fr) * 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
FR2696871B1 (fr) * 1992-10-13 1994-11-18 Thomson Csf Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant.
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
US6441495B1 (en) * 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
FR2805082B1 (fr) * 2000-02-11 2003-01-31 3D Plus Sa Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
AU2001283257A1 (en) 2000-08-16 2002-02-25 Intel Corporation Direct build-up layer on an encapsulated die package
FR2818804B1 (fr) 2000-12-21 2003-10-03 Thomson Csf Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede
JP3839323B2 (ja) * 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
US20020175400A1 (en) 2001-05-26 2002-11-28 Gerber Mark A. Semiconductor device and method of formation
JP2003077946A (ja) * 2001-08-31 2003-03-14 Hitachi Ltd 半導体装置の製造方法
US6787884B2 (en) * 2002-05-30 2004-09-07 Matsushita Electric Industrial Co., Ltd. Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324687A (en) * 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
EP0611129A2 (fr) * 1993-02-08 1994-08-17 General Electric Company Substrat intégré pour modules à circuits intégrés
US6066513A (en) * 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2259311A3 (fr) * 2006-02-02 2014-01-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Procédé d'encastrement d'au moins un composant dans un élément de plaquettes
EP2259311A2 (fr) 2006-02-02 2010-12-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Procédé d'encastrement d'au moins un composant dans un élément de plaquettes
WO2007087660A1 (fr) * 2006-02-02 2007-08-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Élément de carte de circuits imprimés dans lequel est noyé au moins un composant, et procédé pour noyer au moins un composant dans un élément de carte de circuits imprimés
US8409971B2 (en) 2007-06-07 2013-04-02 Commissariat A L'energie Atomique Integrated multicomponent device in a semiconducting die
EP2148366A1 (fr) 2008-07-21 2010-01-27 Commissariat a L'Energie Atomique Dispositif multi composants intégrés dans une matrice
US8359740B2 (en) 2008-12-19 2013-01-29 3D Plus Process for the wafer-scale fabrication of electronic modules for surface mounting
US8288841B2 (en) 2009-07-09 2012-10-16 Commissariat à l'énergie atomique et aux énergies alternatives Handle wafer having viewing windows
EP2610906A1 (fr) 2011-12-29 2013-07-03 3D Plus Procédé de fabrication collective de modules électroniques 3D ne comportant que des circuits imprimés validés
FR2985367A1 (fr) * 2011-12-29 2013-07-05 3D Plus Procede de fabrication collective de modules electroniques 3d ne comportant que des pcbs valides
US8716036B2 (en) 2011-12-29 2014-05-06 3D Plus Method for collective fabrication of 3D electronic modules comprising only validated PCBs
WO2017140661A1 (fr) 2016-02-19 2017-08-24 3D Plus Procede d'interconnexion chip on chip miniaturisee d'un module electronique 3d
US10332863B2 (en) 2016-02-19 2019-06-25 3D Plus Method of miniaturized chip on chip interconnection of a 3D electronic module
US9899250B2 (en) 2016-06-22 2018-02-20 3D Plus Method of collective fabrication of 3D electronic modules configured to operate at more than 1 GHz
CN112928077A (zh) * 2021-01-20 2021-06-08 上海先方半导体有限公司 一种多芯片异质集成封装单元及其制造方法、堆叠结构

Also Published As

Publication number Publication date
US20070117369A1 (en) 2007-05-24
US7635639B2 (en) 2009-12-22
WO2005004237A1 (fr) 2005-01-13
FR2857157B1 (fr) 2005-09-23
EP1642336A1 (fr) 2006-04-05

Similar Documents

Publication Publication Date Title
FR2857157A1 (fr) Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP2162907B1 (fr) Dispositif comportant des composants encastrés dans des cavités d'une plaquette d'accueil et procédé correspondant
EP0376062B1 (fr) Module électronique pour un objet portatif de petite dimension, tel qu'une carte ou une clef, à circuit intégré, et procédé de fabrication de tels modules
US7951649B2 (en) Process for the collective fabrication of 3D electronic modules
WO1994025987A1 (fr) Procede d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procede et application a l'interconnexion de pastilles en trois dimensions
WO2021099713A1 (fr) Procede de fabrication d'une puce fonctionnelle adaptee pour etre assemblee a des elements filaires
EP0688051A1 (fr) Procédé de fabrication et d'assemblage de carte à circuit intégré et carte ainsi obtenue
EP3261116B1 (fr) Procede de fabrication collective de modules electroniques 3d
EP0321326B1 (fr) Procédé de mise en place sur un support, d'un composant électronique, muni de ses contacts
WO2009147148A1 (fr) Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
EP0321327B1 (fr) Procédé de mise en place d'un composant électronique et de ses connexions électriques sur un support
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
EP0688050A1 (fr) Procédé d'assemblage de carte à circuit intégré et carte ainsi obtenue
FR2943176A1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
WO2020025889A1 (fr) Structure electronique souple et son procede d'elaboration
EP2162908B1 (fr) Procédé de réalisation d'un dispositif électronique reconstitué et dispositif électronique reconstitué correspondant
EP1341232A2 (fr) Dispositif semi-conducteur et méhode de fabrication associée
EP1210690B1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
WO2008142248A2 (fr) Module d'identification radiofréquence, et document de sécurité l'incorporant, notamment passeport électronique
FR2758417A1 (fr) Boitier d'encapsulation de composant hyperfrequence, et procede d'obtention
FR2798225A1 (fr) Micromodule electronique et procede de fabrication et d'integration de tels micromodules pour la realisation de dispositifs portatifs
FR2873853A1 (fr) Dispositif electronique comprenant plusieurs plaquettes de circuits empilees et procede de realisation d'un tel dispositif
TW200423364A (en) Semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20