JPS63260041A - 集積回路装置の実装方法 - Google Patents

集積回路装置の実装方法

Info

Publication number
JPS63260041A
JPS63260041A JP61119944A JP11994486A JPS63260041A JP S63260041 A JPS63260041 A JP S63260041A JP 61119944 A JP61119944 A JP 61119944A JP 11994486 A JP11994486 A JP 11994486A JP S63260041 A JPS63260041 A JP S63260041A
Authority
JP
Japan
Prior art keywords
chip
substrate
polyimide
adhesive
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61119944A
Other languages
English (en)
Inventor
Akihiro Shindo
晶弘 進藤
Toshikazu Yoshimizu
吉水　敏和
Kenichi Kurihara
健一 栗原
Shunpei Tamaoki
俊平 玉置
Toshio Kawakami
俊夫 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP61119944A priority Critical patent/JPS63260041A/ja
Priority to FR8707247A priority patent/FR2599893B1/fr
Publication of JPS63260041A publication Critical patent/JPS63260041A/ja
Priority to US07/480,013 priority patent/US5048179A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体集積回路（以下ＩＣという）チップを実
装する方法に関するものである。
本発明の実装方法は、汎用のＩＣチップを実装する場合
に限らず１例えばサーマルヘッドその他の電子機器に駆
動回路用のＩＣチップを実装する場合にも応用すること
ができる。
（従来技術） ＩＣチップの実装方法として基板に孔を開け、この孔に
ＩＣチップを樹脂により埋め込んで基板とＩＣチップの
表面を同一平面とし、そのＩＣチップと基板上に多層配
線技術を用いて配線を施こす実装方法が提案されている
（例えば「日経マイクロデバイス」誌、１９８６年４月
号、４５〜４６頁参照）。
そのようなＩＣチップ実装方法の具体的な例を第１８図
及び第１９図により説明する。
基板２にＩＣチップ１０を埋め込６ための孔４を開ける
。基板２の表面に２〜２．５μｍの厚さのＦＥＰ接着剤
６により厚さ約１２．５μｍのポリイミドフィルム８を
接着する。ポリイミドフィルム８としてはＫａｐｔ、ｏ
ｎ　（ｄｕ　Ｐａｎｔ社の商品名）が用いられている。
次に基板２の孔４内にＩＣチップ１０を入れ、ＩＣチッ
プｌＯの表面をＦＥＰ接着剤６に接着させる。そして孔
４に充填剤１２１例えばエポキシ樹脂、を流し込んで孔
４を充填する。
その後、第１９図に示されるようにポリイミドフィルム
８とＦＥＰ接着剤６にコンタクトホール１４．１６を設
ける。このとき、ポリイミドフィルム８は水酸化ナトリ
ウムでエツチングし、その後ＦＥＰ接着剤６を酸素アッ
シャ−によりエツチングする。このようにして形成され
るコンタクトホールには、第１９図に示されるように庇
ができる。コンタクトホール１４，１６には導電体膜を
形成してＩＣチップ１０のパッドと外部回路とを接続す
るのであるが、その導電体膜１８としては例えば５μｍ
の厚さの銅を蒸着により形成するというように、厚く形
成しないとコンタクトホールの庇の部分で断線が生じる
ことになる。
このようにＩＣチップ１０の表面上の接着剤６とポリイ
ミドフィルム８にそれぞれ別のエツチングによりコンタ
クトホールを形成するため、そのコンタクトホールに庇
が生じ、導電体膜１８を厚く形成しなければならないと
いう問題が生じる。
（目的） 本発明は基板にＩＣチップを埋め込む実装方法において
、ＩＣチップの表面上の絶縁膜にコンタクトホールを設
ける際、コンタクトホール用のエツチング工程を一回で
済ますことができるようにして庇のないコンタクトホー
ルを形成し、ＩＣチップのパッドと外部回路とを接続す
る導電体膜の断線が発生しにくいようにすることを目的
とするものである。
（構成） 本発明の実装方法では、基板にＩＣチップを埋め込むた
めの孔を開けておき、その基板の表面に接着剤により樹
脂フィルムを接着しておく、　ＩＣチップをその表面が
接着剤に接着されるように基板の孔に入れて、基板の孔
を充填剤により充填する。
このとき、基板の表面に接着された樹脂フィルムと接着
剤とを共にポリイミド系のものとし、そのポリイミドフ
ィルムと接着剤にコンタクトホールを形成する際、両者
を同じエツチング液でエツチングしてコンタクトホール
を形成する。
また、本発明ではＩＣチップを基板の孔に埋め込んだ後
、基板表面の樹脂フィルムと接着剤を除去し、基板表面
に再びポリイミドフィルムを塗布により形成し、その新
たに形成されたポリイミドフィルムにコンタクトホール
を形成する。基板表面上の樹脂フィルムと接着剤を除去
するには、それらをエツチングにより除去してもよいし
、あるいは剥離して除去してもよい。
以下、実施例について具体的に説明する。
第１図は本発明の一実施例によるＩＣチップ実装後の状
態を表わす。
基板２の孔４にはＩＣチップ１０が充填剤１２により埋
め込まれている。基板２としては例えばステンレスが用
いられる。ＩＣチップ１０の表面と基板２の表面は同一
平面内にあるようになっている。基板２及びＩＣチップ
ＩＯの表面にはポリイミド系接着剤２０によりポリイミ
ドフィルム２２が接着されている。ポリイミドフィルム
２２としてはにａｐｔｏｎが使用される。ポリイミドフ
ィルム２２とポリイミド系接着剤２０にはコンタクトホ
ール２４が形成され、そのコンタクトホール２４を介し
てＩＣチップｌｌ上上パッド３０と外部の回路とを接続
するためにクローム層２６と銅層２８から成る導体層が
形成されている。３２はＩＣチップ１０上のＰＳＧ膜で
ある。ＩＣチップ１０のパッド３０はアルミニウムによ
り形成されている。
次に、一実施例について第２図ないし第１３図を参照し
て具体的に説明する。
（１）厚さ約５００μｍのステンレス基板２にＩＣチッ
プを埋め込むための孔４を開ける。
（２）その基板２の表面に厚さ約２μｍのポリイミド系
接着剤２０により厚さ約７．５μｍのポリイミドフィル
ム２２を接着する。
（３）次に基板２の孔４中でポリイミド系接着剤２０に
ＩＣチップ１０を接着する。ＩＣチップＩＯを接着する
には、基板２をポリイミドフィルム２２が下になるよう
にしてホットプレート上に置き、第３図に示されるよう
に孔４に位置決め治具　３４を入れ、その位置決め治具
３４の孔にＩＣチップｌＯを表面が下を向くように入れ
ることにより、ＩＣチップｌＯの表面を接着剤２０に接
着する。
このときホットプレートにより１５０℃程度に加熱して
おく。
ＩＣチップ１０を接着した状態を示したのが第４図であ
る。
（今）接着剤２０を硬化させるために、第５図に示され
るようにＩＣチップＩＯを押え治具３６で押え、上下両
側をガラス板３８．４０で挟み、クリップ４２で加圧し
て固定した状態で、１５０”Ｃで１時間半及び２００℃
で３０分間乾燥炉に入れる。
（５）次に基板２の孔４の隙間に充填剤として樹脂１２
を流し込む。樹脂１２としてはエポキシ樹脂を使用する
。これを真空脱泡装置に人乳で樹脂１２内の気泡を除去
する。その後、樹脂１２を硬化させるために乾燥炉に入
れ、１００℃で１時間及び１６０℃で４時間加熱する。
このようにＩＣチップｌＯが樹脂１２で充填された状態
を示したのが第６図である。
（Ｇ）ＩＣチップ１０が埋め込まれた基板を洗浄した後
、第７図に示されるように、ポリイミドフィルム２２の
表面にフォトレジスト４４を塗布し、プリベークした後
、露光を行なう。そしてフォトレジスト４４を現像し、
リンスし、ポストベークを行なってレジストパターンを
形成する。
（ワ）フォトレジスト４４のパターンをマスクとしてポ
リイミドフィルム２２及びポリイミド系接着剤２０をエ
ツチングし、コンタクトホール２４を形成する。このと
きのエツチング液としてはヒドラジンとエチレンジアミ
ンの混合溶液を使用する。ポリイミドフィルム２２とポ
リイミド系接着剤２０はこのエツチング液によりともに
エツチングされるので、１度のエツチング工程でコンタ
クトホール２４が形成される。
（８）フォトレジスト４４をアッシャ−により剥離した
後、ＩＣチップ１０のパッドのアルミニウム酸化被膜を
除去する。第９図はその状態を表わしている。
（９）次に第１０図に示されるように、電極膜４６を形
成する。ｍ極膜４６としては厚さ約１００ＯＡのクロー
ム膜とその上に形成される厚さ約８８００人の銅膜とか
らなる。
（ｔｏ）１！極膜４６の表面にフォトレジスト４８を形
成し１通常のフォトリングラフィ工程により露光し現像
してレジストパターンを形成する。第１１図はその状態
を表わしている。
（１１）次にそのフォトレジスト４８をマスクとしてｆ
ｆ１ｔ［４６をエツチングしてパターンを形成する。電
極膜４８の銅膜のエツチングには塩化第２鉄溶液を使用
し、クローム膜のエツチングにはフェリシアン化カリウ
ムと水酸化カリウムの混合溶液を使用する。第１２図は
電極膜４４がエツチングされた状態を表わしている。
（１２）次にフォトレジスト４８を剥離する。第１３図
はこのようにコンタクトホール２４を介してＩＣチップ
１０のパッドと外部の回路を接続する電極膜４６のパタ
ーンが形成された状態を表わしている。先に図示した第
１図はこの第１３図をさらに具体的に示したものである
。
上記の実施例では基板２の表面に接着されたポリイミド
フィルムを絶縁層としてそれにコンタクトホールを形成
しているが、ポリイミドフィルム２２とポリイミド系接
着剤２０を共にヒドラジンとエチレンジアミンの混合溶
液をエツチング液として全面エツチングをして除去した
後、基板２の表面に改めてポリイミドフィルムをスピン
コード法により１〜３μｍの厚さに塗布して形成するこ
ともできる。そしてその新しく形成されたポリイミドフ
ィルムに上記の実施例と同様にしてコンタクトホールを
形成し、その後電極膜を形成する。
第１４図はさらに他の実施例を表わしている。
基板２の表面にアクリル系接着剤５０によりＰＥＴアク
リル系樹脂５２を接着しておく、そして上記の実施例と
同様にしてＩＣチップ１０を基板２の孔４に埋め込んだ
後、アクリル系樹脂５２とアクリル系接着剤５０を剥離
する。剥離後、基板２の表面に接着剤５０が残っている
ときは、酸素アッシングによりその残った接着剤を除去
する。
その後、基板２の表面に改めて厚さ１〜３μｍのポリイ
ミドフィルムをスピンコード法により形成し、そのポリ
イミドフィルムにコンタクトホールを形成し、電極膜を
形成する。
以上のように、本発明によればＩＣチップ１０の表面に
形成されている絶縁膜としてはポリイミドフィルムとポ
リイミド系接着剤又はポリイミドフィルムのみであるの
で、それらの絶縁膜にコンタクトホールを形成するため
のエツチングは１回のエツチングで済み、したがってコ
ンタクトホールに従来のような庇が生じることがない、
これによって電極膜４６を薄く形成しても断線が生じる
ことがなくなる。
次に、本発明の実装方法をサーマルヘッドに搭載される
ＩＣチップに応用した場合について説明する。
第１５図において、５４は駆動トランジスタであり、ロ
ジック回路５６により制御される。ロジック回路５６に
は印字データが信号として入力される。５８は発熱素子
の選択電極に接続されるパッドである。
サーマルヘッドでは１個の発熱素子について２０〜８０
ｍＡの電流が流れる。そのため、３２個の発熱素子ある
いは６４個の発熱素子というような単位の発熱素子を制
御する１個のＩＣチップに□ ついては大電流が流れることになる。
そこで、従来の駆動回路用ＩＣチップでは、第１６図に
示されるようにＩＣチップ６０の表面で金バンプにより
線幅の広いグランド線６２を形成している。このグラン
ド線６２は大電流を流すところから抵抗を小さくするた
めに広い領域を必要とし、しかも従来はＴＡＢ方式によ
りテープキャリアとボンディングしていたため、このグ
ランド線６２上に圧力を加える必要があることから、グ
ランド線６２は非能動領域にしか形成できなかった。し
たがって、グランド線６２を形成する必要からＩＣチッ
プ６０が大型化する問題があった。
第１７図は本発明によりグランド線６４を形成した状態
を表わしている０本発明ではサーマルヘッドの駆動回路
用ＩＣチップ６６が基板に埋め込まれ、外部回路との接
続はフォトリソグラフィ技術により形成されるので、グ
ランド線６４は層間絶縁膜上の導体により形成すること
ができる。そのため、ＩＣチップ６６の表面に抵抗値を
下げるための広い領域を形成しなくても済むようになる
。
このように１本発明をサーマルヘッドのＩＣチップの実
装に応用した場合には、ＩＣチップ６６を小型化するこ
とが可能になる。
（効果） 本発明ではＩＣチップを基板の孔に埋め込んで実装する
際にＩＣチップ上に形成される層間絶縁膜がポリイミド
フィルムとポリイミド系接着剤とから成るか、又はポリ
イミドフィルムのみで形成されている。そのため、その
層間絶縁膜にコンタクトホールを形成するエツチング工
程が１回で済み、コンタクトホールに庇が生じなくなり
、電極膜に断線が生じることもなくなる。
【図面の簡単な説明】
第１図は本発明の一実施例によりＩＣチップを実装した
状態を示す断面図、第２図ないし第１３図は本発明の一
実施例を工程順に示す断面図、第１４図は本発明の他の
実施例によりＩＣチップを実装した状態を示す断面図、
第１５図はサーマルヘッドの駆動回路を１個の発熱素子
について示した回路図、第６図は従来のサーマルヘッド
用のＩＣチップのグランド線を示す概略平面図、第１７
図は本発明によるサーマルヘッド用ＩＣチップのグラン
ド線を示す概略図、第１８図は従来の埋込み方式により
ＩＣチップを埋め込んだ状態を表わす断面図、第１９図
は第１８図にコンタクトホールを形成した状態を示す示
す断面図である。 なお、断面図でハツチングは一部省略しである。 ２・・・・・・基板、 ４・・・・・・孔。 ｌＯ・・・・・・ＩＣチップ、 ２０・・・・・・ポリイミド系接着剤、２２・・・・・
・ポリイミドフィルム、２４・・・・・・コンタクトホ
ール。 ２６・・・・・・クローム膜、 ２８・・・・・・銅膜。 ３０・・・・・・パッド、 ４６・・・・・・電極膜、 ５０・・・・・・アクリル系接着剤、 ５２・・・・・・アクリル系樹脂。

Claims (4)

    【特許請求の範囲】
  1. （１）以下の工程を備えた集積回路装置の実装方法。 （Ａ）孔があけられた基板にポリイミド系接着剤により
    ポリイミドフィルムを接着する工程、 （Ｂ）前記基板の孔内で集積回路チップの表面を前記ポ
    リイミド系接着剤に接着させる工程、 （Ｃ）前記基板の孔を充填剤で充填する工程、 （Ｄ）前記ポリイミドフィルム及びポリイミド系接着剤
    にコンタクトホールを形成する工程、 （Ｅ）前記コンタクトホールを経て集積回路チップのパ
    ッドに接続される配線を形成する工程。
  2. （２）以下の工程を備えた集積回路装置の実装方法。 （Ａ）孔があけられた基板に接着剤により樹脂フィルム
    を接着する工程、 （Ｂ）前記基板の孔内で集積回路チップの表面を前記接
    着剤に接着させる工程、 （Ｃ）前記基板の孔を充填剤で充填する工程、 （Ｄ）前記樹脂フィルム及び接着剤を除去する工程、 （Ｅ）表面にポリイミドフィルムを１〜３μｍの厚さに
    塗布する工程、 （Ｆ）前記ポリイミドフィルムにコンタクトホールを形
    成する工程、 （Ｇ）前記コンタクトホールを経て集積回路チップのパ
    ッドに接続される配線を形成する工程。
  3. （３）前記樹脂フィルムはポリイミドフィルムであり、
    前記接着剤はポリイミド系接着剤であり、これらのポリ
    イミドフィルム及びポリイミド系接着剤を共通のエッチ
    ング液で全面エッチングして除去する特許請求の範囲第
    ２項に記載の集積回路装置の実装方法。
  4. （４）前記樹脂フィルム及び接着剤を剥離して除却する
    特許請求の範囲第２項に記載の集積回路装置の実装方法
    。
JP61119944A 1986-05-23 1986-05-23 集積回路装置の実装方法 Pending JPS63260041A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61119944A JPS63260041A (ja) 1986-05-23 1986-05-23 集積回路装置の実装方法
FR8707247A FR2599893B1 (fr) 1986-05-23 1987-05-22 Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US07/480,013 US5048179A (en) 1986-05-23 1990-02-14 IC chip mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61119944A JPS63260041A (ja) 1986-05-23 1986-05-23 集積回路装置の実装方法

Publications (1)

Publication Number Publication Date
JPS63260041A true JPS63260041A (ja) 1988-10-27

Family

ID=14774039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61119944A Pending JPS63260041A (ja) 1986-05-23 1986-05-23 集積回路装置の実装方法

Country Status (1)

Country Link
JP (1) JPS63260041A (ja)

Similar Documents

Publication Publication Date Title
US5048179A (en) IC chip mounting method
JP3152180B2 (ja) 半導体装置及びその製造方法
JPH05251455A (ja) 半導体装置
JP2004119726A (ja) 回路装置の製造方法
JP3210881B2 (ja) Ｂｇａパッケージ基板
US5109601A (en) Method of marking a thin film package
US6339247B1 (en) Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device
US4965700A (en) Thin film package for mixed bonding of chips
TW531818B (en) Resin encapsulated BGA-type semiconductor device
JP3915630B2 (ja) Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置
JPS63260041A (ja) 集積回路装置の実装方法
JP2003045917A (ja) 半導体装置用テープキャリアおよびその製造方法
JPH01192125A (ja) 半導体装置の実装構造
JPH09252003A (ja) バンプの形成方法及びバンプを有する半導体装置の製造方法
JP2003209342A (ja) 配線基板の製造方法及び配線基板
KR100343454B1 (ko) 웨이퍼 레벨 패키지
JP3203176B2 (ja) 混成集積回路装置およびその製造方法
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置
JP2001284387A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
JP3987288B2 (ja) 半導体素子の実装構造及び液晶表示装置
JPH0712849A (ja) エレクトリカルテスト用配線基板及びその製造法
JP2002141643A (ja) バンプ付電子部品の実装構造
JPH04323838A (ja) 半導体素子の実装方法
JPH02172245A (ja) 半導体装置
JPH0638464B2 (ja) 薄い可撓性基板構造体