JP2005019754A - 複合部品及びその製造方法 - Google Patents
複合部品及びその製造方法 Download PDFInfo
- Publication number
- JP2005019754A JP2005019754A JP2003183471A JP2003183471A JP2005019754A JP 2005019754 A JP2005019754 A JP 2005019754A JP 2003183471 A JP2003183471 A JP 2003183471A JP 2003183471 A JP2003183471 A JP 2003183471A JP 2005019754 A JP2005019754 A JP 2005019754A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonding area
- composite
- sealing resin
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 82
- 238000007789 sealing Methods 0.000 claims abstract description 54
- 239000011347 resin Substances 0.000 claims abstract description 52
- 229920005989 resin Polymers 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 46
- 239000002313 adhesive film Substances 0.000 claims description 31
- 239000000853 adhesive Substances 0.000 claims description 28
- 230000001070 adhesive effect Effects 0.000 claims description 28
- 239000010410 layer Substances 0.000 claims description 22
- 239000012790 adhesive layer Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000007654 immersion Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 21
- 238000000465 moulding Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- 239000003522 acrylic cement Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】接着面積の狭い部品であっても、そのような部品が浮上して、その部品の電極面への封止樹脂の浸入が無い複合部品及びその製造方法を得ること。
【解決手段】本発明の一実施形態の複合部品１Ａは、接着面積の狭い半導体チップＣａとそれら半導体チップＣａの接着面積より広い接着面積の半導体チップＣｂが混載されて封止樹脂６により一体的に封止されている構造の複合部品において、両半導体チップＣａ、Ｃｂのそれぞれの電極パッドＴａ、Ｔｂの形成面が同一平面となるように配設され、半導体チップＣａは固定材５で直接被覆されており、固定材５及び半導体チップＣｂの外表面が封止樹脂６で覆われており、そして半導体チップＣａ、Ｃｂのそれぞれの電極パッドＴａ、Ｔｂが電子回路配線層１０の外部接続端子１２に接続されている配線回路１１に接続されている。
【選択図】 図１
【解決手段】本発明の一実施形態の複合部品１Ａは、接着面積の狭い半導体チップＣａとそれら半導体チップＣａの接着面積より広い接着面積の半導体チップＣｂが混載されて封止樹脂６により一体的に封止されている構造の複合部品において、両半導体チップＣａ、Ｃｂのそれぞれの電極パッドＴａ、Ｔｂの形成面が同一平面となるように配設され、半導体チップＣａは固定材５で直接被覆されており、固定材５及び半導体チップＣｂの外表面が封止樹脂６で覆われており、そして半導体チップＣａ、Ｃｂのそれぞれの電極パッドＴａ、Ｔｂが電子回路配線層１０の外部接続端子１２に接続されている配線回路１１に接続されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の集積電子回路が形成された半導体ウェーハから個片化された半導体チップ（いわゆるベアチップ）、抵抗器、コンデンサ、コネクタなどの部品の複数の、或いは複数種の部品が混載された複合部品及びその製造方法に関するものである。
【０００２】
【従来の技術】
先ず、従来技術の複合部品及びその製造方法を説明する。なお、本明細書では、半導体チップ（ベアチップ）、抵抗器、コンデンサ、コネクタなどの部品の内、代表として半導体チップを採り上げて説明する。
【０００３】
図４は従来技術の一形態の複合部品の模式的な拡大断面図、図５は図４に示した複合部品の主要な工程を断面図で示した製造工程図、そして図６は樹脂封止工程に生じる問題点を説明するための断面図である。
【０００４】
図４において、符号１Ｂは従来技術の一形態の複合部品を指す。この複合部品１Ｂは、比較的接着面積の狭い半導体チップＣａとその半導体チップＣａの接着面積より広い接着面積の半導体チップＣｂが混載されて封止樹脂６により一体的に封止されている構造の複合部品であって、両半導体チップＣａ、Ｃｂの電極形成面に形成されている電極パッドＴａ、Ｔｂが同一平面となるように配設され、そしてそれぞれの電極パッドＴａ、Ｔｂが電子配線回路層の外部接続端子に接続されている配線回路に接続された構造の複合部品である。
【０００５】
このような複合部品１Ｂは、図５に示した工程を含む製造工程を経て製造される。その製造方法を簡単に説明すると、先ず、図５Ａに示したように、フィルムの両面に粘着層が形成されている両面粘着フイルム３がその一方の前記粘着層で平坦な表面に接着されている支持基板２を用意し、その両面粘着フイルム３の他方の粘着層に、複数の比較的接着面積の狭い半導体チップＣａの各電極パッドＴａとその半導体チップＣａの接着面積より広い接着面積の複数の半導体チップＣｂの各電極パッドＴｂとを揃えて所定の配列で搭載し、図５Ｂに示したように、それら半導体チップＣａ、Ｃｂの外表面を封止樹脂６で封止した後、図示していないが、両面粘着フイルム３及び支持基板２を剥離して、半導体チップＣａ、Ｃｂのそれぞれの電極パッドＴａ、Ｔｂを露出させ、次に、それら露出した電極パッドＴａ、Ｔｂと外部接続端子に接続されている電子配線回路層１０とを接続し（図５Ｃ）、その後、少なくとも１個の半導体チップＣａと少なくとも１個の半導体チップＣｂとを含めてラインＬに沿ってダイシングして個片化すれば、図４に示したような１単位の複合部品１Ｂが完成する。
【０００６】
【発明が解決しようとする課題】
しかし、 従来技術の複合部品の製造方法においては、図５Ｂに示した樹脂封止成形時に、図６に示したように、封止樹脂６の流動により、例えば、接着面積の狭い半導体チップＣａが浮き上がる現象が生じ、それら半導体チップＣａの電極パッドＴａ形成面へ封止樹脂６が浸入することがあった。この封止樹脂６の侵入は、半導体チップＣａと両面粘着フイルム３の粘着層との接着強度に依存しており、特に小サイズの半導体チップＣａはその接着面積が狭いことから接着強度の絶対値が小さいため、半導体チップＣａが浮くことに起因している。
【０００７】
また、半導体チップＣａと両面粘着フイルム３の粘着層との接着力を上げるために、ダイボンドの圧力を上げる、オートクレーブ｛加圧脱泡装置（Ａｕｔｏ・ｃｌａｖｅ）｝などで加圧処理を封止樹脂成形前に行うなどの対策があるが、ダイボンドの圧力を上げることで、半導体チップＣａが両面粘着フイルム３の粘着層に入り込み、成形後の半導体チップＣａと封止樹脂６との間に段差が発生し、また、オートクレーブ処理を行った場合は、マルチ半導体チップとなるような場合の対応やオートクレーブ処理後の経時変化（加圧前の状態に戻る現象）があるなどの課題がある。
【０００８】
本発明はこのような課題を解決しようとするものであって、搭載しようとする部品が小さくて接着面積の狭い部品であっても、そのような部品が浮上して、その部品の電極面への封止樹脂の浸入が無い複合部品及びその製造方法を得ることを目的とするものである。
【０００９】
【課題を解決するための手段】
それ故、前記課題を解決するために、請求項１に記載の本発明の複合部品は、比較的接着面積の狭い部品と該部品の接着面積より広い接着面積の部品が混載されて封止樹脂により一体的に封止されている構造の複合部品において、前記比較的接着面積の狭い部品はその表面が固定材で直接被覆され、そして前記固定材及び前記接着面積の広い部品の外表面が前記封止樹脂で覆われていることを特徴とする。
【００１０】
請求項２に記載の複合部品は、請求項１に記載の複合部品における前記両部品の電極が同一平面上にあり、それら各電極が、電子配線回路層の外部接続端子に接続されている配線回路に接続されていることを特徴とする。
【００１１】
請求項３に記載の複合部品は、比較的接着面積の狭い半導体チップとその半導体チップの接着面積より広い接着面積の半導体チップが混載されて封止樹脂により一体的に封止されている構造の複合部品において、前記両半導体チップの電極形成面が同一平面となるように配設され、前記比較的接着面積の狭い半導体チップは固定材で直接被覆され、前記固定材及び前記接着面積の広い半導体チップの外表面が前記封止樹脂で覆われており、そして前記両半導体チップの前記集積回路が外部接続端子が形成されている電子回路基板の前記外部接続端子に接続されている配線回路に接続されていることを特徴とする。
【００１２】
請求項４に記載の複合部品の製造方法は、フィルムの両面に粘着層が形成されている両面粘着フイルムがその一方の前記粘着層で平坦な表面に接着されている支持基板の前記両面粘着フイルムの他方の粘着層に、複数の比較的接着面積の狭い部品の各電極とそれらの部品の接着面積より広い接着面積の複数の部品の各電極とを前記両面粘着フイルム面に揃えて所定の配列で搭載する工程と、それら搭載された接着面積の狭い部品の外表面を固定材で被覆する工程と、その固定材被覆工程後に前記複数の接着面積の広い部品の外表面と前記複数の固定材の外表面とを封止樹脂で封止する工程と、その封止工程後に前記両部品の各電極から前記両面粘着フイルム及び前記基板を剥離し、前記両部品の前記各電極を露出させる工程と、それら露出された前記各電極と外部接続端子に接続された配線回路とを接続する工程と、少なくとも１個の前記接着面積の狭い部品と少なくとも１個の前記接着面積の広い部品とを含んで１単位の複合部品として個片化する工程とを含む。
【００１３】
請求項５に記載の複合電子部品の製造方法は、請求項４に記載の複合電子部品の製造方法における前記両部品が半導体チップであることを特徴とする。
【００１４】
請求項６に記載の複合電子部品の製造方法は、請求項４に記載の複合部品の製造方法における前記固定材が前記各部品の電極と前記他方の粘着層との間に浸入しない粘度であることを特徴とする。
【００１５】
請求項７に記載の複合電子部品の製造方法は、請求項４に記載の複合電子部品の製造方法における前記両面粘着フイルムの前記支持基板に接着される前記一方の粘着層の粘着材が自己剥離性粘着材であることを特徴とする。
【００１６】
請求項８に記載の複合部品の製造方法は、請求項４に記載の複合部品の製造方法における前記両面粘着フイルムの少なくとも前記支持基板に接着される前記一方の粘着層の粘着材が低温で粘着性を顕わし、前記封止樹脂の硬化温度で硬化することを特徴とする。
【００１７】
従って、請求項１に記載の本発明の複合部品によれば、接着面積の狭い部品が固定材で所定の搭載位置に固定され、そして封止樹脂が前記部品に接触することがない。
【００１８】
請求項２に記載の本発明の複合部品によれば、接着面積の狭い部品の電極と接着面積の広い部品の電極とが同一平面上にあることから、前記各電極と電子回路とが正確に接続された複合部品が得られる。
【００１９】
請求項３に記載の本発明の複合部品によれば、本発明を半導体チップの複合部品に適用したものであり、通常、多数の微細な電極が形成されている接着面積の狭い半導体チップの位置決めができ、かつ封止樹脂の電極形成面への浸入を防止できること、従って、前記微細な電極に電子回路が正確に接続された複合部品が得られる。
【００２０】
請求項４に記載の本発明の複合部品の製造方法によれば、接着面積の狭い部品が予め固定材により固定されていることから樹脂封止工程における封止樹脂により移動することなく、また、前記部品の電極形成面と粘着層との間に浸入することを防止でき、各電極が露出することから電子回路を配線し易くなる。
【００２１】
請求項５に記載の本発明の複合部品の製造方法によれば、本発明を半導体チップの複合部品の製造方法に適用したものであり、通常、多数の微細な電極が形成されている接着面積の狭い半導体チップの位置決めができ、かつ封止樹脂の電極形成面への浸入を防止できること、従って、前記微細な電極に電子回路が正確に接続することができる。
【００２２】
請求項６に記載の本発明の複合部品の製造方法によれば、固定材が接着面積の狭い部品と粘着層との間に浸入し難くなる。
【００２３】
請求項７に記載の本発明の複合部品の製造方法によれば、前記粘着材として自己剥離性粘着材を用いることにより前記支持基板を用意に剥離することが出来る。
【００２４】
請求項８に記載の本発明の複合部品の製造方法によれば、封止樹脂の熱で粘着材が硬化することから前記支持基板を用意に剥離することが出来る。
【００２５】
【発明の実施の形態】
以下、図を用いて、本発明の一実施形態の複合部品及びその製造方法を説明する。
【００２６】
図１は本発明の一実施形態の複合部品の概略断面図、図２は図１に示した本発明の複合部品の要部の製造工程図、そして図３は図２に示した製造工程に続く本発明の複合部品の製造工程図である。
【００２７】
先ず、本発明の一実施形態の複合部品の構造を説明する。なお、本実施形態においては、半導体チップ（ベアチップ）、抵抗器、コンデンサ、コネクタなどの部品の内、代表として半導体チップを採り上げ、そして従来技術の複合部品１Ｂの構成要素と同一構成要素には同一の符号を付して説明する。
【００２８】
図１において、符号１Ａは本発明の複合部品を指す。この複合部品１Ａは、比較的接着面積の狭い半導体チップＣａとその半導体チップＣａの接着面積より広い接着面積の半導体チップＣｂが混載されている。参考までに半導体チップＣａと半導体チップＣｂの大きさの一例を挙げれば、それぞれ０．５ｍｍ２ 、１００ｍｍ２ 程度である。両半導体チップＣａ、Ｃｂの集積回路に接続されている電極パッドＴａ、Ｔｂの形成面は同一平面となるように配設されている。電極パッドＴａ、Ｔｂ以外の周辺部分は電気絶縁層Ｉで被覆されている。そしてそれぞれの電極パッドＴａ、Ｔｂが電子配線回路層１０の外部接続端子１２に接続されている配線回路１１に接続されている。なお、符号１３、１４はそれぞれ電気絶縁層であるレジスト層を指す。
【００２９】
接着面積の狭い半導体チップＣａは、その外表面が固定材５で覆われている。そしてその固定材５の表面と接着面積の広い半導体チップＣｂの外表面とを覆うように封止樹脂で封止されている。
【００３０】
本発明の複合部品１Ａは以上のように半導体ウェーハからダイシングされて切り出された接着面積の狭い半導体チップＣａと接着面積の広い半導体チップＣｂとが再配置されて混載された部品であって、外部接続端子１２が別途製作された配線基板（不図示）の電極に半田付け等によって電気的に接続されるものである。
【００３１】
以上の説明から明らかなように、封止樹脂６の封止、成形時に移動或いは移動しそうな接着面積の狭い半導体チップＣａは、その外表面が固定材５で覆われているために、封止樹脂６が電極パッドＴａ形成面に浸入することがない。
【００３２】
次に、図２及び図３を参照しながら、本発明の複合部品１Ａの製造方法を説明する。
【００３３】
図２Ａの工程において、先ず、両面粘着フイルム３が平坦な表面に貼り付けられた支持基板２を用意する。両面粘着フイルム３はＰＥＴフィルムの一方の面に自己剥離性粘着材が、他方の面にはアクリル系粘着材が塗布されているもので、このような両面粘着フイルム３としては、例えば、日東電工株式会社製の「リバーアルファ（商品名）」がある。このような両面粘着フイルム３の自己剥離性粘着材層を、例えば、ガラス基板のような支持基板２の平坦な表面に向けて貼り付ける。そして両面粘着フイルム３の他方の面に均一に塗布されている前記アクリル系粘着材層上に、フリップチップボンダー４を用いて複数個の接着面積の狭い半導体チップＣａと複数個の接着面積の広い半導体チップＣｂとを、それらの電極パッドＴａ、Ｔｂ形成面を両面粘着フイルム３側に向けて所定の配列でダイボンディングする。
【００３４】
なお、両面粘着フイルム３としては、前記の自己剥離性粘着材として後記する封止工程において封止に用いる封止樹脂６の温度で硬化する樹脂の粘着材を用いることもできる。
【００３５】
次に、図２Ｂに示した工程で、接着面積の狭い半導体チップＣａの外表面を封止樹脂６の粘度よりやや高い粘度のエポキシ系樹脂、紫外線硬化樹脂などの固定材５を滴下などで覆い、硬化させる。
【００３６】
次に、図２Ｃに示した封止工程で、例えば、熱硬化性樹脂などの封止樹脂６を用いて、全ての半導体チップＣａを覆っている固定材５の表面と、全ての半導体チップＣｂの外表面を覆うように一括封止する。封止方法としては、スピンコート法や印刷法にて容易に行うことができる。又は、ＣＤＩ（Ｃａｖｉｔｙ Ｄｉｒｅｃｔ Ｉｎｊｅｃｔｉｏｎの略）法、トランスファーモールド法などを用いることもできる。ＣＤＩ法を用いた場合、接着面積の狭い半導体チップＣａは、その電極パッドＴａ形成面が粘着材で閉鎖されており、それらの半導体チップＣａの外表面は固定材５で覆われて固定されていることから封止樹脂６が電極パッドＴａ形成面と粘着材との間に浸入することがない。
【００３７】
封止樹脂６が硬化すると、続いて図２Ｄに示したように、支持基板２と両面粘着フイルム３とを剥離する。この場合、支持基板６は両面粘着フイルム３の自己剥離性粘着材側に張り付いているため、自己剥離性粘着材が硬化すれば、支持基板２は容易に剥離する。その後で両面粘着フイルム３を半導体チップＣａ、Ｃｂの電極パッドＴａ、Ｔｂ形成面及び封止樹脂６面からめくるように剥がす。このようにして半導体チップＣａ、Ｃｂの各電極パッドＴａ、Ｔｂが露出した、そしてそれら半導体チップＣａ、Ｃｂが封止樹脂６で薄板状に固められたウェーハＷａが得られる。この時、ウエハーＷの電極パッドＴａ、Ｔｂ形成面に粘着材が残存している場合は、洗浄液、研磨などで払拭する。
【００３８】
次の図３Ａに示した配線工程においては、図１に示したような配線回路１０をウェーハＷａの半導体チップＣａ、Ｃｂの電極パッドＴａ、Ｔｂ及び電気絶縁膜１３上に形成する。例えば、下地層を無電解メッキまたはＰＶＤ（Ｐｈｙｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などで形成し、この上に電気メッキによって銅配線回路１１を積層する。銅は抵抗値が小さく、安定で、直接半田付けできる利点がある。層間電気絶縁層Ｉなどの材料は有機系高分子膜で、主に塗布法によって形成される。これらは、露光、現像して形成きれたホトレジストをマスクに用いてエッチングによって、所望の形状にパターニングされる。配線回路１１んどの形成と共に、インターポーザ或いはマザーボードなどの電子機器に組み込まれる電子回路基板に接続する外部接続端子１２を形成する。符号１４は外部接続端子１２部分を除いて被覆した電気絶縁被膜である。
【００３９】
また、電子配線回路層１０は、予めガラスエポキシ基板などを貼り合わせて積層して形成した電子配線回路層を貼り付けてもよい。
【００４０】
図３Ａの電子配線回路層１０が形成されたウエハーＷａの全体の厚みは、例えば、７００μｍ程度、電子配線回路層１０の厚みは２０μｍ程度である。
【００４１】
続く図３Ｂに示した研磨工程で、ウェーハＷａの裏面である封止樹脂６層を研磨し、所望の厚みのウェーハＷに仕上げる。次いで、ダイシングラインＬに沿ってウェーハＷ及び電子配線回路層１０を合わせてダイシングし、図３Ｃ（図１）に示したような複合部品１Ａの一単位毎に個片化する。
【００４２】
このようにして接着面積が狭いが所定の位置に正確に搭載された半導体チップＣａと半導体チップＣｂとを含む本発明の複合部品１Ａが得られる。この複合部品１Ａの中にチップ型抵抗器、コンデンサ、コネクタなどの微小な部品を混載させることもできる。
【００４３】
このような製造方法を採ることにより、接着面積が狭い半導体チップＣａなど両面粘着フイルム３との接着強度が小さい部品についても、樹脂封止をする際の封止樹脂６の流動により両面粘着フイルム３からの剥離や、部品（半導体チップＣａ）表面と両面粘着フイルム３との間に封止樹脂６が浸入する現象を防止することができる。従って、樹脂封止の際のプロセス条件なども変更する必要はない。
【００４４】
【発明の効果】
以上の説明から明らかなように、本発明によれば、外部接続端子をＦａｎ−Ｏｕｔできる厚みの薄いＣＳＰ（Ｃｉｐｅ Ｓｉｚｅ Ｐａｃｋａｇｅ）の複合部品が得られ、樹脂封止の成形時の樹脂流動により発生する半導体チップＣａ、Ｃｂの両面粘着フイルムからの剥離、浮き、また半導体チップの電極パッドＴａ、Ｔｂ面への封止樹脂の浸入を防止することができる。
【００４５】
特に、両面粘着フイルムとの接着面積が狭く、接着強度の絶対値が小さい接着面積の狭い半導体チップについても、本発明を用いることで封止樹脂の成形圧力などの成形条件の制約範図を広げることが可能となり、ボイドの改善、その他成形に関する不具合を低減することが出来るなど、数々の優れた効果がえられる。
【図面の簡単な説明】
【図１】本発明の一実施形態の複合部品の概略断面図で有る。
【図２】図１に示した本発明の複合部品の要部の製造工程図で有る。
【図３】図２に示した製造工程に続く本発明の複合部品の製造工程図である。
【図４】従来技術の一形態の複合部品の模式的な拡大断面図で有る。
【図５】図４に示した複合部品の主要な工程を断面図で示した製造工程図で有る。
【図６】樹脂封止工程に生じる問題点を説明するための断面図である。
【符号の説明】
１Ａ…本発明の一実施形態の複合部品、２…支持基板、３…両面粘着フイルム、４…フリップチップボンダー、５…固定材、６…封止樹脂、１０…電子配線回路層、１１…配線回路、１２…外部接続端子（Ｆａｎ−Ｏｕｔ）、１３，１４…電気絶縁層、Ｃａ…接着面積の狭い半導体チップ、Ｃｂ…接着面積の広い半導体チップ、Ｔａ…接着面積の狭い半導体チップＣａの電極パッドＴａ、Ｔｂ…接着面積の広い半導体チップＣｂの電極パッド、Ｉ…電気絶縁層
【発明の属する技術分野】
本発明は、複数の集積電子回路が形成された半導体ウェーハから個片化された半導体チップ（いわゆるベアチップ）、抵抗器、コンデンサ、コネクタなどの部品の複数の、或いは複数種の部品が混載された複合部品及びその製造方法に関するものである。
【０００２】
【従来の技術】
先ず、従来技術の複合部品及びその製造方法を説明する。なお、本明細書では、半導体チップ（ベアチップ）、抵抗器、コンデンサ、コネクタなどの部品の内、代表として半導体チップを採り上げて説明する。
【０００３】
図４は従来技術の一形態の複合部品の模式的な拡大断面図、図５は図４に示した複合部品の主要な工程を断面図で示した製造工程図、そして図６は樹脂封止工程に生じる問題点を説明するための断面図である。
【０００４】
図４において、符号１Ｂは従来技術の一形態の複合部品を指す。この複合部品１Ｂは、比較的接着面積の狭い半導体チップＣａとその半導体チップＣａの接着面積より広い接着面積の半導体チップＣｂが混載されて封止樹脂６により一体的に封止されている構造の複合部品であって、両半導体チップＣａ、Ｃｂの電極形成面に形成されている電極パッドＴａ、Ｔｂが同一平面となるように配設され、そしてそれぞれの電極パッドＴａ、Ｔｂが電子配線回路層の外部接続端子に接続されている配線回路に接続された構造の複合部品である。
【０００５】
このような複合部品１Ｂは、図５に示した工程を含む製造工程を経て製造される。その製造方法を簡単に説明すると、先ず、図５Ａに示したように、フィルムの両面に粘着層が形成されている両面粘着フイルム３がその一方の前記粘着層で平坦な表面に接着されている支持基板２を用意し、その両面粘着フイルム３の他方の粘着層に、複数の比較的接着面積の狭い半導体チップＣａの各電極パッドＴａとその半導体チップＣａの接着面積より広い接着面積の複数の半導体チップＣｂの各電極パッドＴｂとを揃えて所定の配列で搭載し、図５Ｂに示したように、それら半導体チップＣａ、Ｃｂの外表面を封止樹脂６で封止した後、図示していないが、両面粘着フイルム３及び支持基板２を剥離して、半導体チップＣａ、Ｃｂのそれぞれの電極パッドＴａ、Ｔｂを露出させ、次に、それら露出した電極パッドＴａ、Ｔｂと外部接続端子に接続されている電子配線回路層１０とを接続し（図５Ｃ）、その後、少なくとも１個の半導体チップＣａと少なくとも１個の半導体チップＣｂとを含めてラインＬに沿ってダイシングして個片化すれば、図４に示したような１単位の複合部品１Ｂが完成する。
【０００６】
【発明が解決しようとする課題】
しかし、 従来技術の複合部品の製造方法においては、図５Ｂに示した樹脂封止成形時に、図６に示したように、封止樹脂６の流動により、例えば、接着面積の狭い半導体チップＣａが浮き上がる現象が生じ、それら半導体チップＣａの電極パッドＴａ形成面へ封止樹脂６が浸入することがあった。この封止樹脂６の侵入は、半導体チップＣａと両面粘着フイルム３の粘着層との接着強度に依存しており、特に小サイズの半導体チップＣａはその接着面積が狭いことから接着強度の絶対値が小さいため、半導体チップＣａが浮くことに起因している。
【０００７】
また、半導体チップＣａと両面粘着フイルム３の粘着層との接着力を上げるために、ダイボンドの圧力を上げる、オートクレーブ｛加圧脱泡装置（Ａｕｔｏ・ｃｌａｖｅ）｝などで加圧処理を封止樹脂成形前に行うなどの対策があるが、ダイボンドの圧力を上げることで、半導体チップＣａが両面粘着フイルム３の粘着層に入り込み、成形後の半導体チップＣａと封止樹脂６との間に段差が発生し、また、オートクレーブ処理を行った場合は、マルチ半導体チップとなるような場合の対応やオートクレーブ処理後の経時変化（加圧前の状態に戻る現象）があるなどの課題がある。
【０００８】
本発明はこのような課題を解決しようとするものであって、搭載しようとする部品が小さくて接着面積の狭い部品であっても、そのような部品が浮上して、その部品の電極面への封止樹脂の浸入が無い複合部品及びその製造方法を得ることを目的とするものである。
【０００９】
【課題を解決するための手段】
それ故、前記課題を解決するために、請求項１に記載の本発明の複合部品は、比較的接着面積の狭い部品と該部品の接着面積より広い接着面積の部品が混載されて封止樹脂により一体的に封止されている構造の複合部品において、前記比較的接着面積の狭い部品はその表面が固定材で直接被覆され、そして前記固定材及び前記接着面積の広い部品の外表面が前記封止樹脂で覆われていることを特徴とする。
【００１０】
請求項２に記載の複合部品は、請求項１に記載の複合部品における前記両部品の電極が同一平面上にあり、それら各電極が、電子配線回路層の外部接続端子に接続されている配線回路に接続されていることを特徴とする。
【００１１】
請求項３に記載の複合部品は、比較的接着面積の狭い半導体チップとその半導体チップの接着面積より広い接着面積の半導体チップが混載されて封止樹脂により一体的に封止されている構造の複合部品において、前記両半導体チップの電極形成面が同一平面となるように配設され、前記比較的接着面積の狭い半導体チップは固定材で直接被覆され、前記固定材及び前記接着面積の広い半導体チップの外表面が前記封止樹脂で覆われており、そして前記両半導体チップの前記集積回路が外部接続端子が形成されている電子回路基板の前記外部接続端子に接続されている配線回路に接続されていることを特徴とする。
【００１２】
請求項４に記載の複合部品の製造方法は、フィルムの両面に粘着層が形成されている両面粘着フイルムがその一方の前記粘着層で平坦な表面に接着されている支持基板の前記両面粘着フイルムの他方の粘着層に、複数の比較的接着面積の狭い部品の各電極とそれらの部品の接着面積より広い接着面積の複数の部品の各電極とを前記両面粘着フイルム面に揃えて所定の配列で搭載する工程と、それら搭載された接着面積の狭い部品の外表面を固定材で被覆する工程と、その固定材被覆工程後に前記複数の接着面積の広い部品の外表面と前記複数の固定材の外表面とを封止樹脂で封止する工程と、その封止工程後に前記両部品の各電極から前記両面粘着フイルム及び前記基板を剥離し、前記両部品の前記各電極を露出させる工程と、それら露出された前記各電極と外部接続端子に接続された配線回路とを接続する工程と、少なくとも１個の前記接着面積の狭い部品と少なくとも１個の前記接着面積の広い部品とを含んで１単位の複合部品として個片化する工程とを含む。
【００１３】
請求項５に記載の複合電子部品の製造方法は、請求項４に記載の複合電子部品の製造方法における前記両部品が半導体チップであることを特徴とする。
【００１４】
請求項６に記載の複合電子部品の製造方法は、請求項４に記載の複合部品の製造方法における前記固定材が前記各部品の電極と前記他方の粘着層との間に浸入しない粘度であることを特徴とする。
【００１５】
請求項７に記載の複合電子部品の製造方法は、請求項４に記載の複合電子部品の製造方法における前記両面粘着フイルムの前記支持基板に接着される前記一方の粘着層の粘着材が自己剥離性粘着材であることを特徴とする。
【００１６】
請求項８に記載の複合部品の製造方法は、請求項４に記載の複合部品の製造方法における前記両面粘着フイルムの少なくとも前記支持基板に接着される前記一方の粘着層の粘着材が低温で粘着性を顕わし、前記封止樹脂の硬化温度で硬化することを特徴とする。
【００１７】
従って、請求項１に記載の本発明の複合部品によれば、接着面積の狭い部品が固定材で所定の搭載位置に固定され、そして封止樹脂が前記部品に接触することがない。
【００１８】
請求項２に記載の本発明の複合部品によれば、接着面積の狭い部品の電極と接着面積の広い部品の電極とが同一平面上にあることから、前記各電極と電子回路とが正確に接続された複合部品が得られる。
【００１９】
請求項３に記載の本発明の複合部品によれば、本発明を半導体チップの複合部品に適用したものであり、通常、多数の微細な電極が形成されている接着面積の狭い半導体チップの位置決めができ、かつ封止樹脂の電極形成面への浸入を防止できること、従って、前記微細な電極に電子回路が正確に接続された複合部品が得られる。
【００２０】
請求項４に記載の本発明の複合部品の製造方法によれば、接着面積の狭い部品が予め固定材により固定されていることから樹脂封止工程における封止樹脂により移動することなく、また、前記部品の電極形成面と粘着層との間に浸入することを防止でき、各電極が露出することから電子回路を配線し易くなる。
【００２１】
請求項５に記載の本発明の複合部品の製造方法によれば、本発明を半導体チップの複合部品の製造方法に適用したものであり、通常、多数の微細な電極が形成されている接着面積の狭い半導体チップの位置決めができ、かつ封止樹脂の電極形成面への浸入を防止できること、従って、前記微細な電極に電子回路が正確に接続することができる。
【００２２】
請求項６に記載の本発明の複合部品の製造方法によれば、固定材が接着面積の狭い部品と粘着層との間に浸入し難くなる。
【００２３】
請求項７に記載の本発明の複合部品の製造方法によれば、前記粘着材として自己剥離性粘着材を用いることにより前記支持基板を用意に剥離することが出来る。
【００２４】
請求項８に記載の本発明の複合部品の製造方法によれば、封止樹脂の熱で粘着材が硬化することから前記支持基板を用意に剥離することが出来る。
【００２５】
【発明の実施の形態】
以下、図を用いて、本発明の一実施形態の複合部品及びその製造方法を説明する。
【００２６】
図１は本発明の一実施形態の複合部品の概略断面図、図２は図１に示した本発明の複合部品の要部の製造工程図、そして図３は図２に示した製造工程に続く本発明の複合部品の製造工程図である。
【００２７】
先ず、本発明の一実施形態の複合部品の構造を説明する。なお、本実施形態においては、半導体チップ（ベアチップ）、抵抗器、コンデンサ、コネクタなどの部品の内、代表として半導体チップを採り上げ、そして従来技術の複合部品１Ｂの構成要素と同一構成要素には同一の符号を付して説明する。
【００２８】
図１において、符号１Ａは本発明の複合部品を指す。この複合部品１Ａは、比較的接着面積の狭い半導体チップＣａとその半導体チップＣａの接着面積より広い接着面積の半導体チップＣｂが混載されている。参考までに半導体チップＣａと半導体チップＣｂの大きさの一例を挙げれば、それぞれ０．５ｍｍ２ 、１００ｍｍ２ 程度である。両半導体チップＣａ、Ｃｂの集積回路に接続されている電極パッドＴａ、Ｔｂの形成面は同一平面となるように配設されている。電極パッドＴａ、Ｔｂ以外の周辺部分は電気絶縁層Ｉで被覆されている。そしてそれぞれの電極パッドＴａ、Ｔｂが電子配線回路層１０の外部接続端子１２に接続されている配線回路１１に接続されている。なお、符号１３、１４はそれぞれ電気絶縁層であるレジスト層を指す。
【００２９】
接着面積の狭い半導体チップＣａは、その外表面が固定材５で覆われている。そしてその固定材５の表面と接着面積の広い半導体チップＣｂの外表面とを覆うように封止樹脂で封止されている。
【００３０】
本発明の複合部品１Ａは以上のように半導体ウェーハからダイシングされて切り出された接着面積の狭い半導体チップＣａと接着面積の広い半導体チップＣｂとが再配置されて混載された部品であって、外部接続端子１２が別途製作された配線基板（不図示）の電極に半田付け等によって電気的に接続されるものである。
【００３１】
以上の説明から明らかなように、封止樹脂６の封止、成形時に移動或いは移動しそうな接着面積の狭い半導体チップＣａは、その外表面が固定材５で覆われているために、封止樹脂６が電極パッドＴａ形成面に浸入することがない。
【００３２】
次に、図２及び図３を参照しながら、本発明の複合部品１Ａの製造方法を説明する。
【００３３】
図２Ａの工程において、先ず、両面粘着フイルム３が平坦な表面に貼り付けられた支持基板２を用意する。両面粘着フイルム３はＰＥＴフィルムの一方の面に自己剥離性粘着材が、他方の面にはアクリル系粘着材が塗布されているもので、このような両面粘着フイルム３としては、例えば、日東電工株式会社製の「リバーアルファ（商品名）」がある。このような両面粘着フイルム３の自己剥離性粘着材層を、例えば、ガラス基板のような支持基板２の平坦な表面に向けて貼り付ける。そして両面粘着フイルム３の他方の面に均一に塗布されている前記アクリル系粘着材層上に、フリップチップボンダー４を用いて複数個の接着面積の狭い半導体チップＣａと複数個の接着面積の広い半導体チップＣｂとを、それらの電極パッドＴａ、Ｔｂ形成面を両面粘着フイルム３側に向けて所定の配列でダイボンディングする。
【００３４】
なお、両面粘着フイルム３としては、前記の自己剥離性粘着材として後記する封止工程において封止に用いる封止樹脂６の温度で硬化する樹脂の粘着材を用いることもできる。
【００３５】
次に、図２Ｂに示した工程で、接着面積の狭い半導体チップＣａの外表面を封止樹脂６の粘度よりやや高い粘度のエポキシ系樹脂、紫外線硬化樹脂などの固定材５を滴下などで覆い、硬化させる。
【００３６】
次に、図２Ｃに示した封止工程で、例えば、熱硬化性樹脂などの封止樹脂６を用いて、全ての半導体チップＣａを覆っている固定材５の表面と、全ての半導体チップＣｂの外表面を覆うように一括封止する。封止方法としては、スピンコート法や印刷法にて容易に行うことができる。又は、ＣＤＩ（Ｃａｖｉｔｙ Ｄｉｒｅｃｔ Ｉｎｊｅｃｔｉｏｎの略）法、トランスファーモールド法などを用いることもできる。ＣＤＩ法を用いた場合、接着面積の狭い半導体チップＣａは、その電極パッドＴａ形成面が粘着材で閉鎖されており、それらの半導体チップＣａの外表面は固定材５で覆われて固定されていることから封止樹脂６が電極パッドＴａ形成面と粘着材との間に浸入することがない。
【００３７】
封止樹脂６が硬化すると、続いて図２Ｄに示したように、支持基板２と両面粘着フイルム３とを剥離する。この場合、支持基板６は両面粘着フイルム３の自己剥離性粘着材側に張り付いているため、自己剥離性粘着材が硬化すれば、支持基板２は容易に剥離する。その後で両面粘着フイルム３を半導体チップＣａ、Ｃｂの電極パッドＴａ、Ｔｂ形成面及び封止樹脂６面からめくるように剥がす。このようにして半導体チップＣａ、Ｃｂの各電極パッドＴａ、Ｔｂが露出した、そしてそれら半導体チップＣａ、Ｃｂが封止樹脂６で薄板状に固められたウェーハＷａが得られる。この時、ウエハーＷの電極パッドＴａ、Ｔｂ形成面に粘着材が残存している場合は、洗浄液、研磨などで払拭する。
【００３８】
次の図３Ａに示した配線工程においては、図１に示したような配線回路１０をウェーハＷａの半導体チップＣａ、Ｃｂの電極パッドＴａ、Ｔｂ及び電気絶縁膜１３上に形成する。例えば、下地層を無電解メッキまたはＰＶＤ（Ｐｈｙｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などで形成し、この上に電気メッキによって銅配線回路１１を積層する。銅は抵抗値が小さく、安定で、直接半田付けできる利点がある。層間電気絶縁層Ｉなどの材料は有機系高分子膜で、主に塗布法によって形成される。これらは、露光、現像して形成きれたホトレジストをマスクに用いてエッチングによって、所望の形状にパターニングされる。配線回路１１んどの形成と共に、インターポーザ或いはマザーボードなどの電子機器に組み込まれる電子回路基板に接続する外部接続端子１２を形成する。符号１４は外部接続端子１２部分を除いて被覆した電気絶縁被膜である。
【００３９】
また、電子配線回路層１０は、予めガラスエポキシ基板などを貼り合わせて積層して形成した電子配線回路層を貼り付けてもよい。
【００４０】
図３Ａの電子配線回路層１０が形成されたウエハーＷａの全体の厚みは、例えば、７００μｍ程度、電子配線回路層１０の厚みは２０μｍ程度である。
【００４１】
続く図３Ｂに示した研磨工程で、ウェーハＷａの裏面である封止樹脂６層を研磨し、所望の厚みのウェーハＷに仕上げる。次いで、ダイシングラインＬに沿ってウェーハＷ及び電子配線回路層１０を合わせてダイシングし、図３Ｃ（図１）に示したような複合部品１Ａの一単位毎に個片化する。
【００４２】
このようにして接着面積が狭いが所定の位置に正確に搭載された半導体チップＣａと半導体チップＣｂとを含む本発明の複合部品１Ａが得られる。この複合部品１Ａの中にチップ型抵抗器、コンデンサ、コネクタなどの微小な部品を混載させることもできる。
【００４３】
このような製造方法を採ることにより、接着面積が狭い半導体チップＣａなど両面粘着フイルム３との接着強度が小さい部品についても、樹脂封止をする際の封止樹脂６の流動により両面粘着フイルム３からの剥離や、部品（半導体チップＣａ）表面と両面粘着フイルム３との間に封止樹脂６が浸入する現象を防止することができる。従って、樹脂封止の際のプロセス条件なども変更する必要はない。
【００４４】
【発明の効果】
以上の説明から明らかなように、本発明によれば、外部接続端子をＦａｎ−Ｏｕｔできる厚みの薄いＣＳＰ（Ｃｉｐｅ Ｓｉｚｅ Ｐａｃｋａｇｅ）の複合部品が得られ、樹脂封止の成形時の樹脂流動により発生する半導体チップＣａ、Ｃｂの両面粘着フイルムからの剥離、浮き、また半導体チップの電極パッドＴａ、Ｔｂ面への封止樹脂の浸入を防止することができる。
【００４５】
特に、両面粘着フイルムとの接着面積が狭く、接着強度の絶対値が小さい接着面積の狭い半導体チップについても、本発明を用いることで封止樹脂の成形圧力などの成形条件の制約範図を広げることが可能となり、ボイドの改善、その他成形に関する不具合を低減することが出来るなど、数々の優れた効果がえられる。
【図面の簡単な説明】
【図１】本発明の一実施形態の複合部品の概略断面図で有る。
【図２】図１に示した本発明の複合部品の要部の製造工程図で有る。
【図３】図２に示した製造工程に続く本発明の複合部品の製造工程図である。
【図４】従来技術の一形態の複合部品の模式的な拡大断面図で有る。
【図５】図４に示した複合部品の主要な工程を断面図で示した製造工程図で有る。
【図６】樹脂封止工程に生じる問題点を説明するための断面図である。
【符号の説明】
１Ａ…本発明の一実施形態の複合部品、２…支持基板、３…両面粘着フイルム、４…フリップチップボンダー、５…固定材、６…封止樹脂、１０…電子配線回路層、１１…配線回路、１２…外部接続端子（Ｆａｎ−Ｏｕｔ）、１３，１４…電気絶縁層、Ｃａ…接着面積の狭い半導体チップ、Ｃｂ…接着面積の広い半導体チップ、Ｔａ…接着面積の狭い半導体チップＣａの電極パッドＴａ、Ｔｂ…接着面積の広い半導体チップＣｂの電極パッド、Ｉ…電気絶縁層
Claims (8)
- 比較的接着面積の狭い部品と該部品の接着面積より広い接着面積の部品が混載されて封止樹脂により一体的に封止されている構造の複合部品において、
前記比較的接着面積の狭い部品は固定材で直接被覆され、そして前記固定材及び前記接着面積の広い部品の外表面が前記封止樹脂で覆われていることを特徴とする複合部品。 - 前記両部品の電極が同一平面上にあり、それら各電極が、電子配線回路層の外部接続端子に接続されている配線回路に接続されていることを特徴とする請求項１に記載の複合部品。
- 比較的接着面積の狭い半導体チップと該半導体チップの接着面積より広い接着面積の半導体チップが混載されて封止樹脂により一体的に封止されている構造の複合部品において、
前記両半導体チップの電極形成面が同一平面となるように配設され、前記比較的接着面積の狭い半導体チップは固定材で直接被覆され、前記固定材及び前記接着面積の広い半導体チップの外表面が前記封止樹脂で覆われており、そして前記両半導体チップの前記集積回路が電子回路配線層の外部接続端子に接続されている配線回路に接続されていることを特徴とする複合部品。 - フィルムの両面に粘着層が形成されている両面粘着フイルムがその一方の前記粘着層で平坦な表面に接着されている支持基板の前記両面粘着フイルムの他方の粘着層に、複数の比較的接着面積の狭い部品の各電極と該部品の接着面積より広い接着面積の複数の部品の各電極とを前記両面粘着フイルム面に揃えて所定の配列で搭載する工程と、
該搭載された接着面積の狭い部品の外表面を固定材で被覆する工程と、
該固定材被覆工程後に前記複数の接着面積の広い部品の外表面と前記複数の固定材の外表面とを封止樹脂で封止する工程と、
該封止工程後に前記両部品の各電極から前記両面粘着フイルム及び前記基板を剥離し、前記両部品の前記各電極を露出させる工程と、
該露出された前記各電極と外部接続端子に接続された配線回路とを接続する工程と、
少なくとも１個の前記接着面積の狭い部品と少なくとも１個の前記接着面積の広い部品とを含んで１単位の複合部品として個片化する工程とを含む複合部品の製造方法。 - 前記両部品が半導体チップであることを特徴とする請求項４に記載の複合電子部品の製造方法。
- 前記固定材は前記各部品の電極と前記他方の粘着層との間に浸入しない粘度であることを特徴とする請求項４に記載の複合部品の製造方法。
- 前記両面粘着フイルムの前記支持基板に接着される前記一方の粘着層の粘着材は自己剥離性粘着材であることを特徴とする請求項４に記載の複合電子部品の製造方法。
- 前記両面粘着フイルムの少なくとも前記支持基板に接着される前記一方の粘着層の粘着材は低温で粘着性を顕わし、前記封止樹脂の硬化温度で硬化することを特徴とする請求項４に記載の複合部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003183471A JP2005019754A (ja) | 2003-06-26 | 2003-06-26 | 複合部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003183471A JP2005019754A (ja) | 2003-06-26 | 2003-06-26 | 複合部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005019754A true JP2005019754A (ja) | 2005-01-20 |
Family
ID=34183568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003183471A Pending JP2005019754A (ja) | 2003-06-26 | 2003-06-26 | 複合部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005019754A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007168344A (ja) * | 2005-12-26 | 2007-07-05 | Seiko Epson Corp | ノズル基板の製造方法、液滴吐出ヘッドの製造方法、液滴吐出装置の製造方法及びデバイスの製造方法 |
| JP2013038300A (ja) * | 2011-08-10 | 2013-02-21 | Fujitsu Ltd | 電子装置及びその製造方法 |
| JP2013168594A (ja) * | 2012-02-17 | 2013-08-29 | Fujitsu Ltd | 半導体装置の製造方法及び電子装置の製造方法 |
| WO2014034024A1 (ja) * | 2012-08-30 | 2014-03-06 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| WO2014097641A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| WO2014097644A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| WO2014097642A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| WO2014097643A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| WO2014097645A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| JP2014168033A (ja) * | 2012-06-29 | 2014-09-11 | Nitto Denko Corp | 反射層−蛍光体層被覆ｌｅｄ、その製造方法、ｌｅｄ装置およびその製造方法 |
| US9449937B2 (en) | 2012-09-05 | 2016-09-20 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2003
- 2003-06-26 JP JP2003183471A patent/JP2005019754A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4678298B2 (ja) * | 2005-12-26 | 2011-04-27 | セイコーエプソン株式会社 | ノズル基板の製造方法、液滴吐出ヘッドの製造方法、液滴吐出装置の製造方法及びデバイスの製造方法 |
| JP2007168344A (ja) * | 2005-12-26 | 2007-07-05 | Seiko Epson Corp | ノズル基板の製造方法、液滴吐出ヘッドの製造方法、液滴吐出装置の製造方法及びデバイスの製造方法 |
| JP2013038300A (ja) * | 2011-08-10 | 2013-02-21 | Fujitsu Ltd | 電子装置及びその製造方法 |
| JP2013168594A (ja) * | 2012-02-17 | 2013-08-29 | Fujitsu Ltd | 半導体装置の製造方法及び電子装置の製造方法 |
| JP2014168033A (ja) * | 2012-06-29 | 2014-09-11 | Nitto Denko Corp | 反射層−蛍光体層被覆ｌｅｄ、その製造方法、ｌｅｄ装置およびその製造方法 |
| WO2014034024A1 (ja) * | 2012-08-30 | 2014-03-06 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| JP5521130B1 (ja) * | 2012-08-30 | 2014-06-11 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| CN104272446B (zh) * | 2012-08-30 | 2016-11-09 | 松下知识产权经营株式会社 | 电子部件封装体及其制造方法 |
| US9368469B2 (en) | 2012-08-30 | 2016-06-14 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method of manufacturing same |
| US9449937B2 (en) | 2012-09-05 | 2016-09-20 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5624696B1 (ja) * | 2012-12-21 | 2014-11-12 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| WO2014097642A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| WO2014097643A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| JP5624699B1 (ja) * | 2012-12-21 | 2014-11-12 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| JP5624697B1 (ja) * | 2012-12-21 | 2014-11-12 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| JP5624700B1 (ja) * | 2012-12-21 | 2014-11-12 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| JP5624698B1 (ja) * | 2012-12-21 | 2015-11-12 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| WO2014097645A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| US9425122B2 (en) | 2012-12-21 | 2016-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing the same |
| US9449944B2 (en) | 2012-12-21 | 2016-09-20 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing same |
| WO2014097644A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| WO2014097641A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| US9595651B2 (en) | 2012-12-21 | 2017-03-14 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing same |
| US9825209B2 (en) | 2012-12-21 | 2017-11-21 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5161732B2 (ja) | 半導体装置の製造方法 | |
| US6603191B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI533412B (zh) | 半導體元件封裝結構及其形成方法 | |
| CA2464078C (en) | Semiconductor device and method of manufacturing the same | |
| US7192805B2 (en) | Semiconductor device and method of manufacturing the same | |
| WO2017128567A1 (zh) | 双面扇出型晶圆级封装方法及封装结构 | |
| KR101084924B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US8334174B2 (en) | Chip scale package and fabrication method thereof | |
| TW200834840A (en) | Semiconductor image device package with die receiving through-hole and method of the same | |
| US20080211075A1 (en) | Image sensor chip scale package having inter-adhesion with gap and method of the same | |
| JP5296636B2 (ja) | 半導体パッケージの製造方法 | |
| JP2005019754A (ja) | 複合部品及びその製造方法 | |
| US7615408B2 (en) | Method of manufacturing semiconductor device | |
| WO2019007082A1 (zh) | 一种芯片封装方法 | |
| JP2009272512A (ja) | 半導体装置の製造方法 | |
| JP2008288481A (ja) | 半導体装置およびその製造方法 | |
| TW201906023A (zh) | 製作晶片封裝結構之方法 | |
| JP5633096B2 (ja) | 半導体パッケージ | |
| CN109273426B (zh) | 封装结构及其制造方法 | |
| CN114446918A (zh) | Mcm封装结构及其制作方法 | |
| JP2004165234A (ja) | 半導体装置およびその製造方法 | |
| CN114446921A (zh) | Mcm封装结构及其制作方法 | |
| CN114446919A (zh) | Mcm封装结构及其制作方法 | |
| JP2007005833A (ja) | 半導体装置の製造方法 | |
| JP2007043194A (ja) | 半導体装置 |