DE60110700T2 - Verzögerungsschaltkreis für Ring-Oszillator mit Kompensation des Rauschens der Versorgungsspannung - Google Patents

Verzögerungsschaltkreis für Ring-Oszillator mit Kompensation des Rauschens der Versorgungsspannung Download PDF

Info

Publication number
DE60110700T2
DE60110700T2 DE60110700T DE60110700T DE60110700T2 DE 60110700 T2 DE60110700 T2 DE 60110700T2 DE 60110700 T DE60110700 T DE 60110700T DE 60110700 T DE60110700 T DE 60110700T DE 60110700 T2 DE60110700 T2 DE 60110700T2
Authority
DE
Germany
Prior art keywords
voltage
delay
circuit
power supply
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60110700T
Other languages
English (en)
Other versions
DE60110700D1 (de
Inventor
Hiroshi Yokohama-shi Tachimori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of DE60110700D1 publication Critical patent/DE60110700D1/de
Publication of DE60110700T2 publication Critical patent/DE60110700T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H03K2005/00039—Dc control of switching transistors having four transistors serially
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00065—Variable delay controlled by a digital setting by current control, e.g. by parallel current control transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00202—Layout of the delay element using FET's using current mirrors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Networks Using Active Elements (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Verzögerungsschaltung, zum Beispiel eine Verzögerungsschaltung mit einer stabilen Verzögerungszeit oder eine spannungsgesteuerte Verzögerungsschaltung, die eine Verzögerungszeit entsprechend einer Steuerspannung steuern kann, außerdem eine spannungsgesteuerte Oszillationsschaltung, die eine Oszillationsfrequenz entsprechend einer Steuerspannung steuern kann, eine Verzögerungseinstellschaltung mit einer Verzögerungsschaltung, eine DLL (Verzögerungsregelkreis) – Schaltung und eine PLL (Phasenregelkreis) – Schaltung.
  • 2. Beschreibung des Standes der Technik
  • Eine Verzögerungszeit einer Verzögerungsschaltung oder einer spannungsgesteuerten Verzögerungsschaltung ändert sich, wenn es ein Stromquellenrauschen, wie beispielsweise Änderungen einer Stromversorgungsspannung gibt. Ferner ist es in einer Oszillationsschaltung, die aus mehreren in einem Ring verbundenen Verzögerungsschaltungen aufgebaut ist, möglich, eine spannungsgesteuerte Oszillationsschaltung VCO durch Steuern der Verzögerungszeiten der Verzögerungsschaltungen entsprechend Steuerspannungen aufzubauen. Wenn ein Stromquellenrauschen entsteht, ändern sich die Verzögerungszeiten der Verzögerungsschaltungen, sodass sich auch die Oszillationsfrequenz der VCO entsprechend ändert.
  • In einer aus einer Phasenvergleichsschaltung, einem Schleifenfilter, einer VCO usw. aufgebauten PLL-Schaltung können Veränderungen der Oszillationsfrequenz der VCO durch eine Rückkopplungsregelung reduziert werden. Das heißt, wenn die Oszillationsfrequenz der VCO sich aufgrund eines Stromquellenrauschens verändert, können die Abweichungen von Phase und Frequenz des erzeugten Oszillationssignals durch die Wirkung des Stromquellenrauschens durch Erfassen der Abweichungen der Phase und Frequenz des Oszillationssignals durch die Phasenvergleichsschaltung, Erzeugen eines Steuersignals entsprechend dem Ergebnis der Erfassung der Phasenabweichung und Korrigieren der Oszillationsfrequenz der VCO auf ein bestimmte Maß korrigiert werden, und deshalb ist es möglich, das Erzeugen von Jitter durch das Stromquellenrauschen zu unterdrücken.
  • Beim Anzeigen eines Videosignals eines Personal Computers (PC) und Anzeigen von OSD (On Screen Display) – Buchstaben eines Fernsehbildschirms wird ein durch eine PLL-Schaltung mittels eines Horizontal-Synchronsignals Hsync als Referenztakt multipliziertes Bildpunkttaktsignal erzeugt. Grafische Daten und Textdaten werden durch dieses Bildpunkttaktsignal angezeigt. Wenn das Jitter der PLL-Schaltung nicht sehr klein ist, wird es als Flimmern oder Wellenbewegung auf dem Bildschirm wahrgenommen. Falls zum Beispiel genau 24 Bildpunkte pro Buchstabe × 32 Buchstaben = 768 Bildpunkte in der horizontalen Richtung angezeigt werden, die effektive Horizontalperiode 70% beträgt und das zulässige Jittermaß ±1/8 Bildpunkte beträgt, muss das Jittermaß auf etwa ±1/(768÷0,7 × 8) = ±1/8777 der Periode des Horizontal-Synchronsignals gedrückt werden. Der Standard des Jittermaßes beträgt ±7.1 ns, wenn die Frequenz des Horizontal-Synchronsignals fH = 15,734 kHz beträgt, während der Standard des Jittermaßes ±2.4 ns beträgt, wenn die Frequenz des Horizontal-Synchronsignals fH = 46,250 kHz beträgt. Ferner wird der Standard des Jittermaßes zu ±1.1 ns, wenn die Frequenz des Horizontal-Synchronsignals fH = 106,250 kHz ist.
  • Es mag so aussehen, dass die Sollwerte des oben beschriebenen Jittermaßes einfach erfüllt werden können. Jedoch wird im Fall einer PLL-Schaltung eines hohen Multiplikationsfaktors, wenn die Periode des Referenztaktes der PLL-Schaltung Tref und die Frequenz davon fref ist, ein durch ein digitales Rauschen erzeugter Effekt in einer viel kürzeren Periode als Tref in seinem Mittelwertabschnitt durch eine Rückkopplungsschleife der PLL-Schaltung korrigiert, sodass der von dem Mittelwert abweichende übrige Teil das Jittermaß beeinflusst.
  • Wenn Tref länger wird, wird der abweichende Teil hinzugefügt, sodass, wenn das Jittermaß TJ ist, angenommen wird, dass die Beziehung gilt:
    Figure 00020001
  • 45 zeigt die Beziehung eines Sollwerts des Jittermaßes und eines Leistungsvermögens einer PLL. Wie in der Figur gezeigt, entsteht ein Fall, bei dem, selbst wenn ein Sollwert bei einer Frequenz des Horizontal-Synchronsignals von fH = 15,734 kHz aufgehoben wird, Sollwerte bei Frequenzen des Horizontal-Synchronsignals von fH = 47,250 kHz und fH = 106,250 kHz nicht aufgehoben werden können.
  • Das heißt, das Jittermaß bei fref = 100 kHz wird zum 14-fachen des Jittermaßes bei fref = 20 MHz angenommen. Das tatsächliche Jittermaß wird noch größer als dieser Wert. Deshalb ist es sehr schwierig, eine PLL-Schaltung mit einem sehr hohen Multiplikationsfaktor zu konstruieren, bei welchem der Multiplikationsfaktor mehrere Tausend bis Zehntausend beträgt.
  • Es gibt viele Videosignalstandards für Videosignale von Personal Computern. Für das Horizontal-Synchronsignal müssen Computer ein Frequenzband von 31,436 kHz bis 106,250 kHz behandeln können.
  • Auch bezüglich TV-Bildschirmen wurde zusammen mit der Verbreitung des digitalen Fernsehens eine Vielzahl von Spezifikationen entwickelt. Für das Horizontal-Synchronsignal müssen Bildschirme ein Frequenzband von 12,587 kHz bis 47,250 kHz behandeln können.
  • Eine für solche diverse Anwendungen benutzte PLL-Schaltung muss Kennlinien des Filters, usw. verändern können, um sich an die Frequenz fH des Horizontal-Synchronsignals anzupassen. Dies kann nicht durch Verändern äußerer Teile erfolgen, sodass es bevorzugt ist, die PLL-Schaltung so zu konstruieren, dass sie bis auf einige Teile in die integrierte Halbleiterschaltung eingebaut ist, und Änderungen durch ein Programm zu ermöglichen.
  • Eine PLL-Schaltung, die selbst beim Empfang von Rauschen von anderen digitalen Schaltungen gegen Jitter beständig ist, ist notwendig, wenn sie in eine integrierte Halbleiterschaltung eingebaut wird.
  • PLL-Schaltungen wurden durch Lösen von charakteristischen Formeln von Rückkopplungsschleifen konstruiert, sodass die Techniken zum Reduzieren von Jitter einer PLL oder einer DLL sich hauptsächlich auf Techniken zum Erzielen sowohl eines Hochgeschwindigkeits-Ansprechens als auch eines reduzierten Jitters (variable Filterkennlinien, usw.) fokussierten.
  • Es wird als besser angesehen, die Verstärkung einer PLL-Schaltung durch charakteristische Formeln zu reduzieren, um ein niedrigeres Jitter zu realisieren, aber beim Reduzieren der Verstärkung der PLL-Schaltung gibt es Probleme, dass die Ansprechgeschwindigkeit sinkt, und es eine größere Störanfälligkeit auf Prozessvariationen gibt. Verschiedene Maßnahmen wurden deshalb in der Schaltung ergriffen.
  • Zum Beispiel wird eine Anfangssteuerspannung der VCO durch einen Digital/Analog-Umsetzer (DAC) zugeführt, und eine Ausgangsspannung einer Ladepumpe bei Beendigung des Ansprechens wird gespeichert. Eine grobe Steuerung wird durch digitales Ändern der Anzahl von Verzögerungsstufen der VCO-Schaltung und einer Stromversorgungsfähigkeit eines Stromquellentransistors durchgeführt, während eine genaue Steuerung durch eine analoge Steuerspannung durchgeführt wird. Hierbei arbeitet die Schaltung als eine digitale PLL in einem entriegelten Zustand und arbeitet als eine PLL in einem verriegelten Zustand. Es werden Maßnahmen ergriffen, wie beispielsweise das Variabel-Machen des Ausgangsstroms der Ladepumpe und das Klein-Machen des Ausgangsstroms der Ladepumpe in einem verriegelten Zustand, usw..
  • Die Patentdokumente der ungeprüften japanischen Patentveröffentlichung (Kokai) Nr. 9-214340 „PLL-Circuit„, der ungeprüften japanischen Patentveröffentlichung (Kokai) Nr. 9-172370 „PLL-Circuit„, der ungeprüften japanischen Patentveröffentlichung (Kokai) Nr. 7-106959 „Phase Synchronization Circuit„, der ungeprüften japanischen Patentveröffentlichung (Kokai) Nr. 10-242851 „PLL-Circuit„, usw. offenbaren verbesserte PLL-Schaltungen wie oben erläutert.
  • Da jedoch eine Abhängigkeit der Stromversorgungsspannung nicht in den charakteristischen Formeln der Rückkopplungsschleife enthalten war, betrachteten die Konstrukteure von PLL-Schaltungen keine Konstruktion einer Schaltung mit einer kleinen Stromversorgungsspannungsabhängigkeit als allgemeines Problem. Deshalb berücksichtigten die obigen Maßnahmen das durch Stromquellenrauschen in einem verriegelten Zustand verursachte Jitter nicht – was ein Problem in einer PLL eines hohen Multiplikationsfaktors und eines geringen Jitters ist, die zum Anzeigen eines Videosignals an einem Personalcomputer und Anzeigen von OSD-Buchstaben auf einem TV-Bildschirm benutzt wird.
  • Als Stand der Technik, der das durch Stromquellenrauschen in einem verriegelten Zustand verursachte Jitter berücksichtigt, gibt es das Patentdokument der ungeprüften japanischen Patentveröffentlichung (Kokai) 8-288801 „Low Jitter Broad Frequency Range Voltage-Controlled Oscillator„. In der Veröffentlichung wird berichtet, dass „eine durch einen spannungsgesteuerten Oszillator erzeugte Ausgangsfrequenz eine lineare Funktion einer Steuerspannung Vc ist. Andererseits ändert sie sich zusammen mit einer Stromversorgungsspannung Vdd entsprechend einer inversen Quadratwurzelfunktion einer Versorgungsspannung. ... Eine Veränderung von etwa 3% der durch den spannungsgesteuerten Oszillator erzeugten Frequenz entspricht einer Änderung von 10% einer hohen PSRR:VDD„ und dass „eine inverse Beziehung zwischen einer Frequenz und einer Versorgungsspannung: Diese Bedingung ist beim Stabilisieren einer Schleife nützlich„. Das Gleichgewicht in der gesamten Rückkopplungsschleife wurde deshalb berücksichtigt, aber Hochgeschwindigkeitsphänomene wie beispielsweise digitales Rauschen wurden nicht berücksichtigt.
  • In vergangenen Jahren wurden in dem Gebiet der ATM (asynchrones Übertragungsverfahren) – Kommunikation, usw. PLL durch einen spannungsgesteuerten Oszillator mit einer Ditferenzverzögerungsschaltung und DLL durch eine spannungsgesteuerte Verzögerungsschaltung (VCD-Schaltung) mit einer Differenzschaltung entwickelt, um mit den immer höheren Frequenzen von Systemtakten und in Chips eingebauten PLL oder DLL fertig zu werden.
  • Eine Differenzschaltung hat einen guten CMRR (Gleichtaktunterdrückungsfaktor). Ferner hat sie bei guter Konstruktion einen guten PSRR (Netzunterdrückungsfaktor) und wird gegen digitales Rauschen resistent – was zu einem Problem beim Einbauen der Schaltung in den Chip wird. Auf diese Weise berücksichtigten Konstrukteure von Differenzschaltungen die Konstruktion einer Schaltung mit einer kleinen Stromversorgungsspannungsabhängigkeit als allgemeines Problem.
  • Da eine Differenzschaltung nicht die gesamte Schwingung eines Eingangs/Ausgangssignals benötigt, kann sie mit einer hohen Geschwindigkeit arbeiten, aber sie hat den Nachteil, dass die Ausgangsamplitude nicht konstant ist und die Verzögerungszeit sich leicht ändert, da das Signal nicht vollständig schwingt. Um dies zu lösen, wurde eine Klemmschaltung oder Rückkopplungsschaltung vorgesehen, um die Ausgangsamplitude einer VCO-Schaltung und einer VCD-Schaltung konstant zu machen, und PLLs und DLLs mit wenig Jitter wurden entwickelt. Ebenso wurde das Verfahren des Ersetzens eines mit einer Stromleitungsseite verbundenen Stromquellentransistors mit einem Quellenfolgetransistor, um eine Übertragung der Effekte von Stromversorgungsänderungen auf den Differenztransistor zu verhindern, und Steuerns der Oszillationsfrequenz durch eine Steuereingangsspannung des Quellenfolgetransistors berücksichtigt.
  • Eine Differenzschaltung ist im Detail in Masayuki MIZUNO et al., „Low-Power and High-Speed LSI Technologies. A 0.18-μm CMOS Hot-Standby PLL Using a Noise-Immune Adaptive-Gain VCO", IEICE Trans. Electron (Inst. Electron. Inf. Commun. Eng.), Vol. E80-C, Nr. 12, Seiten 1560 bis 1571, 1997; dem Patentdokument der ungeprüften japanischen Patenveröffentlichung (Kokai) Nr. 9-214299 „Voltage-Controlled Oscillator" und seinem diesbezüglichen Artikel von Takehiko NAKAO et al., „Single-Chip 4-Channel 155 Mb/s CMOS LSI Chip for ATM SONET/SDE Framing and Clock/Data Recovery", Dig. Tech. Pap., IEEE Int. Solid State Circuits Conf., Vol. 40, Seiten 160 bis 161, 448, 1997; usw. erläutert.
  • In der obigen Differenz-PLL-Schaltung und DLL-Schaltung arbeiten sowohl der D- als auch der /D-Transistor. Deshalb wird der Stromverbrauch und die Layoutfläche im Vergleich zu einer Nicht-Differenz-Schaltung doppelt so groß. Da das Eingangs/Ausgangssignal nicht vollständig schwingen muss, wird die Geschwindigkeit hoch. Unter der Annahme zum Beispiel, dass es ausreichend ist, etwa die Hälfte der Amplitude zu schwingen, wird die Geschwindigkeit etwa um das Doppelte höher. Da jedoch ein Klemmschaltung und eine Rückkopplungsschaltung hinzugefügt werden müssen, gibt es Nachteile, dass der Stromverbrauch weiter erhöht wird und die Geschwindigkeit nicht so hoch wie erwartet wird. Ebenso geht, da ein Signal, das nicht vollständig schwingt, zur Zeit des Ausgebens eines Ausgangssignals in eine Signal umgesetzt werden muss, das vollständig schwingt, die Leistung leicht falsch. Ferner hat die Differenzschaltung eine große Anzahl von Transistoren, die in der vertikalen Richtung verbunden sind, sodass Maßnahmen getroffen werden müssen, eine Betriebsspanne zu sichern, wenn die Stromversorgungsspannung der integrierten Halbleiterschaltung reduziert wird. Deshalb gibt es in Differenz-PLL-Schaltungen und DLL-Schaltungen viele technische Probleme.
  • Im Stand der Technik, wie er in dem Papier von Zhang et al. mit dem Titel „A 360 MHz 3V CMOS PLL with 1V peak-to-peak power supply noise tolerance„, IEEE International solid state circuits conference, IEEE Inc. New York, Vol. 39 (1996) offenbart ist, wird eine Rauscheinspeisung durch eine durch eine Transferfunktion, deren Ausgang einer Ausgangsspannung eines Schleifenfilters hinzugefügt ist, laufende Rauschspannung nachgebildet.
  • In einem weiteren Stand der Technik, wie er in der US 5,889,439 offenbart ist, bezieht sich ein Phasenregelkreis mit einem kapazitiven Spannungsteiler auf das Verringern von Jitter.
  • Ein weiterer Stand der Technik, die US 5,559,476 , offenbart einen spannungsgesteuerten Oszillator mit einem Ringoszillator, der durch Verbinden mehrerer spannungsgesteuerter, invertierender Verzögerungszellen gebildet ist.
  • In einem noch weiteren Dokument zum Stand der Technik hält, wie in der US 6,060,930 offenbart, eine Schaltung mit mehreren Verzögerungsschaltungen, die jeweils einen Inverter und eine variable Kapazität haben, eine konstante Verzögerungszeit.
  • ZUSAMMENFASSUNG DER ERFINDUGN
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Verzögerungsschaltung des Invertertyps, eine spannungsgesteuerte Oszillationsschaltung, eine spannungsgesteuerte Verzögerungsschaltung, eine Verzögerungseinstellschaltung, eine DLL-Schaltung und eine PLL-Schaltung vorzusehen, die eine Vereinfachung des Schaltungsaufbaus, eine Reduzierung eines Effekts von Stromquellenrauschen und eine Reduzierung von Jitter durch Steuern eines einem Inverterverzögerungselement zugeführten Antriebsstroms und Verwenden von Verzögerungselementen mit unterschiedlichen Stromversorgungsspannungsabhängigkeiten realisieren kann.
  • Um die obige Aufgabe zu lösen, ist eine Verzögerungsschaltung der vorliegenden Erfindung eine Verzögerungsschaltung mit wenigstens einer Verzögerungsstufe, die jeweils einen entsprechend einer Steuerspannung gesteuerten Steuerstrom und eine durch den Steuerstrom bestimmte Verzögerungszeit haben, wobei die Verzögerungsschaltung eine Zugabeeinrichtung aufweist, dadurch gekennzeichnet, dass die Zugabeeinrichtung dem Zugeben eines Rauschens entsprechend einer Änderung einer Stromversorgungsspannung zur Steuerspannung in einem vorbestimmten Verhältnis und Zuführen eines Ergebnisses der Zugabe zur Verzögerungsstufe dient.
  • Alternativ enthält in der vorliegenden Erfindung die Zugabeeinrichtung bevorzugt eine Wechselstrom-Zugabeeinrichtung zum Zugeben eines in dem Änderungsmaß der Stromversorgungsspannung enthaltenen Wechselstromkomponente zur Steuerspannung.
  • Alternativ weist in der vorliegenden Erfindung die Zugabeeinrichtung bevorzugt eine Gleichstrom-Zugabeeinrichtung zum Zugeben einer in dem Änderungsmaß der Stromversorgungsspannung enthaltenen Gleichstromkomponente zur Steuerspannung auf.
  • Alternativ weist in der vorliegenden Erfindung die Verzögerungsstufe bevorzugt einen MOS-Inverter; einen ersten Stromquellentransistor, der zwischen den Inverter und eine Versorgungsleitung der Stromversorgungsspannung geschaltet ist und einen Anschluss aufweist, an dem eine erste Steuerspannung anliegt; und einen zweiten Stromquellentransistor, der zwischen den Inverter und eine Versorgungsleitung einer Referenzspannung geschaltet ist und einen Anschluss aufweist, an dem eine zweite Steuerspannung anliegt, auf.
  • Alternativ weist in der vorliegenden Erfindung die Zugabeeinrichtung bevorzugt eine erste Wechselstrom-Zugabeeinrichtung zum Zugeben von in einem Änderungsmaß der Stromversorgungsspannung enthaltenen Wechselstromkomponenten zur ersten Steuerspannung und eine zweite Wechselstrom-Zugabeeinrichtung zum Zugeben von in dem Änderungsmaß der Stromversorgungsspannung enthaltenen Wechselstromkomponenten zur zweiten Steuerspannung auf.
  • Alternativ weist in der vorliegenden Erfindung die Zugabeeinrichtung bevorzugt eine erste Gleichstrom-Zugabeeinrichtung zum Zugeben von im Änderungsmaß der Stromversorgungsspannung enthaltenen Gleichstromkomponenten zur ersten Steuerspannung und eine zweite Gleichstrom-Zugabeeinrichtung zum Zugeben von im Änderungsmaß der Stromversorgungsspannung enthaltenen Gleichstromkomponenten zur zweiten Steuerspannung auf.
  • Alternativ weist in der vorliegenden Erfindung die Verzögerungsstufe bevorzugt einen MOS-Inverter; mehrere erste Stromquellentransistoren, die jeweils einen mit einer Versorgungsleitung der Stromversorgungsspannung verbundenen Anschluss und einen Anschluss, an dem eine erste Steuerspannung anliegt, aufweisen; mehrere zweite Stromquellentransistoren, die jeweils einen mit einer Versorgungsleitung der Stromversorgungsspannung verbundenen Anschluss und einen Anschluss, an dem eine zweite Steuerspannung anliegt, aufweisen; eine erste Wechselschaltung, die zwischen den ersten Stromquellentransistor und den Inverter geschaltet ist, zum Auswählen eines oder mehrerer Ausgangsströme der mehreren ersten Stromquellentransistoren und Zuführen derselben zu dem Inverter; und eine zweite Wechselschaltung, die zwischen den zweiten Stromquellentransistor und den Inverter geschaltet ist, zum Auswählen eines oder mehrerer Ausgangsströme der mehreren zweiten Stromquellentransistoren und Zuführen derselben zum Inverter auf.
  • Alternativ weist in der vorliegenden Erfindung die Verzögerungsstufe bevorzugt einen MOS-Inverter; einen Wechseltransistor mit einem Anschluss, der mit einem Ausgangsanschluss des Inverters verbunden ist, und einem Anschluss, an dem die Steuerspannung anliegt; und einen Kondensator mit einer Elektrode, die mit dem anderen Anschluss des Wechseltransistors verbunden, und mit einer weiteren Elektrode, die mit einer Versorgungsleitung einer Referenzspannung verbunden ist, auf.
  • Alternativ weist die Zugabeeinrichtung in der Verzögerungsschaltung der vorliegenden Erfindung bevorzugt einen Kondensator auf, der zwischen eine Versorgungsleitung der Stromversorgungsspannung und eine Versorgungsleitung der Steuerspannung geschaltet ist und die Wechselstromkomponenten einer Änderung der Stromversorgungsspannung mit der Steuerspannung koppelt.
  • Alternativ ist gemäß der vorliegenden Erfindung eine spannungsgesteuerte Verzögerungsschaltung mit einer Verzögerungsstufe mit einem entsprechend einer Steuerspannung gesteuerten Steuerstrom und mit einer durch den Steuerstrom bestimmten Verzögerungszeit vorgesehen, mit einer Zugabeeinrichtung zum Zugeben einer Änderung einer Stromversorgungsspannung zur Steuerspannung in einem vorbestimmten Verhältnis und zum Zuführen eines Ergebnisses der Zugabe zur Verzögerungsstufe.
  • Alternativ ist gemäß der vorliegenden Erfindung eine spannungsgesteuerte Oszillationsschaltung mit Verzögerungsstufen vorgesehen, die jeweils einen entsprechend einer Steuerspannung gesteuerten Steuerstrom und eine durch den in einem Ring verbundenen Steuerstrom bestehende Verzögerungszeit aufweisen, mit einer Zugabeeinrichtung zum Zugeben einer Änderung einer Stromversorgungsspannung zu dem Steuersignal in einem vorbestimmten Verhältnis und zum Zuführen eines Ergebnisses der Zugabe zu den Verzögerungsstufen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Diese und weitere Aufgaben und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung der bevorzugten Ausführungsbeispiele unter Bezugnahme auf die beiliegenden Zeichnungen klarer. Dabei zeigen:
  • 1 eine schematische Darstellung eines ersten Ausführungsbeispiels einer Verzögerungsschaltung, einer spannungsgesteuerten Verzögerungsschaltung oder einer spannungsgesteuerten Oszillationsschaltung gemäß der vorliegenden Erfindung;
  • 2 eine Darstellung des Aufbaus des ersten Ausführungsbeispiels der vorliegenden Erfindung;
  • 3 einen Schaltplan eines ersten Schaltungsbeispiels des ersten Ausführungsbeispiels der vorliegenden Erfindung;
  • 4 einen Schaltplan einer Verzögerungseinheit, die durch Inverter-Verzögerungsstufen aufgebaut ist;
  • 5A und 5B Signalformdarstellungen eines Betriebs einer Verzögerungseinheit, die durch Inverter-Verzögerungsstufen aufgebaut ist;
  • 6A und 6B Darstellungen des Aufbaus und einer Ersatzschaltung einer Bias-Schaltung und einer Wechselstrom-Zugabeeinrichtung;
  • 7 einen Schaltplan einer Gleichstrom-Zugabeeinrichtung und einer Wechselstrom-Zugabeeinrichtung zum Übertragen eines Effekts von Stromquellenrauschen in einem gleichen Verhältnis;
  • 8 eine Darstellung von Simulationsergebnisses eines ersten Schaltungsbeispiels des ersten Ausführungsbeispiels der vorliegenden Erfindung;
  • 9 einen Schaltplan eines zweiten Schaltungsbeispiels des ersten Ausführungsbeispiels der vorliegenden Erfindung;
  • 10 einen Schaltplan eines dritten Schaltungsbeispiels des ersten Ausführungsbeispiels der vorliegenden Erfindung;
  • 11 einen Schaltplan einer Verzögerungseinheit, die durch Nebenschluss-Verzögerungsstufen aufgebaut ist;
  • 12A bis 12B Signalformdiagramme eines Betriebs einer Verzögerungseinheit, die durch Nebenschluss-Verzögerungsstufen aufgebaut ist;
  • 13 eine Darstellung eines Konzepts eines zweiten Ausführungsbeispiels der vorliegenden Erfindung;
  • 14 eine Darstellung des Aufbaus des zweiten Ausführungsbeispiels der vorliegenden Erfindung;
  • 15 einen Schaltplan eines ersten Schaltungsbeispiels des zweiten Ausführungsbeispiels der vorliegenden Erfindung;
  • 16 einen Schaltplan eines zweiten Schaltungsbeispiels des zweiten Ausführungsbeispiels der vorliegenden Erfindung;
  • 17 einen Schaltplan eines dritten Schaltungsbeispiels des zweiten Ausführungsbeispiels der vorliegenden Erfindung;
  • 18 einen Schaltplan eines weiteren Beispiels des Aufbaus des dritten Schaltungsbeispiels des zweiten Ausführungsbeispiels der vorliegenden Erfindung;
  • 19 einen Schaltplan eines weiteren Beispiels des Aufbaus des dritten Schaltungsbeispiels des zweiten Ausführungsbeispiels der vorliegenden Erfindung;
  • 20 eine Darstellung von Simulationsergebnissen des dritten Schaltungsbeispiels des zweiten Ausführungsbeispiels der vorliegenden Erfindung;
  • 21 eine Darstellung des Aufbaus eines dritten Ausführungsbeispiels der vorliegenden Erfindung;
  • 22 eine Darstellung eines weiteren Beispiels des Aufbaus des dritten Ausführungsbeispiels der vorliegenden Erfindung;
  • 23 einen Schaltplan des Aufbaus einer Schwellwertkorrekturwiderstandsspannungsteilungsschaltung;
  • 24 eine Darstellung des Aufbaus eines vierten Ausführungsbeispiels der vorliegenden Erfindung;
  • 25 eine Darstellung des Aufbaus eines fünften Ausführungsbeispiels der vorliegenden Erfindung;
  • 26 einen Schaltplan des Aufbaus eines variablen Kondensators;
  • 27 einen Schaltplan eines Beispiels einer Schaltung eines pseudovariablen Kondensators;
  • 28 einen Schaltplan eines Beispiels des Aufbaus einer allgemeinen spannungsgesteuerten Oszillationsschaltung;
  • 29 einen Schaltplan eines ersten Schaltungsbeispiels eines sechsten Ausführungsbeispiels der vorliegenden Erfindung;
  • 30A und 30B Darstellungen eines Prinzips des ersten Schaltungsbeispiels des sechsten Ausführungsbeispiels der vorliegenden Erfindung;
  • 31 einen Schaltplan eines Beispiels eines zweiten Schaltungsbeispiels des sechsten Ausführungsbeispiels der vorliegenden Erfindung;
  • 32A und 32B Darstellungen eines Prinzips des zweiten Schaltungsbeispiels des sechsten Ausführungsbeispiels der vorliegenden Erfindung;
  • 33 einen Schaltplan eines dritten Schaltungsbeispiels des sechsten Ausführungsbeispiels der vorliegenden Erfindung;
  • 34A und 34B Darstellungen eines Prinzips des dritten Schaltungsbeispiels des sechsten Ausführungsbeispiels der vorliegenden Erfindung;
  • 35 einen Schaltplan des Aufbaus eines siebten Ausführungsbeispiels der vorliegenden Erfindung;
  • 36 einen Schaltplan eines Schaltungsbeispiels einer PLL-Schaltung, die einen Nach/Voreilfilter benutzt;
  • 37A bis 37E Signalformdiagramme einer Funktionsweise eines Nach/Voreilfilters;
  • 38A bis 38E Darstellung einer Antwortsignalform eines Nacheilfilters und eines Nach/Voreilfilters bezüglich Stromquellenrauschen;
  • 39 einen Schaltplan eines Schaltungsbeispiels einer allgemeinen spannungsgesteuerten Oszillationsschaltung des Invertertyps;
  • 40 einen Schaltplan des Aufbaus einer Verzögerungszeiteinstellschaltung als ein erstes Anwendungsbeispiel der vorliegenden Erfindung;
  • 41 einen Schaltplan des Aufbaus einer PLL-Schaltung als ein zweites Anwendungsbeispiel der vorliegenden Erfindung;
  • 42 einen Schaltplan des Aufbaus einer DLL-Schaltung als ein drittes Anwendungsbeispiel der vorliegenden Erfindung;
  • 43 einen Schaltplan des Aufbaus einer Bildpunkttakterzeugungsschaltung als ein viertes Anwendungsbeispiel der vorliegenden Erfindung;
  • 44A bis 44F Signalformdiagramme des Betriebs eines viertes Anwendungsbeispiels der vorliegenden Erfindung; und
  • 45 eine Grafik einer Beziehung eines Jittermaßes und einer Referenztaktperiode in einer herkömmlichen PLL-Schaltung mit einem hohen Multiplikationsfaktor.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Nachfolgend werden bevorzugte Ausführungsbeispiele unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben.
  • (Erstes Ausführungsbeispiel)
  • 1 ist eine schematische Darstellung eines ersten Ausführungsbeispiels einer Verzögerungsschaltung gemäß der vorliegenden Erfindung.
  • Wie in der Figur dargestellt, weist eine Verzögerungsschaltung des vorliegenden Ausführungsbeispiels eine Verzögerungseinheit 100 auf, die aus Verzögerungselementen und Wechselstrom-Zugabeschaltungen (AC-Zugabeschaltungen) 110-1 110-j besteht.
  • Auch werden Vorspannungen Vcnt1 bis Vcntj durch einen Phasenvergleicher, eine Ladungspumpenschaltung, ein Schleifenfilter und eine Bias-Sschaltung (nicht dargestellt) zugeführt.
  • Die Verzögerungseinheit 100 besteht zum Beispiel aus mehreren Verzögerungselementen, die in Reihe geschaltet sind. Man beachte, dass jedes der Verzögerungselemente der Verzögerungseinheit 100 des vorliegenden Ausführungsbeispiels ein Invertertyp ist, der zum Beispiel einen Inverter mit einer CMOS-Konstruktion enthält, und ein durch Geben einer vorbestimmten Verzögerungszeit zu einem Eingangssignal erhaltenes logisches inverses Signal ausgibt. Die Summe der Verzögerungszeiten der Verzögerungselemente ist eine Verzögerungszeit TD der Verzögerungseinheit 100.
  • Die AC-Zugabeschaltungen 100-1 bis 100-j geben jeweils Ergebnisse ΔVc1 bis ΔVcj aus, die durch jeweiliges Multiplizieren von Wechselstromkomponenten einer Stromversorgungsspannung Vdd und eines Referenzpotentials Vss mit vorbestimmten Koeffizienten Kc1 bis Kcj erhalten werden. Die durch Zugeben von Vorspannungen (oder Steuerspannungen) Vcnt1 bis Vcntj zu den Ausgängen ΔVc1 bis ΔVcj der AC-Zugabeschaltungen erhaltenen Ergebnisse werden als Steuerspannungen Vc1 bis Vcj der Verzögerungsschaltung 100 zugeführt.
  • Hierbei werden unter der Annahme, dass das Referenzpotential Vss = 0 ist und dass die durch die AC-Zugabeschaltungen 110-1 bis 110-j zugegebene Wechselstromkomponente der Stromversorgungsspannung Vdd ΔVdd ist, die Ausgänge ΔVc1 bis ΔVcj der AC-Zugabeschaltungen 110-1 bis 110-j durch die nachfolgende Gleichung ausgedrückt. ΔVc1 = Kc1·ΔVdd ... ΔVcj = Kcj·ΔVdd (1)
  • Ebenso sind die Steuerspannungen von Vc1 bis Vcj jeweils durch die nachfolgenden Gleichungen bestimmt. Vc1 = Vcnt1 + ΔVc1 = Kc1·ΔVdd ... Vcj = Vcntj + ΔVcj = Ventj + Kcj·ΔVdd (2)
  • In der Verzögerungseinheit 100 werden die Verzögerungszeiten der Verzögerungselemente entsprechend den Steuerspannungen Vc1 bis Vcj gesteuert. Deshalb wird, wenn sich die Stromversorgungsspannung Vdd ändert, die der Verzögerungseinheit 100 zugeführte Steuerspannung entsprechend einem Änderungsmaß ΔVdd der Stromversorgungsspannung Vdd geändert, und Verzögerungszeiten der die Verzögerungseinheit 100 bildenden Verzögerungselemente werden so gesteuert, dass das Änderungsmaß der Stromversorgungsspannung Vdd aufgehoben wird. Als Ergebnis kann ein Effekt durch Änderungen der Stromversorgungsspannung Vdd unterdrückt werden, und eine Verzögerungsschaltung mit einer stabilen Verzögerungszeit ohne irgendeine Stromversorgungsspannungsabhängigkeit kann realisiert werden.
  • Man beachte, dass im vorliegenden Ausführungsbeispiel die Anzahl der Steuersätze mit der AC-Zugabeschaltung und der Bias-Schaltung nicht auf zwei begrenzt ist. Es können mehr vorgesehen sein.
  • Man beachte, dass unter der Annahme, dass die der Verzögerungsschaltung in der Figur eingegebenen Spannungen Vcnt1, ..., Vcntj zum Beispiel auf einem bestimmten Pegel gehaltene Vorspannungen sind, die Verzögerungszeit der Verzögerungseinheit 100 konstant gehalten wird. Unter der Annahme dagegen, dass die Spannungen Vcnt1, ..., Vcntj zum Beispiel von einem die PLL-Schaltung bildenden Schleifenfilter ausgegebene Steuerspannungen sind, wird die Verzögerungszeit der Verzögerungseinheit 100 entsprechend den Steuerspannungen gesteuert. Das heißt, die Verzögerungsschaltung des vorliegenden Ausführungsbeispiels kann irgendeine einer Verzögerungsschaltung einer konstanten Verzögerungszeit und einer spannungsgesteuerten Verzögerungsschaltung (VCD), die eine Verzögerungszeit entsprechend einem Steuersignal in Abhängigkeit vom Gebrauch steuern kann, gebildet werden. Außerdem kann, falls eine ungerade Anzahl von Verzögerungsstufen in einem Ring in der Verzögerungseinheit 100 verbunden ist, eine spannungsgesteuerte Oszillationsschaltung (VCO) aufgebaut werden.
  • 2 ist ein Schaltplan eines Beispiels des Aufbaus des vorliegenden Ausführungsbeispiels. Wie in der Figur gezeigt, ist die Verzögerungseinheit 100 mit einem Stromquellentransistor zum Zufuhren eines Steuerstroms in einem Verzögerungselement, das aus einem Schalttransistor oder einem Auswahltransistor besteht, aufgebaut. Zum Beispiel ist zwischen jedem der Verzögerungselemente und der Stromversorgungsspannung Vdd ein pnp-Stromquellentransistor geschaltet. Einem Steueranschluss des Transistors wird eine Steuerspannung Vcp zugeführt, die man durch Zugeben eines Ausgangs der Wechselstrom-Zugabeschaltung ΔVcp zu einer Vorspannung Vcntp erhält. Gleichzeitig ist zwischen jedes der Verzögerungselemente und dem Referenzpotential Vss ein pnp-Stromquellentransistor geschaltet. Einem Steueranschluss des Transistors wird eine Steuerspannung Vcn zugeführt, die man durch Zugeben eines Ausgangs der Wechselstrom-Zugabeschaltung ΔVcn zu einer Vorspannung Vcntn erhält.
  • In der auf diese Weise aufgebauten Verzögerungseinheit 100 werden Verzögerungszeiten der Verzögerungselemente durch einen Ausgangsstrom des Stromquellentransistors gesteuert. Das heißt, die Verzögerungszeiten der Verzögerungselemente werden durch Steuerspannungen Vcp und Vcn gesteuert. Wenn sich die Stromversorgungsspannung Vdd ändert, wird der Effekt der Änderung der Stromversorgungsspannung Vdd auf die Verzögerungszeiten der Verzögerungselemente durch Einstellen der Steuerspannungen Vcp und Vcn entsprechend dem Änderungsmaß ΔVdd geregelt, sodass konstante Verzögerungszeiten realisiert werden können.
  • In der Verzögerungsschaltung des vorliegenden Ausführungsbeispiels können Änderungen von Verzögerungszeiten, die durch Änderungen der Stromversorgungsspannung Vdd verursacht werden, durch Zugeben der Änderung ΔVdd der Stromversorgungsspannung Vdd zu einer Steuerspannung in einem geeigneten Verhältnis und einer Steuerung der Art, dass Änderungen der Verzögerungszeiten der Verzögerungselemente geregelt werden, unterdrückt werden.
  • Das beim Betrieb eines Ausgangspuffers erzeugte Stromquellenrauschen ist zum Beispiel ein Impulsrauschen. Die Pulsbreite beträgt meistens mehrere zehn nsec, sodass man den Effekt durch Vorsehen wenigstens einer Wechselstrom-Zugabeschaltung erzielen kann. Bei einem Stromquellenrauschen mit einer größeren Pulsbreite ist eine Gleichstromzugabe bevorzugt, aber in diesem Fall ist es nicht notwendig, die Schaltung so zu konstruieren, dass eine Quelle einer Erzeugung eines Gleichstrompegels in einem normalen Betrieb, wie beispielsweise ein Ausgang der Ladungspumpe und ein Ausgang der Bias-Schaltung, nicht mit einer Gleichstrom-Zugabeeinrichtung konkurriert.
  • Als nächstes folgt eine Erläuterung der Unterdrückung von Änderungen in Verzögerungszeiten durch Zugeben einer Änderung einer Stromversorgungsspannung in einem geeigneten Verhältnis zu einer Steuerspannung und einer Vorspannung für eine typische Stromquellentyp-Verzögerungsschaltung aus den Verzögerungsschaltungen des Invertertyps.
  • (Erstes Schaltungsbeispiel)
  • 3 ist eine Darstellung eines Beispiels einer ersten Schaltung einer Inverter-Verzögerungsschaltung des vorliegenden Ausführungsbeispiels. Wie in der Figur gezeigt, weist die Verzögerungsschaltung eine Verzögerungseinheit 100a und Kondensatoren Cdp, Csp, Cdn und Csn zum Zugeben einer Änderung ΔVdd einer Stromversorgungsspannung Vdd in einem bestimmten Verhältnis zu Steuerspannungen Vcp und Vcn der Verzögerungseinheit 100a auf.
  • Ein Kondensator Cdp ist zwischen der Stromversorgungsspannung Vdd und einem Eingangsanschluss Tcntp verbunden, während ein Kondensator Csp zwischen dem Eingangsanschluss Tcntp und einem Referenzpotential Vss geschaltet ist. Die Steuerspannung Vcntp wird dem Eingangsanschluss Tcntp eingegeben.
  • Der Kondensator Cdn ist zwischen die Stromversorgungsspannung Vdd und den Eingangsanschluss Tcntn geschaltet, während ein Kondensator Csn zwischen den Eingangsanschluss Tcntn und das Referenzpotential Vss geschaltet ist. Eine Steuerspannung Vcntp wird dem Eingangsanschluss Tcntp eingegeben.
  • Die Verzögerungseinheit 100a besteht aus n Invertern INV1, INV2, ..., INVn, die in Reihe geschaltet sind. Jeder der Inverter besteht aus einem pMOS-Transistor und einem nMOS-Transistor mit miteinander verbundenen Steuer- und Drainanschlüssen. Der eine Stromquelle auf der p-Kanalseite bildende pMOS-Transistor ist zwischen einen Source-Anschluss des pMOS-Transistors und die Stromversorgungsspannung Vdd geschaltet, während der eine Stromquelle auf der n-Kanalseite bildende nMOS-Transistors zwischen einen Source-Anschluss des nMOS-Transistors und das Referenzpotential Vss geschaltet ist. Eine Steuerspannung Vcp wird an einen Steueranschluss des die Stromquelle auf der p-Kanalseite bildenden Transistors angelegt, während eine Steuerspannung Vcn an einen Steueranschluss des die Stromquelle auf der n-Kanalseite bildenden Transistors angelegt wird.
  • Versorgungsströme der Stromquelle auf der p-Kanalseite und der Stromquelle auf der n-Kanalseite werden entsprechend den Steuerspannungen Vcp und Vcn ge steuert. Demgemäß werden Verzögerungszeiten der n-Inverter INV1, INV2, ..., INVn, die als Verzögerungselemente vorgesehen sind, gesteuert.
  • Nachfolgend wird eine Funktionsweise einer Verzögerungsschaltung des vorliegenden Ausführungsbeispiels erläutert.
  • 4 ist ein Schaltplan eines Aufbaus der Verzögerungseinheit 100a, während 5A und 5B Signalformdiagramme einer Funktionsweise der Verzögerungseinheit 100a sind.
  • In der Verzögerungseinheit 100a fließt ein durch den die Stromquelle auf der n-Kanalseite bildenden n-MOS-Transistor geregelter Steuerstrom Ini (i = 1, 2, ..., n) zur Zeit des Abklingens eines Ausgangssignals einer Verzögerungsstufe, während ein durch den die Stromquelle auf der p-Kanalseite bildenden pMOS-Transistor gesteuerter Steuerstrom Ipi zur Zeit des Anstiegs des Ausgangssignals der Verzögerungsstufe fließt.
  • In der Betriebssignalform wird die Zeit ab dem Punkt, wo ein Eingangssignalpegel einer Verzögerungsstufe eine logische Schwellwertspannung VthL kreuzt, bis zu einem Punkt, wo ein Ausgangssignalpegel der Verzögerungsstute eine logische Schwellwertspannung VthL (der nächsten Stufe) kreuzt, als die Verzögerungszeit der Verzögerungsstufe angesehen. Die Verzögerungszeit beim Anklingen eines Ausgangssignals wird als τni bezeichnet, und die Verzögerungszeit beim Anstieg des Ausgangssignals wird als τpi bezeichnet.
  • Hier wird, wenn eine Ladekapazität eines Verzögerungsstufenausgangs CLi ist, die Ladung der Ladekapazität CLi für die Dauer von τni des Abklingens des Ausgangssignals durch einen nMOS-Stromquellentransistor von Vdd auf VthL eingezogen. Ebenso wird die Ladung der Ladekapazität CLi von 0V auf VthL durch einen pMOS-Stromquellentransistor während der Dauer von τpi beim Anstieg des Ausgangssignals gespeichert.
  • Demgemäß geltend die folgenden Gleichungen: τni ∝ Cli × (Vdd – VthL)/Ini (3) τpi ∝ Cli × VthL/|Ipi| (4)
  • Hierbei erhält man unter der Annahme einer Änderung einer Stromversorgungsspannung Vdd: In(τni) ∝ In(Cli) + In(Vdd – VthL) – In(Ini) Δτni/τni = (ΔVdd – ΔVthL)/(Vdd – VthL) – ΔIni/Ini (5)sodass man die folgenden Gleichungen erhält: Δτni = τni[{(ΔVdd – ΔVthL)/(Vdd – VthL)} – (ΔIni/Ini)] (6) Δτpi = τni{(ΔVthL/VthL) – (Δ|Ipi|/|Ipi|)} (7)
  • Bei einer den nMOS-Transistor und den pMOS-Transistor abgleichenden Konstruktion gelten, da Ini = |Ipi| = ID, τni = τpi = τd, VthL≡Vdd/2 in Gleichung (6) und Gleichung (7) die folgenden Gleichungen, wobei ≡ eine Zustandidentität einer Gleichung angibt: Δτni ≡ τd[{(ΔVdd – ΔVthL)/(Vdd/2)} – (ΔIni/Ip)] (8) Δτpi ≡ τd[{ΔVthL/(Vdd/2)} – (Δ|Ipi|/|ID)] (9)
  • Um die Effekte des Stromquellenrauschens für jede Verzögerungsstufe zu reduzieren, sind Δτni≡0 und Δτpi≡0 erforderlich, weshalb es notwendig ist, dass aus Gleichung (8) und Gleichung (9) die nächsten Gleichungen gelten: (ΔVdd – ΔVthL)/(Vdd/2) ≡ ΔIni/ID (10) ΔVthL/(Vdd/2) ≡ Δ|Ipi|/ID (11)
  • Um die Bedingungen zu vereinfachen und die Wirkung des Stromquellenrauschens für jeweils zwei aufeinander folgende Verzögerungsstufen zu reduzieren, ist Δτni + Δτp(i±1)≡0 erforderlich, womit man aus Gleichung (8) und Gleichung (9) die nächste Gleichung erhält: ΔVdd/(Vdd/2) ≡ (ΔIni + Δ|Ip(i±)|)/ID (12)
  • Die Steuerspannungen Vcntn und |Vcntp| sind im Allgemeinen Werte nahe Vdd/2. Der nMOS-Stromquellentransistor und der pMOS-Stromquellentransistor arbeiten beide im Sättigungsbereich. Wenn die Koeffizienten des Kanallängenmodulationseffekts λn und λp sind, die Kanalbreiten Wn und Wp sind, und die Kanallängen Ln und Lp sind, sind die Stromgleichungen des Sättigungsbereichs einschließlich des Kanallängenmodulationseffekts wie folgt gegeben: Ini = (½)μnCo × (Wni/Lni)(1 + λn VthL)(Vcntn – Vthn)**2 (13) |Ipi| = (½)|μp|Co × (Wpi/Lpi){1 + |λp|(Vdd – VthL)}(Vcntp – Vthp)**2 (14)
  • Es gibt keine allgemeine Definition einer logischen Schwellwertspannung einer Inverterschaltung mit einem Stromquellentransistor, aber bei einer Definition, dass, wenn die Spannung eines Eingangssignals eines Steueranschlusses des Inverters im Allgemeinen Vdd/2 ist, die Spannung eines Ausgangssignals einer Verzögerungsstufe bei VthL im Gleichgewicht ist und Ini = |Ipi| gilt, erhält man aus Gleichung (13) und Gleichung (14) die folgende Gleichung: VthL = {(½)|μp|Co × (Wpi/Lpi)(1 + |λp|Vdd)(Vcntp – Vthp)** – (½)|μn|Co × (Wni/Lni)(1 + λn·0)(Vcntn – Vthn)**2} ÷ {(½)|μp|Co × (Wpi/Lpi)|λp|(Vcntp – Vthp)**2 – (½)μnCo × (Wni/Lni)λn(Vcntn – Vthn)**2} (15)
  • Eine Änderung ΔVthL der logischen Schwellwertspannung findet man aus Gleichung (15) wie folgt: VthL = {|λp|/(λn + |λp|)}ΔVdd (16)
  • Unter der Annahme, dass die Werte von λn und |λp| klein sind, enthalten die Änderungen ΔIni und Δ|Ipi| von Ini und |Ipi| nicht den Effekt der Kanallängenmodulation, selbst wenn man sie aus den aktuellen Gleichungen (13) und (14) von Sättigungsbereichen einschließlich den Effekten der Kanallängenmodulation findet. Die gleichen Ergebnisse können erzielt werden, selbst wenn man sie aus aktuellen Gleichungen von Sättigungsbereichen findet, die in Gleichungen (17) und (18) gezeigt sind: Ini = (½)μnCo × (Wni/Lni)(Vcntn – Vthn)**2 (17) |Ipi| = (½)|μp|Co × (Wpi/Lpi)(Vcntp – Vthp)**2 (18)
  • Die Änderungen ΔIni und Δ|Ipi| von Ini und |Ipi| findet man wie folgt: ΔIni = Ini × 2ΔVcntn/(Vcntn – Vthn) (19) Δ|Ipi| = |Ipi| × 2Δ|Vcntp|/|Vcntp – Vthp| (20)
  • Mit Ini = |Ipi| = ID erhält man bei Einfügen der Gleichungen (16), (19) und (20) in die Zustandsgleichungen (10) und (11) zum Reduzieren der Effekte eines Stromquellenrauschens für jede Verzögerungsstufe die nachfolgenden Gleichungen: ΔVcntn ≡ {λn/(λn + |λp|)}{(Vcntn – Vthn)/Vdd}ΔVdd (21) Δ|Vcntn| ≡ {|λp|/(λn + |λp|)}{|Vcntn – Vthn|/Vdd}ΔVdd (22)
  • Das heißt, wenn es eine Änderung der Stromversorgungsspannung gibt, kann die Änderung der Verzögerungszeit durch Rückkoppeln dieser zu der Spannung zwischen Steueranschlüssen der nMOS-Stromquellentransistoren mit einem Verhältnis von {λn/(λn + |λp|)}{(Vcntn – Vthn)/Vdd} und Rückführen dieser zu der Spannung zwischen Steueranschlüssen der pMOS-Stromquellentransistoren in einem Verhältnis von {|λp|/(λn + |λp|)}{(Vcntp – Vthp)/Vdd} sehr klein gemacht werden.
  • Ebenso erhält man beim Einfügen der Gleichungen (19) und (20) in die Zustandsgleichung (12) zum Reduzieren der Effekte eines Stromquellenrauschens für jeweils zwei aufeinander folgende Verzögerungsstufen die folgende Gleichung: {ΔVcntn/(Vcntn – Vthn)} + (Δ|Vcntp|/|Vcntp – Vthp|) ≡ ΔVdd/Vdd (23)
  • Hier kann man mit ΔVcntn ≡ An × {(Vcntn – Vthn)/Vdd}ΔVdd (24) Δ|Vcntp| ≡ An × {|Vcntp – Vthp|/Vdd}ΔVdd (25) die folgende Gleichung erhalten: An + Ap ≡ 1 (26)
  • Da der Koeffizient des Kanallängenmodulationseffekts stark von dem Implikationsprofil abhängt, gilt in vielen Fällen λn ≠ |λp|, aber unter der Annahme von λn = |λ p| und Einfügen davon in die Gleichungen (21) und (22) erhält man die folgenden Gleichungen: ΔVcntn ≡ (½){(Vcntn – Vthn)/Vdd}ΔVdd (27) Δ|Vcntp| ≡ (½){|Vcntp – Vthp|/Vdd}ΔVdd (28)
  • Zumindest die Beziehungen in den Gleichungen (24), (25) und (26) werden erfüllt.
  • In der in 3 dargestellten Verzögerungsschaltung ist als eine AC-Einrichtung zum Zugeben einer Änderung der Stromversorgungsspannung zu einer Vorspannung oder eine Steuerspannung in einem geeigneten Verhältnis eine Steueranschlusseingabeleitung der nMOS-Stromquellentransistorleitung mit einem Kondensator Csn zwischen sich und Masse versehen und mit einem Kondensator Cdn zwischen sich und einer Stromversorgungsleitung versehen. Ebenso ist eine Steueranschlusseingabeleitung des pMOS-Stromquellentransistors mit einem Kondensator Cdn zwischen sich und der Stromversorgungsleitung versehen und mit einem Kondensator Csp zwischen sich und der Masseleitung versehen.
  • Gemäß der AC-Zugabeeinrichtung gibt es, selbst wenn eine Steuerspannungsleitung eines Verbindungsziels ein Ausgangsanschluss einer in einem Zustand einer hohen Impedanz gehaltenen Ladungspumpenschaltung oder ein Ausgangsanschluss eines passiven Schleifenfilters ist, wenn ein Ausgang abgeschaltet ist, da die AC-Zugabeeinrichtung keinen Gleichstrom führt, eine Kennlinie, dass keine extra Änderung der Steuerspannung verursacht wird, die einen Effekt auf eine Steuerspannung gibt, während ein Stromquellenrauschen erzeugt wird, und nach Beendigung der Erzeugung eines Stromquellenrauschens zu einem sekundären Effekt wird.
  • 6A und 6B und 7 zeigen die Beziehung einer Bias-Schaltung und einer AC-Zugabeeinrichtung. Die AC-Zugabe wird durch eine Spannungsteilung eines zwischen der Steuerspannungsleitung und der Masseleitung vorgesehenen Kondensators C1 und eines zwischen der Steuerspannungsleitung und der Stromversorgungsleitung vorgesehenen Kondensators C2 durchgeführt. Wenn sich die Stromversorgungsspannung Vdd um ΔVdd ändert, wird dies als eine Ersatzschaltung nachgebildet, wie sie in 6A dargestellt ist.
  • ΔVbs gibt eine Änderung einer Ausgangsspannung Vbs der Bias-Schaltung an, während Rout einen Ausgangswiderstand der Bias-Schaltung angibt. Diese Ersatzschaltung ist ein Tiefpassfilter aus Sicht der ΔVbs-Seite, d.h. von der Ausgangsseite der Bias-Schaltung, und ein Hochpassfilter aus Sicht der {C2/(C1 – C2)}ΔVdd-Seite, d.h. von einer Zufuhrseite der Stromversorgungsspannung Vdd. Somit wird unter der Annahme von τAC = Rout × (C1 + C2) die Wirkung von {C2/(C1 – C2)}ΔVdd auf der Hochfrequenzseite der Grenzfrequenz 1/τAC dominant, während der Effekt der ΔVbs-Seite auf der Niederfrequenzseite dominant wird.
  • Hier kann, wenn die Weite des Stromquellenrauschens zur Zeit des Ausgangspufferbetriebs tns ist, falls die Schaltung zum Erfüllen der folgenden Beziehung konstruiert wird: τAC = Rout × (C1 + C2) > tns (29)der Effekt des Stromquellenrauschens zur Zeit eines Ausgangspufferbetriebs reduziert werden.
  • Wenn ein Aufwärtssignal SUP und ein Abwärtssignal SDW nicht von einer Phasenvergleichsschaltung ausgegeben werden, wird, falls ein Ausgang eines Ausgangsanschlusses einer in einem Zustand hoher Impedanz gehaltenen Ladungspumpe oder eines damit verbundenen passiven Schleifenfilters als Steuerspannung eingegeben wird, dies als Rout = ∝ angesehen, sodass ein Wert von C1 + C2 als Kapazität des Schleifenfilters bestimmt werden kann und ein Verhältnis von C1 + C1 entsprechend der vorliegenden Erfindung bestimmt werden kann.
  • 7 ist eine Darstellung einer Zugabeeinrichtung, die einen Effekt eines Stromquellensrauschens reduzieren kann, selbst wenn Frequenzkomponenten des Stromquellensrauschens durch eine Rückkopplung in einer Gleichstrom-Zugabeeinrichtung in der gleichen Weise wie eine Rückkopplung in der AC- Zugabeeinrichtung auf ein bestimmtes Maß niedriger wird. Die AC-Zugabeeinrichtung wird auch zum Betrieb als ein Überhöhungskondensator einer DC-Zugabeeinrichtung in Betracht gezogen, sodass das Rückkopplungsmaß unabhängig von einer Zeitkonstante zugegeben werden kann und es möglich ist, ein Stromquellensrauschen weiter Frequenzkomponenten zu bewältigen.
  • 8 ist ein Signalformdiagramm von Simultationsergebnissen einer spannungsgesteuerten Oszillationsschaltung mit einer Verzögerungsschaltung des vorliegenden Ausführungsbeispiels. In 8 gibt W1 eine Simulationssignalform davon an, wenn es kein Stromquellensrauschen gibt, W2 gibt eine Simulationssignalform des Standes der Technik davon an, wenn es ein Stromquellensrauschen gibt, und W3 gibt eine Simulationssignalform eines in 3 dargestellten Schaltungsbeispiels der vorliegenden Erfindung davon an, wenn es ein Stromquellensrauschen gibt. Wie in der Figur dargestellt, können in der Verzögerungsschaltung der vorliegenden Erfindung durch Steuern der in die Verzögerungsschaltung bildenden Verzögerungselementen zugeführten Steuerspannung entsprechend dem Änderungsmaß der Stromversorgungsspannung Vdd, wenn ein Stromquellensrauschen auftritt, Effekte durch die Änderung der Stromversorgungsspannung Vdd aufgehoben werden und eine Veränderung einer Verzögerungszeit der Verzögerungsschaltung kann unterdrückt werden. Es ist klar, dass Jitter in einer spannungsgesteuerten Verzögerungsschaltung und einer spannungsgesteuerten Oszillationsschaltung, die unter Verwendung der Verzögerungsschaltung aufgebaut sind, stark reduziert ist.
  • (Zweites Schaltungsbeispiel)
  • 9 ist ein Schaltplan eines zweiten Schaltungsbeispiels einer Verzögerungsschaltung des vorliegenden Ausführungsbeispiels. Wie in der Figur dargestellt, weist eine Verzögerungseinheit 100b in der Verzögerungsschaltung mehrere Verzögerungselemente auf, die jeweils aus einem MOS-Inverter, einem Auswahltransistor und Stromquellentransistoren aufgebaut sind.
  • Der MOS-Inverter besteht aus einem pMOS-Transistor und einem nMOS-Transistor mit miteinander verbundenen Steuer- und Drainanschlüssen. Ein Verbindungspunkt der Steueranschlüsse bildet einen Eingangsanschluss des Inverters, und ein Verbindungspunkt der Drain-Anschlüsse bildet einen Ausgangsanschluss des Inverters. Wie in 9 dargestellt, ist zwischen einem Source-Anschluss des einen Teil des Inverters INV1 bildenden pMOS-Transistors P1 und einer Stromversorgungsspannung Vdd ein Stromquellentransistor P11 und ein Auswahltransistor P12 in Reihe geschaltet, während zwischen einem Source-Anschluss des Transistors P1 und der Stromversorgungsspannung Vdd ein Transistor P13 geschaltet ist. Zwischen einem Source-Anschluss des einen Teil des Inverters INV1 bildenden nMOS-Transistors N1 und einem Referenzpotential Vss sind ein Auswahltransistor N12 und ein Stromquellentransistor N11 in Reihe geschaltet. Auch ist zwischen den Source-Anschluss des Transistors N1 und die Stromversorgungsspannung Vdd ein Stromquellentransistor N13 geschaltet.
  • In der Verzögerungseinheit 100b wird eine Steuerspannung Vcp an einen Steueranschluss eines Stromquellentransistors auf der p-Kanalseite jedes der Verzögerungselemente angelegt, während eine Steuerspannung Vcn an einen Steueranschluss eines Stromquellentransistors auf der n-Kanalseite angelegt wird. Ebenso wird ein Auswahlsignal/SELH an den Auswahltransistor auf der p-Kanalseite angelegt, während ein Auswahlsignal SELH an den Steueranschluss des Auswahltransistors auf der n-Kanalseite angelegt wird. Man beachte, dass /SELH ein logisch inverses Signal des Signals SELH bedeutet. Man beachte, dass weitere Verzögerungsstufen bildende Verzögerungselemente im Wesentlichen den gleichen Aufbau haben.
  • In der auf diese Weise aufgebauten Verzögerungseinheit 100b kann, da der den Verzögerungselementen der Verzögerungsstufen zuzuführende Strom entsprechend einem Auswahlsignal gesteuert wird, der den Invertern zugeführte Steuerstrom auf zwei Wegen gesteuert werden. Wenn zum Beispiel das Auswahlsignal SELH auf einem niedrigen Pegel ist, ist nur der Stromquellentransistor mit dem Inverter in dem Verzögerungselement der Verzögerungsstufe verbunden. Wenn dagegen das Auswahlsignal SELH auf einem hohen Pegel ist, sind beide Stromquellentransistoren mit dem Inverter in den Verzögerungselementen der Verzögerungsstufen verbunden.
  • Hier sind zum Beispiel in den Verzögerungsstufen m Stromquellentransistoren parallel in einem Inverter verbunden. Unter der Annahme, dass Größen der Stromquellentransistoren (Kanalbreite/Kanallänge) jeweils W1/L1, W2/L2, ..., Wm/Lm sind, ist ein dem Inverter zugeführter Steuerstrom ID durch die folgende Gleichung gegeben: ID = (½)μCo × (W1/L1)(1 + λ1 Vds)(Vcnt – Vth)**2 + (½)μCo × (W2/L2)(1 + λ2 Vds)(Vcnt – Vth)**2 • • + (½)μCo × (Wm/Lm)(1 + λm Vds)(Vcnt – Vth) (30)
  • Da die Koeffizienten der Kanallängenmodulation λ1, λ2, ..., λm klein sind, kann man, wenn die Kanallängenmodulationskoeffizienten der Stromquellentransistoren gleich λ gemacht sind, auch die etwa folgende Gleichung basierend auf der Gleichung (30) erhalten: ID ≡ (½)μCo × {Σ(Wi/Li)}(1 + λ1 Vds)(Vcnt – Vth)**2 (31)
  • Aus einem Vergleich der Gleichung (13), der Gleichung (14) und der Gleichung (31) ist es klar, dass, selbst falls die Stromquellentransistoren in Verzögerungselementen parallel geschaltet sind, das Verfahren zum Reduzieren des Effekts des Stromquellenrauschens der vorliegenden Erfindung effektiv ist.
  • (Drittes Schaltungsbeispiel)
  • 10 ist ein Schaltplan eines dritten Schaltungsbeispiels einer Verzögerungsschaltung des vorliegenden Ausführungsbeispiels. Wie in der Figur dargestellt, ist in der Verzögerungsschaltung die Verzögerungseinheit 100c aus mehreren Verzögerungsstufen aufgebaut, die jeweils aus einem MOS-Inverter und einem Transfergatter und Kondensator, die mit dem Ausgangsanschluss des Inverters verbunden sind, aufgebaut sind. Das heißt, die Verzögerungseinheit 100c dieses Beispiels besteht aus so genannten Nebenschluss-Verzögerungselementen.
  • Zwischen der Stromversorgungsspannung Vdd und dem Steuersignaleingangsanschluss Tcntn ist ein Kondensator Cdn geschaltet. Aufgrund des Kondensators Cdn wird die Veränderung ΔVdd der Stromversorgungsspannung Vdd zur Steuerspannung Vcntn zurückgekoppelt. Das heißt, in der Verzögerungsschaltung dieses Beispiels wird die den Verzögerungsstufen entsprechend der Änderung der Stromversorgungsspannung Vdd zugeführte Steuerspannung Vcntn so gesteuert, dass die Änderung der Verzögerungszeit durch die Änderung der Stromversorgungsspannung aufgehoben wird, sodass der Effekt des Stromquellenrauschens unterdrückt werden kann.
  • Man beachte, dass das Transfergatter zum Beispiel aus einem MOS-Transistor mit einem Steueranschluss, dem eine Steuerspannung zugeführt wird, aufgebaut ist. In dem Beispiel von 10 besteht das mit dem Ausgangsanschluss jeder Verzögerungsstufe verbundene Transfergatter aus einem nMOS-Transistor, an dessen Steueranschluss die Steuerspannung Vcntn angelegt wird. Einer des Source- und des Drain-Anschlusses des das Transfergatter bildenden Transistors ist mit dem Ausgangsanschluss des Inverters verbunden, während der andere Anschluss durch den Kondensator mit der Referenzspannung Vss verbunden ist.
  • 11 ist ein Schaltplan des Aufbaus einer Verzögerungsstufe, die aus Nebenschluss-Verzögerungselementen aufgebaut ist.
  • Wie in der Figur dargestellt, sind in jeder Verzögerungsstufe zwischen einem Ausgangsanschluss eines Inverters und einem Referenzpotential Vss in Reihe ein n-MOS-Transistor als Zweigtransfergatter und ein Kondensator geschaltet. Eine Steuerspannung Vcntn wird an einen Steueranschluss des Transistors angelegt. Gemäß der Steuerspannung Vcntn schaltet das Transfergatter ein und aus und eine Ladekapazität des Ausgangsanschlusses des Inverters ändert sich, sodass die Verzögerungszeit gesteuert wird.
  • 12A bis 12D sind Signalformdarstellungen des Betriebs an einer Nebenschluss-Verzögerungsstute beim Anstieg und Abfall eines Eingangssignals IN. Die Betriebssignalform ist entsprechend dem Pegel der Steuerspannung Vcntn des Zweigtransfergatters, d.h. des in Reihe mit dem Kondensator geschalteten Transistors auf zwei Weisen gezeigt.
  • Nachfolgend wird eine Funktionsweise der Verzögerungsschaltung des vorliegenden Beispiels unter Bezugnahme auf 11 und 12A bis 12D erläutert.
  • Zuerst wird kurz die Funktionsweise der Nebenschluss-Verzögerungsstufe erläutert. Das Zweigtransfergatter wird eingeschaltet, bis sich die Versorgungsspannung von dem Referenzpotential Vss auf die Gatterspannung, d.h. einen Pegel Vcntn – Vthn einer von außen eingegebenen Steuerspannung Vcntn minus eines Maßes einer Schwellwertspannung Vthn des Transistors ändert, aber beendet ihren ausgeschalteten Zustand, wenn die Versorgungsspannung eine höhere Spannung als diese wird. Demgemäß ändert sich die Ladekapazität, die der Inverter zu steuern hat, an der Grenze Vcntn – Vthn. Falls die Kapazität auf der Zweigseite Cs ist, und die Kapazität eines Gattereingangs der nächsten Stufe Cg ist, wird, wenn die Ausgangsspannung des Inverters größer als Vcntn – Vthn ist, eine Ladakapazität Cg + Cs angetrieben, während, wenn die Ausgangsspannung des Inverters kleiner als Vcntn – Vthn ist, eine Ladakapazität von Cg angetrieben wird. Das Verhältnis der Periode des Antriebs einer hohen Ladekapazität von Cg + Cs und der Periode eines Antriebs einer leichten Ladekapazität von Cg ändert sich entsprechend einem Pegel der Steuerspannung Vcntn. Wenn die Steuerspannung Vcntn hoch wird, wird das Verhältnis der Periode des Antriebs der hohen Ladekapazität von Cg + Cs größer, sodass die Verzögerungszeit lang wird.
  • Man beachte, dass zur Vereinfachung der Erläuterung der Pegel, wenn eine Schwellwertspannung des Transistors der Steuerspannung um eine Stufe reduziert wird, durch die folgende Gleichung ausgedrückt ist: Vsmax nt = Vcntn – Vthn(VSB) (32)
  • Hierbei erhält man unter der Annahme, dass K eine Substrateffektkonstante ist, φ = 0,64V und eine Schwellwertspannung des Transistors Vthn0 VSB= 0V ist, die folgende Gleichung:
    Figure 00280001
  • Man beachte, dass VSB = Vsmax.
  • Bei Vsmax = Vcntn – Vthn ≤ VthL geltend die folgenden Gleichungen: τni ∝ Cg × (Vdd – VthL)/Ini (34) τpi ∝ (Cg × VthL + Cs × Vsmax)/|Ipi| (35)
  • Außerdem erhält man die folgenden Gleichungen durch die Gleichung (34) und die Gleichung (35): τni ≡ τni × [{ΔVdd – ΔVthL)/(Vdd – VthL)} – (ΔIni/Ini)] (36) τpi ≡ τpi × [{(Cg × ΔVthL + Cs × ΔVsmax)/ (Cg × VthL + Cs × Vsmax)} – Δ|Ipi|/|Ipi|)] (37)
  • Ebenso gelten bei Vsmax = Vcntn – Vthn ≥ VthL die folgenden Gleichungen: τni ∝ {Cg × (Vdd – VthL) + Cs × (Vsmax – VthL)}/Ini (38) τpi ∝ (Cg + Cs) × VthL/|Ipi| (39)
  • Außerdem erhält man aus Gleichung (38) und Gleichung (39) die folgenden Gleichungen: τni ≡ τni × ([{Cg × (ΔVdd – ΔVthL) + Cs × (ΔVsmax – ΔVthL)} /{Cg × (Vdd – VthL) + Cs × (Vsmax – VthL)}] – (ΔIni/Ini)) (40) τpi ≡ τpi × {(ΔVthL/VthL) – (Δ|Ipi|/|Ipi|)} (41)
  • Hierbei ist eine logische Schwellwertspannung von VthL des Inverters wie folgt gegeben:
    Figure 00290001
  • Die folgende Gleichung erhält man aus Gleichung (42):
    Figure 00290002
  • Unter der Annahme, dass die Maximalspannung der Steuerspannung Vcntn die Stromversorgungsspannung Vdd ist, wird wegen Vsmax = Vcntn – Vthn die Maximalspannung von Vsmax zu etwa 0,7 × Vdd.
  • Deshalb wird beim Entwerfen einer Nebenschluss-Verzögerungsschaltung die Schwellwertspannung VthL des Inverters etwas niedriger als Vdd/2 konstruiert. Hierbei wird angenommen, dass die folgende Gleichung gilt: {(μnWni/Lni)/IμpWpi/Lpi)} = 2 (44)
  • Ebenso können unter Beachtung von Vthn≡Vdd/6 oder ähnlich die Gleichung (42) und die Gleichung (43) durch die folgenden Gleichungen angenähert werden: VthL ≡ 0,44 × Vdd (45) ΔVthL ≡ 0,41 × ΔVdd (46)
  • Wenn sich die Ausgangsspannung des Inverters nahe zu VthL ändert, werden Ini und Ipi ungesättigt, aber sie arbeiten allgemein in einem Sättigungsbereich in einer durch die Verzögerungszeit definierten Periode, sodass die folgenden Gleichungen gelten: Ini ∝ (½)μnCo × (Wni/Lni)(Vdd – Vthn)**2 (47) |Ipi| ∝ (½)|μp|Co × (Wpi/Lpi)(Vdd – |Vthn|)**2 (48)
  • Aus Gleichung (47) und Gleichung (48): ΔIni ≡ Ini × {2ΔVdd/(Vdd – Vthn)} (49) Δ|Ipi| ≡ |Ipi| × {2ΔVdd/(Vdd – |Vthp|)} (50)
  • Ebenso erhält man aus der Annahme der Gleichung (44) die folgende Gleichung: ΔIni ≡ 2 × ID |Ipi| = ID (51)
  • Ebenso erhält man aus Gleichung (32) und Gleichung (33) die folgende Gleichung:
    Figure 00300001
  • Unter Beachtung, dass die Substrateffektkonstante K ein Wert um 0,5 ist und Vsmax ein Wert um 0,44 × Vdd ist, wird die Gleichung (52) wie folgt angenähert: Vsmax ≡ 0,85 × ΔVcntn (53)
  • Da sich im Fall einer Nebenschluss-Verzögerungsstufe ein Ladekapazitätswert in der Mitte ändert, ist es schwierig, ihn allgemein zu berücksichtigen. Deshalb wird der Fall von Vsmax = 0,34 × Vdd und der Fall von Vsmax = 0,5 × Vdd betrachtet. Ebenso wird angenommen, dass Vthn ≡ |Vthp| ≡ Vdd/6 ist.
  • Für Vsmax = 0,34 × Vdd ≤ VthL = 0,44 × Vdd erhält man durch Einfügen der Gleichungen (45), (46), (49), (50), (51) und (53) in die Gleichungen (34) bis (37) die folgenden Gleichungen: τni ∝ 0,28 × Cg × Vdd/ID (54) τpi ∝ 3,84 × Cg × Vdd/ID (55) Δτni ≡ τni × {(–1,35 × ΔVdd/Vdd) (56) Δτpi ≡ τpi × ({(–2,29 × ΔVdd) + (2,21 × ΔVcntn)}/Vdd] (57)
  • Die folgende Gleichung erhält man aus den Gleichungen (54) bis (57): Δτni + Δτp(i±1) ∝ {(–9,17 × ΔVdd) + (8,49 × ΔVcntn)} × Cg/ID (58)
  • Hierbei ist es ausreichend, zur Erzielung von Δτni + Δτp(i±1) ≡ 0 die folgende Gleichung zu erfüllen: ΔVcntn ≡ 1,08 × Vdd (59)
  • Unter der Annahme, dass ΔVcntn ≡ Vdd und einer Änderung der Steuerspannung Vcntn entsprechend Änderungen der Stromversorgungsspannung Vdd, kann erwartet werden, dass der Effekt des Stromquellenrauschens auf (9,17–8,49)/ 9,17 ≡ 7% reduziert wird.
  • Für Vsmax = 0,54 × Vdd ≥ VthL = 0,44 × Vdd erhält man durch Einfügen der Gleichungen (45), (46), (49), (50), (51) und (53) in die Gleichungen (38) bis (41) die folgenden Gleichungen: τni ∝ 0,78 × Cg × Vdd/Ip (60) τpi ∝ 4,84 × Cg × Vdd/Ip (61) Δτni ≡ τni × [{1 – 4,65 × ΔVdd) + (5,45 × ΔVcntn)}/Vdd] (62) Δτpi ≡ τpi × {(–1,47 × ΔVdd)/Vdd} (63)
  • Außerdem erhält man aus den Gleichungen (60) bis (63) die folgende Gleichung: Δτni + Δτp(i±1) ∝ {(–10,74 × ΔVdd) + (4,25 × ΔVcntn)} × Cg/Ip (64)
  • Es ist zum Erzielen von Δτni + Δτp(i±1) ≡ 0 ausreichend, die folgende Gleichung zu erfüllen: ΔVcntn ≡ 2,53 × Vdd (65)
  • Unter der Annahme von ΔVcntn ΔVdd und einer Änderung der Steuerspannung Vcntn entsprechend der Stromversorgungsspannung Vdd wird erwartet, dass der Effekt des Stromquellenrauschens auf (10,74 – 4,251/10,74 ≡ 60% reduziert wird.
  • Zusammenfassend kann die Wirkung des Stromquellenrauschens durch Vorsehen einer Kapazität zwischen einer Steuerspannungsleitung und einer Stromversorgungsleitung, wenn das Zweigtransfergatter ein nMOS-Transistor in einer Nebenschluss-Verzögerungsstufe ist, und durch Vorsehen einer Kapazität zwischen der Steuerspannungsleitung und einer Masseleitung, wenn das Zweigtransfergatter ein pMOS-Transistor ist, grob halbiert werden.
  • (Zweites Ausführungsbeispiel)
  • 13 ist eine schematische Darstellung eines zweiten Ausführungsbeispiels einer Verzögerungsschaltung gemäß der vorliegenden Erfindung.
  • In der Verzögerungsschaltung des vorliegenden Ausführungsbeispiels wird durch Erzeugen eines Steuerstroms durch Zugeben eines Versorgungsstroms einer Stromquelle mit einer unterschiedlichen Stromversorgungsspannungsabhängigkeit die Veränderung einer Verzögerungszeit durch ein Stromquellenrauschen unterdrückt und der Effekt des Stromquellenrauschens wird reduziert.
  • Wie in der Figur dargestellt, besteht die Verzögerungsschaltung des vorliegenden Ausführungsbeispiels aus mehreren in Reihe verbundenen Verzögerungsstufen. Jede Verzögerungsstufe besteht zum Beispiel aus einem Verzögerungselement mit einem Schalttransistor oder einem Auswahltransistor und einer Stromquelle zum Zuführen eines Steuerstroms zu dem Verzögerungselement. Zum Beispiel sind, wie in der Figur gezeigt, wenigstens zwei Stromquellen zum Zuführen von Steuerströmen Id1, Id2, ..., Idj parallel zwischen das Verzögerungselement und die Stromversorgungsspannung Vdd geschaltet und wenigstens zwei Stromquellen zum Zuführen von Steuerströmen Is1, Is2, ... Isj sind parallel zwischen das Verzögerungselement und ein Referenzpotential Vss geschaltet.
  • Außerdem hat jede der Stromquellen eine unterschiedliche Stromspannungsabhängigkeit. Das heißt, falls die Stromquellen sich um ΔId1, ΔId2, ..., ΔIdj und Δ Is1, ΔIs2, ..., ΔIsj ändern, wenn sich die Stromversorgungsspannung Vdd um ein Maß ΔVdd ändert, wird die Abhängigkeit zu ΔId1/Id1 ≠ ΔId2/ΔId2, ... ≠ ΔIdj/Idj und ΔIs1/Is1 ≠ ΔIs2/ΔIs2, ... ≠ ΔIsj/Isjn.
  • Die Summe der Ströme der gleichzeitig auf der Seite der Stromversorgungsleitung eingeschalteten Stromquellen wird zum Steuerstrom beim Anstieg des Ausgangssignals, d.h. ID = ΣIdj. Das Änderungsmaß wird zu Δid = ΣΔIdj.
  • Andererseits wird die Summe der Ströme der gleichzeitig auf der Seite der Masseleitung eingeschalteten Stromquellen zum Steuerstrom beim Abfall des Ausgangssignals, d.h. Is = ΣIsj. Das Änderungsmaß wird zu ΔIs = ΣΔIsj.
  • Hierbei kann man, wenn τofi eine Verzögerungszeit beim Abfall eines Ausgangssignals der Verzögerungsstufe ist und τori eine Verzögerungszeit beim Anstieg des Ausgangssignals der Verzögerungsstufe ist, Beziehungen gleich den obigen Gleichungen (6) und (7) erhalten, wenn sich die Stromversorgungsspannung Vdd um ΔVdd ändert: Δτofi = τofi[{(ΔVdd – ΔVthL)/(Vdd – VthL)} – (ΣΔIsj/ΣIsj)] (66) Δτofi = τori{(ΔVthL/VthL) – (ΣΔIdj/ΣIdj)] (67)
  • Um Δτofi ≡ 0 und Δτofi ≡ 0 zu erzielen, ist es ausreichend, das relative Änderungsmaß (im Wesentlichen gleich einem relativen Maß ΔVdd der Stromversorgungsspannung) einer Ausgangsamplitude und das relative Änderungsmaß (gleich einem relativen Änderungsmaß des Steuerstroms) der Summe der Stromwerte von Stromquellen so zu konstruieren, dass sie gleich werden. Das heißt, man erhält die folgenden Gleichungen: {(ΔVdd – ΔVthL)/(Vdd – VthL)} = (ΣΔIsj/ΣIsj) (68) (ΔVthL/VthL) = (ΣΔIdj/ΣIdj) (69)
  • Für ΣIsj≡ΣIdj≡ID und VthL≡Vdd/2 gilt in der gleichen Weise wie in Gleichung (12): ΔVdd/(Vdd/2) ≡ (ΣΔIsj + ΣΔIdj)/ID
  • 14 ist eine Darstellung des Aufbaus eines Beispiels einer Verzögerungsschaltung des vorliegenden Ausführungsbeispiels.
  • Wie in der Figur dargestellt, weist die Verzögerungsschaltung des vorliegenden Ausführungsbeispiels eine Verzögerungseinheit 200 und Wechselstrom-Zugabeschaltungen (AC-Zugabeschaltungen) 110, 112, 112 und 116 auf.
  • Vorspannungen Vcntn1, Vcntp1, Vcntn2 und Vcntp2 werden von einem Phasenvergleicher, einer Ladungspumpenschaltung, einem Schleifenfilter, einer Bias-Schaltung, usw. (nicht dargestellt) zugeführt.
  • Die Verzögerungseinheit 200 besteht aus zum Beispiel mehreren Verzögerungselementen, die in Reihe geschaltet sind. Man beachte, dass jedes der die Verzögerungseinheit 200 des vorliegenden Ausführungsbeispiels bildenden Verzögerungselemente zum Beispiel einen CMOS-Inverter enthält und ein logisch invertiertes Signal des Eingangssignals mit einer vorbestimmten Verzögerungszeit ausgibt. Die Gesamtheit der Verzögerungszeiten der Verzögerungselemente ist die Verzögerungszeit TD der Verzögerungseinheit 200.
  • Die AC-Zugabeschaltungen 110, 112, 114 und 116 geben Multiplikationsergebnisse von wechselnden Komponenten der Stromversorgungsspannungen Vdd und der Referenzpotentiale Vss mit einer bestimmten Konstante wie ΔVcn1, ΔVcp1, ΔVcn2 und ΔVcp2 aus. Die Vorspannungen (oder Steuerspannungen) und die Ausgänge der AC-Zugabeschaltungen werden addiert und die Ergebnisse werden als Steuerspannungen der Verzögerungseinheit 100 zugeführt.
  • In der Verzögerungseinheit 200 besteht jede der Verzögerungsstufen aus einem MOS-Inverter und einem Stromquellentransistor. Zum Beispiel besteht, wie in der Figur dargestellt, eine erste Verzögerungsstufe aus einem Inverter INV1 aus einem pMOS-Transistor P1 und einem nMOS-Transistor N1, Stromquellentransistoren P11 und P12 zum Zuführen eines Stroms zur p-Kanalseite des Inverters INV2 und Stromquellentransistoren N11 und N12 zum Zuführen eines Stroms zur n-Kanalseite des Inverters INV1.
  • Die Steuerspannung Vcp1 wird an einen Steueranschluss des Stromquellentransistors P11 auf der p-Kanalseite angelegt, während die Steuerspannung Vcp2 an einen Steueranschluss des Stromquellentransistors P12 angelegt wird.
  • Die Steuerspannung Vcn1 wird an einen Steueranschluss des Stromquellentransistors N11 auf der n-Kanalseite angelegt, während die Steuerspannung Vcn2 an einen Steueranschluss des Stromquellentransistors N12 angelegt wird.
  • In der Verzögerungseinheit 200 mit dem obigen Aufbau werden die Verzögerungszeiten der Verzögerungsstufen durch den Invertern der Verzögerungsstufen zugeführte Ströme gesteuert. In der vorliegenden Erfindung kann der Effekt des Stromquellenrauschens unterdrückt werden, indem die den Verzögerungsstufen zugeführten Ströme so gesteuert werden, dass sie verschiedene Stromversorgungsspannungsabhängigkeiten haben.
  • Aus den Beziehungen in den Gleichungen (19) und (20) werden die Gleichungen (68) und (69) jeweils in Formen entsprechend 14 wie folgt umgeschrieben: {(ΔVdd – ΔVthL)/(Vdd-VthL)} = (Σ[{2 × Isj/(Vcntnj – Vthn)}ΔVcnj]/ΣIsj) (70) (ΔVthL/VthL)} = (Σ[{2 × Ipj/|Vcntpj – Vthp|}Δ|Vcpj|]/ΣIdj) (71)
  • Außerdem kann in 14 für ΔVcnj = kcnjΔVdd und Δ|Vcpj| = kcpjΔVdd unter der Annahme von VthL≡Vdd/2, Vcntnj≡|Vcntpj|≡Vdd/2 und Vthn≡|Vthp|≡Vdd/6 die Beziehung der Gleichungen (70) und (71) nur durch kcnj und Isj bzw. kcpj und Idj wie folgt ausgedrückt werden: 6 × Σ(kcnj × Isj) ≡ ΣIsj (72) 6 × Σ(kcpj × Idj) ≡ ΣIdj (73)
  • Beim Erfüllen der Gleichungen (72) und (73) der obigen Annahme kann der Effekt des Stromquellenrauschens sehr klein gemacht werden.
  • Wenn zum Beispiel kcn1 = 0 und kcn2 = 0,5 wird die Gleichung (72) zu 6 × {0 × Is1 + 0,5 × Is1} ≡ {Is1 + Is1}und es ist ausreichend, (Is1/Is2) ≡ (5/1) zu konstruieren.
  • Ebenso wird für kcn = 0 und kcn2 = 1,0 die Gleichung (72) zu 6 × {0 × Ist + 1,0 × Is2} ≡ {Is1 + Is1}und es ist ausreichend, (Is1/Is2) ≡ (5/1) zu konstruieren.
  • Ebenso wird für kcn = 0,05 und kcn2 = 0,5 die Gleichung (72) zu 6 × {0,05 × Is1 + 0,5 × Is2} ≡ {Is1 + Is1}und es ist ausreichend, (Is1/Is2) ≡ (2,86/1) zu konstruieren.
  • (Erstes Schaltungsbeispiel)
  • 15 ist ein Schaltplan eines ersten Schaltungsbeispiels unter Verwendung des zweiten Ausführungsbeispiels einer Verzögerungsschaltung gemäß der vorliegenden Erfindung.
  • Wie in der Figur dargestellt, besteht eine Verzögerungsschaltung des vorliegenden Ausführungsbeispiels aus einer Verzögerungseinheit 200a und einer AC-Zugabeeinrichtung zum Zuführen einer Steuerspannung oder einer Vorspannung zu der Verzögerungseinheit 200a. Die Verzögerungseinheit 200a besteht aus einer Inverter-Verzögerungsstufe, die mit MOS-Stromquellentransistoren auf der Seite der Stromversorgungsleitung und der Seite der Masseleitung versehen ist und der Vcntp1, Vcntp2, Vcntn1 und Vcntn2 als Steuerspannungen oder Vorspannungen der Stromquellen zugeführt werden.
  • Zum Beispiel besteht die Stromquelle auf der Seite der Stromversorgungsleitung an der ersten Verzögerungsstufe aus einem pMOS-Stromquellentransistor P11, der als Eingang Vcntp1 zwischen seinem Steuer- und seinem Source-Anschluss empfängt und eine Transistorgröße von Wp1/Lp1 besitzt, und einem pMOS-Stromquellentransistor P12, der als Eingang Vcntp2 zwischen seinem Steuer- und seinem Source-Anschluss empfängt und eine Transistorgröße von Wp2/Lp2 besitzt, die parallel geschaltet sind.
  • Ebenso besteht die Stromquelle auf der Masseleitungsseite der ersten Verzögerungsstufe aus dem nMOS-Stromquellentransistor N11, der als Eingang Vcntn1 zwischen seinem Steuer- und seinem Source-Anschluss empfängt und eine Transistorgröße von Wn1/Ln1 besitzt, und dem nMOS-Stromquellentransistor N12, der als Eingang Vcntn2 zwischen seinem Steuer- und seinem Source-Anschluss empfängt und eine Transistorgröße von Wn2/Ln2 besitzt, die parallel geschaltet sind.
  • Die Zufuhrleitungen der Steuerspannungen oder Vorspannungen Vcntp1, Vcntp2, Vcntn1 und Vcntn2 sind mit AC-Zugabeeinrichtungen zum Rückkoppeln von Änderungen der Stromversorgungsspannung in einem geeigneten Verhältnis versehen.
  • Zum Beispiel besteht in der ersten Verzögerungsstufe die AC-Zugabeeinrichtung zum Zugeben einer Spannung ΔVcn1 bei Vgs des obigen Transistors N11 aus einer AC-Spannungsteilerschaltung, die aus einem zwischen der Steueranschlusseingangsleitung des NMOS1 und der Masseleitung vorgesehenen Kondensator Csn1 und einem zwischen der Steueranschlusseingangsleitung von N11 und der Stromversorgungsleitung vorgesehenen Kondensator Cdn1 besteht, während die AC-Zugabeeinrichtung zum Zugeben einer Spannung von ΔVcn2 bei Vgs des Transistors N12 aus einer AC-Spannungsteilerschaltung aufgebaut ist, die aus einem zwischen der Steueranschlusseingangsleitung von N12 und der Masseleitung vorgesehenen Kondensator Csn2 und einem zwischen der Steueranschlusseingangs leitung von N12 und der Stromversorgungsleitung vorgesehenen Kondensator Cdn2 besteht.
  • Die AC-Einrichtung zum Zugeben einer Spannung von ΔVcp1 bei Vgs des Transistors P11 besteht aus einer AC-Spannungsteilerschaltung, die aus einem zwischen der Steueranschlusseingangsleitung von P11 und der Masseleitung vorgesehenen Kondensator Cdp1 und einem zwischen der Steueranschlusseingangsleitung von P11 und der Stromversorgungsleitung vorgesehenen Kondensator Csp1 besteht, während die AC-Einrichtung zum Zugeben einer Spannung von ΔVcp2 bei Vgs des Transistors P12 aus einer AC-Spannungsteilerschaltung besteht, die aus einem zwischen der Steueranschlusseingangsleitung von P12 und der Masseleitung vorgesehenen Kondensator Cdp2 und einem zwischen der Steueranschlusseingangsleitung von P12 und der Stromversorgungsleitung vorgesehenen Kondensator Csp2 besteht.
  • Insbesondere findet man die durch die Spannungsteilerschaltungen erhaltenen Änderungsmaße der Steuerspannungen durch die folgenden Gleichungen: ΔVcnj = {Cdnj/(Csnj + Cdnj)}ΔVdd = kcnj × Vdd mit kcnj = {Cdnj/(Csnj + Cdnj)} (74) ΔVcpj| = {Cspj/(Cdpj + Cspj)}ΔVdd = kcpj × Vdd mit kcpj = {Cspj/(Cdpj + Cspj)} (75)
  • Aus der Beziehung der Gleichungen (19) und (20) werden die Gleichungen (70) und (71) jeweils in eine Form entsprechend 15 wie folgt umgeschrieben: {(ΔVdd – ΔVthL)/(Vdd – VthL)} = 2 Σ{(Wnj/Lnj)(Vcntnj – Vthn)ΔVcnj}/ Σ{(Wnj/Lnj)(Vcntnj – Vthn)**2} (76) (ΔVthL/VthL) = 2 Σ{(Wpj/Lpj)(|Vcntpj – Vthp|)Δ|Vcpj|}/ Σ{(WP1/LPj)(Vcntpj – Vthp)**2} (77)
  • Durch Konstruieren einer Verzögerungsschaltung derart, dass sie den obigen Gleichungen (74) bis (77) genügt, können eine Inverter-Verzögerungsschaltung, eine spannungsgesteuerte Verzögerungsschaltung und spannungsgesteuerte Oszillationsschaltung realisiert werden, bei denen ein Effekt eines Stromquellenrauschens klein ist. Bezug nehmend auf den Prozess der Ableitung von Gleichung (28) aus Gleichung (3) können, selbst wenn VthL unbekannt ist, wenn es ausreicht, dass der Effekt des Stromquellenrauschens in zwei aufeinander folgenden Verzögerungsstufen absorbiert werden kann, die linken Seiten der Gleichungen (76) und (77) durch ΔVdd/Vdd ersetzt werden. Das heißt, man erhält die folgenden Gleichungen: (ΔVdd/Vdd) = 2 Σ{(Wnj/Lnj)(Vcntnj – Vthn) ΔVcnj}/ Σ{(Wnj/Lnj)(Vcntnj – Vthn)**2} (78) (ΔVdd/Vdd) = 2 Σ{(Wpj/Lpj)(|Vcntpj – Vthp|)Δ|Vcpj|}/ Σ{(Wpj/LPj)(Vcntpj – Vthp)**2} (79)
  • (Zweites Schaltungsbeispiel)
  • 16 ist ein Schaltplan eines zweiten Schaltungsbeispiels unter Verwendung des zweiten Ausführungsbeispiels der Verzögerungsschaltung gemäß der vorliegenden Erfindung.
  • Wie in der Figur dargestellt, ist der Punkt, in dem sich die Verzögerungsschaltung des vorliegenden Beispiels von dem in 15 gezeigten ersten Schaltungsbeispiel des vorliegenden Ausführungsbeispiels unterscheidet, dass in der Verzögerungsschaltung des vorliegenden Beispiels AC-Zugabeeinrichtungen für als Steuerspannungen oder Vorspannungen zugeführte Vcntp2 und Vcntn2 aus Vcntp1, Vcntp2, Vcntn1 und Vcntn2 vorgesehen sind, während AC-Zugabeeinrichtungen mit einer Spannungsteilung von Kondensatoren nicht für Vcntp1 und Vcntn1 vorgesehen sind – nur Kondensatoren Cdp1 und Csn1 zum Verhindern eines Effekts von Änderungen der Stromversorgungsspannung und Stabilisieren von Spannungen zwischen dem Steueranschluss und dem Source-Anschluss sind vorgesehen.
  • Ein Kondensator Csn1 ist zwischen der Steueranschlusseingangsleitung von N11 und der Masseleitung als Einrichtung zum Unterdrücken eines Effekts durch eine Änderung ΔVdd der Stromversorgungsspannung bei Vgs des Transistors N11 vorgesehen, während ein Kondensator Cdp1 zwischen der Steueranschlussleitung von P11 und der Stromversorgungsleitung als Einrichtung zum Unterdrücken eines Effekts durch eine Änderung der Stromversorgungsspannung bei Vgs des Transistors P11 vorgesehen ist. Das heißt, ΔVcn1 = 0 und ΔVcp1 = 0. Als Ergebnis werden die Eingangssteuerspannungen oder Vorspannungen Vcntp1 und Vcntn1 der Verzögerungseinheit 200a ohne Beeinflussung durch die Änderung der Stromversorgungsspannung Vdd zugeführt.
  • In der Verzögerungseinheit 200a wird zum Beispiel in der ersten Verzögerungsstufe eine Steuerspannung Vcp1 = Vcntp1 an den Steueranschluss des Stromquellentransistors P11 angelegt, der mit der Seite der Stromversorgungsleitung des CMOS-Inverters verbunden ist, während eine Steuerspannung Vcp2 = Vcntp2 +ΔVcp2 an den Steueranschluss des Stromquellentransistors P12 angelegt wird.
  • Andererseits wird eine Steuerspannung Vcn1 = Vcntp1 an den Steueranschluss des Stromquellentransistors N11 angelegt, der mit der Masseleitungsseite des CMOS-Inverters verbunden ist, während eine Steuerspannung Vcn2 = Vcntn2 + Δ Vcn2 an den Steueranschluss des Stromquellentransistors N12 angelegt wird.
  • Eine AC-Zugabeeinrichtung zu Vgs des Transistors N12 besteht aus einem zwischen der Steueranschlusseingangsleitung von N12 und der Masseleitung vorgesehenen Kondensator Csn2 und einem zwischen der Steueranschlusseingangsleitung und der Stromversorgungsleitung vorgesehenen Kondensator Cdn2, während eine AC-Zugabeeinrichtung zu Vgs des Transistors P12 aus einem zwischen der Steueranschlusseingangsleitung von P12 und der Stromversorgungsleitung vorgesehenen Kondensator Cdp2 und einem zwischen der Steueranschlusseingangsleitung von P12 und der Masseleitung vorgesehenen Kondensator Csp2 besteht. Insbesondere werden Effekte ΔVcn2 und ΔVcp2, die den Steuerspannungen Vcntn2 und Vcntp2 durch eine Änderung ΔVdd der Stromversorgungsspannung Vdd gegeben werden, durch die folgenden Gleichungen bestimmt: ΔVcn2 = {Cdn2/(Csn2 + Cdn2)} × ΔVdd (80) |ΔVcp2| = {Csp2/(Csp2 + Cdp2)} × ΔVdd (81)
  • Die Werte der Kondensatoren Csn2, Cdn2, Cdp2 und Csp2 sind auf Verhältnisse gesetzt, durch welche eine Wechselspannungsteilung und eine Gleichspannungsteilung passen. Das heißt, man erhält die folgenden Gleichungen: {Cdn2/(Csn2 + Cdn2)} = (Vcntn2/Vdd) (82) {Csp2/(Cdp2 + Csp2)} = (|Vcntn2/Vdd) (83)
  • Demgemäß findet man ΔVcn2 und ΔVcp2 jeweils durch die folgenden Gleichungen: ΔVcn2 = (Vcntn2/Vdd) × ΔVdd (84) ΔVcp2 = (Vcntp2/Vdd) × ΔVdd (85)
  • Hierbei sind durch Eingeben von ΔVcnj = 0 und ΔVcpj = 0 und der Gleichungen (84) und (85) in die Gleichungen (70) und (79) die Verhältnisse der Transistorgrößen, die eine Reduzierung des Effekts des Stromversorgungsrauschens ermöglichen, durch die folgenden Gleichungen gegeben: {(Wn1/Ln1)/(Wn2/Ln2)} ≡ {(Vcntn2 – Vthn)(Vcntn2 + Vthn)}/{(Vcntn1 – Vthn)**2} (86) {(Wp1/Lp1)/(Wp2/Lp2)} ≡ {(Vcntp2 – Vthp)(Vcntp2 + Vthp)}/{(Vcntp1 – Vthp)**2} (87)
  • Für zum Beispiel Vcntn1 ≡ |Vcntp1| ≡ (½)Vdd, Vcntn2 ≡ |Vcntp2| ≡ (√5/6)Vdd ≡ 0,373Vdd und ferner Vthn ≡ |Vthp| ≡ (1/6)Vdd gilt ({(Wn1/Ln1)/(Wn2/Ln2)} ≡ {(Wp1/Lp1)/(Wp2/Lp2)} ≡ 1.
  • Durch Konstruieren der Schaltung auf diese Weise ist es möglich, für verschiedene Zwecke, wie beispielsweise das Benutzen von Vcntn1 und Vcntp1 als Versorgungsleitungen ausschließlich für eine mit dem Ladungspumpenausgang verbundene Steuerspannung, während Vcntp2 und Vcntn2 als Versorgungsleitungen ausschließlich für eine Vorspannungsquelle zum Reduzieren eines Effekts von Stromquellenrauschen benutzt werden, zu konstruieren.
  • Ferner sind bevorzugt eine Bias-Schaltung zum Erzeugen von Vcntn2 und Bias-Schaltungen 130 und 132 zum Erzeugen von Vcntp2 vorgesehen, und die Bias-Schaltungen sind so gemacht, dass sie als DC-Zugabeeinrichtungen zum Reduzieren eines Effekts des Stromquellenrauschens funktionieren.
  • In der Bias-Schaltung 132 zum Erzeugen der Vorspannung Vcntn2 wird eine durch die folgende Gleichung gezeigte Spannungsteilungsspannung Vcntn2 durch das Spannungsteilungsverhältnis der Widerstandkomponente Rsn2 zwischen der Steueranschlusseingangsleitung des Stromquellentransistors P12 und der Masseleitung und der Widerstandkomponente Rdn2 zwischen der Steueranschlusseingangsleitung des Stromquellentransistors N12 und der Stromversorgungsleitung erzeugt: Vcntn2 = {Rsn2/(Rsn2 + Rdn2)} × Vdd (88)
  • In der Bias-Schaltung 130 zum Erzeugen der Vorspannung Vcntp2 wird eine durch die folgende Gleichung dargestellte Spannungsteilungsspannung Vcntp2 durch das Spannungsteilungsverhältnis der Widerstandkomponente Rdp2 zwischen der Steueranschlusseingangsleitung des Stromquellentransistors P12 und der Stromversorgungsleitung und der Widerstandkomponente Rsp2 zwischen der Steueranschlusseingangsleitung des Stromquellentransistors P12 und der Masseleitung erzeugt: |Vcntp2| = {Rdp2/(Rdp2 + Rsp2)} × Vdd (89)
  • Die DC-Zugabe findet man natürlich aus den Gleichungen (88) und (89) jeweils durch die folgenden Gleichungen: ΔVcn2 = (Vcntn2/Vdd) × ΔVdd (90) ΔVcp2 = (Vcntp2/Vdd) × ΔVdd (91)
  • In der Verzögerungsschaltung des vorliegenden Beispiels sind nicht nur AC-Zugabeeinrichtungen aus Kondensatoren, sondern auch DC-Zugabeeinrichtungen aus Widerständen vorgesehen, sodass das Beispiel gegen Stromquellenrauschen einer weiten Frequenzkomponente effektiv ist.
  • (Drittes Schaltungsbeispiel)
  • 17 ist ein Schaltplan eines dritten Schaltungsbeispiels unter Verwendung des zweiten Ausführungsbeispiels der Verzögerungsschaltung gemäß der vorliegenden Erfindung. Der Punkt, in dem sich das vorliegende Schaltungsbeispiel von dem in 16 gezeigten zweiten Schaltungsbeispiel unterscheidet, ist, dass Vcntp2 und Vcntn2 von Vcntp1, Vcntp2, Vcntn1 und Vcntn2, die als Steuerspannungen oder Vorspannung zugeführt werden, durch eine gemeinsame Leitung zugeführt werden.
  • Wie in 17 dargestellt, werden in der Verzögerungseinheit 200a eine Steuerspannung Vcp2 = Vcntp2 +ΔVcp2, die dem Stromquellenstransistor auf der Seite der Stromversorgungsleitung der jeweiligen Verzögerungsstufen zugeführt wird, und eine Steuerspannung Vcn2 = Vcntn2 + ΔVcn2, die dem Stromquellenstransistor auf der Masseleitungsseite zugeführt wird, durch die gleiche Steuerspannungsleitung zugeführt.
  • Zum Beispiel sind in der ersten Verzögerungsstufe die Steueranschlusseingangsleitung des Stromquellentransistors N12 auf der Masseleitungsseite und die Steueranschlusseingangsleitung des Stromquellentransistors P12 auf der Stromversorgungsleitung gemeinsam, und Steuerspannungen (Vcp2 und Vcn2) werden von einer Referenzspannungserzeugungsschaltung 140 zugeführt, sodass effektive Spannungen zwischen dem Steueranschluss und dem Source-Anschluss des Transistors N12 und des Transistors P12 etwa gleich werden.
  • Das heißt, es gilt die folgende Gleichung: ΔVcntn2 – Vthn ≡ Vcntp2 – Vthp (92)
  • Wegen Vcntn2 + |Vcntp2| = Vdd erhält man die folgenden Gleichungen: Vcntn2 ≡ (Vdd + Vthn – |Vthp|)/2 ≡ Vdd/2 (93) |Vcntp2| ≡ (Vdd + |Vthp| – Vthn)/2 = Vdd2 (94)
  • Wie in 17 dargestellt, enthält die auch als DC-Zugabeeinrichtung dienende Referenzspannungserzeugungsschaltung bevorzugt eine Spannungsteilerschaltung 142, die aus einer Widerstandskomponente Rs2 zwischen der den Stromquellentransistoren N12 und P12 gemeinsamen Steueranschlusseingangsleitung und der Masseleitung und einer Widerstandskomponente Rd2 zwischen der den Stromquellentransistoren N12 und P13 gemeinsamen Steueranschlusseingangsleitung und der Stromversorgungsleitung besteht.
  • Das heißt, die Vorspannung wird durch eine DC-Spannungsteilung erzeugt: Vcntn2 = {Rs2/(Rs2 + Rd2)} × Vdd ≡ Vdd/2 (95) |Vcntp2| = {Rd2/(Rs2 + Rd2)} × Vdd ≡ Vdd/2 (96)
  • Man beachtet, dass hier Rs2≡Rd2 gilt.
  • Die Widerstandskomponenten Rs2 und Rd2 können durch MOS-Transistoren und dergleichen gebildet sein.
  • Wie in 18 dargestellt, enthält die auch als DC-Zugabeeinrichtung dienende Referenzspannungserzeugungsschaltung alternativ bevorzugt eine Spannungsteilerschaltung 142a, die aus einem pMOS-Tansistor, der auf der Seite der Stromversorgungsleitung vorgesehen ist und einen Steueranschluss und einen Drain-Anschluss besitzt, die zum Erzeugen einer Spannung in einer Größe von Vthp verbunden sind, einem nMOS-Transistor, der auf der Masseleitungsseite vorgesehen ist und einen Steueranschluss und einen Drain-Anschluss besitzt, die zum Erzeugen einer Spannung in einer Größe von Vthn verbunden sind, und zwei Widerstandselementen Rd2 und Rs2 der gleichen Widerstandswerte, die in Reihe zwischen den Steueranschlüssen der obigen zwei Transistoren geschaltet sind, besteht. In der Spannungsteilerschaltung 142a wird eine Referenzspannung (Vorspannung) von einem Mittelpunkt der Verbindung der zwei Widerstände Rd2 und Rs2 ausgegeben.
  • Man beachte, dass in 18 die Komponenten außer der Spannungsteilerschaltung 142a im Wesentlichen gleich jenen in dem in 17 dargestellten dritten Schaltungsbeispiel sind.
  • In der Verzögerungseinheit 200a verwenden zum Beispiel die AC-Zugabeeinrichtung zu Vgs des Stromquellentransistors N12 und die AC-Zugabeeinrichtung zu Vgs des Stromquellentransistors P12 der ersten Verzögerungsstufe eine AC-Spannungsteilung durch den zwischen der gemeinsamen Steueranschlusseingangsleitung und der Masseleitung vorgesehenen Kondensator Cs2 und den zwischen der gemeinsamen Steueranschlusseingangsleitung und der Stromversorgungsleitung vorgesehenen Kondensator Cd2. Man beachte, dass in 17 und 18 Cs2≡Cd2 gilt.
  • Das heißt, man findet die dem Stromquellentransistor auf der Seite der Stromversorgungsleitung zugeführte Steuerspannung Vcp2 und die dem Transistor auf der Masseleitungsseite zugeführte Steuerspannung Vcn2 der Verzögerungseinheit 200a aus den folgenden Gleichungen: ΔVcn2 = {Cd2/(Cs2 + Cd2)} × ΔVdd ≡ ΔVdd/2 (97) |ΔVcp2| = {Cs2/(Cs2 + Cd2)} × ΔVdd ≡ ΔVdd/2 (98)
  • Für Vcntn2 ≡ |Vcntp2| ≡ Vdd/2 auf der Vorspannungsseite, d.h. auf der Seite der Spannungen Vcntn2 und Vcntp2, und Vcntn1 ≡ |Vcntp1| ≡ Vdd/2 auf der Steuerspannungsseite, d.h. auf der Seite der Spannungen Vcntn1 und Vcntp1, sind die Verhältnisse der Transistorgrößen, die einen Effekt des Stromquellenrauschens reduzieren können, aus den Gleichungen (86) und (87) durch die folgenden Gleichungen gegeben: {(Wn1/Ln1)/(Wn2/Ln2)} = [{(Vdd/2) + Vthn}/{(Vdd/2) – Vthn}] (99) {(Wp1/Lp1)/(Wp2/Lp2)} = [{(Vdd/2) + |Vthp|}/{(Vdd/2) – |Vthp|}] (100)
  • Für zum Beispiel Vthn ≡ |Vthp| ≡ (1/6) gilt {(Wn1/Ln1)/(Wn2/Ln2)} {(Wp1/Lp1)/(Wp2/Lp2) ≡ 2.
  • Bei Aufbau der Schaltung auf diese Weise können die Anzahl der für die AC-Zugabeeinrichtung notwendigen Kondensatoren und die Anzahl der für die DC-Zugabeeinrichtungen notwendigen Widerstände halbiert werden. Vorzugsweise gibt es durch Verwenden eines Ausgangs der Referenzspannungserzeugungsschaltung (≡Vdd/2) zum Erzeugen einer invertierten Spannung der Steuerspannung einen Vorteil, dass die Vergrößerung der Schaltungsgröße nur auf eine Vergrößerung der Stromquellentransistoren der Verzögerungsstufen gedrückt werden kann.
  • 20 ist eine Darstellung des Simulationsergebnisse in dem Fall der Verwendung des dritten Schaltungsbeispiels des zweiten Ausführungsbeispiels der vorliegenden Erfindung, das in 17 und 18 gezeigt ist, für eine spannungsgesteuerte Oszillationsschaltung. In 20 gibt W4 eine Signalform einer Simulation an, wenn es kein Stromquellenrauschen gibt, W5 gibt eine Signalform einer Simulation eines herkömmlichen Beispiels an, wenn es ein Stromquellenrauschen gibt, und W6 ist eine Signalform einer Simulation, wenn das vorliegende dritte Schaltungsbeispiel benutzt wird, wenn es ein Stromquellenrauschen gibt. Wie in der Figur gezeigt, ist es offensichtlich, dass der Effekt der Stromquellenrauschens stark reduziert werden kann und Jitter stark reduziert werden kann, durch die Verzögerungsschaltung des zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • 19 ist weiteres Beispiel des Aufbaus des dritten Schaltungsbeispiels des zweiten Ausführungsbeispiels der vorliegenden Erfindung.
  • Der Punkt, in dem sich dieses von dem Beispiel des in 18 gezeigten Aufbaus unterscheidet, ist, dass ein die Verzögerungsstufe bildender Inverter differentiell aufgebaut ist. Während die Verzögerungsstufe differentiell aufgebaut ist, kann, da die Steuerspannungsabhängigkeit einer Verzögerungszeit näher zu den Eigenschaften einer Inverter-Verzögerungsstufe als den Eigenschaften einer wirklichen Differential-Verzögerungsstufe wie eines Stromspiegeltyps ist, das Verfahren zum Reduzieren des Effekts von Stromquellenrauschen der vorliegenden Erfindung angewendet werden.
  • (Drittes Ausführungsbeispiel)
  • Im vorliegenden Ausführungsbeispiel wird ein Verfahren zum Erweitern eines Bereichs der Steuerspannung oder eines Bereichs der Oszillationsfrequenz einer spannungsgesteuerten Verzögerungsschaltung oder eines spannungsgesteuerten Oszillators unter Verwendung des Verfahrens der Reduzierens des Effekts von Stromquellenrauschen gemäß dem ersten und dem zweiten Ausführungsbeispiel der vorliegenden Erfindung klarer.
  • Zunächst können, wenn τofi die Verzögerungszeit beim Abfall eines Verzögerungsstufenausgangs ist und τori eine Verzögerungszeit beim Anstieg eines Verzögerungsstufenausgangs ist, die das Verfahren zum Reduzieren des Effekts von Stromquellenrauschen im ersten und zweiten Ausführungsbeispiel der vorliegenden Erfindung zusammenfassenden Gleichungen für eine Stromquellen-Verzögerungsstufe wie folgt umgeschrieben werden: Δτofi = τofi({(ΔVdd – ΔVthL)/(Vdd – VthL)} – [2Σ{(Wnj/Lnj)(Vcntnj – Vthn)kcnj ΔVdd}/ Σ{(Wnj/Lnj)(Vcntnj – Vthn)**2}]) (101) Δτori = τori ({(ΔVthL/ΔVthL) – [2Σ{(Wpj/Lpj)(|Vcntpj – Vthp|)kcpj ΔVdd}/ Σ{(Wp1/LP1)(Vcntpj – Vthp)**2}]) (102)
  • Für Vdd – VthL ≡ VthhL ≡ Vdd/2 und Vcntnj = |Vcntpj| = Vctyp ändern sich die Gleichungen (101) und (102) wie folgt: Δτofi = τofi × (ΔVdd/Vdd) × {1 – ({Vdd/(Vctyp – Vthn)} {2Σ{(Wnj/Lnj)kcnj}/Σ(Wnj/Lnj)}} (103) Δτori = τori × (ΔVdd/Vdd) × {1 – ({Vdd/(Vctyp – |Vthn|)} [2Σ{(Wpj/Lpj)kcPj}/ΣWPj/Lp1)]} (104)
  • In den Gleichungen (103) und (104) kann, wenn die Ausdrücke {Vdd/(Vctyp – Vthn)] und {Vdd/(Vctyp – |Vthn|)} unabhängig von der Stromversorgungsspannung Vdd oder einer Steuerspannung Vctyp auf konstanten Werten gehalten werden, Δ τofi≡Δτori≡0 mit einer besonderen Kombination von kcnj, kcpj, Wnj/Lnj und Wpj/Lpj unabhängig von der Steuerspannung Vctyp erzielt werden. Das heißt, es sollte eine Rückkopplungsschleife vorgesehen werden, die der folgenden Gleichung genügt: k1 × Vdd ≡ Vctyp – Vthn (105)
  • Man beachte, dass es notwendig ist, zu beachten, dass eine Schnittstelle mit anderen Schaltungen berücksichtigt werden muss, da sich Vdd auch zusammen mit Vctyp ändert, sodass die Änderungsrate (d.h. eine Verstärkung einer VCO-Schaltung) einer Verzögerungszeit bezüglich Vctyp auf etwa 2/3 sinkt und der Oszillationsfrequenzbereich eng wird und sich die Amplitude eines Verzögerungsstufenausgangs entsprechend der Spannung von Vctyp ändert.
  • 21 ist eine Darstellung des Aufbaus einer Verzögerungsschaltung, einer spannungsgesteuerten Verzögerungsschaltung und einer spannungsgesteuerte Oszillationsschaltung gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung.
  • Wie in der Fig. dargestellt, ist im vorliegenden Ausführungsbeispiel eine Einrichtung zum Halten der Steuerspannung und der Stromversorgungsspannung in einer bestimmten Beziehung vorgesehen, um den Bereich der Steuerspannung und den Bereich der Oszillationsfrequenz zu erweitern, wodurch ein Effekt des Stromquellenrauschens reduziert werden kann.
  • 21 zeigt ein Schaltungsbeispiel des Falls zum Steuern der Steuerspannung Vcntn1 durch eine PLL oder durch eine DLL und des Steuerns der der Verzögerungsschaltung (oder der spannungsgesteuerten Verzögerungsschaltung und der spannungsgesteuerte Oszillationsschaltung) zugeführten Stromversorgungsspannung Vdd durch Vcntn1.
  • Man beachte, dass 22 ein Schaltungsbeispiel des Falls zum Steuern der der Verzögerungsschaltung zugeführten Stromversorgungsspannung Vdd durch eine PLL oder DLL und Steuern von Vcntn1 durch die Stromversorgungsspannung Vdd zeigt. Ferner ist 23 ein Schaltplan einer Referenzspannungserzeugungsschaltung 170 zum Erzeugen einer Referenzspannung Vcmp zum Erfüllen der Beziehung von Gleichung (105).
  • In 23 ist die Referenzspannung Vcmp durch die folgende Gleichung gegeben: Vcmp = {R1/(R1 + R2)} × (Vdd – VGS) + VGS (106)
  • Außerdem wird in der in 21 und 22 dargestellten Schaltung eine Steuerung so durchgeführt, dass Vctyp = Vcmp, sodass man die folgenden Gleichungen aus den Gleichungen (102) und (103) erhält: (R2/R1) = {(1 – k1)/k1} (107) VGS = {1/(1 – k1)} × Vthn (108)
  • Aus Gleichung (108) können auch zwei oder drei Transistoren zum Erzeugen einer Spannung VGS in 23 abhängig von dem Wert von k1 vorgesehen werden. Ebenso kann ein bestimmter Effekt auch in dem Fall einer Spannungsteilung nur durch Widerstände und keinen Transistor zum Erzeugen von VGS erzielt werden.
  • Als weiteres Verfahren zum Halten konstanter Werte von {Vdd/(Vctyp – Vthn)} und {Vdd/(Vctyp – |Vthp|)} in den Gleichungen (103) und (104) kann das Verfahren zum Reduzieren einer Änderung eines durch Multiplizieren dieser Terme mit kcnj und kcpj erhaltenen Werts erwogen werden. kcnj und kcpj sind durch die Gleichungen (74) und 175) gegeben, aber die Kondensatoren sind durch Sperrschichtkapazitäten gebildet.
  • (Viertes Ausführungsbeispiel)
  • 24 ist ein Schaltplan eines vierten Ausführungsbeispiels einer Verzögerungsschaltung, einer spannungsgesteuerten Verzögerungsschaltung oder einer spannungsgesteuerten Oszillationsschaltung gemäß der vorliegenden Erfindung. Im vorliegenden Ausführungsbeispiel wird ein Kondensator variabler Spannung, d.h. ein Sperrschichtkondensator für den eine AC-Zugabeeinrichtung bildenden Kondensator benutzt, um den Bereich der Steuerspannung oder den Bereich der Oszillationsfrequenz zu erweitern, wo der Effekt des Stromquellenrauschens reduziert werden kann.
  • Normalerweise ist der Wert einer in einem Halbleiterelement erzeugten Sperrschichtkapazität Cj durch die folgende Gleichung gegeben: Cj(VBD) ≡ Co/{Vpb + VBD)**mj} (109)
  • In der Gleichung (109) gibt VBD eine von außen an einen pn-Übergang angelegte inverse Vorspannung an, Cj gibt eine Kapazitätswert zur Zeit des Anlegens der Spannung VBD an, und Vpb und mj sind Gerätekonstanten.
  • Normalerweise betragen in einem Siliziumhalbleiterchip die Werte etwa Vpd≡1,0V und mj≡0,5, aber häufig werden für einen Varaktor zur Frequenzmultiplikation oder Parameterverstärkung ein allmählicher Übergang (mj≡1/3) und ein Stufenübergang (mj≡1/2) benutzt, während für eine Diode variabler Kapazität zum elektronischen Abstimmen häufig ein Superstufenübergang (mj≡1/2 bis 8) benutzt wird.
  • Die Gleichungen der Spannungsabhängigkeiten von Sperrschichtkapazitäten entsprechend 24 sind wie folgt gegeben: Cdnj ≡ CdnOj/{(Vpb + Vdd – Vcntnj)**mjp} Csnj ≡ CsnOj/{(Vpb + Vcntnj)**mjn} Cspj ≡ CspOj/{(Vpb + Vdd – |Vcntnj|)**mjp} Cdpj ≡ CdpOj/{(Vpb + |Vcntnj|)**mjp}
  • Die Änderungsrate ΔCj/Cj, die bei einer bestimmten Spannung normiert ist, ist aus der folgenden Gleichung gegeben: ΔCj/Cj ≡ mjVBD/(Vpb + VBD) (110)
  • Bei einer Standardstromversorgungsspannung Vdd und einer Standardsteuerspannung Vcntnj = |Vntpj| = Vctyp werden die normierten Änderungsraten von Δ Cj/Cj der Kondensatorelemente bezüglich der Änderungen ΔVcnj und Δ|Vcpj| einer Drain-Spannung zu: ΔCdnj/Cdnj ≡ mjp × ΔVcnj/(Vpb + Vdd – Vctyp) ΔCsnj/Csnj ≡ mjn × ΔVcnj/(Vpb + Vctyp) ΔCspj/Cspj ≡ mjp × Δ|Vcnj|/(Vpb + Vdd – Vctyp) ΔCdpj/Cdpj ≡ mjp × Δ|Vcpj|/(Vpb + Vctyp)
  • Aus den Gleichungen (73) und (74) erhält man die folgenden Gleichungen: Δkcnj/kcnj ≡ (ΔCdnj/Cdnj) – {(ΔCsnj + ΔCdnj)/(Csnj + Cdnj)} (1 – kcnj){(ΔCdnj/Cdnj) – (ΔCsnj/Csnj)} ≡ (1 – kcnj)ΔVcnj[{mjp/(Vpb + Vdd – Vctyp)} + {mjn/ (Vpb + Vctyp)}] (111) Δkcpj/kcpj ≡ (ΔCspj/Cspj) – {(ΔCdpj + ΔCspj)/(Cdpj + Cspj)} (1 – kcpj){(ΔCspj/Cspj) – (ΔCdpj/Cdp))} ≡ (1 – kcpj)Δ|Vcpj|[{mjp/(Vpb + VddVctyp)} + {mjn/ (Vpb + Vctyp)}] (112)
  • Die Terme {Vdd/(Vctyp – Vthn)} und {Vdd/(Vctyp – |Vthp|} in den Gleichungen (103) und (104) werden gesetzt, wie in den folgenden Gleichungen gezeigt: kvn = {Vdd/(Vctyp – Vthn)} (113) kvp = {Vdd/(Vctyp – |Vthp|} (114)
  • Bei einer Standard-Stromversorgungsspannung Vdd und einer Standard-Steuerspannung Vcntnj = |Vcntpj| = Vctyp erhält man die normierten Änderungsraten Δ kvn/kvn und Δkvp/kvp von kvn und kvp bezüglich einer Änderung ΔVctyp der Steuerspannung durch die folgenden Gleichungen: Δkvn/kvn ≡ –ΔVctyp/(Vctyp – Vthn) (115) Δkvp/kvp ≡ –ΔVctyp/(Vctyp – |Vthn|) (116)
  • Um die gleichen Effekte des Reduzierens des Effekts von Stromquellenrauschen selbst bei einer Verschiebung der Standard-Steuerspannung Vctyp zu erhalten, ist es ausreichend, dass sich die relativen Änderungsraten der Gleichungen (111), (112), (115) und (116) jeweils gegenseitig aufheben. Demgemäß erhält man die folgenden Gleichungen: 1/(Vctyp – Vthn) ≡ (1 - kcnj)[{mjp/(Vpd + Vdd – Vctyp)} + {mjn/(Vpd + Vctyp)}) (117) 1/(Vctyp – |Vthp|) ≡ (1 – kcpj)[{mjn/(Vpd + Vdd – Vctyp)} + {mjp/(Vpd + Vctyp)}] (118)
  • Zum Beispiel erhält man für Vctyp = Vdd/2, Vthn = |Vthp| = Vdd/6, kcnj = kcpj = kcj und Vpb = 1V und mjn = mjp = mj, mj aus der folgenden Gleichung: mj = (¾){1/(1 – kcj}{(2 + Vdd)/Vdd} (119)
  • Demgemäß kann eine Diode variabler Kapazität einer Superstufensperrschicht wie unten benutzt werden:
    wenn kcj = 1/2 und Vdd = 3,3 V, mj = 2,4
    wenn kcj = 1/2 und Vdd = 2,2 V, mj = 2,9
    wenn kcj = 1/6 und Vdd = 3,3 V, mj = 1,4
    wenn kcj = 1/6 und Vdd = 2,2 V, mj = 1,7
  • Der Fall, in dem einer von Csnj und Cdnj und einer von Cdpj und Cspj zu Kondensatoren ohne eine Spannungsabhängigkeit gemacht sind (zum Beispiel wenn nur eine einer p+-Diffusionsschicht oder einer n+-Diffusionsschicht eine Diode einer variablen Kapazität einer Superstufensperrschicht als Prozess bilden kann), entspricht Δcsnj = 0 oder Δcdnj = 0 in Gleichung (111) und Δcdpj = 0 oder Δcspj = 0 in Gleichung (112), sodass ein Wert des Zweifachen für mj notwendig ist. Das heißt, mj findet man durch die folgende Gleichung: mj = (3/2){1/(1 – kcj}{(2 + Vdd)/Vdd} (120)
  • Demgemäß kann eine Diode variabler Kapazität einer Superstufensperrschicht wie folgt benutzt werden:
    wenn kcj = 1/2 und Vdd = 3,3 V, mj = 4,8
    wenn kcj = 1/2 und Vdd = 2,2 V, mj = 5,7
    wenn kcj = 1/6 und Vdd = 3,3 V, mj = 2,9
    wenn kcj = 1/6 und Vdd = 2,2 V, mj = 3,4
  • Man beachte, dass in einem Waverfertigungsprozess ein Mustern und Implantieren notwendig sind, um ein Störstellenprofil einer Superstufensperrschicht zu bilden. Es ist deshalb notwendig, Schritte zum Reduzieren der Erhöhung von Schritten vorzunehmen, wie beispielsweise ein effektives Kombinieren existierender Implantationsschritte. Auch ist, falls die Störstellenkonzentrationen von sowohl p als n auf einer Sperrschichtseite hoch sind, Sorgfalt nötig, weil in manchen Fällen die Durchbruchspannung sinken und der Leckstrom steigen wird.
  • Man beachte, dass beim Bilden eines Kondensators mit einer Superstufensperrschicht der Waverfertigungsprozess kompliziert wird. Als Ergebnis gibt es eine hohe Wahrscheinlichkeit eines Kostenanstiegs des Halbleiterchips. Um das Problem zu lösen, ist das Verfahren zum Steuern der Steuerspannung durch einen pseudovariablen Kondensator effektiv.
  • (Fünftes Ausführungsbeispiel)
  • 25 ist ein fünftes Ausführungsbeispiel eines Schaltplans einer Verzögerungsschaltung, einer spannungsgesteuerten Verzögerungsschaltung oder einer spannungsgesteuerten Oszillationsschaltung gemäß der vorliegenden Erfindung. Wie in der Figur dargestellt, wird im vorliegenden Ausführungsbeispiel ein pseudovariabler Kondensator benutzt, um eine AC-Zugabeeinrichtung zum Erzeugen von Steuerspannungen Vcntn2 und Vcntp2 aufzubauen und dadurch eine Erweiterung des Bereichs der Steuerspannung und des Bereichs der Oszillationsfrequenz, in denen der Effekt von Stromquellenrauschen reduziert werden kann, zu realisieren. Im vorliegenden Ausführungsbeispiel wird durch Verwenden eines pseudovariablen Kondensators ein Kondensator einer Superstufensperrschicht unnötig und eine Vereinfachung des Waverfertigungsprozesses und ein Drücken der Herstellungskosten können realisiert werden.
  • 26 ist ein Schaltplan des Aufbaus eines pseudovariablen Kondensators der vorliegenden Erfindung.
  • Wie in der Figur dargestellt, besteht ein pseudovariabler Kondensator 160 aus n Kondensatoren, die in ihrer Kapazität entsprechend einer Potenz von 2 eingestellt sind, n Invertern, die mit den Kondensatoren verbunden sind, und einer kapazitiven Spannungsteilungsverhältnis-Auswahlschaltung 162 zum Zuführen eines Steuersignals zu diesen Invertern.
  • Ein Anschluss jedes Kondensators ist gemeinsam verbunden und der andere Anschluss ist mit einem Ausgangsanschluss eines Inverters verbunden. Ein Eingangsanschluss jedes Inverters ist mit der kapazitiven Spannungsteilungsverhältnis-Auswahlschaltung 162 verbunden. Die kapazitive Spannungsteilungsverhältnis-Auswahlschaltung 162 gibt ein Steuersignal an jeden Inverter entsprechend einem eingegebenen kapazitiven Spannungsteilungsverhältnis-Einstellsignal Scn aus. Die Kapazitäten der Kondensatoren werden entsprechend den Ausgangssignalen B0, B1, ..., B(n-1) der Inverter gesteuert.
  • Wenn zum Beispiel der Ausgang eines Inverters auf einem hohen Pegel ist, arbeitet der mit dem Ausgangsanschluss des Inverters verbundene Kondensator als ein mit der Stromversorgungsleitung verbundener Kondensator. Wenn dagegen das Ausgangssignal des Inverters auf einem niedrigen Pegel ist, dient der mit dem Ausgangsanschluss des Inverters verbundene Kondensator als ein mit der Masseleitung verbundener Kondensator.
  • Bei der Benutzung eines variablen Kondensators 160 als eine AC-Zugabeeinrichtung ist, falls Bi = 1, wenn der Inverterausgang auf einem hohen Pegel ist, und Bi = 0, wenn der Inverterausgang auf einem niedrigen Pegel ist, das Verhältnis kcj einer Rückkopplung einer Änderung der Stromversorgungsspannung zu der Steuerspannung und der Vorspannung durch die folgende Gleichung gegeben: kcj = (1/2){B0 + B1/2**1 + B2/2**2 + + B(n – 2)/2**(n – 2) + B(n – 1)/2**(n – 1) (121)
  • Das heißt, kcj ist von 0 bis 1 in Schritten von ½**(n – 1) variabel.
  • 27 ist ein Beispiel einer Steuerschaltung zum Erzielen von pseudovariablen Eigenschaften. Wenn zum Beispiel ein Unterbrechungssignal erzeugt und der Modus geändert wird, gibt ein Programm zum Initialisieren jedes Modus dem pseudovariablen Kondensator oder der Spannungsteilerschaltung mit variablem Widerstand optimale Einstellungen für den Modus in einem Zustand einer Standard-Stromversorgungsspannung, Temperatur oder Prozessschwankungen. Da die tatsächlichen Bedingungen verschieden sind, und sich die Steuerspannung ändert, wird die Steuerspannung bevorzugt manchmal durch einen AD-Umsetzer überwacht, und die Schaltungen werden zurückgesetzt und eine Rückkopplung ist gegeben, um den Effekt von Stromquellenrauschen zu reduzieren.
  • Durch eine solche Steuerung kann ein Zustand, in dem der Effekt von Stromquellenrauschen reduziert ist, gehalten werden, selbst wenn sich die Steuerspannung ändert.
  • Die Größe der Schaltung des Steuersystems ist sehr groß, aber es gibt beinahe keine Vergrößerung der Hardware im Fall der Montage einer PLL-Schaltung zum Erzeugen eines Punkttaktes an einem Mikrocomputer oder an einem anderen Halbleiterchip. Beinahe alles kann durch eine Verbesserung der Software (Programm) realisiert werden. Deshalb kann eine Verzögerungsschaltung, eine spannungsgesteuerte Verzögerungsschaltung oder eine spannungsgesteuerte Oszillationsschaltung, die einen Kostenanstieg auf ein Minimum drücken und einen Effekt von Stromquellenrauschen reduzieren kann, realisiert werden.
  • Man beachte, dass der Effekt des Reduzierens des Effekts von Stromquellenrauschen der vorliegenden Erfindung, obwohl dies nicht dargestellt ist, auch in den Ausführungsbeispielen erzielt werden kann, bei denen die in 3, 9, 15, 16, 17, 24 und 25 dargestellten Verzögerungsstufen durch Verzögerungsstufen mit dem Differentialaufbau, wie er in 19 gezeigt ist, ersetzt sind.
  • (Sechstes Ausführungsbeispiel)
  • In einem sechsten Ausführungsbeispiel der vorliegenden Erfindung kann durch Aufbauen einer zusammengesetzten Verzögerungsschaltung aus einer Kombination von zwei oder mehr Arten von Gruppen von Verzögerungsstufen mit Stromversorgungsspannungsabhängigkeiten entgegengesetzter Verzögerungszeiten eine Verzögerungsschaltung, eine spannungsgesteuerte Verzögerungsschaltung und eine spannungsgesteuerte Oszillationsschaltung mit einer Verzögerungszeit der gesamten Verzögerungsschaltung mit reduzierter Abhängigkeit von einer Stromversorgungsspannung vorgesehen werden.
  • 28 ist ein Schaltplan eines Beispiels einer spannungsgesteuerten Oszillationsschaltung mit einer herkömmlichen Inverter-Verzögerungsstufe. Wie in der Figur dargestellt, sind in VCD und VCO benutzenden Inverter-Verzögerungsstufen ein als Puffer dienender Inverter oder ein NAND-Gatter oder NOR-Gatter oder ein als logisches Gatter dienendes Transfergatter häufig an wenigstens einer oder zwei Stellen der Verzögerungsschaltung eingebaut, um so ein Ausgangssignal herauszunehmen, eine Schaltung während einer Bereitschaft zu stoppen, mehrere phasenverschobene Signale zu entnehmen und die Anzahl der Verzögerungsstufen variabel zu machen, um eine allgemeine Nutzung zu erreichen.
  • Da der Puffer und das logische Gatter wie oben als Eingang kein Steuersignal und Vorspannungssignal empfangen, sind sie durch Stromquellenrauschen beeinflusst. Deshalb endet eine Änderung der Verzögerungszeit beim Auftreten eines Stromquellenrauschens in diesem Teil.
  • Falls die Stromversorgungsspannung Vdd ist und ein Schwellenwert des MOS-Transistors Vtht ist, findet man ein Verzögerungszeit τB des Puffers und eines logischen Gatterteils allgemein durch die folgende Gleichung: τB ∝ Vdd/(Vdd – Vtht)**2 (122)
  • Falls die Steuerspannung Vcnt ist, findet man eine Verzögerungszeit τA von Verzögerungsstufen eines Stromquellentyps, bei denen Stromquellentransistoren auf sowohl der Seite der Stromversorgungsleitung als auch der Masseleitungsseite vorgesehen sind, allgemein durch die folgende Gleichung: τA ∝ Vdd/(Vcnt – Vtht)**2 (123)
  • Ebenso findet man, falls die Steuerspannung Vsht ist, eine Verzögerungszeit τS von Nebenschluss-Verzögerungsstufen allgemein durch die folgende Gleichung: τS ∝ {Vsht – Vtht(VSB)}/(Vdd – Vtht)**2 (124)Demgemäß ist die Verzögerungszeit des Puffers und des logischen Gatters umgekehrt proportional zu der Stromversorgungsspannung. Wenn die Stromversorgungsspannung höher wird, wird die Verzögerungszeit kleiner. Dagegen ist die Verzögerungszeit einer Stromquellen-Verzögerungsstufe proportional zur Stromversorgungsspannung. Wenn die Stromversorgungsspannung höher wird, wird die Verzögerungszeit größer. Die Verzögerungszeit einer Nebenschuss-Verzögerungsstufe ist umgekehrt proportional zu einem Quadrat der Stromversorgungsspannung. Wenn die Stromversorgungsspannung höher wird, wird die Verzögerungszeit kleiner.
  • (Erstes Schaltungsbeispiel)
  • 29 ist ein Schaltplan eines ersten Schaltungsbeispiels einer Verzögerungseinheit in einer Verzögerungsschaltung des vorliegenden Ausführungsbeispiels. Wie in der Figur dargestellt, ist die Verzögerungseinheit 300a aus zwei Arten von Verzögerungsstufen mit unterschiedlichen Stromversorgungsspannungsabhängigkeiten, d.h. Verzögerungsstufen Typ A und Typ B, aneinander angrenzend aufgebaut.
  • 30A und 30B sind Diagramme von Verzögerungskennlinien der Verzögerungsstufen Typ A und der Verzögerungsstufen Typ B. 30A zeigt Verzögerungskennlinien der Verzögerungsstufen Typ A, und 30B zeigt Verzögerungskennlinien der Verzögerungsstufen Typ B.
  • Man beachte, dass hier jede Verzögerungsstufe Typ A zum Beispiel aus einer Inverter-Verzögerungsstufe gebildet ist, die mit einem Stromquellentransistor auf der Stromversorgungsleitungsseite oder einer Masseleitungsseite versehen ist, während jede Verzögerungsstufe Typ B zum Beispiel aus einer Nebenschluss-Verzögerungsstufe, einem Puffer, einem logischen Gatter, usw. aufgebaut ist.
  • Wie in 30A dargestellt, zeigt eine Verzögerungsstufe Typ A Kennlinien einer positiven Änderung ΔτA einer Verzögerungszeit bezüglich einer Änderung ΔVdd der Stromversorgungsspannung. Das heißt, die Verzögerungszeit τA steigt zusammen mit einem Anstieg der Stromversorgungsspannung Vdd, dagegen sinkt die Verzögerungszeit τA, wenn die Stromversorgungsspannung Vdd fällt. Andererseits zeigt, wie in 30B dargestellt, eine Verzögerungsstufe Typ B Kennlinien einer negativen Änderung ΔτB einer Verzögerungszeit bezüglich einer Änderung ΔVdd der Stromversorgungsspannung. Das heißt, zusammen mit einem Anstieg der Stromversorgungsspannung Vdd sinkt die Verzögerungszeit τA, während die Verzögerungszeit τA steigt, wenn die Stromversorgungsspannung Vdd fällt.
  • Durch Kombinieren von zwei Arten von Verzögerungsstufen mit entgegengesetzten Verzögerungskennlinien wie oben heben sich, wenn sich eine Stromversorgungsspannung Vdd in der konstruierten Verzögerungseinheit 300a ändert, Änderungen der Verzögerungszeiten von benachbarten Verzögerungsstufen Typ A und Verzögerungsstufen Typ B einander auf, sodass eine Änderung der Verzögerungszeit der gesamten Verzögerungseinheit unterdrückt werden kann. Insbesondere kann durch Einstellen der Verzögerungskennlinien der Verzögerungsstufen Typ A und der Verzögerungsstufen Typ B und durch Konstruieren der Gesamtheit von Änderungen der Verzögerungszeiten der Verzögerungsstufen auf (ΣτA + ΣτB ≡ 0) bezüglich des Änderungsmaßes ΔVdd der Stromversorgungsspannung Vdd die Stromversorgungsspannungsabhängigkeit der Verzögerungsschaltung im Wesentlichen aufgehoben werden.
  • Ebenso kann gemäß einer Verzögerungsschaltung des vorliegenden Ausführungsbeispiels der Effekt des Stromquellenrauschens auf eine Verzögerungszeit bezüglich eines Stromquellenrauschens mit einer ausreichend breiteren Weite als die Verzögerungszeit von zwei Verzögerungsstufen oder vier Verzögerungsstufen reduziert werden.
  • (Zweites Schaltungsbeispiel)
  • 31 ist ein Schaltplan eines zweiten Schaltungsbeispiels der Verzögerungseinheit einer Verzögerungsschaltung des vorliegenden Ausführungsbeispiels. Wie in der Figur dargestellt, ist die Verzögerungseinheit 300b mittels vorbestimmter Anzahlen von zwei Arten von Verzögerungsstufen mit unterschiedlichen Stromversorgungsspannungsabhängigkeiten, d.h. Verzögerungsstufen Typ C und Verzögerungsstufen Typ B aufgebaut. Zum Beispiel ist, wie in der Figur dargestellt, in der Verzögerungseinheit 300b eine Verzögerungsstufe Typ B hinter zwei Verzögerungsstufen Typ C angeschlossen.
  • 32A und 32B zeigen die Verzögerungskennlinien einer Verzögerungsstufe Typ C. Wie in 32A dargestellt, zeigt eine Verzögerungsstufe Typ C Kennlinien einer positiven Änderung ΔτC der Verzögerungszeit bezüglich einer Änderung ΔVdd der Stromversorgungsspannung. Das heißt, zusammen mit einem Anstieg der Stromversorgungsspannung Vdd steigt die Verzögerungszeit τA. Dagegen wird, wenn die Stromversorgungsspannung Vdd abfällt, die Verzögerungszeit τA kleiner.
  • Das heißt, eine Verzögerungsstufe Typ C zeigt positive Kennlinien in der gleichen Weise wie in einer Verzögerungsstufe Typ A. Man beachte, dass das Änderungsmaß ΔτC der Verzögerungszeit einer Verzögerungsstufe C bezüglich des Änderungsmaßes ΔVdd der Stromversorgungsspannung Vdd kleiner als das Änderungsmaß der Verzögerungszeit einer Verzögerungsstufe Typ A ist. Das heißt, (ΔτC/ΔVdd < ΔτA/ΔVdd).
  • Bei einer Verzögerungsstufe Typ C sind Gegenmaßnahmen gegen Stromquellenrauschen wie bei Verzögerungsstufen Typ A getroffen, aber sie ist so ausgebildet, dass der Effekt des Stromquellentauschens teilweise bleibt.
  • Man beachte, dass die Verzögerungskennlinie einer Verzögerungsstufe Typ B, wie in 32B dargestellt, eine negative Verzögerungskennlinie hat. Auch ist hier eine Verzögerungsstufe B zum Beispiel aus einer Nebenschluss-Verzögerungsstufe, einem Puffer oder einem logischen Gatter aufgebaut.
  • Wie oben erläutert, hat eine Verzögerungsstufe Typ C eine leichte Stromversorgungsspannungsabhängigkeit als Ergebnis einer Gegenmaßnahme gegen das Stromquellenrauschen. Andererseits hat eine Verzögerungsstufe Typ B keine Gegenmaßnahme gegen das Stromquellenrauschen und hat eine große Stromversorgungsspannungsabhängigkeit. Deshalb sind in der Verzögerungseinheit 300a der vorliegenden Erfindung, wie in 31 dargestellt, mehr Verzögerungsstufen Typ C als Verzögerungsstufen Typ B vorgesehen, um die Stromversorgungsspannungsabhängigkeit der gesamten Verzögerungseinheit zu drücken. Zum Beispiel heben sich durch Setzen der Anzahlen Verzögerungsstufen Typ C und Verzögerungsstufen Typ B, die die Verzögerungseinheit 300a bilden, derart, dass sie zum Beispiel (ΣτC + ΣτB ≡ 0) genügen, die Stromversorgungsspannungsabhängigkeit der Verzögerungsstufen Typ C und die Stromversorgungsspannungsabhängigkeit der Verzögerungsstufen Typ B gegenseitig auf und die Stromversorgungsspannungsabhängigkeit der Verzögerungseinheit 300a kann im Wesentlichen beseitigt werden.
  • Ebenso kann gemäß der Verzögerungsschaltung des vorliegenden Ausführungsbeispiels der Effekt des Stromquellenrauschens auf die Verzögerungszeit für ein Stromquellenrauschen mit einer ausreichend breiteren Weite als die Verzögerungszeit von etwa drei Verzögerungsstufen reduziert werden.
  • Man beachte, dass die Verzögerungsschaltung des vorliegenden Ausführungsbeispiels nicht auf den in 31 dargestellten Aufbau beschränkt ist. Zum Beispiel kann sie durch ein geeignetes Verhältnis von Verzögerungsstufen Typ A und Verzögerungsstufen Typ D mit den in 32A und 32B gezeigten Verzögerungskennlinien aufgebaut sein.
  • (Drittes Schaltungsbeispiel)
  • 33 ist ein Schaltplan eines dritten Schaltungsbeispiels einer Verzögerungseinheit in einer Verzögerungsschaltung des vorliegenden Ausführungsbeispiels. Wie in der Figur gezeigt, besteht die Verzögerungseinheit 300c aus mehren Arten von Verzögerungsstufen mit unterschiedlichen Stromversorgungsspannungsabhängigkeiten, sie ist zum Beispiel unter Verwendung bestimmter Anzahlen der Verzögerungsstufen Typ A, der Verzögerungsstufen Typ B, der Verzögerungsstufen Typ C und der Verzögerungsstufen Typ E aufgebaut.
  • Zum Beispiel ist die Verzögerungseinheit 300c, wie in der Figur dargestellt, mit Verzögerungsstufen Typ E versehen, die Maßnahmen getroffen haben, um den Effekt des Stromquellenrauschens zu reduzieren, und mit Verzögerungsstufen Typ B aus Puffern und logischen Gattern, die durch das Stromquellenrauschen anders als die Verzögerungsstufen Typ A zum Eingeben einer Steuerspannung oder einer Vorspannung beeinflusst werden, versehen.
  • In einer tatsächlichen Inverter-Verzögerungsschaltung sind an verschiedenen Stellen Puffer zum Entnehmen von Ausgangssignalen der Verzögerungsstufen in der Mitte oder Puffer, logische Gatter oder Transfergatter, die als Wechselschaltung dienen, um die Anzahl der Verzögerungsstufen variabel zu machen, integriert. Die Puffer und logischen Gatter können als Verzögerungsstufen Typ B angesehen werden, aber Verzögerungsstufen Typ B sind speziell an Stellen der Wechselschaltung vorgesehen, um die Anzahl von Verzögerungsstufen variabel zu machen.
  • Als Ergebnis sind für Verzögerungsstufen, um die es keinen Puffer oder logisches Gatter gibt, eine Verzögerungsstufe Typ E oder Typ F vorgesehen, für welche Maßnahmen getroffen sind, um den Effekt des Stromquellenrauschens zu reduzieren.
  • Ebenso sind zum Aufheben der Kennlinien der konzentrierten Verzögerungsstufen Typ B vor und nach der Schaltung zum Wechseln der Anzahl von Verzögerungsstufen, wo es eine hohe Konzentration von Puffern oder logischen Gattern der Verzögerungsstufen Typ B gibt, Verzögerungsstufen Typ A oder Verzögerungsstufen Typ C ähnlich dem Typ A vorgesehen, um so den kleinsten Effekt des Stromquellenrauschens auf die Verzögerungszeit einer zusammengesetzten Verzögerungsschaltung 300c1 mit Verzögerungsstufen Typ A und Verzögerungsstufen Typ B oder mit Verzögerungsstufen Typ C und Verzögerungsstufen Typ B zu erreichen.
  • Die vor und hinter einer aus einem Puffer oder einem logischen Gatter gebildeten Verzögerungsstufe Typ B relativ isoliert vorhandenen Verzögerungsstufen sind als Verzögerungsstufen Typ C konstruiert, sodass der Effekt des Stromquellenrauschens auf die Verzögerungszeit der zusammengesetzten Verzögerungsschaltung 300c2 des Typs C und Typs B am kleinsten wird.
  • Durch diese Vielzahl von Innovationen kann der Effekt des Stromquellenrauschens auf die Verzögerungszeit in einer tatsächlichen Verzögerungsschaltung, spannungsgesteuerten Verzögerungsschaltung oder spannungsgesteuerten Oszillatorschaltung des Invertertyps reduziert werden.
  • (Siebtes Ausführungsbeispiel)
  • 35 ist ein Schaltplan eines siebten Ausführungsbeispiels einer spannungsgesteuerten Oszillationsschaltung gemäß der vorliegenden Erfindung. Wie in der Figur gezeigt, ist in der spannungsgesteuerten Oszillationsschaltung des vorliegenden Ausführungsbeispiels eine Ringoszillationsschaltung aus mehreren Verzögerungsstufen aufgebaut, die in einer Ringform verbunden sind.
  • In der Verzögerungsschaltung, spannungsgesteuerten Verzögerungsschaltung oder spannungsgesteuerten Oszillationsschaltung ist die Anzahl der Verzögerungsstufen häufig variabel gemacht, um so eine Handhabung eines weiten Bereichs von Verzögerungszeiten und Oszillationsfrequenzen zu ermöglich. In diesem Fall sind die Puffer, logischen Gatter oder Transfergatter, die nicht durch die Steuerspannung oder Vorspannung gesteuert werden, intensiv an und um eine Wechselschaltung der Anzahl von Stufen angeordnet.
  • Wie in 35 dargestellt, ist in diesem Beispiel eine aus einer Verzögerungsstufe Typ B gebildet Wechselschaltung vorgesehen. Die Verzögerungsstufe Typ B besteht zum Beispiel aus einem Puffer oder einem logischen Gatter, führt ein Wechseln entsprechend einem von außen eingegebenen Wechselsteuersignal durch und wechselt eine Oszillationsfrequenz der Ringoszillationsschaltung durch Wechseln der Anzahl von in der Ringoszillationsschaltung integrierten Verzögerungsstufen.
  • Da die als Wechselschaltung vorgesehene Verzögerungsstufe Typ B nicht durch eine Steuerspannung Vcntn oder eine Vorspannung Vcntp gesteuert wird, ändert sich die Verzögerungszeit manchmal durch den Effekt des Stromquellenrauschens. Deshalb sind zum Steuern der Stromversorgungsabhängigkeit der Verzögerungszeit der gesamten Verzögerungsschaltung, wie in 35 dargestellt, weitere Verzögerungsschaltungen mit unterschiedlichen Stromversorgungsspannungsabhängigkeiten, zum Beispiel Verzögerungsstufen Typ C, vor und hinter den Verzögerungsstufen Typ B vorgesehen, sodass Änderungen von Verzögerungszeiten dieser Verzögerungsstufen, wenn sich die Spannung ändert, aufgehoben werden, wodurch die Abhängigkeit der Verzögerungszeit der gesamten Verzögerungsschaltung von der Stromversorgungsspannung reduziert werden kann.
  • In einem Schaltungsteil, in dem weitere Verzögerungsstufen mit unterschiedlichen Stromversorgungsspannungsabhängigkeiten vor und hinter Verzögerungsstufen Typ B, die nicht durch die Steuerspannung gesteuert werden, geschaltet sind, entsteht manchmal eine Totzeit. Nachfolgend wird eine Totzeit in einer PLL-Schaltung mit einem Nach/Voreilfilter unter Bezugnahme auf 36, 37A bis 37E und 38 erläutert.
  • 36 ist ein Schaltplan eines Beispiels einer PLL-Schaltung zum Erzeugen eines Punkttakts mittels eines Nach/Voreilfilters. Man beachte, dass der Punkttakt hier zum Beispiel ein zum Anzeigen von Buchstaben und anderen Informationen durch Überlagerung auf einem normalen Videoschirm auf einem TV-Monitor benutztes Taktsignal ist. Das Taktsignal muss mit einem horizontalen Synchronisationssignal zum Anzeigen eines Videosignals synchronisiert werden, sodass es normalerweise durch eine PLL-Schaltung unter Verwendung des horizontalen Synchronisationssignal als Referenztakt erzeugt wird.
  • Die in 36 dargestellt PLL-Schaltung besteht aus einem Phasenvergleicher 10, Ladungspumpenschaltungen 20-1 und 20-2, einem Filter 30, einem spannungsgesteuerten Oszillator (VCO) 40 und einem Frequenzteiler 50.
  • Der Frequenzteiler 50 führt eine Frequenzteilung an einem durch den VCO 40 erzeugten Takt FOUT durch ein Frequenzteilungsverhältnis N durch, das entsprechend einem Frequenzteilungsverhältnis-Einstellsignal SN eingestellt ist, und gibt ein Frequenzteilungssignal NOUT aus.
  • Der Phasenvergleicher 10 vergleicht Phasen eines als Referenztaktsignal dienenden horizontalen Synchronisationssignals HSYNC mit dem Frequenzteilungssignal NOUT und gibt ein Aufwärtssignal SUP oder ein Abwärtssignal SDW entsprechend einer Phasendifferenz der Signale aus.
  • Die Ladungspumpenschaltungen 20-1 und 20-2 erzeugen Ströme Icp1 und Icp2 entsprechend dem Aufwärtssignal SUP oder dem Abwärtssignal SDW, die von dem Phasenvergleicher 10 ausgegeben werden, und führen diese dem Filter 30 zu.
  • Das Filter 30 besteht aus einem Nach/Voreilfilter, wie in der Figur dargestellt. Der Kapazitätswert eines Kondensators C1 ist ausreichend größer als jener eines Kondensators C2, das heißt, C1>>C2. Der Kondensator C1 ist zum Beispiel außen angebracht.
  • Ein Steuersignal Vcnt wird durch das Filter 30 entsprechend Ausgangsströmen der Ladungspumpenschaltungen 20-1 und 20-2 erzeugt.
  • Der VCO 40 oszilliert mit einer durch das Steuersignal Vcnt gesteuerten Oszillationsfrequenz und gibt ein Oszillationssignal FOUT aus.
  • Man beachte, dass, obwohl nicht veranschaulicht, das Punkttaktsignal durch den Frequenzteiler erzeugt wird, der das Ausgangssignal FOUT der PLL-Schaltung empfängt, dieses mit einer Abfallflanke des horizontalen Synchronisationssignals NSYNC synchronisiert und dann die Frequenzteilung startet.
  • 37A bis 37E sind Signalformdiagramme einer Signalform des Nach/Voreilfilters während des Betriebs. Der Unterschied zwischen einer Anstiegsflanke des horizontalen Synchronisationssignals NSYNC, das als Referenztaktsignal dient, und einer Abfallflanke des Ausgangssignals NOUT des Frequenzteilers wird durch den Phasenvergleicher erfasst, und ein Aufwärtssignal SUP oder ein Abwärtssignal SDW zum Antreiben der Ladungspumpenschaltungen wird erzeugt. Wenn die Abfallflanke des Frequenzteilungssignals NOUT von der Anstiegsflanke des horizontalen Synchronisationssignals NSYNC verzögert ist, wird ein Aufwärtssignal SUP erzeugt, während, wenn die Anstiegsflanke des horizontalen Synchronisationssignals HSYNC von der Abfallflanke des Frequenzteilungssignals NOUT verzögert ist, ein Abwärtssignal SDW erzeugt wird. Wenn die zwei gleichzeitig kommen, wird keines der Signale erzeugt.
  • Hierbei ist ein Zyklus des horizontalen Synchronisationssignals NSYNC als T bezeichnet, und eine Breite (Jitter der PLL) des Aufwärtssignals SUP oder des Abwärtssignals SDW ist als ΔT bezeichnet. Die Ausgangsspannung Vcnt des Nach/Voreilfilters enthält eine in einem Widerstand R erzeugte Spannungsänderung S1 und eine in dem Kondensator C1 erzeugte Spannungsänderung S2.
  • Die in dem Widerstand R erzeugte Spannungsänderung S1 ist eine Änderung eines Impulssignals S1 = V1 × ΔT, wobei eine Spannungsänderung von ΔV1 = Icp1 × R durch einen in dem Widerstand R während der Periode ΔT, wenn das Aufwärtssignal SUP oder das Abwärtssignal SDW erzeugt wird, fließenden Strom Icp1 erzeugt wird.
  • Eine in dem Kondensator C1 erzeugte Spannungsänderung S2 ist eine Änderung von S2 = V2 × T, die sich entlang einer Zeitachse erstreckt, wobei eine Spannungsänderung ΔV2 ≡ (Icp1 + Icp2)S2 ≡ V2 × ΔT/(C1 + C2), die durch eine Ladung einer exakt für eine Zeit ΔT in dem Kondensator (C1 + C2)≡C1 bleibenden Stromflussmenge (Icp1 + Icp2) selbst nach dem Ende des Aufwärtssignals SUP oder des Abwärtssignals SDW bewirkt wird, für eine Dauer von (T ± α)≡T andauert.
  • In dem Nach/Voreilfilter 30 wird ein Phasenansprechen durch eine Änderung einer Winkelgeschwindigkeit (∝ Frequenzänderung ∝ Steuerspannungsänderung) × Zeit durchgeführt, wird durch eine Summe von S1 und S2 durchgeführt, aber ein Frequenzansprechen wird durch eine Frequenzänderung (∝ Steuerspannungsänderung) durchgeführt, sodass S1, wo die Spannungsänderung zum Original zustand zurückkehrt, irrelevant wird. Das Ansprechen wird nur durch S2 durchgeführt, das nicht in den Ausgangszustand zurückkehrt.
  • Demgemäß ist (S1 + S2)/S2 ∝ Phasenkorrekturmaß/Frequenzkorrekturmaß. Ein stabiler Betrieb der PLL-Schaltung kann durch konstantes Einstellen des Verhältnisses von S1 und S2 erzielt werden, selbst wenn sich die Frequenz des horizontalen Synchronisationssignals NSYNC ändert.
  • Das heißt, in der in 36 dargestellten PLL-Schaltung werden, selbst wenn der Kapazitätswert des externen Kondensators C1 fest ist, durch Einstellen des Frequenzteilungsverhältnisses N des Frequenzteilers proportional zum Zyklus T des horizontalen Synchronisationssignals NSYNC, Fixieren des Ausgangsstroms Icp1 der Ladungspumpenschaltung 20-1 und Einstellen einer Summe des Ausgangsstromwerts (Icp1 + Icp2) der Ladungspumpenschaltungen 20-1 und 20-2 umgekehrt proportional zum Zyklus T des horizontalen Synchronisationssignals HSYNC, das Verhältnis von (S1 + S2)/ΔT ∝ Phasenansprechmaß/Phasenversatzmaß (= bei welchem Verhältnis eine Korrektur für eine Zeit erfolgt) und das Verhältnis von (S1 + S2)/S2 ∝ Phasenansprechmaß/Frequenzansprechmaß konstant und es können stabile Kennlinien erzielt werden. Ebenso kann der VCO 40 bei einer beinahe konstanten Frequenz arbeiten.
  • Bei Montage auf einer großen integrierten Schaltung besteht, da die Spannung Δ V1 nicht größer als mehrer Hundert mV gemacht werden kann, die einzige Wahl darin, ob die Spannung eine feste Spannung oder eine 2- oder 3-fach variable Spannung gemacht wird. Demgemäß wird, wenn Icp1 ein fester Stromwert wird und eine grobe Sperrerfassung und eine feine Sperrerfassung ermöglicht werden, S2, d.h. Icp2 für das Frequenzansprechen relevant und (S1 + S2), d.h. (Icp1 + Icp2) wird für das Phasenansprechen relevant, sodass, falls sich die Frequenz des horizontalen Synchronisationssignals HSYNC ändert und zu dem groben Sperrerfassungszustand versetzt wird, Icp2 größer wird, um S2 > S1 zu machen und dadurch die Frequenzansprechzeit zu verkürzen.
  • Wenn der grobe Sperrerfassungsstandard erfüllt ist, wird Icp2 verkleinert, um S2-S1 zu machen und ein Phasenansprechen durchzuführen. Wenn auch der feine Sperrerfassungsstandard erfüllt ist, erfordert die Frequenz beinahe keine Korrektur, sodass Icp2 weiter verkleinert wird, um S2 < S1 zu machen und eine übermäßige Frequenzkorrektur durch eine Verzögerung einer Rückkopplungsschleife der PLL-Schaltung zu reduzieren.
  • 38A bis 38E vergleichen Antwortsignale eines Nacheilfilters und eines Nach/Voreilfilters bezüglich eines digitalen Stromquellenrauschens. In dem Nacheilfilter gibt es keinen Teil entsprechen S1 . Es gibt nur S2' entsprechend S2.
  • Wenn man die Phasenansprechmaße des Nacheilfilters und des Nach/Voreilfilters gleich ansieht (S1 + S2 = S2'), gilt ΔT' = 2ΔT, wenn Icp1 + Icp2 = Icp2', d.h. das Nach/Voreilfilter besitzt ein halbes Jittermaß des Nacheilfilters. Ebenso gilt ΔT' = Δ T, wenn 2 × (Icp1 + Icp2) = Icp2', aber 2ΔVcnt = ΔVcnt', d.h. die Änderung der Steuerspannung wird doppelt so groß in dem Nacheilfilter. Das heißt, da es keinen Teil entsprechend S1 in dem Nacheilfilter gibt, bleibt eine große Menge des Effekts eines digitalen Stromquellenrauschens als die inhärente, nicht erwünschte Änderung der Steuerspannung übrig, folglich wird das Jittermaß groß.
  • Da der S1-Teil ursprünglich als ein Aufwärtssignal SUP oder als ein Abwärtssignal SDW des Phasenvergleichers erzeugt wird, gibt es das Problem eines Totbandes des Phasenvergleichers. Demgemäß kann, selbst wenn ein Ausgang des Phasenvergleichers eine Pulsweite von weniger als einem Jitterzielwert hat, wenn es beinahe die gleiche Pulsweite wie jene an der ersten oder eine etwas breitere Pulsweite als jene beim Erreichen der VCO-Schaltung oder einer VCD-Schaltung über die Ladungspumpenschaltung, ein Schleifenfilter, eine Vorspannung usw. hat, die Effektivität des S1-Teils nicht erreicht werden, der Bereich von S2 wird klein und das Jitter wird groß.
  • Aus der obigen Erläuterung ist der S1-Teil in dem Nach/Voreilfilter effektiv gegen digitales Stromquellenrauschen.
  • Die VCO-Schaltung und die VCD-Schaltung, die den S1-Teil empfangen, haben auch das gleiche Problem eines toten Bandes wie ein Phasenvergleicher.
  • 39 zeigt ein Beispiel einer Schaltung eines allgemeinen spannungsgesteuerten Oszillators des Invertertyps. Herkömmlicherweise wurde die Anzahl von Verzögerungsstufen häufig variabel gemacht, um eine Handhabung eines weiten Bereichs einer Oszillationsfrequenz, usw. zu ermöglichen. In diesem Fall sind Puffer, Transfergatter und logische Gatter, die nicht durch die Steuerspannung und die Vorspannung gesteuert werden, an und um die Stufenanzahl-Wechselschaltung gruppiert. Bei einer Koinzidenzkonstruktion, sodass unglücklicherweise eine Änderung des S1-Teils entsteht, während ein nicht mit der Steuerspannung und der Vorspannung zusammenhängender Teil in Betrieb ist, wird angenommen, dass ein Effekt der Phasenansprechens des S1-Teils nicht erreicht wird und Jitter groß wird, wenn eine Breite des S1-Teils klein ist.
  • In der in 35 dargestellten Steuerspannungserzeugungsschaltung des vorliegenden Ausführungsbeispiels ist eine Totzeit eines spannungsgesteuerten Oszillators und einer spannungsgesteuerten Verzögerungsschaltung gezeigt, die zum effektiven Herausziehen des Effekts eines Verfahrens zum Reduzieren eines Effekts des Stromquellenrauschens der vorliegenden Erfindung notwendig ist. Für den Teil, wo Puffer, Transfergatter und logische Gatter, die nicht durch die Steuerspannung und die Vorspannung gesteuert werden, angeordnet sind, ist es notwendig, dass ihre kontinuierliche Verzögerungszeit ausreichend kleiner als der Zielwert des Jittermaßes konstruiert ist. Als Ergebnis kann zum Beispiel durch Aufbauen der in 36 gezeigten PLL-Schaltung unter Verwendung dieser spannungsgesteuerten Oszillationsschaltung die Abhängigkeit der Stromversorgungsspannung reduziert werden, ein Oszillationssignal mit einer stabilen Oszillationsfrequenz kann erzielt werden, und ein stabilisiertes Punkttaktsignal kann vorgesehen werden.
  • (Achtes Ausführungsbeispiel)
  • Im vorliegenden Ausführungsbeispiel werden Beispiele einer Anwendung der Verzögerungsschaltung, der spannungsgesteuerten Verzögerungsschaltung oder der spannungsgesteuerten Oszillationsschaltung der vorliegenden Erfindung beschrieben.
  • (Erstes Anwendungsbeispiel)
  • 40 ist ein Schaltplan eines Anwendungsbeispiels der Verzögerungsschaltung der vorliegenden Erfindung.
  • Dieses Anwendungsbeispiel ist eine Verzögerungszeit-Einstellschaltung unter Verwendung der Verzögerungsschaltung der vorliegenden Erfindung. Wie in der Figur gezeigt, ist die Verzögerungszeit-Einstellschaltung aus einer Verzögerungsschaltung 60, eine Vorspannungsschaltung 70 und einer Verzögerungszeit-Auswahlschaltung 80 aufgebaut.
  • Die Verzögerungszeit-Einstellschaltung ist eine Schaltung, die zum Einstellen eines Takts benutzt wird, wenn die Takte eines Datensignals und eines Taktssignals in einem Halbleiterchip versetzt werden. Ausgangspuffer, die mit Ausgangsstiften des Halbleiterchips verbunden sind, erzeugen während des Betriebs ein großes Stromquellenrauschen, weil sie große Lastkapazitäten antreiben. Das Einstellmaß des Takts der Verzögerungszeit-Einstellschaltung wird manchmal durch ein solches Stromquellenrauschen fehlerhaft. Durch Anwenden der vorliegenden Erfindung ist es möglich, den durch das Stromquellenrauschen verursachten Fehler des Einstellmaßes zu reduzieren.
  • Die Verzögerungsschaltung 60 ist zum Beispiel die obige Verzögerungsschaltung der vorliegenden Erfindung und besteht aus mehreren Verzögerungsstufen des Invertertyps mit Maßnahmen gegen das Stromquellenrauschen. Ein durch Verzögern eines Eingangssignals SIN um eine bestimmte Verzögerungszeit erhaltenes Verzögerungssignal wird ausgegeben. Man beachte, dass die Verzögerungsschaltung 60 zum Beispiel mehrere Verzögerungssignale ausgibt, die durch unterschiedliche Verzögerungszeiten Δτ1, ..., Δτn zu dem Eingangssignal SIN erhalten werden.
  • Die Bias-Schaltung 70 erzeugt eine Vorspannung Vcnt und führt diese den Verzögerungsstufen der Verzögerungsschaltung 60 zu. Außerdem steuert die Bias-Schaltung 70 einen Pegel der Vorspannung Vcnt entsprechend einer Änderung Δ Vdd der Stromversorgungsspannung Vdd, sodass die Verzögerungszeiten der Verzögerungsstufen beinahe konstant werden. Als Ergebnis sind die Abhängigkeiten der Verzögerungszeiten Δτ1, ..., Δτn der Verzögerungsschaltung 60 von der Stromversorgungsspannung verringert.
  • Die Verzögerungszeit-Auswahlschaltung 80 wählt ein bestimmtes Verzögerungssignal aus mehreren von der Verzögerungsschaltung 60 ausgegebenen Verzögerungssignalen entsprechend einem von außen eingegeben Auswahlsignal SEL aus und gibt dieses aus.
  • Wie oben erläutert, kann gemäß der Verzögerungszeit-Einstellschaltung der Effekt durch eine Änderung der Stromversorgungsspannung Vdd unterdrückt werden und eine stabile Verzögerungszeit kann erzielt werden, sodass ein durch Stromquellenrauschen verursachter Fehler in dem Maß der Verzögerungszeiteinstellung reduziert werden kann.
  • (Zweites Anwendungsbeispiel)
  • 41 ist ein Schaltplan eines Anwendungsbeispiels der spannungsgesteuerten Oszillationsschaltung (VCO) der vorliegenden Erfindung und zeigt eine unter Verwendung der VCO des vorliegenden Beispiels aufgebaute PLL-Schaltung.
  • Wie in der Figur dargestellt, besteht die PLL-Schaltung des vorliegenden Beispiels aus einem Phasenvergleicher 10, einer Ladungspumpenschaltung 20, einem Filter 30, einem VCO 40 und einem Frequenzteiler 50.
  • Man beachte, dass, wie in 41 dargestellt, die PLL-Schaltung des vorliegenden Anwendungsbeispiels beinahe den gleichen Aufbau wie eine herkömmliche PLL-Schaltung besitzt. Man beachte, dass, selbst wenn der Phasenvergleicher 10, die Ladungspumpenschaltung 20 oder das Filter 30 gleich einem herkömmlichen Typ ist, es möglich ist, den Effekt einer deutlichen Reduzierung von durch die Stromversorgungsspannung nach dem Ansprechen durch die PLL-Schaltung verursachten Jitters unter Verwendung der VCO der vorliegenden Erfindung zu erzielen.
  • Man beachte, dass, da der Effekt der vorliegenden Erfindung erreicht wird, wenn eine Vielzahl von Bedingungen erzielt werden, die Erfindung nicht für eine spannungsgesteuerte Verzögerungsschaltung oder einen spannungsgesteuerten Oszillator geeignet ist, der in einem weiten Bereich einer Steuerspannung oder einem weiten Bereich einer Oszillationsfrequenz benutzt wird. Da die Grundform ein Invertertyp ist, kann sie auch in Anwendung von bis zu mehreren hundert MHz verwendet werden.
  • (Drittes Anwendungsbeispiel)
  • 42 ist ein Schaltplan eines Beispiels einer DLL (Verzögerungsregelkreis) unter Verwendung der spannungsgesteuerten Verzögerungsschaltung VCD der vorliegenden Erfindung. Wie in der Figur dargestellt, besteht die DLL aus einem Phasenvergleicher 10, einer Ladungspumpenschaltung 20, einem Filter 30, einem VCO 40a und einem λ/2-Frequenzteiler 50a.
  • Der λ/2-Frequenzteiler 50a führt dem Phasenvergleicher 10 ein Frequenzteilungssignal CK1 zu, das er durch eine λ/2-Teilung eines von außen eingegebenen Referenztaktsignals Ckref erhält.
  • Der VCD 40a wird in seiner Verzögerungszeit entsprechend einem von dem Filter 30 ausgegeben Steuersignal Vcnt gesteuert. Der VCD 40a verzögert ein Eingangssignal CK1 durch die gesteuerte Verzögerungszeit und gibt ein Verzögerungssignal SD aus.
  • Der Phasenvergleicher 10 vergleicht Phasen des Taktsignals CK1 und des von dem VCD 40a ausgegebenen Verzögerungssignals SD und gibt entsprechend der Phasendifferenz dieser Signale entweder ein Aufwärtssignal SUP oder ein Abwärtssignal SDW aus.
  • In diesem Anwendungsbeispiel bestehen der Phasenvergleicher 10, die Ladungspumpenschaltung 20 und das Filter 30 aus herkömmlichen Komponenten. Das heißt, entsprechend dem Ergebnis des Phasenvergleichs durch den Phasenvergleicher 10 erzeugen die Ladungspumpenschaltung 20 und das Filter ein Steuersignal Vcnt entsprechend der Phasendifferenz zwischen dem Frequenzteilungssignal CK1 und dem Verzögerungssignal SD und führen dieses dem VCD 40a zu.
  • Als Ergebnis wird eine Verzögerungszeit Δτ des VCD 40a entsprechend einer Phasendifferenz des Frequenztaktsignals CK1 und des Verzögerungssignals SD gesteuert. Als Ergebnis erhält man von dem VCD 40a ein Oszillationssignal SD, das in der Phase mit dem Frequenzteilungstaktsignal CK1 synchronisiert ist.
  • Wie im vorliegenden Anwendungsbeispiel kann eine unter Verwendung des VCD der vorliegenden Erfindung aufgebaute Schleifenoszillationsschaltung ein in der Phase mit dem eingegebenen Referenztaktsignal Ckref synchronisiertes Signal vorsehen. Ferner kann durch Verwenden der VCD der vorliegenden Erfindung der Effekt durch eine Änderung einer Stromversorgungsspannung Vdd auf eine Verzögerungszeit der VCD reduziert werden und ein stabilisiertes Oszillationssignal kann vorgesehen werden.
  • (Viertes Anwendungsbeispiel)
  • 43 ist ein Schaltplan einer unter Verwendung der VCO der vorliegenden Erfindung aufgebauten PLL-Schaltung und einer Punkttakterzeugungsschaltung mit dieser PLL-Schaltung.
  • Die Punkttakterzeugungsschaltung des vorliegenden Beispiels kann zum Beispiel auf eine Erzeugungsschaltung zum Erzeugen eines Punkttakts und eines VBI-Abtasttakia für digitales Fernsehen angewendet werden. Die PLL-Schaltung benutzt zum Beispiel als Referenztakt ein horizontales Synchronisationssignals HSYNC, das aus einem horizontalen Synchronisationssignals HSYNC0 eines Hauptschirms oder einem horizontalen Synchronisationssignals HSYNC1 eines Nebenschirms ausgewählt ist, und synchronisiert mit einem Frequenzteilerausgang an einer Anstiegsflanke (entsprechend einem rechten Ende des Bildschirms) desselben. Die Ladungspumpenschaltung arbeitet am rechten Ende des Bildschirms.
  • Wie in der Figur dargestellt, besteht der PLL-Schaltungsteil aus einem Phasenvergleicher 10, einer Ladungspumpe 20, einem Filter 30, einer VCO 40, einem Frequenzteiler 50 und einer Bias-Schaltung 70. Neben der PLL-Schaltung sind eine Steuerschaltung 400, eine VBI-Abtasttakterzeugungsschaltung 410 und Punkttakterzeugungsschaltungen 420 und 430 vorgesehen. Diese Schaltungen bilden eine Punkttakterzeugungsschaltung zum Erzeugen eines Punkttakts.
  • In dem PLL-Schaltungsteil wird durch Verwenden eines gegenüber dem Effekt des Stromquellenrauschens resistenten spannungsgesteuerten Oszillators der vorliegenden Erfindung als eine VCO-Schaltung des Invertertyps eine PLL-Schaltung mit wenig Jitter realisiert. Die Punkttakterzeugungsschaltungen 420 und 430 empfangen einen Ausgangstakt SOUT der VCO-Schaltung, synchronisieren diesen mit der Abfallflanke der Puffersignale HSYNC0B und NSYNC1B des horizontalen Synchronisationssignals und erzeugen dadurch ein Punkttaktsignal.
  • 44A bis 44F sind Signalformdiagramme eines Stromquellenrauschens eines Systems, bei dem die Punkttakterzeugungsschaltung des vorliegenden Anwendungsbeispiels arbeitet. Die Punkttakterzeugungsschaltung des vorliegenden Beispiels erzeugt ein Punkttaktssignal unter Verwendung eines in 44A gezeigten horizontalen Synchronisationssignals HSYNC als Referenztakt. 44B, D, E, und F zeigen digitales Rauschen, Rauschen auf Bildanzeigebasis, Rauschen auf Servobasis bzw. in die Stromversorgungsspannung Vdd gemischtes Motorrauschen, die jeweils in die Stromversorgungsspannung Vdd gemischt sind. Im vorliegenden Anwendungsbeispiel kann durch Aufbauen einer PLL-Schaltung durch Verwenden einer VCO mit getroffenen Maßnahmen gegen ein Stromquellenrauschen der Effekt durch die Vielzahl von in die Stromversorgungsspannung Vdd gemischten Rauschens reduziert werden und ein Punkttaktssignal mit einer stabilen Frequenz kann erzeugt werden.
  • Durch Anwenden einer gegenüber Stromquellenrauschen resistenten VCO-Schaltung und Verbesserungen des Synchronisationsverfahrens mit dem horizontalen Synchronisationssignal kann der Effekt durch eine Änderung der Stromversorgungsspannung Vdd unterdrückt werden und ein Punkttaktsignal mit einer stabilen Frequenz kann trotz der PLL-Schaltung hoher Multiplikation erzeugt werden. Deshalb können stabile OSD-Buchstaben auf einem Anzeigeschirm angezeigt werden und man erhält eine Anzeige ohne sichtbares Flackern und Schwingen.
  • Wie oben erläutert, kann gemäß der Verzögerungsschaltung, der spannungsgesteuerten Verzögerungsschaltung und der spannungsgesteuerten Oszillationsschaltung der vorliegenden Erfindung der Effekt des Stromquellenrauschens unterdrückt werden und eine PLL-Schaltung oder DLL-Schaltung mit wenig Jitter kann realisiert werden.
  • Auch kann die spannungsgesteuerte Oszillationsschaltung gemäß der vorliegenden Erfindung, da sie selbst beim Einbau in einen Halbleiterchip eine ausreichende Jitterkennlinie erzielen kann, als Quelle zum Erzeugen eines Punkttaktsignals zum Anzeigen eines Videosignals eines Personal Computers und Anzeigen von OSD-Buchstaben auf TV verwendet werden. Als Ergebnis kann die Anzahl Teile in einem Satz reduziert werden.
  • Auch wird durch Einbauen der Schaltung in einem Halbleiterchip eine Vielzahl von Steuerungen möglich, wie beispielsweise das Einstellen des Frequenzteilungs verhältnisses entsprechend einer Frequenz eines Frequenztakts, sodass die Schaltung für einen Fernseher für digitales Fernsehen benutzt werden kann.
  • Außerdem kann gemäß der vorliegenden Erfindung, da Verzögerungsstufen des Invertertyps die Grundkomponenten der Verzögerungsschaltung, der spannungsgesteuerten Verzögerungsschaltung oder der spannungsgesteuerten Oszillationsschaltung sind, ein niedriger Stromverbrauch oder eine geringe Stromversorgungsspannung einfach realisiert werden.
  • Man beachte, dass die vorliegende Erfindung nicht auf die obigen Ausführungsbeispiele beschränkt ist und Modifikationen im Schutzumfang der Erfindung enthält.

Claims (17)

  1. Verzögerungsschaltung mit wenigstens einer Verzögerungsstufe, die jeweils einen entsprechend einer Steuerspannung (Vcnt1, Vcntj) gesteuerten Steuerstrom und eine durch den Steuerstrom bestimmte Verzögerungszeit aufweist, wobei die Verzögerungsschaltung eine Zugabeeinrichtung (110-1, 110-j) aufweist, dadurch gekennzeichnet, dass die Zugabeeinrichtung dem Zugeben eines Rauschens entsprechend einer Änderung (ΔVdd) einer Stromversorgungsspannung (Vdd) zur Steuerspannung in einem vorbestimmten Verhältnis (Kc1, Kcj) und Zuführen eines Ergebnisses (Vc1, Vcj) der Zugabe zu der Verzögerungsstufe dient.
  2. Verzögerungsschaltung nach Anspruch 1, bei welcher die Zugabeeinrichtung (110-1, 110-j) eine Wechselstrom-Zugabeeinrichtung zum Zugeben einer in dem Änderungsmaß (ΔVdd) der Stromversorgungsspannung (Vdd) enthaltenen Wechselstromkomponente zur Steuerspannung enthält.
  3. Verzögerungsschaltung nach Anspruch 2, bei welcher die Wechselstrom-Zugabeeinrichtung aufweist: einen ersten Kondensator (C2), der zwischen eine Versorgungsleitung der Stromversorgungsspannung und eine Versorgungsleitung der Steuerspannung geschaltet ist; und einen zweiten Kondensator (C1), der zwischen eine Versorgungsleitung der Steuerspannung und eine Versorgungsleitung einer Referenzspannung (GND) geschaltet ist.
  4. Verzögerungsschaltung nach Anspruch 1, bei welcher die Zugabeeinrichtung eine Gleichstrom-Zugabeeinrichtung zum Zugeben einer in dem Änderungsmaß der Stromversorgungsspannung enthaltenen Gleichstromkomponente zur Steuerspannung enthält.
  5. Verzögerungsschaltung nach Anspruch 4, bei welcher die Gleichstrom-Zugabeeinrichtung aufweist: einen ersten Widerstand, der zwischen eine Versorgungsleitung der Stromversorgungsspannung und eine Versorgungsleitung der Steuerspannung geschaltet ist; und einen zweiten Widerstand, der zwischen eine Versorgungsleitung der Steuerspannung und eine Versorgungsleitung der Referenzspannung geschaltet ist.
  6. Verzögerungsschaltung nach Anspruch 1, bei welcher die Verzögerungsstufe aufweist: einen MOS-Inverter; einen ersten Stromquellentransistor, der zwischen den Inverter und eine Versorgungsleitung der Stromversorgungsspannung geschaltet ist und einen Anschluss aufweist, an dem eine erste Steuerspannung anliegt; und einen zweiten Stromquellentransistor, der zwischen den Inverter und eine Versorgungsleitung einer Referenzspannung geschaltet ist und einen Anschluss aufweist, an dem eine zweite Steuerspannung anliegt.
  7. Verzögerungsschaltung nach Anspruch 6, bei welcher der MOS-Inverter ein Inverter einer Differentialausführung mit einem ersten Stromquellentransistor und einem zweiten Stromquellentransistor als Stromquellentransistoren ist.
  8. Verzögerungsschaltung nach Anspruch 6, bei welcher die Zugabeeinrichtung aufweist: eine erste Wechselstrom-Zugabeeinrichtung zum Zugeben von in einem Änderungsmaß der Stromversorgungsspannung enthaltenen Wechselstromkomponenten zur ersten Steuerspannung; und eine zweite Wechselstrom-Zugabeeinrichtung zum Zugeben von in dem Änderungsmaß der Stromversorgungsspannung enthaltenen Wechselstromkomponenten zur zweiten Steuerspannung.
  9. Verzögerungsschaltung nach Anspruch 8, bei welcher die Wechselstrom-Zugabeeinrichtung aufweist: einen ersten Kondensator, der zwischen eine Versorgungsleitung der Stromversorgungsspannung und eine Versorgungsleitung der Steuerspannung ge schaltet ist; und einen zweiten Kondensator, der zwischen eine Versorgungsleitung der Steuerspannung und eine Versorgungsleitung einer Referenzspannung (GND) geschaltet ist.
  10. Verzögerungsschaltung nach Anspruch 6, bei welcher die Zugabeeinrichtung aufweist: eine erste Gleichstrom-Zugabeeinrichtung zum Zugeben von in dem Änderungsmaß der Stromversorgungsspannung enthaltenen Gleichstromkomponenten zur ersten Steuerspannung; und eine zweite Gleichstrom-Zugabeeinrichtung zum Zugeben von in dem Änderungsmaß der Stromversorgungsspannung enthaltenen Gleichstromkomponenten zur zweiten Steuerspannung.
  11. Verzögerungsschaltung nach Anspruch 6, bei welcher die Verzögerungsstufe aufweist: einen MOS-Inverter; mehrere erste Stromquellentransistoren, die jeweils einen mit einer Versorgungsleitung der Stromversorgungsspannung verbundenen Anschluss und einen Anschluss, an dem eine erste Steuerspannung anliegt, aufweisen; mehrere zweite Stromquellentransistoren, die jeweils einen mit einer Versorgungsleitung der Stromversorgungsspannung verbundenen Anschluss und einen Anschluss, an dem eine zweite Steuerspannung anliegt, aufweisen; eine erste Wechselschaltung, die zwischen den ersten Stromquellentransistor und den Inverter geschaltet ist, zum Auswählen eines oder mehrerer Ausgangsströme der mehreren der ersten Stromquellentransistoren und Zuführen derselben zum Inverter; und eine zweite Wechselschaltung, die zwischen den zweiten Stromquellentransistor und den Inverter geschaltet ist, zum Auswählen eines oder mehrerer Ausgangsströme der mehreren zweiten Stromquellentransistoren und Zuführen derselben zum Inverter.
  12. Verzögerungsschaltung nach Anspruch 11, bei welcher der MOS-Inverter ein Inverter einer Differentialausführung mit den mehreren ersten Stromquellentransistoren und den mehreren zweiten Stromquellentransistoren als Stromquellentransistoren ist.
  13. Verzögerungsschaltung nach Anspruch 11, bei welcher die Wechselstrom-Zugabeeinrichtung aufweist: einen ersten Kondensator, der zwischen eine Versorgungsleitung der Stromversorgungsspannung und eine Versorgungsleitung der Steuerspannung geschaltet ist; und einen zweiten Kondensator, der zwischen eine Versorgungsleitung der Steuerspannung und eine Versorgungsleitung einer Referenzspannung (GND) geschaltet ist.
  14. Verzögerungsschaltung nach Anspruch 1, bei welcher die Verzögerungsstufe aufweist: einen MOS-Inverter; einen Wechseltransistor mit einem Anschluss, der mit einem Ausgangsanschluss des Inverters verbunden ist, und einem Anschluss, an dem die Steuerspannung anliegt; und einen Kondensator mit einer Elektrode, die mit dem anderen Anschluss des Wechseltransistors verbunden ist, und mit einer weiteren Elektrode, die mit einer Versorgungsleitung einer Referenzspannung verbunden ist.
  15. Verzögerungsschaltung nach Anspruch 14, bei welcher die Zugabeeinrichtung einen Kondensator aufweist, der zwischen eine Versorgungsleitung der Stromversorgungsspannung und eine Versorgungsleitung der Steuerspannung geschaltet ist, und die Wechselstromkomponenten einer Änderung der Stromversorgungsspannung mit der Steuerspannung koppelt.
  16. Verzögerungsschaltung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass die Verzögerungsschaltung eine spannungsgeregelte Verzögerungsschaltung bildet.
  17. Verzögerungsschaltung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass eine ungerade Anzahl von Verzögerungsstufen in einem Ring so verbunden sind, dass die Verzögerungsschaltung eine spannungsgeregelte Schwingungsschaltung bildet.
DE60110700T 2000-08-01 2001-08-01 Verzögerungsschaltkreis für Ring-Oszillator mit Kompensation des Rauschens der Versorgungsspannung Expired - Lifetime DE60110700T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000232998 2000-08-01
JP2000232998A JP4449193B2 (ja) 2000-08-01 2000-08-01 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、ｄｌｌ回路及びｐｌｌ回路

Publications (2)

Publication Number Publication Date
DE60110700D1 DE60110700D1 (de) 2005-06-16
DE60110700T2 true DE60110700T2 (de) 2006-01-26

Family

ID=18725592

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60110700T Expired - Lifetime DE60110700T2 (de) 2000-08-01 2001-08-01 Verzögerungsschaltkreis für Ring-Oszillator mit Kompensation des Rauschens der Versorgungsspannung

Country Status (5)

Country Link
US (1) US6603340B2 (de)
EP (1) EP1178610B1 (de)
JP (1) JP4449193B2 (de)
KR (1) KR100822786B1 (de)
DE (1) DE60110700T2 (de)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449193B2 (ja) * 2000-08-01 2010-04-14 ソニー株式会社 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、ｄｌｌ回路及びｐｌｌ回路
JP3866594B2 (ja) * 2002-03-15 2007-01-10 Ｎｅｃエレクトロニクス株式会社 遅延回路と半導体記憶装置及び半導体記憶装置の制御方法
DE10219371B4 (de) * 2002-04-30 2006-01-12 Infineon Technologies Ag Signalerzeugungsvorrichtung für eine Ladungspumpe sowie damit versehener integrierter Schaltkreis
KR100494324B1 (ko) * 2002-09-26 2005-06-13 주식회사 더즈텍 전원전압의 영향을 저감할 수 있는 가변 지연 회로 및이를 이용한 페이즈-락 루프
KR100510531B1 (ko) * 2003-06-04 2005-08-26 삼성전자주식회사 동작 전원전압에 둔감한 지연 스테이지 및 이를 구비하는지연회로
US7477716B2 (en) 2003-06-25 2009-01-13 Mosaid Technologies, Inc. Start up circuit for delay locked loop
US7176732B2 (en) * 2003-08-28 2007-02-13 Interuniversitair Microelektronica Centrum (IMEC) vzw) Device and method for increasing the operating range of an electrical circuit
DE10345236B3 (de) * 2003-09-29 2005-03-10 Infineon Technologies Ag Verzögerungsregelkreis
EP1538752A1 (de) * 2003-11-28 2005-06-08 Freescale Semiconductor, Inc. Taktimpulserzeugungsgerät mit reduziertem Phasenzittern
CN100593908C (zh) * 2003-12-11 2010-03-10 睦塞德技术公司 用于pll/dll的高输出阻抗电荷泵
US7382178B2 (en) 2004-07-09 2008-06-03 Mosaid Technologies Corporation Systems and methods for minimizing static leakage of an integrated circuit
KR100693528B1 (ko) * 2004-10-29 2007-03-14 주식회사 팬택 전원 지연 인가 기능을 가지는 무선통신 단말기
US7386023B2 (en) * 2004-11-17 2008-06-10 Intersil Americas Inc. Systems and methods for reducing harmonics produced by oscillators
US7750695B2 (en) * 2004-12-13 2010-07-06 Mosaid Technologies Incorporated Phase-locked loop circuitry using charge pumps with current mirror circuitry
US7190201B2 (en) * 2005-02-03 2007-03-13 Mosaid Technologies, Inc. Method and apparatus for initializing a delay locked loop
US7151396B2 (en) * 2005-04-04 2006-12-19 Freescale Semiconductor, Inc. Clock delay compensation circuit
KR100649881B1 (ko) 2005-06-02 2006-11-27 삼성전자주식회사 클락 신호들을 동기시키기 위한 반도체 장치 및 클락신호들을 동기시키는 방법
KR100630346B1 (ko) * 2005-07-05 2006-10-02 삼성전자주식회사 독출모드시 전하분배에 의한 워드라인 구동회로 및구동방법
US7362151B2 (en) * 2005-10-27 2008-04-22 Agere Systems Inc. Timing circuits with improved power supply jitter isolation technical background
KR100715483B1 (ko) 2006-01-06 2007-05-07 (주)에이디테크놀로지 전압 제어 발진기
US20070216455A1 (en) * 2006-03-17 2007-09-20 M/A-Com, Inc. Partial cascode delay locked loop architecture
US7567133B2 (en) * 2006-04-06 2009-07-28 Mosaid Technologies Corporation Phase-locked loop filter capacitance with a drag current
JP4991193B2 (ja) * 2006-07-04 2012-08-01 株式会社日立製作所 周波数可変発振器
KR20080037233A (ko) * 2006-10-25 2008-04-30 삼성전자주식회사 지연 동기 루프 회로
KR100886630B1 (ko) * 2006-11-02 2009-03-09 주식회사 하이닉스반도체 반도체 소자의 지연 회로
US7551012B2 (en) * 2007-03-27 2009-06-23 Mosaid Technologies Incorporated Phase shifting in DLL/PLL
JP4818173B2 (ja) * 2007-03-19 2011-11-16 セイコーＮｐｃ株式会社 アナログｄｌｌ回路
JP2008244546A (ja) * 2007-03-26 2008-10-09 Seiko Npc Corp アナログｄｌｌ回路
US7804657B1 (en) * 2007-06-11 2010-09-28 Western Digital Technologies, Inc. Setting an operating bias current for a magnetoresistive head using ratio of target voltage and measured voltage
US7872824B1 (en) 2007-06-11 2011-01-18 Western Digital (Fremont), Llc Setting an operating bias current for a magnetoresistive head by computing a target operating voltage
JP2009071533A (ja) * 2007-09-12 2009-04-02 Advantest Corp 差動信号伝送装置および試験装置
US7737741B2 (en) * 2007-09-20 2010-06-15 Micron Technology, Inc. Periodic signal delay apparatus, systems, and methods
KR100890382B1 (ko) 2007-12-27 2009-03-25 주식회사 하이닉스반도체 지연 회로와 이를 구비하는 반도체 메모리 소자
JP2009177778A (ja) * 2008-01-25 2009-08-06 Elpida Memory Inc Ｄｌｌ回路及びこれを用いた半導体装置、並びに、ｄｌｌ回路の制御方法
KR101015967B1 (ko) 2008-05-13 2011-02-23 지씨티 세미컨덕터 인코포레이티드 전압 제어 발진기 및 레플리카 바이어스 전압 제공 방법
JP2010010742A (ja) * 2008-06-24 2010-01-14 Olympus Corp 固体撮像装置
US7760458B1 (en) 2008-08-12 2010-07-20 Western Digital Technologies, Inc. Disk drive adjusting head bias during servo synchronization to compensate for over/under sensitivity
JP5451012B2 (ja) * 2008-09-04 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル Ｄｌｌ回路及びその制御方法
KR101679755B1 (ko) 2009-01-23 2016-11-28 삼성전자주식회사 빠른 락킹 타임을 갖는 클럭 신호 생성기
US20110193970A1 (en) * 2010-02-11 2011-08-11 Analogix Semiconductor, Inc. Reducing Jitter in a Recovered Data Stream Clock of a Video DisplayPort Receiver
JP2011175710A (ja) * 2010-02-24 2011-09-08 Toshiba Corp 半導体記憶装置
KR101232539B1 (ko) 2011-02-16 2013-02-12 고려대학교 산학협력단 전압 제어 발진 시스템
US9068901B1 (en) * 2012-04-25 2015-06-30 Dynamic Solutions Llc Multi-phase power amplifier
JP5624585B2 (ja) * 2012-06-15 2014-11-12 株式会社東芝 Ｐｌｌ回路及び通信装置
EP2713512B1 (de) * 2012-09-28 2016-08-10 ST-Ericsson SA Stromversorgungssteuerung
JP6082297B2 (ja) * 2013-03-27 2017-02-15 新日本無線株式会社 電流源回路
JP6339406B2 (ja) * 2014-05-08 2018-06-06 ローム株式会社 可変遅延回路
JP6512835B2 (ja) * 2015-01-20 2019-05-15 ラピスセミコンダクタ株式会社 Ｄｌｌ回路及びディスプレイドライバ
JP2016192665A (ja) * 2015-03-31 2016-11-10 ラピスセミコンダクタ株式会社 半導体装置
CN106026975B (zh) * 2016-05-12 2019-02-15 中国电子科技集团公司第二十四研究所 自偏置电路
US11043942B2 (en) * 2017-10-24 2021-06-22 Intel Corporation Variable delay circuits and methods
US10164618B1 (en) * 2017-12-28 2018-12-25 Micron Technology, Inc. Jitter cancellation with automatic performance adjustment
JP7189456B2 (ja) * 2018-11-22 2022-12-14 株式会社ソシオネクスト 電圧制御発振器およびそれを用いたｐｌｌ回路
JP2022051362A (ja) * 2020-09-18 2022-03-31 ソニーセミコンダクタソリューションズ株式会社 発振装置及びｐｌｌ回路
US11489518B2 (en) * 2021-03-05 2022-11-01 Qualcomm Incorporated Inverter-based delay element with adjustable current source/sink to reduce delay sensitivity to process and supply voltage variation
CN113328732B (zh) * 2021-06-15 2023-07-14 西安微电子技术研究所 一种延时时间可控的死区时间产生方法及电路
CN114676665B (zh) * 2022-05-23 2022-09-13 飞腾信息技术有限公司 一种时序调整方法、装置、设备以及存储介质
US20240146313A1 (en) * 2022-10-26 2024-05-02 Qualcomm Incorporated Compact digital delay locked loop

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130582A (en) * 1989-09-19 1992-07-14 Tdk Corporation Delay circuit which is free from temperature variation, power supply voltage variation and process variation
US5175512A (en) 1992-02-28 1992-12-29 Avasem Corporation High speed, power supply independent CMOS voltage controlled ring oscillator with level shifting circuit
US5412349A (en) 1992-03-31 1995-05-02 Intel Corporation PLL clock generator integrated with microprocessor
JPH0661801A (ja) * 1992-08-06 1994-03-04 Mitsubishi Electric Corp 発振器
JP2905669B2 (ja) * 1993-07-20 1999-06-14 シャープ株式会社 遅延回路
JP3399616B2 (ja) * 1994-01-31 2003-04-21 富士通株式会社 オシレータ回路、そのオシレータ回路を用いたセルフリフレッシュ用オシレータ及び基板バイアス回路
US5559476A (en) 1995-05-31 1996-09-24 Cirrus Logic, Inc. Voltage controlled oscillator including voltage controlled delay circuit with power supply noise isolation
JP3638696B2 (ja) * 1996-02-14 2005-04-13 沖電気工業株式会社 Ｖｃｏ回路の駆動方法及びｖｃｏ回路
JPH09223965A (ja) * 1996-02-19 1997-08-26 Hitachi Ltd クロック発生回路
DE19634084A1 (de) 1996-08-23 1998-02-26 Philips Patentverwaltung Phasenregelkreis
US5880579A (en) 1997-07-02 1999-03-09 Lsi Logic Corporation VCO supply voltage regulator for PLL
KR100271633B1 (ko) 1997-11-01 2000-11-15 김영환 지연회로
JP2000059182A (ja) * 1998-08-14 2000-02-25 Nec Ic Microcomput Syst Ltd 電圧制御発振器とその発振周波数の制御方法
US6262616B1 (en) * 1999-10-08 2001-07-17 Cirrus Logic, Inc. Open loop supply independent digital/logic delay circuit
JP4449193B2 (ja) * 2000-08-01 2010-04-14 ソニー株式会社 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、ｄｌｌ回路及びｐｌｌ回路

Also Published As

Publication number Publication date
KR20020011342A (ko) 2002-02-08
US6603340B2 (en) 2003-08-05
EP1178610B1 (de) 2005-05-11
JP2002050945A (ja) 2002-02-15
US20020033721A1 (en) 2002-03-21
EP1178610A3 (de) 2002-04-10
DE60110700D1 (de) 2005-06-16
JP4449193B2 (ja) 2010-04-14
EP1178610A2 (de) 2002-02-06
KR100822786B1 (ko) 2008-04-17

Similar Documents

Publication Publication Date Title
DE60110700T2 (de) Verzögerungsschaltkreis für Ring-Oszillator mit Kompensation des Rauschens der Versorgungsspannung
DE60114965T2 (de) Phasenregelschleife und Verzögerungsregelschleife
DE102007047458B4 (de) Ringoszillatorschaltung und PLL-Schaltung
DE60020451T2 (de) Komparatorschaltung
DE602004004533T2 (de) Phasenmischschaltung mit verzögertem regelkreis
DE102004036283B4 (de) Phaseninterpolatorschaltkomplex zur Reduzierung von Taktversatz
DE60210387T2 (de) Programmierbare Verzögerunszellen für Spannungsgesteuerten Oszillator
DE19531962C2 (de) Taktsignalverteilerschaltung
DE102011000932B4 (de) Ringoszillator zum Bereitstellen einer konstanten Oszillatorfrequenz
DE4330600A1 (de) Variable Verzögerungsstufe und Taktversorgungsvorrichtung mit einer solchen Stufe
DE19753473A1 (de) Frequenzmultiplizierer
DE112006000506T5 (de) Mehrphasig nachjustierter spannungsgesteuerter Oszillator und Phasenregelkreis mit demselben
DE102004002437B4 (de) Verzögerungsregelkreis, integrierte Schaltung und Betriebsverfahren
DE102006054763A1 (de) Differenzverstärker, Phasen- und Verzögerungsregelkreisvorrichtung und Differenzverstärkungsverfahren
DE102007023044A1 (de) Ringoszillator für PLLs
DE60222677T2 (de) Differenzstufe für einen ringoszillator
DE19912967A1 (de) Verzögerungsregelkreisschaltung und Steuerverfahren hierfür
DE102006033648B4 (de) Phasenregelkreis und Selbstvorspannverfahren für einen Phasenregelkreis
DE102010031562A1 (de) Ladungspumpe mit geringer Ladungsinjektion und geringer Taktdurchführung
EP0825719A2 (de) Phasenregelkreis
DE10130123A1 (de) Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
DE69911281T2 (de) Oszillator
DE19529625C2 (de) Spannungsgesteuerter Oszillator
DE112018005269B4 (de) Differenzladungspumpe
DE69817472T2 (de) Spannungsgesteuerte Oszillatorschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition