JP6082297B2 - 電流源回路 - Google Patents
電流源回路 Download PDFInfo
- Publication number
- JP6082297B2 JP6082297B2 JP2013065570A JP2013065570A JP6082297B2 JP 6082297 B2 JP6082297 B2 JP 6082297B2 JP 2013065570 A JP2013065570 A JP 2013065570A JP 2013065570 A JP2013065570 A JP 2013065570A JP 6082297 B2 JP6082297 B2 JP 6082297B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current mirror
- power supply
- current source
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003071 parasitic effect Effects 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
以下、同図を参照しつつ、この従来回路について説明する。
この従来の電流源回路は、カレントミラー回路51Aと電流源Iとを有し、回路ブロックCBにカレントミラー回路51Aを介して電流源Iによる電流供給が可能となるように構成されてなるものである。
かかる回路において、定電流源Iにノイズが発生すると、電流供給を受ける回路ブロックCBにもノイズを含んだ電流が供給されてしまう。
このようなノイズ除去のための回路を、電流源回路内に内蔵する技術は、例えば、特許文献1等に開示されたものがある。
かかるPSRRの劣化が生ずるのは、電源電圧が変動した場合、トランジスタT1のソース電圧が、電源電圧の変動と共に変動する一方、容量素子C1を介して印加されるゲート電圧は、容量素子C1と寄生容量C2との容量値の比に応じて減衰し、カレントミラー回路51Aを構成するトランジスタT1,T2のゲート・ソース間電圧Vgsの変動を招き、回路ブロックCBに供給される電流が変動してしまうためである。
カレントミラー回路を有し、前記カレントミラー回路の入力側に設けられた定電流源の電流を、前記カレントミラー回路の出力側に接続された回路ブロックへ供給可能に構成されてなる電流源回路であって、
電源とグランドとの間に分圧用第1及び第2の抵抗器を直列接続して設け、前記分圧用第1及び第2の抵抗器により得られた分圧電圧を前記カレントミラー回路の電源電圧として供給せしめる一方、
前記カレントミラー回路を構成するMOSトランジスタのゲートと前記電源との間に設けられた第1の容量素子と、前記カレントミラー回路の入力側のMOSトランジスタと前記定電流源との接続点と前記MOSトランジスタのゲートとを接続するフィルタ用抵抗器と、前記MOSトランジスタのゲートに生ずる寄生容量とでフィルタ回路を構成せしめ、前記分圧用第1及び第2の抵抗器の抵抗値の比と、前記寄生容量と前記第1の容量素子の容量値の比とを同一に設定することで、電源電圧変動に対する電源電圧変動除去比の向上を可能としてなるものである。
また、本発明の目的を達成するため、本発明に係る電流源回路は、
カレントミラー回路を有し、前記カレントミラー回路の入力側に設けられた定電流源の電流を、前記カレントミラー回路の出力側に接続された回路ブロックへ供給可能に構成されてなる電流源回路であって、
電源とグランドとの間に分圧用第1及び第2の抵抗器を直列接続して設け、前記分圧用第1及び第2の抵抗器により得られた分圧電圧を前記カレントミラー回路の電源電圧として供給せしめる一方、
前記カレントミラー回路を構成するMOSトランジスタのゲートと前記電源との間に設けられた第1の容量素子と、前記カレントミラー回路の出力側のMOSトランジスタのゲートと前記第1の容量素子との接続点と前記カレントミラー回路の入力側のMOSトランジスタのゲートとを接続するフィルタ用抵抗器と、前記MOSトランジスタのゲートに生ずる寄生容量とでフィルタ回路を構成せしめ、前記分圧用第1及び第2の抵抗器の抵抗値の比と、前記寄生容量と前記第1の容量素子の容量値の比とを同一に設定することで、電源電圧変動に対する電源電圧変動除去比の向上を可能としてなるものも好適である。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における電流源回路の第1の回路構成例について、図1を参照しつつ説明する。
本発明の実施の形態における電流源回路は、カレントミラー回路51と、定電流源5と、フィルタ回路52と、分圧用第1及び第2の抵抗器(図1においては、それぞれ「R1」、「R2」と表記)11,12と主たる構成要素として、回路ブロック(図1においては「CB」と表記)53へ定電流供給を可能に構成されてなるものである。
一方、カレントミラー回路51は、第1及び第2のMOS FET(以下「MOSトランジスタ」と称する)1,2と定電流源5とを有して構成されており、本発明の実施の形態においては、第1及び第2のMOSトランジスタ(図1においては、それぞれ「T1」、「T2」と表記)1,2として、PチャンネルMOSトランジスタが用いられている。
第1及び第2のMOSトランジスタ1,2のソースは、相互に接続されると共に、分圧用第1及び第2の抵抗器11,12の相互の接続点に接続されている。
そして、第1の容量素子21の他端は、図示されない電源に接続されて電源電圧VDDが印加されるようになっている一方、フィルタ用抵抗器13の他端は、第1のMOSトランジスタ1のドレインに接続されている。
また、第2のMOSトランジスタ2のドレインとグランドとの間には、回路ブロック53が直列接続されて設けられている。
かかる構成のカレントミラー回路51においては、入力側の第1のMOSトランジスタ1と直列接続されて設けられた定電流源5の電流が、出力側の第2のMOSトランジスタ2を介して、回路ブロック53へ供給されるようになっている。なお、回路ブロック53は、本発明の実施の形態の電流源回路によって電流供給されて回路動作するものであれば良く、特定の回路構成に限定される必要はないものである。
本発明の実施の形態における電流源回路にあっては、第1及び第2のMOSトランジスタ1,2のゲートには、第1の容量素子21と寄生容量22との容量比(容量値の比)に応じて電源電圧VDDが減衰されたゲート電圧が印加されると共に、そのゲート電圧に対応して、第1及び第2のMOSトランジスタ1,2のソースにも、分圧用第1及び第2の抵抗器11,12を設けたことにより減衰された電圧が印加されるものとなっている。
かかる作用は、第1の容量素子21と寄生容量22の容量比C1:C2と、分圧用第2の抵抗器12と分圧用第1の抵抗器11の抵抗比(抵抗値の比)R2:R1を一致させることで実現可能となっている。
また、第1及び第2のMOSトランジスタ1,2のソース電圧の変動は、Vs=R2×VDD/(R1+R2)となる。
したがって、容量比のC1:C2と、抵抗比のR2:R1の比を一致させることで、電源電圧VDDの値によらず、カレントミラー回路51を構成する第1及び第2のMOSトランジスタ1,2のゲート・ソース間電圧Vgsをほぼ一定とすることが可能となり、電源電圧の変動が生じても、回路ブロック53には、ほぼ一定の電流供給が確保されることとなる。
まず、図2において、(A)は、フィルタ回路を設けていない従来の電流源回路であり、(B)は、フィルタ回路を設けた従来の電流源回路であり、(C)は、本発明の実施の形態における電流源回路である。また、図2において、符号6は、電源変動ノイズ源を表している。
なお、図2においては、図を見易くするため、ノイズ源6を除いて、他の各構成要素についての符号を省略している。
これに対して、本願発明の電流源回路にあっては、ノイズレベルは、−114.0dBVと、フィルタ回路のみが設けられた従来の電流源回路(図2の(B)参照)に対してさらに改善されることが確認できる。
特に、フィルタ回路のみを設けた従来の電流源回路(図2の(B)参照)の場合、PSRRについは、フィルタ回路の無い従来の電流源回路(図2の(A)参照)よりも悪化することが確認できるものとなっている。
本願発明の電流源回路においてPSRRが格段に改善されているのは、第1及び第2のMOSトランジスタ1,2のソースと電源との間に、分圧用第1の抵抗器11が設けられたことでノイズ低減が図られているものと考えられる。
かかる点に関して、図3、図4に示された他の回路構成例として第2、第3の回路構成例の回路図を参照しつつ説明する。
なお、図1に示された回路構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この2つの回路構成例は、先の図1における回路ブロック53のさらに具体的な構成例を示したものである。
この第2の回路構成例において、図1に示された回路ブロック53は、第1及び第2のバッファ回路(図2においては、それぞれ「Block1」、「Block2」と表記)54,55と、PチャンネルMOSトランジスタである第3のMOSトランジスタ3と、電流調整用抵抗器14とを有して構成されたものとなっている。
さらに、第2のバッファ回路55は、その入力段が第2のMOSトランジスタ2のドレインと電流調整用抵抗器14の相互の接続点に接続される一方、出力段には出力信号が出力されるようになっている。
この回路構成例は、図3に示された回路構成例における電流調整用抵抗器14が省かれた構成を有するものである。
すなわち、第2のMOSトランジスタ2のドレインは、第3のMOSトランジスタ3のソースに接続され、第3のMOSトランジスタ3のドレインはグランドに接続されたものとなっている。
しかし、第1のバッファ回路54と第2のバッファ回路55にも、それぞれPSRRがあり、これら第1のバッファ回路54、第2のバッファ回路55は、それぞれの電源変動に対して同相出力する回路であったり、また、逆相出力する回路であったりして、その変動の和として最終出力が決定するものである。
例えば、第1及び第2のバッファ回路54,55が、共に電源電圧に対して同相出力する構成を有する回路である場合、R2/(R1+R2)を小さく設定し、C1/(C1+C2)を大きく設定することで、本願発明の電流源回路の電源に対する変動を逆相で出力するようにして、全体で打ち消すようにすることが可能となる。
これら2つの回路構成例を比較すると、電流調整用抵抗器14を設けた第2の回路構成例のほうが、電流電圧変換のゲインを高く調整することができ、R1、R2、C1、C2による調整範囲が、第3の回路構成例に比して広く確保可能である。
12…分圧用第2の抵抗器
21…第1の容量素子
22…寄生容量
51…カレントミラー回路
52…フィルタ回路
53…回路ブロック
Claims (2)
- カレントミラー回路を有し、前記カレントミラー回路の入力側に設けられた定電流源の電流を、前記カレントミラー回路の出力側に接続された回路ブロックへ供給可能に構成されてなる電流源回路であって、
電源とグランドとの間に分圧用第1及び第2の抵抗器を直列接続して設け、前記分圧用第1及び第2の抵抗器により得られた分圧電圧を前記カレントミラー回路の電源電圧として供給せしめる一方、
前記カレントミラー回路を構成するMOSトランジスタのゲートと前記電源との間に設けられた第1の容量素子と、前記カレントミラー回路の入力側のMOSトランジスタと前記定電流源との接続点と前記MOSトランジスタのゲートとを接続するフィルタ用抵抗器と、前記MOSトランジスタのゲートに生ずる寄生容量とでフィルタ回路を構成せしめ、前記分圧用第1及び第2の抵抗器の抵抗値の比と、前記寄生容量と前記第1の容量素子の容量値の比とを同一に設定することで、電源電圧変動に対する電源電圧変動除去比の向上を可能としたことを特徴とする電流源回路。 - カレントミラー回路を有し、前記カレントミラー回路の入力側に設けられた定電流源の電流を、前記カレントミラー回路の出力側に接続された回路ブロックへ供給可能に構成されてなる電流源回路であって、
電源とグランドとの間に分圧用第1及び第2の抵抗器を直列接続して設け、前記分圧用第1及び第2の抵抗器により得られた分圧電圧を前記カレントミラー回路の電源電圧として供給せしめる一方、
前記カレントミラー回路を構成するMOSトランジスタのゲートと前記電源との間に設けられた第1の容量素子と、前記カレントミラー回路の出力側のMOSトランジスタのゲートと前記第1の容量素子との接続点と前記カレントミラー回路の入力側のMOSトランジスタのゲートとを接続するフィルタ用抵抗器と、前記MOSトランジスタのゲートに生ずる寄生容量とでフィルタ回路を構成せしめ、前記分圧用第1及び第2の抵抗器の抵抗値の比と、前記寄生容量と前記第1の容量素子の容量値の比とを同一に設定することで、電源電圧変動に対する電源電圧変動除去比の向上を可能としたことを特徴とする電流源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013065570A JP6082297B2 (ja) | 2013-03-27 | 2013-03-27 | 電流源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013065570A JP6082297B2 (ja) | 2013-03-27 | 2013-03-27 | 電流源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014191542A JP2014191542A (ja) | 2014-10-06 |
JP6082297B2 true JP6082297B2 (ja) | 2017-02-15 |
Family
ID=51837751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013065570A Active JP6082297B2 (ja) | 2013-03-27 | 2013-03-27 | 電流源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6082297B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018043424A1 (ja) * | 2016-09-01 | 2018-03-08 | シャープ株式会社 | アクティブマトリクス基板および表示装置 |
WO2019039245A1 (ja) * | 2017-08-22 | 2019-02-28 | ローム株式会社 | オペアンプ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0954621A (ja) * | 1995-08-15 | 1997-02-25 | Mitsumi Electric Co Ltd | 定電流回路及びそれを内蔵した半導体装置 |
JP4449193B2 (ja) * | 2000-08-01 | 2010-04-14 | ソニー株式会社 | 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、dll回路及びpll回路 |
JP2005229505A (ja) * | 2004-02-16 | 2005-08-25 | Matsushita Electric Ind Co Ltd | カレントミラー回路 |
JP2007133533A (ja) * | 2005-11-09 | 2007-05-31 | Nec Electronics Corp | 基準電圧生成回路 |
JP2007305010A (ja) * | 2006-05-15 | 2007-11-22 | Seiko Npc Corp | 基準電圧生成回路 |
JP5543059B2 (ja) * | 2007-10-10 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 差動増幅回路 |
-
2013
- 2013-03-27 JP JP2013065570A patent/JP6082297B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014191542A (ja) | 2014-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5715525B2 (ja) | ボルテージレギュレータ | |
JP4991785B2 (ja) | 半導体集積回路装置 | |
JP5012412B2 (ja) | 増幅装置及びバイアス回路 | |
US8378747B2 (en) | Differential amplifier circuit, operational amplifier including difference amplifier circuit, and voltage regulator circuit | |
JPS58187015A (ja) | スイツチト・キヤパシタ回路 | |
US20140036982A1 (en) | High Bandwidth Equalizer and Limiting Amplifier | |
JP6884472B2 (ja) | ボルテージレギュレータ | |
US20090128238A1 (en) | Offset cancellation of a single-ended operational amplifier | |
JP5131036B2 (ja) | 半導体装置 | |
JP5092687B2 (ja) | 増幅装置及びGm補償バイアス回路 | |
US20140117950A1 (en) | Voltage regulator circuit | |
JP6082297B2 (ja) | 電流源回路 | |
JP6220212B2 (ja) | ボルテージレギュレータ | |
JP7366692B2 (ja) | 電源回路 | |
US20120188016A1 (en) | Circuitry for biasing amplifiers | |
US20150180431A1 (en) | Dc offset canceller | |
US10146239B2 (en) | Voltage regulator with noise cancellation function | |
US7865543B2 (en) | Offset compensation for rail-to-rail avereraging circuit | |
US7633343B2 (en) | Fully differential amplifier | |
JP6132881B2 (ja) | 電圧可変利得増幅回路及び差動入力電圧の増幅方法 | |
US9455676B2 (en) | Semiconductor circuit and amplifier circuit | |
JP5788739B2 (ja) | 電圧可変利得増幅回路 | |
JP2016096497A (ja) | イコライザ回路及び半導体集積装置 | |
WO2016084719A1 (ja) | 増幅器 | |
US11196393B2 (en) | Amplifying apparatus and voltage-to-current conversion apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6082297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |