DE3125529C2

DE3125529C2 - Verfahren zum Umkodieren einer Folge von Datenbits in eine Folge von Kanalbits, Anordnung zum Dekodieren der nach diesem Verfahren kodierten Kanalbits und Aufzeichnungsträger mit einer gemäß diesem Verfahren erzeugten Informationsstruktur

Info

Publication number: DE3125529C2
Application number: DE3125529A
Authority: DE
Inventors: Kornelis Antonie Immink; Jakob Gerrit Eindhoven Nijboer; Kentaro Atsugi Kanagawa Odaka; Hiroshi Tokio/Tokyo Ogawa
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1980-07-14
Filing date: 1981-06-29
Publication date: 1986-10-16
Also published as: YU184983A; ES514656A0; NL186790C; CZ283698B6; TR21421A; AU553880B2; PL141705B1; NZ197683A; AT404652B; FR2486740A1; BR8104478A; ZA814164B; GB2083322B; SE8104301L; YU44981B; ES8301563A1; FR2486740B1; SK280683B6; SG77584G; FI74565B

Abstract

Die Erfindung bezieht sich auf das aufeinanderfolgende Übertragen binärer Daten über einen Informationskanal und insbesondere auf ein Verfahren zum Codieren und Decodieren bestimmter binärer Blockcodes. Die Erfindung bezieht sich insbesondere auf Fälle, wo der Informationskanal aus einer optischen Platte besteht. Bei Blockcodierung werden Blöcke von beispielsweise m Datenbits in Blöcke von n Kanalbits (n > m) umgewandelt. An die auf diese Weise erhaltenen Blöcke von Informationsbits wird beispielsweise die Anforderung einer (d, k)-Begrenzung gestellt. In (d, k)-begrenzten Folgen ist die Länge von Folgen von "Nullen" von einer minimalen Anzahl d bis zu einer maximalen Anzahl k Nullen zwischen jedem Paar aufeinanderfolgender "Eisen" begrenzt. Ein Nachteil dieser Codierung ist, daß diese ein nicht zu vernachlässigendes NF-Spektrum aufweist. Nach der Erfindung wird zwischen jeden der Blöcke von n Informationsbits ein Block Trennbits aufgenommen. Die Trennbits werden in denjenigen Fällen, wo das Format nicht durch die (d, k)-Anforderung vorgeschrieben wird, derart gewählt, daß das NF-Spektrum und insbesondere der Gleichstromanteil möglichst gering ist.

Description

A. Hintergrund der Erfindung
A(I) Gebiet der Erfindung

Die Erfindung bezieht sich auf ein Verfahren zum Umkodieren einer Folge Datenbits in eine Folge Kanalbits, wobei die Folge Datenbits in unmittelbar aufeinanderfolgende Blöcke von je m Datenbits aufgeteilt wird und diese Blöcke in aufeinanderfolgende Blöcke von (ti\ + n₂) Kanalbits (m + n₂ > m) umkodiert werden und die Blöcke Kanalbits je einen Block von n\ Informationsbits und einen Block von n₂ Trennbits enthalten derart, daß aufeinanderfolgende Blöcke Informationsbits durch jeweils nur eine Block Trennbits getrennt werden, zwei aufeinanderfolgende Kanalbits eines ersten Typs, dzs Typs »1«, durch mindestens dunmittelbar aufeinanderfolgende Bits eines zweiten Typs, des Typs »0«, getrennt werden und die Anzahl unmittelbar aufeinanderfolgender Kanalbits vom zweiten Typ höchstens k ist, sowie auf einen Demodulator zum Dekodieren der entsprechend dem Verfahren kodierten Datenbits und auf einen Aufzeichnungsträger mit einer mittel dieses Verfahren erzeugten Informationsstruktur mit Folgen von Kanalbitzellen.

Bei der digitalen Übertragung oder in magnetischen und optischen Aufnahme-AViedergabesystemen liegt die zu übertragende bzw. aufzunehmende Information meistens in Form einer Folge von Zeichen vor. Diese Zeichen bilden zusammen das (oft binäre) Alphabet. Für den Fall, daß es sich um ein binäres Alphabet handelt (weiterhin wird dieses Alphabet durch die Zeichen »1« und »0« dargestellt), kann das eine Zeichen, beispielsweise die »1«, entsprechend dem NRZ-Mark-Kode auf der Magnetplatte, dem Magnetband oder auf der optischen Platte als Übergang zwischen zwei Zuständen von Magnetisierung oder zwei Orten eines optisch aktiven Bereichs festgelegt werden. Das andere Zeichen, die »0«, wird durch das Fehlen eines derartigen Überganges festgelegt.

Infolge bestimmter Systemanforderungen bestehen in der Praxis für die Folgen von Zeichen, die auftreten dürfen, Beschränkungen. So wird in machen Systemen die Anforderung gestellt, daß die Folge von Zeichen selbsttaktend ist. Dies bedeutet, daß die Folge zu übertragender bzw. aufzunehmender Zeichen genügend Übergänge aufweisen muß, um ein Taktimpulssignal, das zur Detektion und Synchronisation notwendig ist, aus der Zeichenfolge zu erzeugen. Eine andere Anforderung kann sein, daß bestimmte Zeichenfolgen in dem Informationssignal vermieden werden sollen, weil diese Folgen speziellen Zwecken, beispielsweise Synchronisationsfolgen, vorbehalten werden. Eine Nachahmung der Synchronisierungsfolge durch das Informationssignal beeinträchtigt die Eindeutigkeit des Synchronisationssignals und damit die Eignung zu diesem Zweck. Eine weitere Anforderung kann sein, die Übergänge einander nicht zu schnell folgen zu lassen, um die Intersymbolinlcrferenz zu beschränken.

Im Falle magnetischer oder optischer Aufzeichnung kann diese Anforderung auch mit der Informationsdichte auf dem Aufzeichnungsträger in Zusammenhang gebracht werden, dann wenn bei einem bestimmten Mindestabstand zwischen zwei aufeinanderfolgenden Übergängen auf dem Aufzeichnungsträger das entsprechende minimale Zeitintervall (T_mi„) des aufzuzeichnenden Signals vergrößert werden kann, wird die Informationsdichte in demselben Ausmaß vergrößert. Auch die minimale Bandbreite (B_mi„), die erforderlich ist, hängt mit dem minimalen Abstand T_mj„ zwischen Übergängen

zusammen.

Wenn Informationskanäle benutzt werden, die keinen Gleichstrom übertragen, wie dies meistens bei magnetischen Aufzeichnungskanälen der Fall ist, führt dies zu der Anforderung, daß die Zeichenfolgen in dem Informationskanal einen möglichst geringen (oder überhaupt keinen) Gleichstromanteil aufweisen.

A( 1) Beschreibung des Standes der Technik

Ein Verfahren der eingangs beschriebenen Art ist aus dem Bezugsmaterial D(I) bekannt. Der Artikel bezieht sich auf Blockkodierungen, wobei ausgegangen wird von d-, k- oder (d, ^begrenzten g-wertigen Blöcken von Zeichen und die Blöcke den nachfolgenden Anforderungen entsprechen:

(a) «/-begrenzt: zwei Typ-» 1 «-Zeichen werden durch eine Folge von mindestens ei aufeinanderfolgenden Typ- »O«-Zeichen gelrennt;

(b) ^-begrenzt: die maximale Länge einer Folge aufeinanderfolgender Zeichen von dem Typ »0« ist k.

Eine Folge von Datenbits wird in unmittelbar aufeinanderfolgende Blöcke von je m Datenbits aufgeteilt. Diese Blöcke von m Datenbits werden zu Blöcken von π Informationsbits umkodiert (n > m). Dadurch, daß η > m ist, ist die Anzahl Kombinationen mit η Informationsbits größer als die Anzahl möglicher Blöcke Datenbits (2^m). Wird die Anforderung von beispielsweise d-begrenzt an die zu übertragenden bzw. aufzuzeichnenden Blöcke Informationsbits gestellt, so wird die Abbildung der 2^m Blöcke Datenbits auf ebenfalls 2™ Blöcke Informationsbits (aus einer möglichen Anzahl von 2" Blöcken) derart gewählt, daß nur auf diejenigen Blöcke Informationsbits abgebildet wird, die die gestellte Anforderung erfüllen.

In der Tabelle I auf Seite 439 aus dem Bezugsmaterial D(I) ist dargestellt, wie viele unterschiedliche Blöcke Informationsbits es gibt, abhängig von der Länge des Blocks (n) und der gestellten Anforderung an d. So gibt es 8 Blöcke Informationsbits mit einer Länge η = 4 unter der Bedingung, daß der minimale Abstand d = 1 ist. Daher könnten Blöcke Datenbits mit einer Länge m = 3 (2³ = 8 Datenworte) durch Blöcke Informationsbits mit einer Länge η = 4 wiedergegeben werden, wobei in den Blöcken Informationsbits zwei aufeinanderfolgende Typ- »!«-Zeichen durch mindestens ein Typ-»0«-Zeichen getrennt sind. Die Kodierung lautet dann für dieses Beispiel (das Zeichen ++ steht für Abbilden des Abbilden des einen Blocks zu dem anderen und umgekehrt):

000 - 0000

001 — 0001
010*» 0010
011-0100

100 ~ 0101

101 — 1000
110—1001
111-1010

Bei unmittelbar aufeinander folgenden Informationsworten kann jedoch in manchen Fällen nicht ohne weileres die gestellte Anforderung (in dem Beispiel die ^-Anforderung) erfüllt werden. In dem genannten Artikel wird vorgeschlagen, zwischen den Blöcken von Informationsbits Trennbits einzufügen. In dem Fall der (/-begrenzten Kodierung ist ein Block Trennbits mit rf-Bits von dem Typ »0« ausreichend. In dem obenstehend angegebenen Beispiel mit d = 1 reicht nur ein Trennbit (nur eine Null). Jeder Block von 3 Datenbits wird dann mit 5 (4 + 1) Kanalbits kodiert.

Ein Nachteil dieser Kodierungsart ist, daß der Anteil der niedrigen Frequenzen (einschließlich Gleichstrom) an dem Frequenzspektrum des Stromes von Kanalbits ziemlich hoch ist. Ein weiterer Nachteil ist, daß die Kodierwandler (Modulator, Demodulator) und insbesondere der Demodulator verwickelt ist.
in bezug auf den ersten Nachteil sei erwähnt, daß in dem Bezugsmaterial D(2) angegeben ist, daß der

,5 Gleichstromanteil der (d. xy-begrenzten Kodierungen dadurch beschränkt werden kann, daß die Blöcke Kanalbits durch ein sogenanntes invertierendes bzw. ein nicht invertierendes Glied verbunden werden. Das Vorzeichen des Beitrags des augenblicklichen Blocks Kanalbits zu dem Gleichstromanteil wird damit derart gewählt, daß der Gleichstromanteil der vorhergehenden Blöcke Kanalbits verringert wird. Es handelt sich hier jedoch um eine (d, /^begrenzte Kodierung, deren Blöcke Informationsbits ohne Beeinträchtigung der (d, A/Anforderung unmittelbar aufeinainder folgen können, wodurch das Hinzufügen von Trennbits aus diesem Grunde überflüssig ist

B. Zusammenfassung der Erfindung

Die Erfindung hat zur Aufgabe, ein Verfahren der eingangs erwähnten Art zum Kodieren einer Folge Datenbits in eine Folge Kanalbits zu schaffen, das die Niederfrequenzspektrumeigenschaften des aus den Kanalbits abzuleitenden Signals verbessert und einen einfachen Demodulator ermöglicht
Diese Aufgabe wird erfindungsgemäß durch die nachfolgenden Schritte gelöst:

1. Das Umwandeln von Blöcken von m Bits erhaltender Datenbits in η Bits enthaltende Blöcke Informationsbits;

2. Das Erzeugen mehrerer möglicher Folgen von Kanalbits, die je mindestens einen Block Informationsbils und einen Block Trennbits enthalten und die je die Blöcke von Informationsbits enthalten, ergänzt um nur eine der möglichen Bitkombinationen der Blöcke Trennbits;
3. Das Ermitteln cles Gleichstromanteils jeder der möglichen Folgen Kanalbits, die in dem vorhergehenden Schritt ermitteil wurden;

4. Für jede der möglichen Folgen von Kanalbits das Ermitteln der Summe der Anzahl Trennbits und der Anzahl unmittelbar aufeinanderfolgender Informationsbits von dem Typ »0«, die unmittelbar einem Bit von

dem Typ »1« vorangeht und der Summe der Anzahl, die einem Bit von dem Typ »1« folgt, das einen Teil eines der Blöcke Trennbits bildet, und der Summe der Anzahl Trennbits und der Anzahl unmittelbar aufeinanderfolgender Informationsbits vom Typ »0«, die diesem Block von Trennbits unmittelbar vorangeht und folgt;

5. Das Erzeugen eines ersten Anzeigesignals für die Folgen von Kanalbits, für die die Werte der in dem vorhergehenden Schritt ermittelten Summen größer als dund höchstens gleich k sind;

6. Das Auswählen der Folge von Kanalbits, die zu dem ersten Anzeigesignal dieser Folge von Kanalbits, die den Gleichstromanteil minimalisiert, geführt haben aus den Folgen von Kanalbits, bei denen das erste Anzeigesignal erzeugt wurde.

C. Kurze Beschreibung der Zeichnungen

Anhand der Zeichnungen werden Ausführungsbeispiele der Erfindung und ihre Vorteile näher erläutert. Dabei zeigt

Fig. 1 einige Bitfolgen zur Erläuterung eines Ausführungsbeispiels des erfindungsgemäßen Kodierungsformats;

F i g. 2 einige weitere Ausführungsbeispiele des Formats der Kanalkodierung, wie dies bei der Verrringerung des Gleichstromanteils nach der Erfindung benutzt werden kann;

F i g. 3 ein Flußdiagramm eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens,

Fi g. 4 eine Darstellung eines Blocks Synchronisationsbits zum Gebrauch bei dem erfindungsgemäßen Verfahren,

F i g. 5 ein Ausführungsbeispiel eines erfindungsgemäßen Demodulator zum Dekodieren der erfindungsgemäß kodierten Datenbits,

Fig.6 ein Ausführungsbeispiel der Mittel zum Detektieren einer Folge von Sychronisationsbits nach der Erfindung,

F i g. 7 ein Ausführungsbeispiel eines Rahmenformats zum Gebrauch bei dem erfindungsgemäßen Verfahren. Entsprechende Elemente in den Figuren sind mit denselben Bezugszeichen angegeben.

D. Bezugsmaterial

(1) Tang, D. T., Bahl, L R., »Block codes for a class of constrained noiseless channels«, Information and Control Vol. 17, Nr. 5, Dez. 1970, Seiten 436-461.

(2) Patel, A. M., »Charge-constrained byte-oriented (0,3) code«, IBM Technical Disclosure Bulletin, Vol. 19, Nr. 7, Dez. 1976, Seiten 2715 - 2717.

35 E. Beschreibung der Ausführungsbeispiele

F i g. 1 zeigt einige Bitfolgen zur Erläuterung des Verfahrens zum Umkodieren einer Folge Datenbits (F i g. 1 a) in eine Folge Kanalbits (Ib). Die Folge Datenbits ist in geschlossene und aufeinanderfolgende Blöcke BD aufgeteilt. Jeder Block Datenbits weist m Datenbits auf. Als Beispiel wird weiterhin in der Beschreibung und in den Figuren m = 8 gewählt. Für jeden anderen Wert von m gilt jedoch entsprechendes. Ein Block m Datenbits Z?D, enthält im allgemeinen eine von 2^m möglichen Bitfolgen.

Derartige Bitfolgen eignen sich weniger gut dazu, unmittelbar optisch oder magnetisch aufgezeichnet zu werden, und zwar aus unterschiedlichen Gründen. Wenn nämlich zwei Datenzeichen von dem Typ »1«, die auf dem Aufzeichnungsträger beispielsweise als Obergang von der einen Magnetisierungsrichtung in die andere oder als Übergang zu einer Vertiefung aufgezeichnet werden, einander unmittelbar folgen, können diese Übergänge wegen der gegenseitigen Beeinflussung nicht zu dicht beisammen liegen. Die Informationsdichte wird dadurch beschränkt. Zugleich wird die minimale Bandbreite B_mm vergrößert, die erforderlich ist, um den Bitstrom zu übertragen bzw. aufzuzeichnen, wenn der minimale Abstand T_mm zwischen aufeinanderfolgenden Übergängen (B„,i„ = l/(2f_m,„) gering ist. Eine andere Anforderung, die oft an Systeme für Datenübertragung und optische bzw. magnetische Aufzeichnung gestellt wird, ist daß die Bitfolgen genügend Übergänge aufweisen, um aus dem Übertragenen Signal ein Taktimpulssignal zurückgewinnen, mit dem Synchronisation erzeugt werden kann. Ein Wort mit m Nullen, dem im ungünstigen Fall ein Wort vorhergeht, das auf eine Anzahl Nullen endet und wobei ein Wort folgt, daß mit einer Anzahl Nullen anfängt, würde die Taktimpulsextraktion gefährden.

An Informationskanäle, die keinen Gleichstrom übertragen, wie magnetische Aufzeichnungskanäle, wird außerdem die Anforderung gestellt, daß der aufzuzeichnende Datenstrom einen möglichst geringen Gleichstromanteil aufweist. Bei optischer Aufzeichnung ist es erwünscht, daß der niederfrequente Teil des Datenspektrums optimal unterdrückt wird, und zwar wegen der Servoregelungen. Außerdem wird die Demodulation vereinfacht, wenn der Gleichstromanteil relativ gering ist

Aus den obengenannten und anderen Gründen wird eine sogenannte Kanalkodierung auf die Datenbits angewendet bevor diese über den Kanal übertragen bzw. aufgezeichnet werden. Bei Blockkodierung (Bezugsmaterial D(I)) werden die Blöcke Datenbits, die je m Bits erhalten, als Blöcke Informationsbits kodiert, die je nj Informationsbits enthalten. In F i g. 1 ist dargestellt, wie der Block Datenbits BDi in einen Block Informationsbits BIi umgewandelt wird. Als Beispiel wird in der weiteren Beschreibung und in den Figuren für /7i = 14 gewählt. Dadurch, daß n\ größer ist als m, werden nicht alle Kombinationen, die mit n\ Bits gebildet werden können, auch benutzt; diejenigen Kombinationen, die nicht zu dem zu benutzenden Kanal passen, werden nicht benutzt. In dem angegebenen Beispiel brauchen also von den gut 16 000 möglichen Kanalworten nur 256 Worte für die erforderliche eins-zu-eins-Abbildung von Datenworten auf Kanalworte selektiert zu werden. Daher können an

die Kanalworte einige Anforderungen gestellt werden. Eine Anforderung ist, daß zwischen zwei aufeinanderfolgenden Informationsbits von einem ersten Typ, dem Typ »1«, innerhalb desselben Blocks von n\ Informationsbits mindestens d unmittelbar aufeinanderfolgende Informationsbits von einem zweiten Typ, dem Typ »0«, liegen. In der Tabelle I auf Seite 439 des Bezugsmaterials D( 1) ist dargestellt, wie viele binäre Worte es abhängig von dem Wert von dgibt. So ergibt es sich aus der Tabelle, daß es für n\ = 14 277 Worte mit mindestens zwei (d = 2) Bits von dem Typ »0« zwischen aufeinanderfolgenden Bits (von dem Typ »1«) gibt. Bei der Kodierung von Blöcken von 8 Datenbits, von denen 2⁸ = 256 Kombinationen auftreten können, als Blöcke von 14 Kanalbits kann die Anforderung d = 2 durchaus erfüllt werden.

Ein Aneinanderschließen der Blöcke Informationsbits Bl₁ ist jedoch nicht ohne weiteres möglich, wenn dieselbe Anforderung einer (/-Begrenzung nicht nur innerhalb eines Blocks von n\ Bits gestellt wird, sondern auch gerechnet über die Grenze zweier aufeinanderfolgender Blöcke hinweg. Dazu wird in dem Bezugsmaterial D(I) vorgeschlagen (Seite 451), zwischen die Blöcke Kanalbits ein oder mehrere Trennbits aufzunehmen. Es ist leicht ersichtlich, daß, wenn mindestens eine Anzahl Trennbits von dem Typ »0« aufgenommen wird, die gleich d ist, dann die Anforderung einer (/-Begrenzung erfüllt ist für die ganze Folge von Kanalbits. In F i.g. 1 ist dargestellt, daß ein Block Kanalbits BQ aus dem Block Informationsbits Bh und einem Block Trennbits SS, besteht. Der Block Trennbits weist /?2 Bits auf, wodurch der Block Kanalbits BQ n\ + n-i Bits aufweist. Als Beispiel wird in der weiteren Beschreibung und in den Figuren, wenn nicht anders angegeben, für ni = 3 gewählt.

Um die Taktimpulserzeugung möglichst zuverlässig zu machen, kann ebenfalls die Anforderung gestellt werden, daß die maximale Anzahl Typ-»0«-Bits, die ununterbrochen zwischen zwei aufeinanderfolgenden Typ- »1«-Bits innerhalb nur eines Blocks Informationsbits auftreten darf, auf einen bestimmten Wert k beschränkt ist. In dem angegebenen Beispiel mit m = 8 und /7| = 14 können also aus den 277 Worten, die der Bedingung d = 2 entsprechen, beispielsweise diejenigen Worte eliminiert werden, die für A: einen sehr großen Werten aufweisen. Es stellt sich heraus, daß k auf 10 beschränkt werden kann. Daher wird dann eine Folge von 2⁸ (allgemein 2"') Blöcken Datenbits von je 8 Bits (allgemein m) auf eine Folge von ebenfalls 2⁸ (allgmeine 2^m) Blöcke Informationsbits abgebildet, die auch durch die Anforderung d = 2 und k = 10 (allgemein d, it-begrenzt) aus 2^U (allgemein 2"') möglichen Blöcken Informationsbits selektiert sind. Die Zuordnung jedes der Blöcke Datenbits zu nur einem der Blöcke Informationsbits ist an sich noch eine freie Wahl. In dem genannten Bezugsmaterial D(I) ist in mathematisch geschlossener Form die Umwandlung von Datenbits in Informationsbits eindeutig bestimmt. Obschon diese Umwandlung im gründe brauchbar ist, wird, wie noch näher erläutert wird, eine andere Zuordnung bevorzugt.

Aneinanderschließung der außerdem jt-begrenzten Kanalwerte Bl, ist, ebenso wie dies für nur (/-begrenzte Blöcke galt, nur möglich, wenn Trennblöcke zwischen den Blöcken Informationsbits Bl,- vorgesehen sind. Dazu können im gründe dieselben Trennblöcke von je /72 Bits benutzt werden, weil die Anforderungen (/-begrenzt und /r-begrenzt nicht gegensätzlich, sondern vielmehr komplementär sind.

Sollte daher die Summe der Anzahl Bitwerte von dem Typ »0«, die einem bestimmten Trennblock vorangeht, der Anzahl, die dem Trennblock folgt, und der /J₂ Bits des Trennblocks selbst den Wert k überschreiten, so muß mindestens einer der Bitwerte vom Typ »0« des Trennblocks durch einen Bitwert von Typ »1« ersetzt werden, damit die Folge von Nullen in Folgen aufgeteilt wird, die je höchstens k lang sind.

Außer zur Gewährleistung davon, daß die Anforderungen der (d, λ^-Begrenzung erfüllt werden, können die Trennblöcke derart bemessen werden, daß diese außerdem zum Minimalisieren des Gleichstromanteils benutzt werden können. Dem liegt die Erkenntnis zugrunde, daß zwar für manche Aneinanderschließungen von Blöcken Informationsbits ein bestimmtes Format des Blocks Trennbits vorgeschrieben wird, daß aber in einer Vielzahl von Fällen entweder keine Anforderungen oder nur beschränkte Anforderungen an das Format des Blocks Trennbits gestellt werden. Der auf diese Weise geschaffene Raum wird zum Minimalisieren des Gleichstromanteils benutzt.

Das Entstehen und das Anwachsen des Gleichstromanteils kann wie folgt erklärt werden. Der Block Informationsbits Bl] nach Fig. Ib wird beispielsweise in Form eines NRZ-Mark-Formats auf dem Aufzeichnungsträger festgelegt. Bei diesem Format wird eine »1« durch einen Übergang am Anfang der betreffenden Bitzelle festgehalten und eine »0« als kein Übergang aufgezeichnet. Die in Bl, dargestellte Bitfolge nimmt dann eine Form an, die durch WFbezeichnet ist und in der diese Bitfolge auf dem Aufzeichnungsträger aufgezeichnet wird. Diese Folge hat einen Gleichstromanteil, weil bei der betreffenden Folgen der positive Pegel den negativen Pegel in der Länge übertrifft. Ein Maß, das oft angewandt wird für den Gleichstromanteil, ist der digitale Summenwert, abgekürzt DSW. Der DSlV ist, unter der Voraussetzung, daß die Pegel der Wellenform WF + 1 bzw. — 1 sind, dann gleich dem laufenden Intergral der Wellenform IVF und ist in dem in F i g. 16 dargestellten Beispiel + 67^ wobei Γ die Länge nur eines Bitintervalls ist Wenn derartige Aufeinanderfolgen wiederholt werden, wird der Gleichstromanteil anwachsen. Dieser Gleichstromanteil führt im allgemeinen zu einer Basiszeilenbewegung und verringert den effektiven Rauschabstand und damit die Zuverlässigkeit der Detektion der aufgezeichneten Signale.
Der Block Trennbits BSi wird wie folgt zum Beschränken des Gleichstromanteils benutzt Zu einem bestimmten Augenblick wird ein Block Datenbits BDi angeboten. Dieser Block Datenbits BD, wird beispielsweise mittels einer in einem Speicher gespeicherten Tabelle in einen Block Informationsbits Bl umgewandelt Daraufhin wird eine Anzahl möglicher (n\ + ni) Bits enthaltender Blöcke Kanalbits erzeugt Diese Blöcke enthalten alle denselben Block Informationsbits (Bitzellen 1 bis einschließlich 14, F i g. Ib), ergänzt um die möglichen Bitkombinationen der /7₂ Trennbits (Bitzellen 15,16 und 17, F i g. Ib). Daher entsteht in dem Beispiel nach F i g. Ib eine Folge Kanalbits, bestehend aus 2"2 = 8 möglichen Blöcken. Von jedem der möglichen Blöcke Kanalbits werden daraufhin die folgenden Parameter in einer im gründe beliebigen Reihenfolge ermittelt:

a) ermitteln, ob für den betreffenden möglichen Block Kanalbits in Anbetracht des vorhergehenden Blocks Kanalbits die Anforderung der (/-Begrenzung und die Anforderung der Jt-Begrenzung sich nicht mit dem Format des betreffenden Blocks Trennbits widerspricht;

b) ermitteln, welcher der DSlVfür den betreffenden möglichen Block Kanalbits ist.

Für die möglichen Blöcke Kanalbits, die sich in der Anforderung der c/-Begrenzung und /r-Begrenzung nicht widersprechen, wird ein erstes Anzeigesignal erzeugt. Die Wahl der Kodierungsparameter gewährleistet, daß mindestens für einen der möglichen Blöcke Informationsbits ein derartiges Anzeigesignal erzeugt wird. Zum Schluß wird aus den möglichen Blöcken Kanalbits, für die ein erstes Anzeigesignal erzeugt ist, beispielsweise der Block Kanalbits gewählt, der im Absolutwert den kleinsten DSWhat. Eine besser Methode ist jedoch, den DSW der vorhergehenden Blöcke Kanalbits zu speichern und aus den Blöcken Kanaibits, die als nächster zu übertragen werden, in Betracht kommen, denjenigen Block zu wählen, der den gespeicherten DSlV im Absolutwert abnehmen läßt. Das auf diese Weise gewählte Wort wird übertragen bzw. aufgezeichnet.

Ein Vorteil dieses Verfahrens ist, daß durch die für andere Zwecke bereits notwendigen Trennbits auf einfache Weise außerdem zum Beschränken des Gleichstromanteils benutzt werden können. Ein weiterer Vorteil ist, daß der Eingriff in dem zu übertragenen Signal auf die Blöcke Trennbits beschränkt ist und sich nicht bis an die Blöcke Informationsbits erstreckt (abgesehen von der Polarität der zu übertragenden bzw. aufzuzeichnenden Wellenform). Die Demodulation des ausgelesenen aufgezeichneten Signals braucht dann nur sich auf die Informationsbits zu beziehen. Die Trennbits können außer Betracht bleiben.

Einige weitere Ausführungsbeispiele des Verfahrens sind in F i g. 2 dargestellt. F i g. 2a zeigt auf schematische Weise die Reihe von Blöcken Kanalbits BQ-\, BQ, BQ+\, ..., die eine vorgegebene Anzahl (n\ + /J₂) Bits enthalten. Die Blöcke Kanalbits enthalten Blöcke Informationsbits von je n\ Bits und Blöcke Trennbits... ßS,_2, BSi-u BSi, SS/+1... von je n₂ Bits.

Der Gleichstromanteil wird in diese, Ausführungsbeispiei über mehrere Blöcke gleichzeitig ermittelt, beispielsweise wie auch in Fig.2a dargestellt über zwei Blöcke Kanalbits BQ und BQ₊u Das Ermitteln des Gleichstromanteils erfolgt auf entsprechende Weise wie bei dem Ausführungsbeispiel nach F i g. 1 in dem Sinne, daß je Superblock SBC, die möglichen Formate Superblöcke erzeugt werden, d. h. die Blöcke Informationsbits für Block ßC/und Block BCi₊) werden mit all den möglichen Kombinationen, die mit den /72 Trennbits des Blocks BSi und des Blocks ßS,+ i gebildet werden können, ergänzt. Aus dieser Menge wird daraufhin diejenige Kombination gewählt, die den Gleichstromanteil minimalisiert Ein Vorteil dieses Verfahrens ist, daß der restliche Gleichstromanteil einen gleichmäßigeren Charakter aufweist, weil über mehr als nur einen Block Kanalbits im voraus ersichtlich ist, welcher Eingriff optimal ist. Eine günstige Abwandlung dieses Verfahrens unterscheidet sich dadurch, daß der Superblock SBC₁(F i g. 2a) nach durchgeführter Minimalisierung der Gleichstromunbalance um nur einen Block Kanalbits BQ verschoben wird. Dies bedeutet, daß der Block BQ (in F i g. 2a), der einen Teil des Superblocks SBC, bildet, verarbeitet wird und der folgende Superblock SBQ+\ (nicht dargestellt) die Blöcke BC_l+\ und BQ+2 (nicht dargestellt) enthält, wodurch die obenstehend dargestellte Minimalisierung der Gleichstromunbalance durchgeführt wird. Der Block ßC,+ i bildet also einen Teil des Superblocks SBQ sowie des nachfolgenden Blocks SßC,+ i· Es ist dabei durchaus möglich daß die (einstweilige) Wahl für die Trennbits in Block ßS,₊1 gemarkt im Superblock SBQ von der endgültigen Wahl im Superblock SBQ₊ 1 abweicht. Dadurch daß jeder Block mehrere Male (in diesem Beispiel zweimal) verwendet wird, wird die Gleichstromunbalance und damit der Rauschanteil weiter verringert.

F i g. 2b zeigt ein weiteres Ausführungsbeispiel, wo der Gleichstromanteil über mehrere Blöcke gleichzeitig (SBCj)ermittelt wird, beispielsweise, wie in Fig.2b dargestellt wird über vier Blöcke Kanalbits BCjW₃ BCjW, ßC/⁽³⁾ und BCjW. Diese Blöcke Kanalbits enthalten je eine bestimmte Anzahl n\ Informationsbits. Die Anzahl Trennbits, die die Blöcke Trennbits BSj¹A BSjW, BSjW und BSjW enthalten ist, jedoch nicht für jeden Block Kanalbits dieselbe. Beispielweise kann die Anzahl Informationsbits 14 betragen, und die Anzahl Trennbits kann für die Blöcke BSjW, BSjW und BSjW je 2 und für Block BSjW 6 betragen. Das Ermitteln des Gleichstromteils erfolgt auf entsprechende Weise, wie für das Ausführungsbeispiel nach F i g. 2a beschrieben worden ist.

Ein Vorteil dieses Verfahrens — außer den bereits genannten Vorteilen, die auch in diesem Fall gelten — ist, daß die Verfügbarkeit eines relativ langen Blocks Trennbits die Möglichkeiten zur Beschränkung des Gleich-Stromanteils vergrößert Insbesondere ist der restliche Gleichstromanteil einer Folge Kanalbits, wobei jeder Block Kanalbits eine gleiche Anzahl von beispielsweise 3 Bits aufweist, größer als der restliche Gleichstromanteil einer Folge von Kanalbits, deren Blöcke Trennbits im Durchschnitt 3 Bits aufweisen, jedoch verteilt in 2-2-2-6 Bits.

Es sei bemerkt, daß die beschriebenen Zeitfolgen von Funktionen und zugehörenden Zuständen des Verfahrens in universellen sequentiellen Logikschaltungen verwirklicht werden können, wie handelsüblichen Mikroprozessoren mit zugeordneten Speichern und mit zugeordneten peripheren Einrichtungen. Ein Flußdiagramm einer derartigen Verwirklichung ist in F i g. 3 dargestellt. Zu den Bezeichnungen der Blöcke, die die Funktionen und die Zustände des Verfahrens zum Kodieren in zeitlicher Folge erläutern, gehören die folgenden erklärenden Texte. In der Spalte A ist das Bezugszeichen, in der Spalte B die Bezeichnung des geometrischen Blocks und in der Spalte C der erläuternde Text zu dem betreffenden geometrischen Block angegeben.

2 BD,

ίο 3 BIi(BD₁)

4 j: -

20

40 45

7 BG: Bh+BS>

8 DSK' =

9 >kLx1

ίο

11 DSW: = Max

12

DSW + DSV_ac,

50 13 min/DSW/ =

14 SC,¹

55 15 DSVV.cc: = DSVA')

16 /: = .1+1

60 Der digitalen Summenwert (DSW) der vorhergehenden Blöcke Kanalbits erhält am Anfang des Verfahrens den Wert Null. Das erste Datenwort BD bekommt die Nummer / = 0. Es wird fortgefahren mit dem geometrischen Block 2;

Aus einem Speicher wird der Block Datenbits von m Bits mit der Nummer /gewählt Es wird fortgefahren mit dem geometrischen Block 3;
Der Block Datenbits mit der Nummer ι (BD₁) wird umgewandelt mittels einer im Speicher gespeicherten Tabelle in einen Block Informationsbits von Πι Bits (BI₁); es wird fortgefahren mit dem geometrischen Block 4.
Ein Parameter j wird initialisiert auf einen Wert 0; der Parameter/' ist die Nummer eines der q Blöcke Kanalbits von n\ + j?2 Bits, der möglicherweise zur Übertragung bzw. Aufzeichnung in Betracht kommt; es wird fortgefahren mit dem geometrischen Block S;
Das Parameter/ wird um 1 erhöht; es folgt der geometrische Block 6.
Wenn von allen Q möglichen Blöcken Kanalbits die relevanten Parameter ermittelt sind, wird mit dem Vorgang fortgefahren, der durch den geometrischen Block 13 bezeichnet ist Dies ist bei dem geometrischen Block 6 mit der Verbindung N angegeben. Wenn j < Q ist, wird mit dem Vorgang fortgefahren, der durch den geometrischen Block 7 angegeben ist;

Der/mögliche Block Kanalbits Z?C/wird dadurch gebildet, daß der Block Informationsbits BI-, mit der j. Kombination des Blocks Trennbits BSi ergänzt wird; es folgt der geometrische Block 8;

Der DSVdes/. möglichen Blocks Kanalbits wird ermittelt; es wird fortgefahren mit dem geometrischen Block 9;

Es wird getestet, ob der /' mögliche Block Kanalbits bei Aneinanderschließung mit dem vorhergehenden Block Kanalbits BQ-\ die Anforderung der jt-Begrenzung erfüllt Wird diese Anforderung erfüllt, dann wird fortgefahren mit dem Vorgang, der durch den geometrischen Block 10 angegeben ist (Verbindung N). Wird diese Anforderung nicht erfüllt, so wird fortgefahren mit dem Vorgang, der durch den geometrischen Block 11 angegeben ist (Verbindung Y).

Es wird getestet, ob der /' mögliche Block Kanalbits bei Aneinanderschließung mit dem vorhergehenden Block Kanalbits BQ-\ die Anforderung der {/-Begrenzung erfüllt. Wird diese Anforderung erfüllt, so wird fortgefahren mit dem Vorgang, der durch den geometrischen Block 12 angegeben ist (Verbindung N). Wird diese Anforderung nicht erfüllt, so wird ebenfalls fortgefahren mit dem Vorgang, der durch den geometrischen Block 11 angegeben ist (Verbindung Y);

Dem DSlV des /' Blocks Kanalbits wird ein derart hoher Wert (Max) erteilt, daß dieser Block bestimmt nicht gewählt werden kann; es folgt der geometrische Block 12;

Der DSlV des /. Blocks Kanalbits (DSWu)) wird zu dem gespeicherten DSW(DSWacc) der vorhergenden Blöcke Kanalbits addiert zum Erhalten eines neuen gespeicherten Wertes des DSW (DSWiH); es folgt der geometrische Block 5;

Der minimale Wert des DSW der q möglichen Blöcke Kanalbits wird ermittelt; es stellt sich heraus, daß dies der DSWdes 1. Blocks Kanalbits ist. Es wird fortgefahren mit dem geometrischen Block 14;
Der 1. Block Kanalbits wird aus den q möglichen Blöcken gewählt; es wird fortgefahren mit dem geometrischen Block 15;
Der gespeicherte Wert des DSW(DSW_act) wird dem gespeicherten Wert des DSlV des gewählten 1. Blocks Informationsbits gleichgemacht; es folgt der geometrische Block 16;

Die Nummer der Blöcke Daten- und Informationsbits wird um 1 erhöht. Es wird fortgefahren mit dem geometrischen Block 2; der Zyklus wird nun abermals durchlaufen für den folgenden, den (i + 1). Block Daten-

Das obenstehende Flußdiagramm wird auf das Ausführungsbeispiel nach F i g. 1 angewandt. Für die Ausführungsbeispiel nach F i g. 2 gelten, unter Berücksichtigung der dabei bereits beschriebenen Änderungen, entspre-65 chende Flußdtagramme.

Um beim Demodulieren des übertragenen oder aufgezeichneten Stromes von Kanalbits zwischen den Informationsbits und den Trennbits einen Unterschied machen zu können, werden in den Strom von Kanalbits Blöcke (773 + nt) Synchronisationsbits aufgenommen, und zwar ni Synchronisationsinformationsbits und nn Synchroni-

sationstrennbits. Es wird beispielsweise immer nach einer bestimmten Anzahl Blöcke Informations- und Trennbits ein Block Synchronisationsbits eingefügt Nach Detektion dieses Wortes läßt sich dann eindeutig ermitteln, an welchen Bitstellen Informationsbits und an welchen Bitstellen Trennbits vorhanden sind. Es muß daher vermieden werden, daß das Synchronisationswort durch bestimmte Bitfolgen in den Informations- und Trennblöcken nachgeahmt werden kann. Dazu kann beispielsweise ein einzigartiger, d. h. nicht in Informations- und Trennbitfolgen autretender Block von Synchronisationsbits gewählt werden. Folgen, die nicht die Anforderung der d-Begrenzung bzw. it-Begrenzung erfüllen, sind dafür weniger interessant, weil die Informationsdichte oder die selbsttaktenden Eigenschaften dann beeinträchtigt werden. Innerhalb der Gruppe von Folgen, die die Anforderungen der (d, λ/Begrenzung erfüllen, ist die Wahl jedoch sehr beschränkt.

Es wird daher eine andere Art und Weise vorgeschlagen. Der Block von Synchronisationsbits weist beispielsweise mindestens zweimal unmittelbar aufeinanderfolgend eine Folge auf, die zwischen zwei aufeinanderfolgenden Bits vom Typ »1« s Bits vom Typ »0« aufweist Vorzugsweise ist 5 gleich k. In Fig.4 ist ein Block Synchronisationsbits SYN angegeben. Der Block enthält zweimal unmittelbar aufeinanderfolgend eine Folge 10000000000 (eine 1 mit nachfolgenden 10 Nullen), die mit 5VTVPi bzw. 5VTVP₂ bezeichnet ist. Diese Folg'e kann auch in dem Strom von Kanalbits auftreten, und zwar für Folgen mit k = 10. Um zu vermeiden, daß die Folge jedoch zweimal unmittelbar aufeinanderfolgend außerhalb des Blocks Synchronisationsbits auftritt, wird das erste Anzeigesignal unterdrückt, wenn die Summe der Anzahl Trennbits und der Anzahl unmittelbar aufeinanderfolgender Informationsbits vom Typ »0«, die unmittelbar einem Bit von dem Typ »1« vorangehen, welches letztgenanntes Bit einen Teil des Blocks Trennbits bildet, gleich k ist und auch gleich der Summe der Anzahl unmittelbar aufeinanderfolgender Informationsbits von dem Typ »0«, die dem genannten Bit von dem Typ »1« des Blocks von Trennbits folgen, gleich ist Die andere bereits angegebene Art und Weise wäre, zweimal eine Folge 100000000000 (eine 1 mit nachfolgenden 11 Nullen) zu benutzen. Der Block von Synchronisationsbits weist weiterhin ebenfalls einen Block von Synchronisationstrennbits auf. Die Funktion des Blocks Trennbits entspricht der obenstehend beschriebenen Funktion des Blocks von Trennbits zwischen den Blöcken von Informationsbits. (Daher dienen sie zum Erfüllen der Anforderungen der (d, k)-Begrenzung und des beschränkten Gleichstromanteils). Die Maßnahmen, die getroffen wurden, um zu vermeiden, daß das Synchronisationsmustcr in der Folge von Kanalbits nachgeahmt wird, indem es zweimal unmittelbar nacheinander auftritt, vermeiden ebenfalls, daß dieses Muster dreimal vor- oder nach dem Block von Synchronisationsbits auftritt.

Das obenstehend beschriebene Verfahren, das auch als Modulieren oder Kodieren bezeichnet wird, ist in umgekehrter Richtung, d. h. beim Demodulieren oder Dekodieren stark vereinfacht. Die Beschränkung des Gleichstromanteils ist ohne Beeinflussung der Blöcke Informationsbits erreicht worden, so daß zum Demodulieren die Information in den Trennblöcken irrelevant ist Weiterhin ist die Wahl, die modulatorseitig getroffen wird, welcher m Bits lange Block Datenbits welchem n\ Bits langem Block Informationsbits zugeordnet wird, von Bedeutung nicht nur für den Modulator, sondern auch für den Demodulator. Von dieser Wahl hängt nämlich die Verwickeltheit des Demodulators ab. Bei Systemen für magnetische Aufzeichnung sind die Komplexität des Modulators und des Demodulators von gleicher Bedeutung, weil im allgemeinen beide in dem Gerät vorhanden sind. Bei Systemen für optische Aufzeichnung ist der Aufzeichnungsträger von dem »read-only«-Typ (»Festwert«), wodurch das Verbrauchergerät nur einen Demodulator zu erhalten braucht. Im letzteren Fall ist es also besonders wichtig, die Verwickeltheit des Demodulators möglichst klein zu machen, sogar auf Kosten der Verwickelheit des Modulators.

In F i g. 5 ist ein Ausführungsbeispiel eines Demodulators dargestellt, der aus Blöcken von 14 Informationsbits die Blöcke von 8 Datenbits demoduliert. F i g. 5a zeigt das Blockschaltbild des Demodulators und F i g. 5b schematisch einen Teil der Verdrahtung. Der Demodulator enthält UND-Tore 17-0 bis einschließlich 17-51 mit je einem oder mehreren Eingängen. Jedem der Eingänge, die gegebenenfalls invertierend ausgebildet sind, wird eines der 14 Bits der Blöcke Informationsbits zugeführt. In Fig. 5b ist unter der Spalte C, angegeben, wie dies ausgebildet ist. Die Spalte 1 stellt die am wenigsten signifikante Bitstelle Q des 14 Bits-Informationsblocks dar, die Spalte 14 die signifikanteste Bitstelle CW und die zwischenliegenden Spalten 2 bis einschließlich 13 stellen die übrigen ihrer Bilstelle entsprechend signifikanten Bitstellen dar. Die Zeilen 0 bis einschließlich 51 beziehen sich auf die Rangordnung des UN D-Tores, d. h. die Zeile 0 bezieht sich auf das Eingangsformat des UND-Tores 17-0, die Zeile 1 bezieht sich auf das Eingangsformat des UND-Tores 17-1 usw. Ein Zeichen 1 der ^Spalte auf Zeile./ bedeutet, daß das/ UND-Tor 17 an einem nicht invertierenden Eingang den Inhalt der /. Bitstelle ß, angeboten bekommt. Ein Zeichen 0 in der /. Spalte auf Zeile j beduetet, daß das / UND-Tor 17 an einem invertierenden Eingang den Inhalt der L Bitstelle (C₁) angeboten bekommt. Daher ist (Zeile 0) ein invertierender Eingang des UND-Tores 17-0 mit der 1. Bitstelle (C\) und ein nicht invertierender Eingang mit der 4. Bitstelle (Q) verbunden; weiterhin ist (Zeile 1) ein nicht invertierender Eingang des UND-Tores 17-0 mit der 3. Bitstelle (C3) verbunden usw.

Der Demodulator enthält weiterhin 8 ODER-Tore 18-1 bis einschließlich 18-8, deren Eingänge an die Ausgänge der UND-Tore 17-0bis einschließlich 17-51 angeschlossen sind. In Fig.5b ist unter der Spalte A-angegeben, wie dies verwirklicht ist. Die Spalte A\ bezieht sich auf das UND-Tor 18-1, die Spalte Ai bezieht sich auf das UND-Tor 18-2 ... und die Spalte A₈ bezieht sich auf das UND-Tor 18-8. Ein Buchstabe A in der i. Spalte der/ Zeile bezeichnet, daß der Ausgang des UND-Tores 17-/mit dem Eingang des ODER-Tores 18-/' verbunden ist.

Für die UND-Tore 17-50 und 17-51 ist der Anschluß wie folgt geändert. Ein invertierender Ausgang des UND-Tores 17-50 sowie 17-51 sind mit je einem Eingangeines weiteren UND-Tores 19 verbunden. Ein Ausgang der ODER-Schaltung 18-4 ist mit einem weiteren Eingang des UND-Tores 19 verbunden.

Die Ausgänge der ODER-Tore 18-1,18-2,18-3 und 18-5 bis einschließlich 18-8 und ein Ausgang des UND-Tores 19 sind mit je einem Ausgang 20-/verbunden. An diesem Ausgang ist daher in paralleler Form der dekodierte Block von 8 Datenbits verfügbar.

Der Demodulator nach Fig. 5a kann auch mittels einem sogenannten FPLA (»field programmable logic

array«) beispielsweise der Signetics Bipolar-FPLA vom Typ 82S100/82S101 ausgebildet werden. Die Tabelle nach F i g. 5b bildet dafür die Programmierungstabelle.

Der Demodulator nach Fig.5 ist durch seine Einfachheit für Systeme für optische Aufzeichnung vom »read-only«-Typ durchaus geeignet

Der Block von Synchronisationsbits kann mit Mitteln detektiert werden, die in F i g. 6 dargestellt sind. Das übertragene oder ausgelesene aufgezeichnete Signal wird einer Eingangsklemme 21 zugeführt Das Signal liegt in dem NRZ-M(ark)-Format vor. Dieses Signal wird unmittelbar einem ersten Eingang eines ODER-Tores 22 und über ein Verzögerungsglied 23 einem zweiten Eingang des ODER-Tores 22 zugeführt An dem Ausgang des ODER-Tores 22, das mit dem Eingang eines Schieberegisters 24 verbunden ist, ist dann ein sogenanntes NRZ-I-Signal verfügbar. Das Schieberegister enthält Teile mit je einem Abgriff, deren Anzahl der Anzahl Bits, die der Block von Synchronisationsbits aufweist, entspricht In dem bereits obenstehend verwendeten Beispiel muß das Schieberegister 23 Teile aufweisen, und zwar um die Folge 10000000000100000000001 enthalten zu können. Jeder Abgriff ist mit einem gegebenenfalls invertierenden Eingang eines UND-Tores 25 verbunden. Wenn die Synchronisationsfolge an den Eingängen des UND-Tores 25 vorhanden ist, wird an einem Ausgang 26 dieses UND-Tores ein Signal erzeugt, das als Anzeigesignal zum Detektieren des Synchronisationsmusters dienen kann. Mit Hilfe dieses Signals wird der Strom von Bits in Blöcke von (m + m) Bits aufgeteilt Diese Blöcke Kanalbits werden nacheinander in ein weiteres Schieberegister geschoben. Die signifikantesten m Bits werden parallel ausgelesen und den Eingängen der UND-Tore 17 zugeführt wie in Fig. 5a angegeben ist Die am wenigstens signifikanten n₂ Bits sind zum Demodulieren irrelevant

Das kodierte Signal wird beispielsweise auf einem optischen Aufzeichnungsträger aufgezeichnet. Das Signal hat eine Form, die durch WFin Fig. Ib gegeben ist Auf dem Aufzeichnungsträger wird das Signal in einer spiralförmigen Informationsstruktur angebracht Die Informationsstruktur weist eine Folge einer Anzahl Supcrblöcke auf, beispielsweise von dem Typ, der in F i g. 7 dargestellt ist Ein Superblock SBi enthält einen Block von Synchronisationsbits SYNj der wie in F i g. 4 dargestellt aufgebaut ist und eine Anzahl (33 in dem Ausführungsbeispiel) Blöcke Kanalbits von je (tt\ + m) Bits BQ, BC₂ ... BCn. Ein Kanalbit von dem Tpy »1« wird durch einen Übergang in dem Aufzeichnungsträger dargestellt, beispielsweise einen Übergang zu einer Vertiefung; ein Kanalbit von dem Typ »0« wird auf dem Aufzeichnungsträger durch das Fehlen eines Überganges dargestellt. Die spiralförmige Informationsspur ist in Elementarzellen, den Bitzellen, aufgeteilt Diese Bitzellen bilden auf dem Aufzeichnungsträger eine räumliche Struktur, die einer Aufteilung in der Zeit (Periodenzeit nur eines Bits) des Stromes von Kanalbits entspricht.

Unabhängig von dem Inhalt der Informations- und Trennbits können an dem Aufzeichnungsträger eine Anzahl Besonderheiten erkannt werden. Die Anforderung der Ar-Begrenzung bedeutet für den Träger, daß der Maximalabstand zwischen zwei aufeinanderfolgenden Übergängen k + 1 Bitzellen beträgt. Die längste Verliefung (bzw. -Nicht-Vertiefung) hat also eine Länge von (k + 1) Bitzellen. Die Anforderung der «/-Begrenzung

bedeutet, daß der minimale Abstand zwischen zwei aufeinanderfolgenden Übergängen d + 1 beträgt Die kürzeste Vertiefung (bzw. Teil zwischen zwei Vertiefungen) hat daher eine Länge von (d + 1) Bitzellcn. Weiterhin tritt in regelmäßigen Abständen eine Vertiefung mit der maximalen Länge auf mit einem nachfolgenden (oder vorhergehenden) nicht vertieften Teil mit der maximalen Länge. Diese Struktur bildet einen Teil des Blocks des Synchronisationsbits.

In einer bevorzugten Ausführungsforn? ist Ar = 10, d = 2 und enthält ein Superblock SS; 588 Kanalbitzellcn. Der Superblock SS, enthält einen Block Synchronisationsbits von 27 Bitstellen und 33 Blöcke Kanalbitzcllen von je 17(14 + 3) Kanalbitzellen.

Ein Modulator, ein Übertragungskanal, beispielsweise ein optischer Aufzeichnungsträger und ein Demodulator können zusammen einen Teil eines Systems bilden, beispielsweise eines Systems zur Umwandlung von analoger Information (Musik, Sprache) in digitale Information, die auf einem optischen Aufzeichnungsträger aufgezeichnet wird. Die Information, die auf diesem Aufzeichnungsträger (bzw. eine Kopie davon) aufgezeichnet ist, kann durch Verwendung einer Anordnung wiedergegeben werden, die zum Wiedergeben der Art der Information geeignet ist, die auf dem Aufzeichnungsträger festgelegt ist.
Der Wandler enthält insbesondere einen Analog-Digital-Wandler zum Umwandeln des aufzuzeichnenden analogen Signals (Musik, Sprache) in ein digitales Signal eines bestimmten Formates (Quellenkodierung). Weiterhin kann der Wandler einen Teil eines Fehlerkorrektursystems enthalten. In dem Wandler wird das digitale Signal in ein Format umgewandelt, mit dem die Fehler, die insbesondere beim Auslesen des Aufzeichnungsträgers auftreten, in der Anordnung zum Wiedergeben der Signale korrigiert werden können.

Das digitale fehlergesicherte Signal wird daraufhin dem obenstehend beschriebenen Modulator (Kanalkodierung) zum Umwandeln in ein an die Kanaleigenschaften angepaßtes digitales Signal zugeführt. Zugleich wird das Synchronisationsmuster zugeführt, und das Signal wird in ein geeignetes Rahmenformat gebracht. Das auf diese Weise erhaltene Signal wird dazu benutzt, ein Steuersignal, beispielsweise für einen Laser, zu erzeugen (NRZ-Mark-Format), mit dem eine spiralförmige Informationsstruktur in Form einer Folge von Vertiefungen bestimmter Längen auf dem Aufzeichnungsträger angebracht wird.

Der Aufzeichnungsträger bzw. eine Kopie davon kann einer Anordnung zum Wiedergeben der dem Aufzcichni_inCTQtrsicy£_r entnommenen !nforniäiioniibits üus^aclcscn worden. Die Anordnun*⁷ enthalt düKU einen bereits detailliert beschriebenen Demodulator, den Dekoderteil des Fehlerkorrektursystcnis und einen Digital-Analog-Wandler zum Zurückgewinnen einer Wiedergabe des analogen Signals, das dem Wandler angeboten wird.

Hierzu 5 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zum Umkodieren einer Folge Datenbits in eine Folge Kanalbits, wobei die Folge Datenbits in unmittelbar aufeinanderfolgende Blöcke von je m Datenbits aufgeteilt wird und diese Blöcke in aufeinanderfolgende Blöcke von (m + n₂) Kanalbits (n\ + n₂ > /n^ umkodiert werden und wobei die Blöcke Kanalbits je einen Block von n\ Informationsbits und einen Block von n₂ Trennbits enthalten derart daß aufeinanderfolgende Blöcke von Informationsbits durch jeweils nur einen Block Trennbits getrennt werden, und daß eine (W, k)-Bedingung erfüllt ist, d. h. daß zwei aufeinanderfolgende Kanalbits von einem ersten Typ, des Typs »1«, durch mindestens c/dann höchstens k unmittelbar aufeinanderfolgende Bits eines zweiten Typs, des Typs »0«, ίο getrennt werden, gekennzeichnet durch die nachfolgenden Schritte:

-1- das Umwandeln der Blöcke von m Bits enthaltender Datenbits in n\ Bits enthaltende Blöcke Informationsbits derart, daß die (d, Jr^Bedingung erfüllt ist;

-2- das Erzeugen mehrerer möglicher Blöcke von (n\ + n₂) Kanalbits durch Ergänzen je eines Blocks von n\ Informationsbits durch jeweils einen Block aus der Menge aller möglichen Blöcke von n₂ Trennbits;

-3- das Bestimmen derjenigen Blöcke von Kanalbits aus den möglichen Blöcken von Kanalbits, die in bezug auf den jeweils vorhergehenden und nachfolgenden Block von Kanalbits die (d. J^-Bedingung erfüllen;

-4- das Ermitteln des Gleichsfromameils jedes der so bestimmten Blöcke von Kanalbits, die in dem vorhergehenden Schritt ermittelt wurden;

-5- das Auswählen des Blocks von Kanalbits mit minimalem Gleichstromanteil aus den in Schritt 4 bestimmten Blöcken.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der dritte Schritt weiterhin den nachfolgenden Teilschritt aufweist:

-3a- das Unterdrücken derjenigen Blöcke von Kanalbits, für die die in dem dritten Schritt ermittelte Anzahl der unmittelbar aufeinanderfolgenden Kanalbits von dem Typ »0«, die einem Bit von dem Typ »1« des Blocks Trennbits unmittelbar vorangeht, gleich der ebenfalls in dem dritten Schritt ermittelten Anzahl unmittelbar aufeinanderfolgender Kanalbits von dem Typ »0«, die einem Bit von dem Typ »1« des Blocks Trennbits unmittelbar folgt, und gleich einer vorgegebenen Anzahl s ist;

und daß das Verfahren weiterhin die nachfolgenden Schritte aufweist:

-6- das Anordnen einer Anzahl Blöcke von (n_t + n₂) Kanalbits in unmittelbar aufeinanderfolgenden Rahmen von je ρ Blöcken;

-7- das Einfügen eines Blocks Synchronisationskanalbits zwischen jeweils zwei aufeinanderfolgende Rahmen, wobei der Block Synchronisationskanalbits einen bestimmten Block von n₃ Synchronisationsinformationsbits aufweist und dieser Block mindestens zweimal unmittelbar aufeinanderfolgend zwischen zwei aufeinanderfolgenden Bits von dem Typ »1« s Bits von dem Typ »0« und weiterhin einen Block von /J4 Synchronisationstrennbits aufweist, der durch das Durchführen der Schritte -2- bis einschließlich -5-gegenüber dem Block Synchronisationskanalbits ermittelt wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß s = k ist.

4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der fünfte Schrill weiterhin die folgenden Teilschritte aufweist:

— das Ermitteln des gespeicherten Gleichstromanteils der vorhergehenden Blöcke von Kanalbits;

— das Ermitteln des Absolutwertes der Summe des gespeicherten Gleichstromanteils und des Gleichstromanteils jedes der im dritten Schritt ermittelten Blöcke von Kanalbits.

5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jeweils vier Blöcke Informationsbits von je /?i Bits und vier Blöcke Trennbits abwechselnd aufeinander folgen, von denen drei Blöcke von Trennbits eine erste Länge n₂ aufweisen und ein Block eine Länge n₂" aufweist mit n₂" > n₂.

6. Verfahren nach. Anspruch 5, dadurch gekennzeichnet, daß/?ι = 14, nj = 2, n₂" = 6undm = 8 ist.

7. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jeweils ein Block Informationsbits von n\ Bits und ein Block Trennbits von n₂ Bits aufeinander folgen.

8. Verfahrennach Anspruch 7, dadurch gekennzeichnet, daß/7| = 14, n₂ = 3und/n = 8 ist.

9. Demodulator zum Dekodieren der entsprechend dem Verfahren nach einem der Ansprüche 2 bis 8 umkodierten Kanalbiis, gekennzeichnet durch

— Mittel /um Detpktierpn des .Synchmnisatinnsmiislers:

— Mittel zum Aufteilen der Folge von Kanalbits in Blöcke von je (n\ + n₂) Kanalbits;

— Mittel zum Trennen der Blöcke von n\ Informationsbits von den Blöcken von n₂ Trennbits;

— Mittel zum Umwandeln eines Blocks von n\ Informationsbits in einen Block von m Datenbits.

10. Demodulator nach Anspruch 9, dadurch gekennzeichnet, daß die Mittel zum Umwandeln UND-Torc, deren Eingängen die Informationsbits von mindestens einer bestimmten Bitstelle des Blocks von Informationsbits parallel zugeführt werden, und ODER-Tore aufweisen, deren Eingänge mit den Ausgängen der

UND-Tore verbunden sind und deren Ausgänge parallel die dekodierten m Datenbits abgeben.

11. Aufzeichnungsträger mit einer gemäß dem Verfahren nach einem der Ansprüche 1 bis 8 erzeugten Informationsstruktur mit Folgen von Kanalbitzellen, die je ein Bit enthalten, dessen Wert durch einen Pegelübergang oder einen fehlenden Pegelübergang am Anfang der Bitzelle dargestellt wird, dadurch gekennzeichnet, daß der Abstand zwischen zwei aufeinanderfolgenden Pegelübergängen maximal gleich (k + 1) Bitzellen und minimal gleich (d + 1) Bitzellen ist und daß höchstens zwei aufeinanderfolgende maximale Abstände von (k + 1) Bitzellen der Pegel Übergänge auftreten, die Teil einer Synchronisationsinformation bilden.

12 Aufzeichnungsträger nach Anspruch 11, dadurch gekennzeichnet, daß k = 10 und d = 2 ist und daß der Aufzeichnungsträger zwischen zwei aufeinanderfolgenden Synchronisationsinformationen einen Rahmen mit 56* Kanalbitzellen aufweist, der 33 Blöcke von je 17 Kanalbitzellen enthält, und daß die Synchronisetionsinformation 27 Kanalbitzellen aufweist

13. Modulator zum Umkodieren einer Folge Datenbits in eine Folge Kanalbits gemäß dem Verfahren nach einem der Ansprüche 1 bis 8.

14. Wandler zum Umwandeln eines aufzuzeichnenden analogen Signals in die Folge von Kanalbits mit einem Modulator nach Anspruch 13.

15. Anordnung zum Wiedergeben der einem Übertragungskanal, insbesondere einem Aufzeichnungsträger, entnommenen Informationsbits mit einem Demodulator nach Anspruch 9 oder 10.