CZ283698B6

CZ283698B6 - Zapojení pro dekódování číslicových dat při přenosu číslicového signálu

Info

Publication number: CZ283698B6
Application number: CZ932042A
Authority: CZ
Inventors: Kornelis Antonie Immink; Hiroshi Ogawa; Jacob Gerrit Nijboer; Kentaro Odaka
Original assignee: Philips Electronics N.V.
Priority date: 1980-07-14
Filing date: 1993-09-30
Publication date: 1998-06-17
Also published as: NO812399L; YU184983A; JP2547299B2; ES8301563A1; CA1211570A; NO161150B; AT404652B; AU553880B2; BR8104478A; BE889608A; JPH0614617B2; DE3125529A1; MX155078A; IT1137613B; DD202084A5; GB2083322A; JPS5748848A; HK98784A; NL186790B; NZ197683A

Abstract

Řešení se týká dekódování elektrického signálu, v němž byla zakódována pro účely přenosu dat informační data původně přítomná v prvním m-bitovém kódu, do datových slov ve druhém n-bitovém kódu, na elektrický signál odpovídající dekódovaným m-bitovým datovým slovům, kde n^sY^qm, přičemž jednotlivé bloky n kanálových bitů, reprezentativní pro jednotlivá datová slova ve druhém kódu, byla převedena na sled po sobě následujících a prostřídaných bitových bloků s počtem n.sub.1 .n.= n bitů a oddělovacích bitových bloků s počtem n.sub.2 .n.bitů, prokládaných tak, že se udržováním hodnoty číslicového součtu získávají výchylky stejnosměrné proudové složky kódovaného signálu na co nejnižší možné úrovni. Zapojení má sériový vstup (21) připojený jednak k prvnímu vstupu součtového obvodu (22) a jednak přes zpožďovací člen (23) ke druhému vstupu součtového obvodu (22), jehož druhý vstup je připojen k posuvnému registru (24). Posuvný registr (24) má všechny datové výstupy jeho po ŕ

Description

Vynález se týká zapojení pro dekódování elektrického signálu, v němž byla zakódována pro účely přenosu dat informační data původně přítomná v prvním m-bitovém kódu, do datových slov ve druhém n-bitovém kódu, na elektrický signál odpovídající dekódovaným m-bitovým datovým slovům, kde n>m.

Dosavadní stav techniky

Vynález se konkrétněji vztahuje na kódování a dekódování při přenosu číslicového signálu, při kterém se datová slova v m-bitovém kódu kódují na dekódovatelná datová slova v n-bitovém kódu, kde m je počet kanálových bitů na jedno kódové slovo v prvním kódu ve formě celého čísla většího než 4 a n je počet kanálových bitů najedno kódované datové slovo ve druhém kódu, větší než m, přičemž jednotlivé bloky n-kanálových bitů, reprezentativní pro jednotlivá datová slova ve druhém kódu, se převádějí na sled postupných a navzájem prostřídaných bitových 20 informačních bloků s počtem nl = n bitů a bitových oddělovacích bloků s počtem n2 bitů, přičemž v postupném sledu jednotlivých bitů za sebou následujících v informačním bloku n2 bitů a v oddělovacím bloku n2 bitů jsou kanálové bity o logické hodnotě 1 od sebe oddělovány nejméně d kanálovými bity a nejvýše k-kanálovými bity o logické hodnotě 0, kde d je větší nebo rovno 2 a k je nejvýše n-4.

Při číslicovém přenosu nebo u magnetických a optických zaznamenávacích/reprodukčních systémů je informace určená k přenosu nebo k záznamu obvykle v podobě sledu symbolů. Tyto symboly dohromady tvoří abecedu (často dvojkovou). V případě, že jde o dvojkovou abecedu (v dalším popisu je tato abeceda představována symboly 1 a 0), může být jeden symbol, 30 například 1 zaznamenán v souladu s kódem NRZ (záznam bez návratu do počátečního stavu) jako přechod mezi dvěma stavy magnetizace nebo ohniska na magnetizace nebo ohniska na magnetickém disku, pásku nebo optickém disku. Druhý symbol, totiž 0, je zaznamenán nepřítomností takového přechodu.

V důsledku určitých požadavků systému jsou v praxi dána omezení pro sledy symbolů, které se mohou vyskytnout. U některých systémů se požaduje, aby byly samočasovací. To znamená, že sled přenášených nebo zaznamenávaných symbolů má mít dostatečný počet přechodů, aby vytvořil ze sledu symbolů hodinový signál, který je potřebný pro detekci a synchronizaci. Druhým požadavkem může být, že určité sledy symbolů se nesmí vyskytnout v informačním 40 signálu, jelikož tyto sledy jsou zamýšleny pro zvláštní účely, například jako synchronizační sled. Napodobení synchronizačního sledu informačním signálem ruší jednoznačnost synchronizačního signálu a v důsledku toho i jeho vhodnost pro uvedený účel. Může být také požadováno, aby přechody nenásledovaly příliš těsně za sebou, aby byla omezena vzájemná interference nebo vzájemné ovlivňování mezi symboly.

V případě magnetického nebo optického záznamu může tento požadavek být také aplikován na hustotu informace na záznamové médium, jelikož když při předem určené minimální vzdálenosti mezi dvěma za sebou jdoucími přechody v zaznamenávacím prostředí může být minimální časový interval T_min tomu odpovídající u zaznamenávaného signálu zvětšen, zvýší se ve stejné 50 míře hustota informace. Požadovaná minimální šířka pásma (B_min) souvisí s minimální vzdáleností T_min mezi přechody B_mj_n = l/2T_min’.

Používá-li se informačních kanálů, které nepřenášejí stejnosměrný proud, jak tomu obvykle je u magnetických zaznamenávacích kanálů, vede to k požadavku, aby sledy symbolů

-1 CZ 283698 B6 v informačním kanálu obsahovaly co nejnižší, pokud možno žádnou stejnosměrnou proudovou složku.

Způsob typu popsaného vý še je popsán v publikaci D.T. Tanga a L.R. Bahla Block codes for class of constrained noiseless channels, Information and Control, sv. 17, č.5, prosinec 1970, str. 436-461, dále označované D(l). Příslušný článek se týká blokových kódů na bázi bloků q symbolů omezených na hodnoty d-, k- nebo (d, k-), přičemž tyto bloky splňují následující požadavky:

a) omezení d: dva symboly typu 1 jsou odděleny posloupností nejméně d za sebou jdoucích symbolů typu 0;

b) omezení k: maximální délka posloupnosti za sebou jdoucích symbolů typu 0 je k.

Sled například binárních datových bitů je rozdělen na za sebou jdoucí a po sobě následující bloky, z nichž každý má m datových bitů. Tyto bloky m datových bitů se kódují na bloky n informačních bitů (n>m). Jelikož n>m, počet kombinací s n informačními bity převyšuje počet možných bloků datových bitů 2^m. Jestliže například požadavek omezení d je kladen na bloky informačních bitů, zvolí se mapování 2^m bloků datových bitů na obdobných 2^m bloků informačních bitů (mimo možný počet 2 bloků), takže se zmapování provede pouze na těchto blocích informačních bitů, které splňují kladený požadavek.

Tabulka I na str. 439 publikace D( 1) ukazuje, jak mnoho odlišných bloků informačních bitů existuje v závislosti na délce bloku n a na požadavku kladeném na d. Jde tedy o 9 bloků informačních bitů majících délku n = 4 za podmínky, že minimální vzdálenost d = 1. V důsledku toho by bloky datových bitů majících délku m = 3 (2³ =8 datových slov) mohly být představovány bity informačních bloků majících délku n = 4, přičemž dva za sebou následující symboly typu 1 v bloku informačních bitů jsou odděleny nejméně jedním symbolem typu 0. Pro tento případ platí následující kódování (<------> udává mapování jednoho bloku na druhý blok a obráceně): 000 <------> 0000

001 <------>0001

010 <------>0010

OH <------>0101

100 <------> 1000

101 <- —> 1001

110 <------> 1010

Když se spojuje blok informačních bitů, není však v některých případech možné splnit příslušný požadavek (v příkladu omezení d) bez provedení dalšího opatření. V uvedeném článku je navrženo, aby byly zařazeny mezi bloky informačních bitů oddělovací bloky. Pro případ kódování s omezením d postačí jeden blok oddělovacích bitů 0. Ve výše uvedeném příkladu, kde d = 1, postačí proto jeden oddělovací bit (jedna logická nula). Každý blok tří datových bitů je pak uzavřen pěti (4+1) kanálovými bity.

Tento způsob kódování má tu nevýhodu, že příspěvek nízkých kmitočtů (včetně stejnosměrného proudu) ke kmitočtovému spektru proudu kanálových bitů je poměrně vysoký. Další nevýhodou je, že dekódovací převodníky (modulátor, demodulátor) jsou složité.

Pokud jde o první nevýhodu, je třeba poznamenat, že publikace A.M. Patela Charge-constrained byte-oriented (0,3) code. IBM Technical Disclosure Bulletin, sv. 19, č.7, prosinec 1976, str. 2715 až 2717, dále označené D(2), naznačuje, že nevyvážení stejnosměrného proudu u kódů s omezením (d,k) může byt omezeno tím, že se bloky kanálových bitů propojí tak zvaným invertujícím nebo neinvertujícím spojovacím článkem. Když se takto postupuje, zvolí se znaménko příspěvku okamžitého bloku kanálových bitů k nevyváženosti ze stejnosměrné proudové složky tak, že se sníží nevyváženost předcházejících bloků kanálových bitů stejnosměrnou proudovou složkou. Zde se však jedná o kód s omezením (d,k), jehož bloky informačních bitů mohou být spřaženy, aniž dojde ke konfliktu s omezením (d,k), takže přídavek oddělovacích bitů z důvodů omezování (d,k) není zapotřebí.

V patentovém spisu DE 3125529 je popsán způsob přenosu informačních dat, například zvukových dat, převedených do číslicové formy reprezentované elektrickými signály a kódovaných v binárním kódu jako datová slova, při kterém se datová slova v m-bitovém kódu kódují na dekódovatelná datová slova v n-bitovém kódu, kde n>m. Jednotlivé bloky n kanálových bitů, reprezentativní pro jednotlivá datová slova ve druhém kódu, se převádí na sled po sobě následujících a prostřídaných bitových bloků s počtem Π; = n bitů a oddělovacích bitových bloků s počtem n₂ bitů, doplňovaných zpravidla bloky synchronizačních bitů a synchronizačních oddělovacích bitů vkládají v případě potřeby na místo jedné logické nuly logické jedničky tak, aby se dodržela podmínka souvislého sledu logických nul d < a₂ < k, kde d,k jsou dolní a horní mez tohoto sledu. Pro další přenos v sériovém kanálu se propustí ta kombinace, která poskytuje nejmenší hodnotu číslicového součtu, monitorovaného jako rozdíl počtu obou binárních hodnot odvozeného signálu sekundární modulace s fázovou změnou v místě logických jedniček v bitovém proudu. Uvedený spis také popisuje způsob dekódování v tomto přenosu dat. Vynález si klade za úkol vytvořit zapojení pro dekódování použitelné v uvedeném systému přenosu informačních dat, které by zajistilo správné dekódování a současně realizaci jednoduchého demodulátoru, dostupného pro široké využití u spotřebitelů.

Podstata vynálezu

Uvedeného cíle je dosaženo vynálezem zapojení pro dekódování elektrického signálu, v němž byla zakódována pro účely přenosu dat informační data původně přítomná v prvním m-bitovém kódu, do datových slov ve druhém n-bitovém kódu, na elektrický signál odpovídající dekódovaným m-bitovým datovým slovům, kde n>m, přičemž jednotlivé bloky n kanálových bitů, reprezentativní pro jednotlivá datová slova ve druhém kódu, byla převedena na sled po sobě následujících a prostřídaných bitových informačních bloků s počtem ni = n bitů a bitových oddělovacích bloků s počtem n₂ bitů, prokládaných tak, že se udržováním hodnoty číslicového součtu získávají výchylky stejnosměrné proudové složky kódovaného signálu na co nejnižší možné úrovni, přičemž bity přenášeného signálu ve druhém kódu jsou přijímány sériově ajsou vedeny při dekódování do zpožďovacího prostředku, takto zpožděné bity jsou podrobovány logickému součtu, načež se signálové bity sériově vyšetřují na detekci synchronizačního slova, přičemž detekce synchronizačního slova generuje startovací okamžik a detekcí synchronizačního slova se cyklicky generují časové signály mající délku informačního bloku m informačních bitů a oddělovacího bloku n₂ oddělovacích bitů, přičemž konec každého cyklického časového signálu aktivuje dekódování m nejpozději přijatých bitů po logickém součtu na m-bitové kódové slovo v prvním kódu, přičemž uvedené délky časových signálů v bitových intervalech se synchronizují určením frekvence kanálových bitů ze sériově přijatého bitového signálu, jehož podstatou je, že jeho sériový vstup je připojen jednak k prvnímu vstupu součtového obvodu a jednak přes zpožďovací člen ke druhému vstupu součtového obvodu, přičemž výstup součtového obvodu je připojen k posuvnému registru, majícímu všechny datové výstupy jeho po sobě následujících stupňů připojené ke vstupům detektoru synchronizačního slova, přičemž pouze ni prvních stupňů je připojeno k dekodéru, přičemž sériový vstup je dále připojen k synchronizačnímu členu bitů, jehož výstup je připojen k čítacímu vstupu čítače cyklů ni+ n₂ impulzů, přičemž tento čítač cyklů má vstup opětovného nastavení připojený k detekčnímu výstupu detektoru synchronizačního slova, přičemž dekodér datových slov má aktivační vstup připojený k výstupu cyklů čítače a přičemž dekodér má dále m-datových výstupů m-bitového slova.

Přehled obrázků na výkresech

Vynález je blíže vysvětlen v následujícím popisu na příkladech provedení s odvoláním na připojené výkresy, ve kterých znázorňuje obr. 1 některé sledy bitů pro ilustraci jednoho provedení kódovacího formátu, s nímž vynález pracuje, obr. 2 některá další provedení formátu kódování kanálu, jichž má být užito pro snížení nevyváženosti stejnosměrným proudem, obr. 3 vývojový diagram jednoho provedení způsobu kódování, na něž se vynález vztahuje, obr. 4 blok synchronizačních bitů pro použití ve způsobu kódováni, na něž se vynález vztahuje, obr. 5a blokové schéma obvodů demodulátoru pro dekódování v rámci vynálezu, obr. 5b schéma uspořádání části obvodů tohoto demodulátoru, obr. 6 blokové schéma zapojení pro dekódování podle vynálezu, obr. 7 podrobnost registru ze zapojení z obr. 6 a obr. 8 schéma jednoho provedení formátu rámce při kódování a dekódování v rámci vynálezu.

Příklady provedení vynálezu

Nejprve budou podrobně vysvětleny základní principy a postupy při kódování a dekódování, j ichž se vynález týká.

Obr. 1 znázorňuje některé sledy bitů pro ilustraci způsobu kódování proudu dvojkových datových bitů (část a obr. 1) na proud dvojkových kanálových bitů (část b obr. 1). Proud datových bitů je rozdělen na po sobě následující bloky BD. Každý blok datových bitů obsahuje m datových bitů. Jako příklad bude použito v následujícím popisu a vyobrazeních volby m = 8. Totéž však platí pro jakoukoli jinou hodnotu m. Blok m datových bitů BD; obvykle obsahuje jeden z 2^m možných bitových sledů.

Takové bitové sledy nejsou příliš vhodné pro přímé optické nebo magnetické zaznamenávání, a to z různých důvodů. Když totiž dva datové symboly typu 1, které jsou například zaznamenány na záznamovém médiu jako přechod od jednoho magnetizačního směru ke druhému nebo jako přechod k důlku, následují bezprostředně jeden za druhým, pak tyto přechody nesmí být navzájem příliš blízké v důsledku možnosti jejich vzájemné interakce. To omezuje hustotu informace. Současně se zvětší minimální šířka pásma B_min, které je zapotřebí pro přenos nebo záznam proudu bitů, když minimální vzdálenost T_min mezi za sebou jdoucími přechody (B_mm=l/2T_min) je malá. Jiný požadavek, který je často kladen na soustavy přenosu dat a jejich optické a magnetické zaznamenávání, je odvozovat z přenášeného signálu hodinový signál, se kterým lze provádět synchronizaci. Blok mající m nulu, před kterým je v nejhorším případě blok končící ve velkém počtu nul a za kterým následuje blok začínající s několika nulami, ohrozí možnost odvození hodinového signálu.

Informační kanály, které nepřenášejí stejnosměrný proud, jako magnetické zaznamenávací kanály, musí dále splňovat požadavek, že zaznamenávaný proud dat obsahuje složku stejnosměrného proudu, která je co nejmenší. Při optickém zaznamenávání je žádoucí, aby nízkofrekvenční úsek datového spektra byl potlačen do nejvyšší možné míry, a to s ohledem na servořízení. Kromě toho je demodulace zjednodušena, když je stejnosměrná proudová složka poměrně malá.

Ze shora uvedených i jiných důvodů se provádí kódování kanálu na datové bity dříve, než se přenášejí přes kanál a dříve než se zaznamenávají. V případě kódování bloku, popsaného v publikaci D(i), se bloky datových bitů, z nichž každý obsahuje m bitů, kódují jako bloky informačních bitů, z nichž každý obsahuje ni informačních bitů. Obr. 1 znázorňuje, jak se blok datových bitů BD, přemění na blok informačních bitů Bij. Jako příklad je uvedena volba ni = 14, používaná v celém dalším popisu i vyobrazeních. Jelikož je nt větší než m, neužije se všech kombinací, které mohou být vytvořeny a bity. Ty kombinace, které se dobře nehodí pro

-4 CZ 283698 B6 použitý kanál, se nepoužijí. Tímto způsobem je u daného příkladu zapotřebí vybrat pouze 256 slov z počtu více než 16 000 možných kanálových slov pro žádané namapování datových slov na kanálová slova. V důsledku toho mohou být na kanálová slova kladeny některé požadavky. Jedním požadavkem je, aby mezi dvěma za sebou jsoucími informačními bity prvního typu, totiž typu 1, bylo umístěno nejméně d po sobě následujících informačních bitů druhého typu, tj. typu 0, uvnitř stejného bloku ni informačních bitů. Tabulka I na str. 439 publikace D(l) ukazuje, jak mnoho takových binárních slov existuje, v závislosti na hodnotě d. Z tabulky je zřejmé, že pro n_t = 14 je 277 slov s nejméně dvěma (d = 2) bity typu 0” mezi za sebou následujícími bity typu 1. Při kódování bloků s osmi datovými bity, jichž může být 2° = 256 kombinací jako bloků se čtmáctikanálovými bity, může být požadavek d = 2 naprosto uspokojen.

Spojování bloků informačních bitů BI₍ do řetězce však není možné bez dalších opatření, když stejné požadavky na omezení hodnoty d je nejen třeba splnit uvnitř blok ni bitů, nýbrž když tyto požadavky přesahují rozmezí mezi dvěma za sebou jdoucími bloky. Za tímto účelem navrhuje publikace D(l), str. 451, aby se mezi bloky kanálových bitů zavedly jeden nebo několik oddělovacích bitů. Lze snadno dovodit, že když je zařazen počet oddělovacích bitů typu 0, nejméně rovný d, je omezení hodnoty d splněno. Obr. 1 znázorňuje, že blok kanálových bitů BCj sestává z bloku informačních bitů Bii a z bloku BSi oddělovacích bitů. Blok oddělovacích bitů obsahuje n₂ bitů, takže blok kanálových bitů BCi obsahuje ni +n₂ bitů. Jako příklad bude použito volby n₂ = 3 v dalším průběhu popisu a ve výkresech, pokud výslovně nebude uvedeno něco jiného.

Aby vytvoření hodinového signálu bylo co nej spolehlivější, může být dalším požadavkem, aby maximální počet bitů typu 0, který se může nepřerušovaně vyskytovat mezi dvěma za sebou následujícími bity typu 1 uvnitř jednoho bloku informačních bitů, byl omezen na předem určenou hodnotu k. V příkladě, kde m = 8 a ni = 14, je však možné odstranit z 277 slov, která splňují podmínku d = 2, ta slova, která například mají velmi vysokou hodnotu pro k. Zdá se, že hodnota k může být omezena na 10. V důsledku toho se soubor 28 (obecně 2^m) bloků datových bitů, každý po osmi bitech (obecně po m bitech), namapuje na soubor rovněž 28 (obecně 2^m) bloků informačních bitů, přičemž tyto informační bity byly zvoleny z 214 (obecně 2ⁿ) možných bloků informačních bitů, což je částečně výsledkem skutečnosti, že byly stanoveny požadavky d = 2 a k = 10 (obecně omezení d,k). Je stále možné si vybrat, který z bloků datových bitů má být sdružen s jednom z bloků informačních bitů. Ve shora uvedené publikaci D(l) je přesun z datových bitů k informačním bitům jednoznačně určen v matematicky uzavřeném tvaru. I když lze v zásadě užít tohoto převedení, je výhodné odlišné vzájemné sdružení, které bude vysvětleno níže.

Spojování kanálových slov Bii, dále omezené hodnotou k, do řetězců, je pouze možné, když mezi bloky Bij informačních bitů byly umístěny oddělovací bloky, což také platí pro bloky s omezením hodnoty d. V zásadě lze k tomuto účelu užít stejných oddělovacích bloků, každý s n₂bity, jelikož požadavky na omezení hodnotou d a hodnotou k se navzájem nevylučují, nýbrž spíše doplňují. Když tedy součet počtu bitových hodnot typu 0 předcházející před daným oddělovacím blokem přestoupí počet hodnot následujících za tímto oddělovacím blokem a n₂bitů oddělovacího bloku samotného převyšují hodnotu k, pak alespoň jedna z bitových hodnot typu 0 v oddělovacím bloku by měla být nahrazena bitovou hodnotou typu 1, aby se přerušil sled nul na sledy, které jsou každý dlouhý nejvýše k bitů.

Kromě jejich funkce, že zajišťují, aby požadavky na omezení (d,k) byly splněny, mohou být oddělovací bloky vyměřeny tak, že jich lze také užít pro minimalizování nevyváženosti stejnosměrného proudu. To je založeno na seznání skutečnosti, že pro určité zřetězení bloků informačních bitů je předepsán předem určený formát bloku oddělovacích bitů, avšak ve velkém počtu případů se na formát bloku osvětlovacích bitů buď nekladou žádné požadavky, nebo pouze omezené požadavky. Takto vytvořený stupeň volnosti se užívá pro minimalizování nevyváženosti proudu.

-5 CZ 283698 B6

Vznik nevyváženosti stejnosměrného proudu a její vzrůst může být vysvětlen následovně. Blok Bl! informačních bitů, jak je znázorněno na obr. I, část b, je zaznamenán na zaznamenávacím médiu, například ve formátu NRZ. Tímto formátem se vytvoří 1 přechodem na začátku příslušné bitové buňky a stane se 0, když se nezaznamená žádný přechod. Sled bitů znázorněných v bloku Bii potom zaujme tvar, který je označen jako tvar WF, ve kterém se tento bitový sled zaznamenává na záznamové médium. Tento sled má nevyváženost v důsledku přítomnosti stejnosměrné proudové složky, jelikož pro zobrazený sled má kladná úroveň větší délku než záporná úroveň. Měrou, které se často používá pro nevyváženost v důsledku stejnosměrné proudové složky, je hodnota číslicového součtu. Za předpokladu, že úrovně tvaru WF budou +1 a -1, je potom hodnota číslicového součtu rovna průběžnému součtu na tvaru WF a v příkladě znázorněném na obr. 1 je roven +6T, když T je délka jednoho bitového intervalu. Když se takové sledy opakují, bude nevyváženost v důsledku stejnosměrné proudové složky narůstat. Obecně vede tato nevyváženost k posunu základní čáiy, který snižuje efektivní poměr signálu k šumu a následkem toho spolehlivost detekce zaznamenaných signálů.

Bloku BSi oddělovacích bitů se pro omezení nevyváženosti v důsledku stejnosměrné proudové složky užije následovně. V daném okamžiku se dodá blok BD, datových bitů. Tento blok BD_Sdatových bitů se přemění na blok Bii informačních bitů, například pomocí tabulky uložené do paměti. Potom se vytvoří soubor možných bloků kanálových bitů, obsahující ni + n₂ bitů. Všechny tyto bloky obsahují stejný blok informačních bitů (bitové buňky 1 až 14 dle obr. 1, část b), doplněné možnými bitovými kombinacemi n₂ oddělovacích bitů (bitové buňky 15, 16 a 17, obr. 1, část b). V důsledku toho je v příkladě znázorněném na obr. 1, Část b vytvořena sestava sestávající z 2 = 8 možných bloků kanálových bitů. Potom se z každého možného bloku kanálových bitů určí následující parametry, v zásadě v libovolném sledu, a to jednak se určí pro příslušný možný blok kanálových bitů se požadavek na omezení hodnoty d a omezení hodnoty k neodporuje formátu přítomného bloku oddělovacích bitů, a jednak se určí hodnota číslicového součtu pro příslušný možný blok kanálových bitů.

Vytvoří se první indikační signál pro ty možné bloky kanálových bitů, které nejsou v rozporu s požadavky na omezení hodnoty d a omezení hodnoty k. Volba kódovacích parametrů zaručuje, že takový indikační signál se vytvoří pro alespoň jeden z možných bloků informačních bitů. Nakonec se z možných bloků kanálových bitů, pro které byl vytvořen první indikační signál, zvolí ten blok kanálových bitů, který například má v absolutním smyslu nejnižší hodnotu číslicového součtu. Avšak ještě lepším postupem je nashromáždění hodnot číslicového součtu pro předcházející bloky kanálových bitů a vybrat z bloků kanálových bitů, které přicházejí v úvahu pro volbu pro příští přenos ten blok, který vyvolá snížení absolutní hodnoty nashromážděných hodnot číslicového součtu. Vybrané slovo se pak přenese a zaznamená.

Výhodou tohoto postupuje, že oddělovací bity, které jsou již potřebné pro jiné účely, mohou být nyní také použity jednoduchým způsobem pro omezení nevyváženosti v důsledku stejnosměrné proudové složky. Další výhodou je okolnost, že vliv na signál, který se má přenášet, je omezen na bloky oddělovacích bitů a nevztahuje se na bloky informačních bitů (nebere-li se zřetel na polaritu vlnotvaru, který má být přenesen a zaznamenán). Demodulace zaznamenaných signálů po jejich čtení se potom týká pouze informačních bitů. Oddělovací bity mohou být vypuštěny z úvahy.

Obr. 2 znázorňuje některá další provedení manipulace s proudem bitů v rámci vynálezu.

Obr. 2, část a, znázorňuje schematicky sledy bloků kanálových bitů ...., BCj_i, BCj, BC_i+i, ...., které obsahují předem určený počet nl+n2 bitů. Každý blok kanálových bitů obsahuje bloky informačních bitů, sestávající z ni bitů, a bloky oddělovacích bitů BS,.₂, BCí_i, BSi, BSj+i, ....., sestávající každý z n₂ bitů.

-6CZ 283698 B6

U tohoto provedení je nevyváženost v důsledku stejnosměrné proudové složky určována přes několika bloků, například jak je znázorněno na obr. 2, části a, přes dva bloky BC; a BC,-i kanálových bitů. Nevyváženost v důsledku stejnosměrné proudové složky je určována podobným způsobem, jak je popsáno pro provedení podle obr. 1, za předpokladu, že pro každý superblok SBCj se vytvoří možné formáty superbloků, to znamená že bloky informačních bitů pro blok BCj a bloky BCj+i se doplní všemi možnými kombinacemi, které mohou být vytvořeny s n₂oddělovacími bity bloků BS, a bloku BSj_+]. Z uvedeného souboru se potom vybere ta kombinace, která minimalizuje nevyváženost stejnosměrnou proudovou složkou. Tento postup má tu výhodu, že zbývající nevyváženost stejnosměrnou proudovou složkou má rovnoměrnější charakter, jelikož je uvažovaná více než jeden blok kanálových bitů dopředu, a takový zásah bude optimální.

Výhodné provedení tohoto postupu má ten odlišný znak, že superblok SBC, (obr. 2, část a) je posunut pouze o jeden blok kanálových bitů po minimalizování nevyváženosti stejnosměrnou proudovou složkou. To znamená, že blok BC; (obr. 2, část a), který je částí superbloku SBCj, se zpracuje, a že následující neznázoměný superblok SBC^i obsahuje blok BC_M a neznázoměný blok BCj+2, pro které se provádí výše uvedená minimalizace nevyváženosti stejnosměrnou proudovou složkou. Blok BC,.₁ je tak část jak superbloku SBCj a následujícího superbloku SBC,+i. Je potom docela možné, že (prozatímní) volba pro oddělovací bity v bloku BSj-i, provedená v superbloku SBCj, se liší od konečné volby provedené v superbloku SBC,_|. Jelikož ke každému bloku se provádí přístup několikrát (v přítomném případě dvakrát), sníží se nevyváženost stejnosměrnou proudovou složkou a v důsledku toho příspěvek k šumu ještě více.

Obr. 2, část b, znázorňuje další provedení, ve kterém je nevyváženost stejnosměrnou proudovou složkou určena současně pro několik bloků (SBCj), například jak je znázorněno na obr. 2, části b, pro čtyři bloky kanálových bitů BCj^(1>, BCj⁽²⁾, BCj⁽³⁾ a BCj^w. Každý z těchto bloků kanálových bitů obsahuje předem určený počet n_t informačních bitů. Počet informačních bitů může mít například hodnotu 14 a počet oddělovacích bitů pro bloky BCj⁽¹⁾, BCj⁽²⁾, BCj^<3) může být 2 pro každý blok a 6 pro blok a BCj⁽⁴⁾. Určení nevyváženosti stejnosměrnou proudovou složkou se provádí podobným způsobem, jak je popsáno pro provedení z obr. 2, části a.

Kromě výhod shora již zmíněných a zde také použitelných má tento postup tu výhodu, že dostupnost poměrně dlouhého bloku oddělovacích bitů zvyšuje možnosti snížit nevyváženost stejnosměrnou proudovou složkou. Konkrétněji je zbytková nevyváženost stejnosměrnou proudovou složkou sledu kanálových bitů, ve kterém obsahuje každý blok kanálových bitů stejný počet například 3 bitů, větší než zbytková nevyváženost stejnosměrnou proudovou složkou sledu kanálových bitů, u něhož bloky oddělovacích bitů obsahují v průměru 3 bity, rozdělené však do 2-2-2-6 bitů.

Je třeba poznamenat, že popsaný časový sled funkcí a přiřazených stavů postupu může být realizován univerzálními postupnými logickými obvody, například na trhu dostupnými mikroprocesory s přiřazenými paměťmi a periferním vybavením. Obr. 3 znázorňuje vývojový diagram takového zařízení. Následující vysvětlující texty jsou sdruženy s legendami geometrických obrazců, které existují v časové posloupnosti funkce a stavy způsobu kódování. Sloupec A udává referenční symbol, sloupec B legendu a sloupec C vysvětlující text příslušející k odpovídajícímu geometrickému obrazci.

A B C

DSCacc” ⁼ 0; Hodnota číslicového součtu předchozích i:= 0 bloků kanálových bitů obdržela na začátku postupu nulovou hodnotu. Prvnímu datovému slovu BD je přiřazeno číslo i=0. Postoupí se ke geometrickému obrazci 2.

Bdi Blok datových bitů po m bitech čísla i se vybere z paměti. Postoupí

-7CZ 283698 B6

Bii (Bdj) j: = 0 j:=j+l j < nebo = Q?

se ke geometrickému obrazci 3.

Blok datových bitů mající počet i (Bdi) s^e přemění na blok informačních bitů sestávající z n[ bitů (Bij) pomocí tabulky uložené v paměti. Postoupí se ke geometrickému obrazci 4.

Parametr j zahájí na hodnotě nula. Parametr j je ten počet jednoho z q bloků kanálových bitů sestávajících z ni+n₂ bitů, který je možno zvolit pro přenos nebo záznam. Postoupí se ke geometrickému obrazci 5.

Parametr j se zvětší o 1. Postoupí se ke geometrickému obrazci 6.

Když příslušné parametry byly určeny pro všech q možných bloků kanálových bitů, pokračuje se v postupu operací vyznačenou geometrickým obrazcem 13. V geometrickém obrazci 6 je to naznačeno spojovacím článkem N. Když j je menší nebo rovno 0, pokračuje se v postupu operací vyznačenou geometrickým obrazcem 7.

BC^(j) _i:=BI,+BS⁽ⁱ⁾	J-tý možný blok kanálových bitů Bej je vytvořen doplněním bloku informačních bitů Bij j-tou kombinací bloku oddělovacích bitů BSj. Postoupí se ke geometrickému obrazci 8.
DSV® ?	Určí se nyní hodnota číslicového součtu (DSV) j-tého možného bloku kanálových bitů. Postoupí se ke geometrickému obrazci 9.
>k®max?	Zjistí se, je-li j-tý možný blok kanálových bitů po spojení do řetězce s předcházejícími bloky kanálových bitů BC,.\| takový, že splňuje požadavek na omezení k. Jestliže tento požadavek je splněn, pokračuje se v operacích operací vyznačenou v geometrickém obrazci 10 (spojení N). Jestliže tento požadavek není splněn, pak následujícím krokem je operace vyznačená geometrickým obrazcem 11 (spojení Y).
<d®min?	Zjistí se, zda j-tý možný blok kanálových bitů po spojení do řetězce s předcházejícím blokem kanálových bitů BC;.i splňuje požadavek na omezení d. Jestliže tento požadavek je splněn, pak následujícím krokem je operace vyznačená geometrickým obrazcem 12 (spojení N). Není-li tento požadavek splněn, pak se v operaci pokračuje krokem vyznačeným geometrickým obrazcem 11 (spojení Y).
DSV®: = max	Hodnotě číslicového součtu j-tého bloku kanálových bitů se dá tak vysoká hodnota (max), že tento blok rozhodně nemůže být zvolen. Postoupí se ke geometrickému obrazci 12.
DSV®_acc:= DSV®+DSV_acc	Hodnota číslicového součtu j-tého bloku kanálových bitů DSV(j) se přidá k nashromážděné DSVacc předcházející blokům kanálových bitů pro získání nové akumulované hodnoty číslicového součtu DSV(j)acc. Postoupí se ke geometrickému obrazci 5.

minq/DSV:DSC⁽

e)

Určí se minimální hodnota DSV q možných bloků kanálových bitů. To je pravděpodobně DSV prvního bloku kanálových bitů. Postoupí se ke geometrickému obrazci 13.

Zvolí se první blok kanálových bitů z q možných bloků. Postoupí se ke geometrickému obrazci 15.

<). i

DSV_acc:= DSV^(l1 Akumulovaná hodnota DSV (DSV_3CC) se učiní rovnou akumulované hodnotě DSV zvoleného prvního bloku informačních bitů. Postoupí se ke geometrickému obrazci 16.

-8CZ 283698 B6 i:i+l Počet bloků dat a počet informačních bitů se zvětší o jeden. Postoupí se ke geometrickému obrazci 2. Cyklus se nyní opakuje pro další, tj. (i+1 )-tý blok datových bitů.

Znázorněný a popsaný vývojový diagram je použitelný pro provedení znázorněné na obr. 1. Pro provedení podle obr. 2 platí odpovídající vývojové diagramy, přičemž se berou v úvahu již popsané modifikace.

Aby při demodulování přenášeného nebo zaznamenaného proudu kanálových bitů bylo možné rozlišení mezi informačními bity, je do proudu bloků kanálových bitů zahrnuto n₃+n₄synchronizačních bitů, a to n₃ synchronizačních informačních bitů a n₄ synchronizačních oddělovacích bitů. Blok synchronizačních bitů je například vložen pokaždé po určeném počtu bloků informačních a oddělovacích bitů. Po detekci tohoto synchronizačního slova může pak být jednoznačně určeno, ve které poloze jsou přítomny informační bity a ve které bitové poloze jsou přítomny oddělovací bity. Je tedy třeba provést opatření, aby se zabránilo tomu, že by synchronizační slovo bylo napodobeno určitým bitovým sledem v informačních oddělovacích blocích. Za tímto účelem může být zvolen jediný blok synchronizačních bitů, a to znamená synchronizační bity, které nejsou přítomny ve sledech informačních a oddělovacích bitů. Sledy, které nesplňují požadavek omezení hodnotou d nebo omezení hodnotou k nejsou pro tento účel vhodné, jelikož hustota informace nebo samočasovací vlastnosti jsou pak nepříznivě ovlivněny. Volba je však velmi omezena uvnitř skupiny sledů, které splňují požadavky na omezení (d,k).

Z tohoto důvodu je navrhován odlišný postup. Blok synchronizačních bitů zahrnuje několikrát, například alespoň dvakrát po sobě a za sebou sled, který obsahuje S-bitů typu 0 mezi dvěma po sobě následujícími bity typu 1. S výhodou platí, že S=k. Obr. 4 znázorňuje blok synchronizačních bitů SYN. Blok obsahuje dvakrát po sobě a za sebou sled 10000000000, tj. jedničku následovanou 10 nulami, které jsou označeny v jednom případě SYNPi a ve druhém případě SYNP?. Tento sled může být také přítomen v proudu kanálových bitů, konkrétně pro sledy, kde k=l 0. Aby se však zabránilo tomu, že by se sled vyskytl dvakrát za sebou a v důsledku toho vně bloku synchronizačních bitů, potlačí se první indikační signál, když součet počtu oddělovacích bitů a počtu postupných a následných informačních bitů typu 0, které bezprostředně předcházejí bitu typu 1, který tvoří část bloku oddělovacích bitů, je roven k a je také roven součtu počtu za sebou jsoucích postupných informačních bitů typu 0. které bezprostředně následují za uvedeným bitem typu 1 oddělovacích bitů. Druhá, již naznačená cesta pro zabránění napodobení by byla použít dvakrát za sebou sled 100000000000, což je jednička následovaná 11 nulami.

Kromě toho blok synchronizačních bitů také obsahuje blok synchronizačních oddělovacích bitů. Funkce bloku oddělovacích bitů je přesně stejná jako funkce, shora již popsaná, bloku oddělovacích bitů mezi bloky informačních bitů. V důsledku toho mají za účel splnit požadavek na omezení (d,k) a na omezenou nevyváženost stejnosměrnou proudovou složkou. Opatření, která se provedou, aby se zabránilo napodobení synchronizační kombinace v proudu kanálových bitů, vyskytující se dvakrát za sebou a postupně, jsou stejná opatření, která také zabraňují, aby se tato kombinace vyskytla třikrát před blokem synchronizačních bitů nebo za ním.

Výše uvedený způsob, který lze také označit jako modulování nebo kódování, přináší značné zjednodušení v obráceném směru, to znamená při demodulování nebo dekódování. Omezení nevvváženosti v důsledku stejnosměrné proudové složky se provede bez působení na bloky informačních bitů, takže informace v oddělovacích blocích je irelevantní pro demodulování informací. Volba provedená na konci modulátoru, tj. který blok datových bitů o délce m je sdružen s kterým blokem informačních bitů o délce n_t, je dále důležitá nejen pro modulátor, nýbrž také pro demodulátor, neboť na této volbě závisí jeho složitost. V magnetických zaznamenávacích soustavách má složitost modulátoru a demodulátoru stejný význam, jelikož

-9CZ 283698 B6 jsou obvykle oba přítomny v stejném přístroji. V soustavách pro optické zaznamenávání je záznamové médium prostředí typu určeného pouze ke čtení, takže přístroj spotřebitele potřebuje pouze obsahovat demodulátor. Proto v tomto případě je zvlášť důležité snížit složitost demodulátoru co nejvíce i za cenu vyšší složitosti modulátoru.

Obr. 5a a b znázorňuje provedení demodulátoru, který demoduluje bloky osmi datových bitů z bloků čtrnácti informačních bitů. Obr. 5a znázorňuje blokové schéma obvodů demodulátoru a obr. 5b znázorňuje schéma uspořádání části obvodů. Demodulátor obsahuje součinová hradla 17-0 až 17-51, z nichž každé má jeden nebo více vstupů. Jeden ze 14 bitů bloků informačních bitů se vede na každý vstup, které jsou invertujícího nebo neinvertujícího typu. Obr. 5b znázorňuje ve sloupci C„ jak je to provedeno. Sloupec 1 představuje řádově nejméně význačnou bitovou polohu C! 14-bitového informačního bloku, sloupec 14 představuje řádově nejvýznamnější bitovou polohu C_i4 a mezilehlé sloupce 2 až 13 představují zbývající bitové polohy podle jejich úrovní řádově význačných bitů. Řádky 0 až 51 se vztahují na odpovídající čísla součinových hradel, to znamená řádka 0 se týká vstupního formátu součinového hradla 17-0, řádka 1 se týká vstupního formátu součinového hradla 17-1, atd. Symbol 1 v i-tém sloupci řádky j znamená, že do j-tého součinového hradla 17 se vede přes neinvertující výstup obsah i-té bitové polohy B_b Symbol 0 v i-tém sloupci řádkuj znamená, že j-té součinové hradlo 17 dostává přes invertující vstup obsah i-té bitové polohy (Ci). V důsledku toho (řádka 0) je invertující vstup součinového hradla 17-0 spojen s první bitovou polohou (CJ a neinvertující vstup je spojen se čtvrtou bitovou polohou (C₄); (řádka 1) neinvertující vstup součinového hradla 17-0 je spojen se třetí bitovou polohou (C3), atd.

Demodulátor dále obsahuje osm součtových hradel 18-1 až 18-2, jejichž vstupy jsou spojeny s výstupy součinových hradel 17-0 až 17-51. Obr. 5b ukazuje ve sloupci Aj, jak je to provedeno. Sloupec Aj se týká součinového hradla 18-1, sloupec A₂ se týká součinového hradla 18-2......a sloupec A_g se týká součinového hradla 18-8.

Písmeno A v i-tém sloupci j-tého řádku udává, že výstup součinového hradla 17-i je spojen se vstupem součtového hradla 18-i.

Pro součinová hradla 17-50 a 17-51 je obvod upraven následovně. Invertující vstupy součinového hradla 17-50 a 17-51 jsou připojeny každý ke vstupu dalšího součinového hradla 19. Výstup součtového obvodu 18-4 je spojen s dalším vstupem součinového hradla 19.

Každý výstup součtových hradel 18-1, 18-2, 18-3 a 18-5 až 18-8 a výstup součinového hradla 19 jsou připojeny k odpovídajícímu výstupu 20-i. Dekódovaný blok 8 datových bitů je v důsledku toho k dispozici na tomto výstupu v paralelní formě.

Demodulátor znázorněný na obr. 5a může být podle jiného provedení v podobě tzv. FPLA (logické uspořádání s programovatelným polem), například Signetics bipolar FPLA type 825100/825101. Tabulka znázorněná na obr. 5b je programovací tabulka pro toto uspořádání.

Demodulátor znázorněný na obr. 5a je v důsledku jeho jednoduchosti velmi dobře vhodný pro optické záznamové systémy typu read-only, tj. pouze ke čtení.

Obr. 6 znázorňuje zapojení pro dekódování podle vynálezu. Zapojení má sériový vstup 21, k němuž je připojen zpožďovací člen 23. Ke vstupu 21 je dále připojen jeden vstup součtového obvodu 22, jehož druhý vstup je připojen paralelně vůči zpožďovacími členu 23. K výstupu součtového obvodu 22 je připojen posuvný registr 24, mající všechny datové výstupy 241 jeho po sobě následujících stupňů připojené ke vstupům 251 detektoru 25 synchronizačního slova. Přitom je pouze ni prvních stupňů 241A posuvného registru 24 připojeno k dekodéru 81. Sériový vstup 21 je dále připojen k synchronizačnímu členu bitů, jehož výstup je připojen k čítacímu vstupu 831 čítače 83 cyklů ni+ n₂ impulzů. Čítač 83 cyklů má vstup 832 opětovného nastavení

- 10CZ 283698 B6 připojený k detekčnímu výstupu 26 detektoru 25 synchronizačního slova. Dekodér 81 datových slov má aktivační vstup 84 připojený k výstupu 85 cyklů čítače 83, a má dále m-datových výstupů 812 m-bitového slova.

V tomto zapojení detektor 25 synchronizačního slova detektuje blok synchronizačních bitů. Je-li zjištěn, je toto signalizováno do čítače 83. Ten po té umožní demodulaci nebo dekódování v dekodéru 81 přes aktivační vstup 84. Levá část přijímá 14 datových bitů a tři oddělovací bity a realizuje dekódování synchronizované se synchronizačními signály, které mohou být přijímány z čítače 83, přičemž oddělovací bity mohou být vzaty v úvahy, nebo se neberou v úvahu. Výstupy 812 vytváření 8 datových bitů paralelně vedených pro další použití, jako zpracovávání zvukového signálu a jeho přehrávání.

Obr. 7 znázorňuje další podrobnosti posuvného registru 24 z obr. 6. Přenášený nebo snímaný zaznamenávaný signál je připojen na vstupní sériový vstup 21. Signál je ve formátu NRZ-M(ark). Tento signál je veden přímo na první vstup součtového obvodu 22 a na druhý vstup součtového obvodu 22 přes zpožďovací člen 23. Na výstupu součtového obvodu 22 je tak k dispozici tak zvaný signál NRZ-I, který je spojen se vstupem posuvného registru 24. Posuvný registr má velký počet sekcí, z nichž každý má odbočku, a jejich počet je roven počtu bitů obsažených v bloku synchronizačních bitů. Ve výše použitém příkladu musí mít posuvný registr 23 sekcí, aby totiž byl schopen obsahovat sled 10000000000100000000001. Každá odbočka je spojena se vstupem detektoru 25 synchronizačního slova upraveného jako součinový obvod a tento vstup je buď invertující, nebo neinvertující. Když je na vstupech součinového obvodu přítomen synchronizační sled, vytvoří se pak signál na výstupu 26 tohoto detektoru 25 a může ho být použito jako indikačního signálu pro detekci synchronizační kombinace. Pomocí tohoto signálu je proud bitů rozdělen na bloky, každý po Π[+ n₂ bitech. Tyto bloky kanálových bitů se posunou, jeden po druhém, do dalšího posuvného registru. Řádově nej významnější bity ni se čtou paralelně a vedou se na vstupy součinových obvodů 17, jak je znázorněno na obr. 5a. Řádově nejméně významných n₂ bitů jsou pro demodulaci nepodstatné.

Kódovaný signál je například zaznamenán na optickém záznamovém médiu. Signál má tvar WF znázorněný na obr. Ib. Signál se ukládá na záznamové médium ve šroubovité informační struktuře. Informační struktura obsahuje sled většího počtu superbloků, například typu znázorněného na obr. 8. Superblok SBi obsahuje blok SYN, synchronizačních bitů, který je realizován jak ukazuje obr. 4, a určitý počet (u znázorněného provedení 33) bloků kanálových bitů, z nichž každý má n_t+ n₂ bitů BCi, BC₂,.....,BC₃3. Kanálový bit typu 1 je představován přechodem v záznamovém médiu například přechodem od oblasti netvořené důlem do důlku a kanálový bit typu 0 je reprezentován na záznamovém médiu nepřítomností přechodu. Šroubovicovitá informační stopa je rozdělena do elementárních buněk, tj. bitových buněk. Na záznamovém médiu tyto buňky tvoří prstencovou strukturu, která odpovídá rozdělení proudu kanálových bitů v čase (doba periody je jeden bit).

Nezávisle na obsahu informačních a oddělovacích bitů může být na záznamovém médiu rozlišen velký počet podrobností. Pro médium znamená omezení hodnoty k, že maximální vzdálenost mezi dvěma za sebou jdoucími přechody je k+1 bitových buněk. Nejdelší důlek (nebo žádný důlek) má proto délku k+1 bitových buněk. Omezení d znamená, že minimální vzdálenost mezi dvěma za sebou jdoucími přechody je d+1. Nejkratší důlek (nebo žádný důlek) má proto délku d+1 bitových buněk. Kromě toho je zde v pravidelných vzdálenostech důlek maximální délky, po němž následuje nebo před nímž leží část prostá důlků (tj. část žádný důlek) maximální délky. Tato struktura je částí bloku synchronizačních bitů.

U výhodného provedení je k = 10, d = 2 a superblok SB; obsahuje 588 kanálových bitových buněk. Superblok SBj obsahuje blok synchronizačních bitů s 27 bitovými buňkami a 33 bloky kanálových bitových buněk, z nichž každý má 17 (14+3) kanálových bitových buněk.

- 11 CZ 283698 B6

Modulátor, přenosový kanál, například optické záznamové médium, a demodulátor, nohou dohromady být částí nějakého systému, například v systému přenosu analogové informace (hudba, řeč) na číslicovou informaci, která je zaznamenána na optickém záznamovém médiu. Informace zaznamenaná na záznamovém médiu (nebo její kopie) může být reprodukována zařízením, které je vhodné pro reprodukci toho typu informace, který byl zaznamenán na záznamovém médiu.

Převodní obvod obsahuje zejména analogově číslicový převodník pro přeměnu analogového signálu (hudba, řeč), který má být zaznamenán, na číslicový signál předem určeného formátu, tj. kódování zdroje. Kromě toho může převodní obvod obsahovat část soustavy pro opravu chyb. V převodním obvodu je číslicový signál měněn na formát, pomocí něhož mohou být chyby, které se zejména vyskytují při čtení ze záznamového média, opraveny v zařízení pro reprodukci signálu. Systém pro kotekci chyb, který je vhodný pro tento účel, je popsán v japonských patentových přihláškách Sony Corporation č. 14539 z 21 05 1980 a z 05 06 1980.

Číslicový signál chráněný proti chybám se potom vede do výše popsaného modulátoru, tj. dochází ke kanálovému kódování, pro přeměnu na číslicový signál, který je přizpůsoben vlastnostem kanálu. Kromě toho se přivádí synchronizační kombinace a signál se uvádí do vhodného rámcového formátu. Takto získaného signálu se použije pro získání řídicího signálu, například pro laser (NRZ-mark formát), pomocí něhož se na záznamové médium nanese šroubovicovitá informační struktura v podobě důlků, popřípadě úseků bez důlků, o předem určených délkách.

Záznamové médium nebo jeho kopie může být snímáno pomocí zařízené pro reprodukci informačních bitů, odvozených ze záznamového média. Za tímto účelem zařízení obsahuje modulátor, který již byl podrobně popsán, dekodérovou část systému pro ochranu proti chybám a číslicově-analogový převodník pro rekonstituování repliky analogového signálu, který byl před tím přiveden do převodního obvodu.

Průmyslová využitelnost

Zapojení podle vynálezu se hodí, jak již vyplývá z předchozího popisu, pro vytváření dekodérů, vhodných zejména jako součást přehrávačů kompaktních disků s optickým záznamem. Uplatňuje se zde výhodně jeho jednoduchá konstrukce, která ho činí přístupný pro široký okruh spotřebitelů.

Claims

PATENTOVÉ NÁROKY

1. Zapojení pro dekódování elektrického signálu, v němž byla zakódována pro účely přenosu dat informační data původně přítomná v prvním m-bitovém kódu, do datových slov ve druhém n-bitovém kódu, na elektrický signál odpovídající dekódovaným m-bitovým datovým slovům, kde n>m, přičemž jednotlivé bloky n kanálových bitů, reprezentativní pro jednotlivá datová slova ve druhém kódu, byla převedena na sled po sobě následujících a prostřídaných bitových informačních bloků s počtem ni = n bitů a bitových oddělovacích bloků s počtem n₂ bitů, prokládaných tak, že se udržováním hodnoty číslicového součtu získávají výchylky stejnosměrné proudové složky kódovaného signálu na co nejnižší možné úrovni, přičemž bity přenášeného signálu ve druhém kódu jsou přijímány sériově a jsou vedeny při dekódování do zpožďovacího prostředku, takto zpožděné bity jsou podrobovány logickému součtu, načež se signálové bity sériově vyšetřují na detekci synchronizačního slova, přičemž detekce synchronizačního slova

- 12CZ 283698 B6 generuje startovací okamžik a detekcí synchronizačního slova se cyklicky generují časové signály mající délku informačního bloku ni informačních bitů a oddělovacího bloku n₂oddělovacích bitů, přičemž konec každého cyklického časového signálu aktivuje dekódování ni nejpozději přijatých bitů po logickém součtu na m-bitové kódové slovo v prvním kódu, přičemž uvedené délky časových signálů v bitových intervalech se synchronizují určením frekvence kanálových bitů ze sériově přijatého bitového signálu, vyznačený tím, že jeho sériový vstup (21) je připojen jednak k prvnímu vstupu součtového obvodu (22) a jednak přes zpožďovací člen (23) ke druhému vstupu součtového obvodu (22), přičemž výstup součtového obvodu (22) je připojen k posuvnému registru (24), majícímu všechny datové výstupy (241) jeho po sobě následujících stupňů připojené ke vstupům (251) detektoru (25) synchronizačního slova, přičemž pouze ni prvních stupňů (241A) je připojeno k dekodéru (81), přičemž sériový vstup (21) je dále připojen k synchronizačnímu členu (82) bitů, jehož výstup je připojen k čítacímu vstupu (831) čítače (83) cyklů ni+ n₂ impulzů, přičemž tento čítač (83) cyklů má vstup (832) opětovného nastavení připojený k detekčnímu výstupu (26) detektoru (25) synchronizačního slova, přičemž dekodér (81) datových slov má aktivační vstup (84) připojený k výstupu (85) cyklů čítače (83) a přičemž dekodér (81) má dále m-datových výstupů (812) m-bitového slova.