JPH02243024A - 2値符号復合装置 - Google Patents

2値符号復合装置

Info

Publication number
JPH02243024A
JPH02243024A JP2031316A JP3131690A JPH02243024A JP H02243024 A JPH02243024 A JP H02243024A JP 2031316 A JP2031316 A JP 2031316A JP 3131690 A JP3131690 A JP 3131690A JP H02243024 A JPH02243024 A JP H02243024A
Authority
JP
Japan
Prior art keywords
block
bits
channel
information
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2031316A
Other languages
English (en)
Other versions
JPH0614617B2 (ja
Inventor
Antonii Iminku Korunerisu
コルネリス・アントニー・イミンク
Hiroshi Ogawa
博司 小川
Geritsuto Neiboa Yakobu
ヤコブ・ゲリット・ネイボア
Kentaro Odaka
健太郎 小高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19835618&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH02243024(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPH02243024A publication Critical patent/JPH02243024A/ja
Publication of JPH0614617B2 publication Critical patent/JPH0614617B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Communication Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は2値打号復号装置に関する。
2値データ・ビット系列は継続したデータ・ビット・ブ
ロックであって夫々がm個のピッ1−を有するものに区
分され、この継続したデータ・ブロックを(n++nz
)個(ただしn1+n2〉m)のチャンネル・ビットか
らなる継続したチャンネル・ブロックであってn+個の
情報ビットからなる情報ブロックとn2個の分離ビット
からなる分離ブロックとからなりこの情報ブロックをこ
の分離ブロックで逐一分離するようにしたものに変換す
るようにするとともに、継続する第1の符号“1“のチ
ャンネル・ビットが少なくともd個の連続した第2の符
号“0″のチャンネル・ビットにより分離され、第2の
符号゛0”のチャンネル・ビットであって連続するもの
の数がkを上まわらないようにした2値打号変換して得
たチャンネル・ビットを復号する復号装置に関し、特に
構成を簡略化しうるようにしたものである。
デジタル伝送や磁気及び光学記録再生システムにおいて
は、通常情報をシンボルの系列として伝送したり、記録
したりする。このようなシンボルは一体でアルファベッ
ト(シばしば2値のアルファベット;符号)を構成する
。2値打号の場合には、一方のシンボル、例えば“1″
をNRZM (NRZ−mark)コードによって2つ
の磁化の状態の間の遷移として磁気ディスクやテープに
記録し、または2つのフォーカス状態の間に遷移として
光学ディスクに記録する。そして、他のシンボル“0″
をそのような遷移の欠如として記録する。
あるシステム上の要求の結果、発生するシンボルの系列
に実際にはいくつかの規則が課される。
あるシステムではセルフ・クロッキングが要求され、こ
のため、伝送したり記録したりするシンボルの系列を、
検出や同期に用いられるクロック信号を生成するために
、十分な遷移として伝送したり記録したりしなければな
らない。他にも、ある種のシンボル系列が特別の目的、
例えば同期信号として用いられるので、このようなシン
ボル系列が情報信号中に生じないようにすることが要求
される。情報信号中に疑似の同期系列が生じると、同期
信号は不明確になり、この結果、同期の目的に不適切と
なるのである。さらに、シンボル間の干渉を制限するた
めに遷移間の間隔がせますぎないようにするということ
も要求される。
磁気及び光学記録の場合には、遷移間の間隔についての
要求は記録媒体の情報密度とも関連する。
なぜならば、記録媒体上の2つの隣り合う遷移間の所定
の最小距離において、それに記録された信号に対応する
最小時間間隔Tlll1nが増大すれば、同じ割合いで
情報密度も増大するからである。要求される最小バンド
幅Bminも遷移間の最小距離一般的な磁気記録チャン
ネルの場合のように、情報チャンネルが直流を伝送しな
い場合には、情報チャンネルにおいてシンボル系列がほ
とんど直流成分を含まないようにする必要がある。
ところで、最初に述べた方法は第1の参考文献(Tan
g、 D、T、、 Bahl、 L、R,+“Bloc
k codes for aclass of con
strained noiseless channe
ls。
Infor++ation and Control+
 Vol、1?、 no、乳Dec 。
1970、 pp、436−461.)に記載されてい
る。この論文はd規則、k規則またはd−に規則のq値
のシンボル・ブロックを基礎とするブロック・コードに
関するものである。ここで、このようなブロックはつぎ
の要求を満たす。
(a)  d規則:2個の“l”が少なくとも連続した
d個の“0パの列で分離されること。
(b)  k規則:連続した“0”からなる列の最、大
長がkであること。
例えば、2値データ・ビットの系列を、連続したブロッ
クに分割する。これらのブロックは夫々m個のビットを
有する。これらm個のビットからなるデータ・ブロック
は、n個の情報ビットからなる情報ブロックに変換され
る(ただしn>m)。
ここで、n>mであるから、n個の情報ビットからなる
組み合わせの数は、実現しうるデータ・ブロックの数、
2′″を上まわる。例えば、伝送したり・記録したりす
る情報ブロックにd規則が要求されるとすると、2パ1
個のデータ・ブロックと、実現しうる2′″個から選ん
だ同様の2′″の情報ブロックとの間の対応付けは、d
規則を満たす情報ブロックについて対応付けがなされる
ように選ばれる。
上述の第1の参考文献の第439頁の表1によれば、ブ
ロックの長さ(n)及び課される要求dに応じてどのく
らい多くの情報ブロックがあるかがわかる。そして、最
小距離dが1の条件のもとでは、長さnが4の情報ビッ
ト・ブロックは8個ある。
この結果、長さmが3のデータ・ブロック(23−8デ
ータ・ワード)はつぎの情報ブロックで表わされる。即
ち、長さnが4の情報ビットを有する情報ブロックであ
って、その中の隣り合う“1”のシンボルの間に少なく
とも1個の“0′のシンボルを配するものである。例え
ば、このようなコーディングは以下のとおりである。こ
こで、矢印→は一方のブロックが他方のブロックに対応
すること、及びその逆を示す。
000→0000 001→0001 010→0010 011→0100 100 Holol 101H1000 110→1001 111H1010 ところで、情報ブロックをつなげたときに、ときどき、
ある要求、例えばd規則の要求を他の手段を用いること
なしには満たしえないことがある。
そこで上述の論文においては、情報ブロック間に分離ビ
ットを設けることが提案されている。d規則が要求され
ている場合には、dビットの“0゛からなる分離ブロッ
クが有効である。dが1である上述の例では、1個の分
離ビット(“0勺で十分である。3個のデータ・ビット
からなるデータ・ブロックを(4+1)個のチャンネル
・ビットにより変換すればよい。
このような変換方法は、チャンネル・ビット列の周波数
スペクトラムの低周波成分(直流分も含む)がむしろ大
きい点で不利である。また、変換器(変調器及び復調器
)、特に復調器が複雑化するという難点もある。
最初の問題点に関しては、第2の参考文献(Patel
、 A、M、+”Charge−constraine
d byte−oriented(0,3)code”
、IBM Tecknical Disclosure
 Bulletin。
Vol、19. Nr、7. Dec、1976、 p
p、2715 2717.)において、いわゆる反転ま
たは非反転結合でチャンネル・ブロックを連結すると、
d−に規則のコードの直流不平衡を制限することができ
ることが示されている。この場合、今までのチャンネル
・ブロックの直流不平衡を減するように、その時点での
チャンネル・ブロックの極性が選ばれるのである。
しかしながら、ここではd−に規則に反しないように情
報ブロックを結合できるというd−に規則のコードが考
えられるので、d−に規則のために分離ビットを付加す
る必要がなくなる。
本発明はこのような事情を考慮してなされたものであり
、2値データ・ビット系列を2値チヤンネル・ビット系
列に変換した2値打号を復号するのに用いる復号装置を
簡易に構成しうるようにするものである。
以下、本発明の一実施例について第1図を参照しながら
説明しよう。
第1図は、2値データ・ビット列を2値チヤンネル・ビ
ット例に変換する方法を説明するためのもので数ビツト
系列を示している。この第1図において、2値データ・
ビット列は連続するブロックに区分されている。これら
データ・ブロックの夫々はm個のビットから成る。本例
では、゛以降の説明及び図面においてmを8に選ぶ。同
様のことが他のmの値についても適用できる。m個のビ
ットからなるデータ・ブロックBDi は一般に2−個
の実現しうるビット系列の1つである。
そのようなビット系列は光学または磁気記録を直接に行
う場合には不向きであり、また他のいくつかの理由から
も適切ではない。すなわち、2つのシンボル“1”は例
えば一方の磁化の方向から他方の磁化の方向への遷移と
して、またはビットへの遷移として記録媒体に記録され
、そして、このようなシンボル“1′′が相前後したと
きには、それら遷移が相互干渉の点から接近しすぎない
ようにしなければならない。このことは、情報密度を制
限する。また、同時に、連続する遷移の最小間隔Twi
nが小さいほど、ビット列を伝送したり記録したりする
ために要求される最小バンド幅Bn+inが増大する(
Bmin = 1 / 2 Tll1in)ことも考慮
する必要がある。もう1つ、データ伝送や光学または磁
気記録システムにおいて課される要求は、伝送された信
号から、同期を行うために使用されるクロックを再生し
うる程度に十分な遷移がビット系列に必要であるという
ことである。1つのブロックがm個の°“0°°を有し
、先行するブロックが多数の“0′°で終り、そして次
のブロックが多数の“0”で始まる最悪の場合には、ク
ロックを抽出できないおそれがある。
例えば、磁気記録媒体のように直流を伝送しない情報媒
体は、さらに、記録されるべきデータ列が、できうるか
ぎり少ない直流成分を有するという要求を、満足させる
必要がある。光学記録では、サーボコントロールの観点
から、データスペクトラムの低周波成分が最大限抑圧さ
れるということが要求される。加えて、直流成分が少な
くなればなるほど、復調を簡素化することができる。
上述の理由や他の理由から、データ・ビットを媒体を介
して伝送したり、記録したりするまえに、いわゆるチャ
ンネル・コーディングがデータ・ビットにつき実行され
る。ブロック・コーディングの場合では(第1の参考文
献)、夫々m個のビットを含むデータ・ブロックが夫々
n1個の情報ビットを含む情報ブロックとしてコード化
される。
第1図はデータ・ブロックBD、かどのように情報ブロ
ックBI+に変換されるかを示す。本例では、以降の説
明及び図において、nlを14に選ぶ。
n、はmより大であるので、n、ビットで形成されうる
すべての組み合わせが用いられるわけではない。媒体に
適用するに際し不適当な組み合わせは用いない、そして
、本例では要求されているデータ・ワードからチャンネ
ル・ワードへの一対一対応ゆえに、考えうる16000
を越える伝送ワードの中から256ワードのみが選択さ
れる。従って、いくつかの要求をチャンネル・ワードに
課すことができる。1つの要求は、n1個の情報ビット
からなる同一のブロック内で、隣り合う2個の第1の符
号、即ち“1”の情報ビットの間に少なくともd個の連
続した第2の符号、即ち“0゛の情報ビットが存在する
というものである。第1の参考文献の第439頁の表1
はdの値に応じてそのような2値ワードがどのくらい多
くあるかを示している。この表によれば、n+−14と
すると、隣り合う“1″のビット間に少なくとも2ビツ
ト”0“を有するワードが277あることが明らかであ
る。
8個のデータ・ビットのブロックをコード化する場合、
それらデータ・ビットの組み合わせは256(=2’)
である。そして、14個のチャンネル・ビットのブロッ
クであるから、d=2とする要求は十分に満たされる。
同様なd規則の要求が単にn、ビットのブロック内に限
り課されるのでなく2つの隣り合うブロックの境界にも
課される場合には、他の方法なしに情報ビットのブロッ
クを連結することができない。この目的に対し、第1の
参考文型は第451頁でチャンネル・ブロック間に1以
上の分離ビットを含ませることを提案している。少なく
ともdと同数個の“0”の分離ビットが含ませられれば
、d規則が満たされることは容易に理解できる。第1図
は、チャンネル・ブロックBC,が情報ブロックB1.
と分離ブロックBSz とからなることを示す0分離ブ
ロックはn2ビツトからなる。そのため、チャンネルフ
゛ロックBCiは(n i+”n z)個のビットから
なる。本例では、特に゛明記しないかぎり、以降の説明
及び図においてn2を3に選ぶ。
可能なかぎり正確にクロックを生成させるためには、さ
らに、1個の情報ブロック内で隣り合う2個の“l”の
ビットの間に連続する“0″のビットの個数が最大で予
め決められた値kにとどまることが要求される。mを8
、n、を14とする本例では、d=2を満たす277個
のワードから、例えばkが非常に大きいワードを削除す
ることができる。kを10に抑えることができることは
明らかである。従って、夫々8(一般にはm)個のデー
タ・ビットからなる2Il(一般には21)個のブロッ
クの集合が同様に2’(一般には2′″)個の情報ブロ
ックの集合と一対一に対応する。これら情報ブロックは
、実現しうる2′4(一般には21)個の情報ブロック
の中から選ばれたものである。このことは、1つには、
d=2及びに=10というような条件が課されることに
起因する(一般にはd−に規則)。データ・ブロックの
いずれを情報ブロックのいずれに対応させるかは依然選
択にゆだねられている。上述第1の参考文献では、デー
タ・ビットから情報ビットへの番号変換は数学的に閉じ
られたフオームで明白に決定されている。なるほど、こ
のような変換は原理的に採用しうる。
ただ、本例では以降さらに説明するようにこれと異なる
関係付が選ばれる。
情報ブロックB1.間に分離ブロックを配置したときの
み、k規則を満たすようにチャンネル・ブロックB1.
を連げることができる。また、このことはd規則につい
ても適用できる。d規則の要求及びに規則の要求は互い
に背反するものではなく、むしろ相補的であるので、そ
のような目的を達成するために原則として夫々02ビツ
トからなる同一の分離ブロックを用いることができる。
従って、ある分離ブロックに先行する“0″のビット数
と、その分離ブロックに続く“0”のビット数と、分離
ブロックのntビット(“0”)自体の合計がkの値を
上まわるときには、“0″の系列をにビットを超えない
系列に分けるために、゛分離ビットの“0゛のビットの
うちの少な(とも1つを“l°゛のビットに置きかえな
ければならない。
d−に規則の要求を確実に満たすという役割に加えて、
分離ブロックは直流不平衡を小さくするために用いるこ
とができる。このことは、情報ブロックを連結する際に
ある場合には予め定められたフォーマットのブロックが
規定されるが、多くの場合には分離ブロックのフォーマ
ットには何も条件が課されることがないか、もしくは限
られた条件のみが課されるということがわかれば、容易
に理解しうる。このようにして生じる自由度は直流不平
衡を小さくするために利用される。
直流不平衡の発生や増大は以下のように説明される。第
1図に示すような情報ブロックBitが記録媒体に例え
ばNRzマーク・フォーマットで記録されるとする。こ
のフォーマットでは、“l”は対応するビットセルの最
初での遷移としてマークされる。“0”のときには遷移
が記録されない。
Bl、で示されるビット系列はWFで指示される形状と
なる。そして、このような形状として、そのビット系列
は記録媒体に記録される。今考えている系列では正レベ
ルは負レベルより長いので、この系列は直流不平衡を有
する。デジタル総和(degital sum vat
ue)は直流不平衡を決定する目安としてよく用いられ
る。波形のレベルを夫々WF+1及び−1とすると、デ
ジタル総和は波形を系列に沿って積分したものに等しく
なる。そして、第1図Bで示す例ではデジタル総和+6
Tになる。ただし、Tはビット間隔の長さである。もし
、このような系列が繰り返されるとすると、直流不平衡
が生じる。一般に、この直流不平衡は基線の変動を引き
起こし、実効的なS/Nを低下させる。そして、S/N
の低下の結果、記録されている信号の検出の精度が低下
する。
直流不平衡を制限するために、分離ブロックBS、はつ
ぎのように利用される。今、あるデジタル・ブロックB
D、が供給されたとする。このデータ・ブロックBD、
は例えば記録装置に記録されているテーブルによって情
報ブロックBl。
に変換される。こののち、−組の実現しうるチャンネル
・ブロックが生成させられる。゛このブロックは(nl
+nz)個のビットを有する。これらすべてのブロック
は同様の情報ブロック(第1図Bのビット・セル(1)
〜(14) )に、n!個の分離ビット(第1図Bのビ
ット・セル(15) 、 (16) 、 (17))か
らなる実現しうるビットの組み合わせを加えてなるもの
である。この結果、第1図Bで示される例では、実現し
うる8 (=2fii)個のチャンネル・ブロックから
なる集合が形成される。こののち、原則的には任意な手
順として、実現しうるチャンネル・ブロックの夫々につ
いてつぎのパラメータが決定される。
a) 当8亥実現しうるチャンネル・ブロックについて
先行するチャンネル・ブロックの観点から、d規則及び
に規則の要求が今の分離ブロックのフォーマットと矛盾
しないかどうかを判断する。
b) 当該実現しうるチャンネル・ブロックについてデ
ジタル総和を決定する。
第1の表示信号は、d規則やに規則の要求と矛盾しない
実現しうるチャンネル・ブロックごとに発生させられる
。コード・パラメータを選べば、少なくとも1個の実現
しうる情報ブロックについてそのような表示信号を発生
させることができる。
最後に、第1の表示信号が発生させられている実現しう
るチャンネル・ブロックのなかから、例えばデジタル総
和の絶対値が一番小さなチャンネル・ブロックが選ばれ
る。ただし、より一層良い方法は、先行するチャンネル
・ブロックのデジタル総和を累積することである。そし
て、累積したデジタル総和の絶対値が減少するようなブ
ロックを、次に伝送するのに最適なチャンネル・ブロッ
クの中から選ぶことである。このように選択されたワー
ドは伝送されたり、記録されたりする。
この方法の利点の1つは、他の目的に必要とされる分離
ビットを、直流不平衡を制限するという目的のためにも
簡易に用いることである。加えて、伝送される信号の干
渉の分離ブロックまでに制限され、情報ブロックまで波
及しないという利点もある(ここで、伝送され、あるい
は記録されるべき波形の極性を無視する)。読み出され
た記録信号の復調は情報ビットについてのみ行われる。
分離ビットを考慮しないですむ。
つぎに、本発明に係る符号変換方法の他の実施例につい
て説明しよう。第2図はこの方法のいくつかの他の実施
例を示す。第2図Aはチャンネル・ブロック・・・・、
B C4−、、B C4,B C,、□・・・・の系列
を示す、これらブロックは夫々予め定められた( n 
+ + n t)個のビットを有する。チャンネル・ブ
ロックの夫々は、nl ビットからなる情報ブロックと
、n2ビツトからなる分離ブロック・・・・BSム−1
,BShBS!やh・・・・とを有する。
この実施例では、直流不平衡は数ブロックを通して求め
られる。例えば、第2図Aに示すように2個のチャンネ
ル・ブロックBCi、BC,,,の間で求められる。こ
の直流不平衡は第1図例について記述した方法と同様な
方法で求められる。ただし、実現しうるスーパ・ブロッ
クのフォーマットが夫々のスーパ・ブロックS B C
!ごとに形成されることを条件とする。すなわち、ブロ
ックBCz。
BC!+1についての情報ブロックに、ブロックBSl
、BS+−gの2個分の分離ビットから生成されうる実
現しうる組み合わせが付加される。こののち、直流不平
衡を最小とする組み合わせがそのような集合から選ばれ
る。この方法はつぎのような利点を有する。即ち、先立
った1以上のチャンネル・ブロックを考慮され、調整が
最適であるので、残留直流不平衡はより均一となるので
ある。
この方法のより好ましい変形例は、顕著な特徴を有する
。この特徴は、直流不平衡が最小化されたのちにのみス
ーパ・ブロックS B C4(第2図A)が1個のチャ
ンネル・ブロック分移行させられることである。このこ
とは、スーパ・ブロック5BC1の一部をなすブロック
BC4(第2図A)は処理され、つぎのスーパ・ブロッ
クS B Cz。バ図示略)は、上述のように直流不平
衡が最小化されたブロックBC+。、とブロックB C
r−t(、図示略)からなる。そして、フ゛口・ンクB
C+ゆ、はスーパ・フ゛ロックSBC,及びつぎのスー
パ・ブロックSBC!、1の双方の一部となる。そこで
、スーパ・ブロック5BCiについてのブロックBSi
、。
の分離ビットの暫定的な選択を、スーパ・ブロックSB
C,,,についての最終的な選択と全く異ならせること
ができる。ブロックの夫々は数度にわたり評価されるの
で(本例では2度)、直流不平衡及び雑音の影響はより
減少させられる。
第2図Bは他の実施例を示す。この実施例では同時にい
くつかのブロック(SBCr)について直流不平衡が決
定される。例えば第2図Bに示すように4個のチャンネ
ル・ブロック13C,+1130−〇)、BC,(3)
、BC,+1+についてである。これらチャンネル・ブ
ロックは予め定めた数、n1個の情報ビットを有する。
しかし、チャンネル・ビットの夫々について、分離ブロ
ックBS、(1)BSj”)、BS、”、BS、”)1
7)夫k(D分離ヒツトの個数は同一でない。情報ビッ
トの個数は例えば14にまでのぼらせることができ、分
離ブロック133j(+)、B3.(り、733Jtf
f)の分離ビットの個数は夫々2にでき、分離ブロック
33 j(4)の分離ビットの個数は6にできる。直流
不平衡は第2図A例につき述べたものと同一の方法で決
定する。
上述した利点はこの場合にも得ることができる。
そして、この利点に加えて、比較的長い分離ブロックを
用いられればそれだけ直流不平衡を減少させることがで
きるという利点を、本例は有する。
より具体的には、夫々のチャンネル・ブロックが等しい
個数、例えば3個のビットを有するチャンネル・ビット
系列の残留直流不平衡は、夫々の分離ブロックが平衡3
ビツト、ただし2対2対2対6で分割されるビットを有
するチャンネル・ビット系列の残留直流不平衡よりも大
きいのである。
本例方法の役割や関連状態の上述時系列は例えば市場で
入手可能なマイクロプロセッサや対応する記録装置や周
辺装置等の一般的な順序論理回路によって実現できるこ
とに留意して欲しい。第3図はそのような動作のフロー
チャートを示す、つぎの説明では、コーディング方法の
役割や状態を時系列として示すステップの注釈を用いる
。A4’ljlは参照符号を示す、B!!llIは注釈
を示す、C欄は対応するステップについての説明骨を示
す。
以上述べたフローチャートは第1図例に適用される。そ
して、すでに述べた変更を考慮に入・れれば、対応する
フローチャートを第2図例にも適用し得る。
本例においては斯る伝送され、または記録されたチャン
ネル・ビット系列を復調するに際して情報ビット及び分
離ビットを区別するために、(nff+n4)個のビッ
トをチャンネル・ブロック系列に含ませる。ここで03
個は同期情報ビットであり、n4個は同期分離ビットで
ある。同期ブロックは、例えば予め決められた数の情報
ブロック及び分離ブロックごとに挿入させられる。この
ワードが検出されたのちに、情報ビットがどのビット位
置にあるか、そして分離ビットがどのビット位置にある
かを知ることができる。
そこで、何らかの手段で同期ワードが情報ブロック及び
分離ブロックの所定のビット系列と紛れないようにする
必要がある。この目的を達成するために、同期ビット、
すなわち、情報ビット系列や分離ビット系列にない同期
ビットからなる特殊のブロックを選ぶことができる。d
規則やに規則を満たさない系列は、このような目的を達
成するうえでさほど有用ではない。なぜならば、そのよ
うな場合、情報密度やセルフ・クロック特性は悪影響を
受けるからである。しかし、このような選択は、d規則
やに規則を満たす系列のグループ内に制限される。
そこで、他の方法が提案される。前後する2ビツトの“
1”の間にSビットの“0“を含む系列であって連続し
て生じるものを例えば少なくとも2個含ませて同期ブロ
ックを構成する好ましくは、Sをkと等しくする。第4
図は同期ブロックSYNを示す。このブロックは、夫#
5YNP、及び5YNhで示すように系列(10000
000000,1のあとにOが10個続く)を連続して
2度繰り返して構成される。
このような系列はチャンネル・ビット系列、すなわちに
=10の系列にありうる。しかしながら、同期ブロック
のほがkこのシーケンスが2度続けておこらないように
するために、′1”のビットが分離ブロックの一部をな
す場合には、その“1°゛のビットの直前の“0”の分
離ビットの数と連続した“0”の情報ビットの数との和
がkと等しく、その“l”のビットの直後の連続した・
“°0″の情報ビットの数との和にも等しいときに第1
の表示信号が抑圧される。同期ブロックが他に紛れるの
をふせぐための方策はすでに示したが、これは系列to
oooooooooo即ちlのあとに11個Oを続けた
ものを2度繰り返し生成することである。
さらに、同期ブロックはまた同期分離ブロックを有する
。この分離ブロックはちょうど情報ブロック間の分離ブ
ロックと同一の役割を持っている。
従って、これらはd規則やに規則を満たし、また直流不
平衡を制限するという要求を満たすことを自らの目的と
している。同期パターンが2度連続して発生したときに
、チャンネル・ビット列に擬似的に同期パターンが現わ
れないようにするために採られる方法と同様の方法が、
また、同期ブロックの前または後に同期パターンが3度
発生しないようにする。
上述した方法はもちろん変調時やエンコード時にも適用
できる。ただ、この方法は逆の場合、即ち、復調時やデ
コード時に非常に一層簡素なものとなる。情報ビット・
ブロックに影響を与えることなく直流不平衡を制限でき
るので、分離ブロック間の情報は情報を復調するに際し
て重要ではない、加えて、変調器側でどのmビット長の
データ・ビットがどのnビット長の情報ビットに対応さ
せられるかを選択することは変調器についてのみでなく
復調器においても重要である。すなわち、このような選
択を行うと復調器の構成を複雑にする。磁気記録システ
ムにおいては、変調器及び復調器がともに装置内に内蔵
されているので、変調器が複雑になることも復調器が複
雑になることもともに問題がある。光学記録システムで
は、記録媒体が読み出し専用であるから利用者の装置は
復調器のみ含むだけでよい。そのため、光学記録システ
ムの場合では、変調器を複雑化せざるを得なくともでき
うるかぎり復調器の構成を簡略化することが特に重要で
ある。
第5図は復調器の一例を示す。この復調器は14個の情
報ビットからなるブロックから、8個のデータ・ビット
からなるブロックを復調するものである。第5図Aは復
調器のブロック図を示し、第5図Bはその回路の一部を
概略的に示す。この復調器はアンド・ゲート(17−0
)〜(17−51)を有する。
これらアンド・ゲート(17−0)〜(17−51>は
夫々1個またはそれ以上の入力端子を具備する。情報ブ
ロックの14ビツトの1つが夫々の入力端子に供給され
る。これら入力端子は反転型または非反転型である。第
5図BはC,欄でこれがどのように実行されるかを示す
。第1欄は14ビツト長の情報ブロックの最下位桁のビ
ット位置C1を示し、第14欄は最小位桁のビット位置
CI 4を示す。間の第2〜13欄は夫々ビット位置と
の関連で残り各桁を示す。ライン10〜ls、は夫々、
アンド・ゲートの番号に対応する。すなわち、ライン!
。はアンド・ゲート(17−0)の入力端子に対応し、
ライン11はアンド・ゲート(17−1)の入力端子に
対応する。
他も同様である。第i欄のラインljに符号1があると
、それは非反転入力端子を介して第1番目のビット位置
B、の内容が第j番目のアンド・ゲー ト(17)に供
給されることを意味する。第i41のライン2jに符号
Oがあると、それは反転入力端子を介して第1番目のビ
ット位置Ciが第j番目のアンド・ゲート(17)に供
給されることを意味する。この結果、アンド・ゲート(
17−0)の反転入力端子は第1番目のビット位置CI
に接続され、非反転入力端子は第4番目のビット位置C
4に接続される(ライン2゜)。またアンド・ゲート(
17−1)の非反転入力端子は第3番目のビット位置C
1に接続される(ラインI!、I)。他についても同様
である。
復調器はさらに8個のオア・ゲート(18−1)〜(1
8−8)を有する。これらオア・ゲー1− (1B−1
)〜(18−8)の入力端子はアンド・ゲート(17−
0)〜(17−51)に接続されている。第5図AはA
、欄でこのことがどのように実現されているかを示す。
A1欄はオア・ゲー) (18−1)に対応する。A2
欄はオア・ゲート(18−2)に対応する。そして、A
、欄以降も同様であり、最後にA8欄はオア・ゲート(
18−8)に対応する。第j番目のAt欄の文字Aは、
アンド・ゲート(17−j)がオア・ゲート(1B−i
)に接続されていることを示す。
アンド・ゲート(IT−50) 、 (17−51)に
ついては回路構成かつぎのように変更される。アンド・
ゲー) (17−50) 、 (17−51)の夫々の
反転出力端子が夫り他のアンド・ゲート(19)の入力
端子に接続される。
オア・ゲート(18−4)の出力端子はアンド・ゲート
(19)の他の入力端子に接続される。
オア・ゲート(18−1) 、 (1B−2) 、 (
18−3) 、 (18−5) 。
(18−8)の出力端子及びアンド・ゲート(19)の
出力端子は夫々出力端子(20−i)に接続されている
。そして、この復号された8ビツト長のデータ・ブロッ
クはこの出力端子からパラレル・データとして取り出さ
れる。
第5図Aで示される復調は、いわゆるPPLA (フィ
ールド・プログラマブル・ロジック・アレイ)でかえる
ことができる。例えばシングネティックス・バイポーラ
PPLA82S100/82S101を用いうる。
第5図で示されるテーブルはこのアレイゆえにプログラ
マブルである。
第5図で示される復調器はその簡略さゆえに、読み取り
専用の光学記録システムに大変好適である。
同期ブロックは、第6図に示す回路によって検出される
。伝送された信号または再生された記録信号は入力端子
(21)に供給される。この信号はMRZ−Mフォーマ
ットのものである。この信号はオア・ゲー1− (22
)の第1入力端子に直接に供給されるとともに、遅延素
子(23)を介してオア・ゲート(22)の第2入力端
子に供給されている。そうすると、いわゆるNRZ−1
信号がオア・ゲート(23)の出力端子から出力される
。オア・ゲート(23)の出力端子はシフトレジスタ(
24)の入力端子に接続されている。このシフトレジス
タ(24)は多数のビット・セルからなる。そして、こ
れらビット・セルは夫々タップを具備する。ビット・セ
ルの個数は同期ブロックを構成するビットの個数と等し
い、上述の例では、系列tooooooooooioo
ooo。
00001を記録できるようにするために23個のビッ
ト・セルを持つ。夫々のタップはアンド・ゲート(25
)の入力端子に接続されている。アンド・・ゲート(2
5)の入力端子は反転型または非反転型である。
同期系列がアンド・ゲー) (25)の入力に供給され
たときには、このアンド・ゲート(25)の出力端子(
26)から信号が出力される。この信号は同期パターン
の検出信号として用いることができる。この検出信号に
基いて、ビット系列は夫々(n++nz)ビット長のブ
ロックに分割される。これら分割されたチャンネル・ブ
ロックは他のシフトレジスタにおいて順次シフトされる
。上位n1桁のビットはパラレル・データとして読み出
され、第5囚人に示すようにアンド・ゲー) (17)
の入力端子に転送される。下位11桁のビットは復調で
は用いられない。
コード化された信号は、例えば、光学記録媒体に記録さ
れる。この信号は第1図Bで示すような形をしている。
この信号は螺旋状の軌跡で記録媒体に記録されてい(。
この情報形態は、例えば第7図に示すような多数のスー
パ・ブロックの系列からなる。スーパ・ブロックSBム
は同期ブロック5YN1 と多数の(本例では33個の
)チャンネル・ブロックとからなる。同期ブロックSY
N。
は第4図に示すように構成される。チャンネル・プロ7
りB C1+ B Ct、” ” B C33は夫々(
n、+nz)ビットからなる。“1″のチャンネル・ビ
ットは記録媒体においである遷移として表わされる。
例えば、ビット無しからビット有りの状態への遷移とし
てである。“Onのチャンネル・ビットは記録媒体にお
いて無遷移の状態としてあられされる。螺旋情報トラッ
クは要素をなすセル、即ち、ビット・セルに細分割され
る。記録媒体上でこれらビット・セルは空間的構造を形
成する。この構造はチャンネル・ビットのビット時間間
隔への細分化に対応する。
情報ビット及び分離ビットの内容と無関係に、多数の細
部が記録媒体において識別される。この記録媒体におい
て、k規則は、2個の隣り合う遷移間の最大距離が(k
+1)ビット・セルの長さであることを意味する。最も
長いビット(ビットなし部分)はそれゆえ(k+1)ビ
ット・セルからなる。d規則は2個の隣り合う遷移間の
最小距離が(d+1)ビット・セルの長さであることを
意味する。さらに、規則正しい間隔ごとに、最長のビッ
トなし部分の後または前に最長のビットがある。この形
態は同期部の部分である。
別の例においては、k=10.d=2そしてスーパ・ブ
ロックSBiが588個のチャンネル・ビット・セルか
らなる。このスーパ・ブロックSB。
は27 (14+ 3 )ビット・セルの同期ブロック
と33個のチャンネル・ブロックとからなる。チャンネ
ル・ブロックは夫々(14+3)個のチャンネル・ビッ
トセルを有する。
なお、本発明をアナログ信号をデジタル信号に変換する
変換回路や、再生装置に適用しうることはもちろんであ
る。
即ち、変調器、伝送路例えば光学記録媒体及び復調器は
一体であるシステムの一部を構成する。
このシステムは、例えばアナログ情報(音楽、スピーチ
)をデジタル情報に変換するものである。
このデジタル情報は光学記録媒体に記録される。
記録媒体やそのコピーに記録されている情報は、その記
録媒体に記録された情報を再生するのに適した装置によ
って再生されうる。
この場合、この変換回路は、具体的には、記録すべきア
ナログ信号(音楽、スピーチ)を予め定められたパター
ン(ソース・コーディング)のデジタル信号に変換する
ために、アナログ/デジタル変換器を有する。さらに、
この変換回路においては、デジタル信号が記録媒体から
読み取るときに発生するエラーを信号を再生する装置中
で訂正できるようにするためのフォーマットに、変換さ
れる。このような目的に好適なエラー訂正システムはす
でにソニー株式会社が提案している(特願昭55−67
608号)。
エラー訂正されたデジタル信号は、こののち、媒体の特
性に好適なデジタル信号に変換するために、上述の変調
器に供給される。さらに、同期パターンが供給され、こ
の信号は適切なフレーム・パターンとされる。このよう
にして得られた信号は、例えばレーザのコントロール信
号(NRZ−Mフォーマット)を得るために用いられ・
る−・このコントロール信号によって、予め定められた
ビットの有無の系列としての螺旋形の情報態様を記録媒
体に適用しうる。
この記録媒体やそのコピーは、記録媒体から得られた情
報ビットを再生するための装置に読み取られる。この目
的を達成するために、この装置は変調器、エラー訂正シ
ステムのデコーダ及び変換回路に供給されたアナログ信
号の複製物を再生するためのアナログ/デジタル変換器
とを有する。
なお、このデコーダについてはすでに詳細に説明した。
【図面の簡単な説明】
第1図は本発明に適用される2値打号の2値打号変換方
法の例の説明に供する線図、第2図は本発明に適用され
る2値打号の2値打号変換方法の他の例の説明に供する
線図、第3図は第1図例の説明に供するフローチャート
、第4図はチャンネル・ビット系列を復調するときに用
いる同期ブロックの一例を示す線図、第5図は本発明復
号装置の一実施例を示す線図、第6図は同期ビット系列
を検出する回路例を示す構成図、第7図は本発明に適用
される2値打号の2値打号変換方法のフレーム・フォー
マット例を示す線図である。 (17−0) 、 (17−1)・・・・(17−51
)は夫々アンド・ゲート、(1B−1) 、 (18−
2)・・・・(18−8)は夫々オア・ゲート、(19
)はアンド・ゲート、(20−1) 、 (20−2)
・・・・(20−8)は出力端子である。 代 理 人 松 隈 秀 盛 第 図 第4図 第6図 第3図 一一−5BCi −一一 第2図 箒7図

Claims (1)

    【特許請求の範囲】
  1. mビットから成るデータブロックから、“1”のチャン
    ネルビットは連続するd(d≧1)個以上の“0”のチ
    ャンネルビットにより分離されると共に“0”のチャン
    ネルビットの連続個数がk個以内に設定されたn_1チ
    ャンネルビット(但しn_1>m)から成る情報ブロッ
    クが形成され、及びn_2チャンネルビットから成る分
    離ブロックが各々の情報ブロック間に配設され、上記分
    離ブロックは隣接する情報ブロックの上記分離ブロック
    を介した連結部において上記“1”のチャンネルビット
    を連続するd個以上の“0”のチャンネルビットによっ
    て分離すると共に“0”のチャンネルビットの連続個数
    をk個以内とする複数個の該当分離ブロックの中から選
    択され、なおかつ連続して成る上記情報ブロック及び分
    離ブロックの直流平衡を低減させる分離ブロックが選択
    され、更に所定位置に同期信号が配設されて成る2値符
    号系列を復号する復号装置において、上記同期信号を検
    出する手段と、該検出された同期信号に基づいて上記2
    値符号系列を上記情報ブロックと上記分離ブロックから
    なるn_1+n_2チャンネルビット長のチャンネルブ
    ロックに区分する手段と、該チャンネルブロックの上位
    n_1チャンネルビットを上記mビットからなるデータ
    ブロックに変換する手段とを有することを特徴とする2
    値符号復号装置。
JP2031316A 1980-07-14 1990-02-09 2値符号復号装置 Expired - Lifetime JPH0614617B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8004028 1980-07-14
NLAANVRAGE8004028,A NL186790C (nl) 1980-07-14 1980-07-14 Werkwijze voor het coderen van een reeks van blokken tweetallige databits in een reeks van blokken van tweetallige kanaalbits, alsmede modulator, demodulator en registratiedrager te gebruiken bij de werkwijze.

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP56109642A Division JPS5748848A (en) 1980-07-14 1981-07-14 Binary code converting method, coder, decoder and recording medium

Publications (2)

Publication Number Publication Date
JPH02243024A true JPH02243024A (ja) 1990-09-27
JPH0614617B2 JPH0614617B2 (ja) 1994-02-23

Family

ID=19835618

Family Applications (3)

Application Number Title Priority Date Filing Date
JP56109642A Granted JPS5748848A (en) 1980-07-14 1981-07-14 Binary code converting method, coder, decoder and recording medium
JP2031316A Expired - Lifetime JPH0614617B2 (ja) 1980-07-14 1990-02-09 2値符号復号装置
JP4291777A Expired - Lifetime JP2547299B2 (ja) 1980-07-14 1992-10-29 2値符号記録媒体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP56109642A Granted JPS5748848A (en) 1980-07-14 1981-07-14 Binary code converting method, coder, decoder and recording medium

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP4291777A Expired - Lifetime JP2547299B2 (ja) 1980-07-14 1992-10-29 2値符号記録媒体

Country Status (29)

Country Link
JP (3) JPS5748848A (ja)
AT (1) AT404652B (ja)
AU (1) AU553880B2 (ja)
BE (1) BE889608A (ja)
BR (1) BR8104478A (ja)
CA (1) CA1211570A (ja)
CH (1) CH660272A5 (ja)
CZ (2) CZ283698B6 (ja)
DD (1) DD202084A5 (ja)
DE (1) DE3125529C2 (ja)
DK (1) DK163626C (ja)
ES (3) ES503839A0 (ja)
FI (1) FI74565C (ja)
FR (1) FR2486740A1 (ja)
GB (1) GB2083322B (ja)
HK (1) HK98784A (ja)
IT (1) IT1137613B (ja)
MX (1) MX155078A (ja)
NL (1) NL186790C (ja)
NO (1) NO161150C (ja)
NZ (1) NZ197683A (ja)
PL (1) PL141705B1 (ja)
RU (1) RU2089045C1 (ja)
SE (2) SE8104301L (ja)
SG (1) SG77584G (ja)
SK (1) SK280683B6 (ja)
TR (1) TR21421A (ja)
YU (2) YU43025B (ja)
ZA (1) ZA814164B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1147858A (en) * 1980-07-16 1983-06-07 Discovision Associates System for recording digital information in a pulse-length modulation format
JPS5846751A (ja) * 1981-09-11 1983-03-18 Sony Corp Z値符号変調方法及び記録媒体
NL8200207A (nl) * 1982-01-21 1983-08-16 Philips Nv Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur.
NL8203575A (nl) * 1982-09-15 1984-04-02 Philips Nv Werkwijze voor het coderen van een stroom van databits, inrichting voor het uitvoeren van de werkwijze en inrichting voor het decoderen van een stroom databits.
GB2141906A (en) * 1983-06-20 1985-01-03 Indep Broadcasting Authority Recording of digital information
JPH0683271B2 (ja) * 1983-10-27 1994-10-19 ソニー株式会社 情報変換方式
JPS60113366A (ja) * 1983-11-24 1985-06-19 Sony Corp 情報変換方式
JPS60128752A (ja) * 1983-12-16 1985-07-09 Akai Electric Co Ltd デジタル変調方式
NL8400212A (nl) * 1984-01-24 1985-08-16 Philips Nv Werkwijze voor het coderen van een stroom van databits, inrichting voor het uitvoeren van de werkwijze en inrichting voor het decoderen van de volgens de werkwijze verkregen stroom kanaalbits.
JPS6122474A (ja) * 1984-07-10 1986-01-31 Sanyo Electric Co Ltd 同期信号記録方法
DE3682412D1 (de) * 1985-02-25 1991-12-19 Matsushita Electric Ind Co Ltd Digitales datenaufzeichnungs- und -wiedergabeverfahren.
US4675650A (en) * 1985-04-22 1987-06-23 Ibm Corporation Run-length limited code without DC level
DE3529435A1 (de) * 1985-08-16 1987-02-26 Bosch Gmbh Robert Verfahren zur uebertragung digital codierter signale
NL8700175A (nl) * 1987-01-26 1988-08-16 Philips Nv Werkwijze voor het door middel van codesignalen overdragen van informatie, informatie-overdrachtsysteem voor het uitvoeren van de werkwijze, alsmede een verzend- en ontvangstinrichting voor toepassing in het overdrachtsysteem.
JP2805096B2 (ja) * 1989-10-31 1998-09-30 ソニー株式会社 ディジタル変調方法及び復調方法
US5206646A (en) * 1989-10-31 1993-04-27 Sony Corporation Digital modulating method
GB2247138B (en) * 1990-06-29 1994-10-12 Digital Equipment Corp System and method for error detection and reducing simultaneous switching noise
JPH0730431A (ja) * 1993-04-02 1995-01-31 Toshiba Corp データ変復調方式および変復調装置
EP0655850A3 (en) * 1993-10-28 1995-07-19 Philips Electronics Nv Transmission and reception of a digital information signal.
EP0691750B1 (en) * 1994-07-08 2002-04-17 Victor Company Of Japan, Limited Digital modulating/demodulating method and apparatus using same
EP0991069B1 (de) * 1998-09-15 2001-03-28 Gerhard Prof. Dr. Seehausen Verfahren und Vorrichtung zum Umkodieren digitaler Informations-Datenwörter und Aufzeichnungsträger mit gemäss diesem Verfahren erzeugter Informationsstruktur
PL344344A1 (en) 1999-03-23 2001-11-05 Koninkl Philips Electronics Nv Information carrier, device for encoding, method for encoding, device for decoding and method for decoding
WO2000057417A1 (en) 1999-03-23 2000-09-28 Koninklijke Philips Electronics N.V. Method of decoding a stream of channel bits of a signal relating to a binary channel signal into a stream of source bits of a signal relating to a binary source signal
CN100442679C (zh) 1999-05-19 2008-12-10 三星电子株式会社 涡式交织装置
US6721893B1 (en) 2000-06-12 2004-04-13 Advanced Micro Devices, Inc. System for suspending operation of a switching regulator circuit in a power supply if the temperature of the switching regulator is too high

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570922A (en) * 1978-11-21 1980-05-28 Mitsubishi Electric Corp Demodulation system of digital signal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3215779A (en) * 1961-02-24 1965-11-02 Hallicrafters Co Digital data conversion and transmission system
GB1540617A (en) * 1968-12-13 1979-02-14 Post Office Transformation of binary coded signals into a form having lower disparity
DE1963945A1 (de) * 1969-12-20 1971-06-24 Ibm Verschluesseler
JPS5261424A (en) * 1975-11-17 1977-05-20 Olympus Optical Co Ltd Encode system
JPS5356917A (en) * 1976-11-02 1978-05-23 Olympus Optical Co Ltd Coding system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570922A (en) * 1978-11-21 1980-05-28 Mitsubishi Electric Corp Demodulation system of digital signal

Also Published As

Publication number Publication date
NO812399L (no) 1982-01-15
YU184983A (en) 1987-08-31
JP2547299B2 (ja) 1996-10-23
ES8301563A1 (es) 1982-12-01
CA1211570A (en) 1986-09-16
NO161150B (no) 1989-03-28
AT404652B (de) 1999-01-25
AU553880B2 (en) 1986-07-31
BR8104478A (pt) 1982-03-30
BE889608A (fr) 1982-01-13
JPH0614617B2 (ja) 1994-02-23
DE3125529A1 (de) 1982-05-13
MX155078A (es) 1988-01-25
IT1137613B (it) 1986-09-10
DD202084A5 (de) 1983-08-24
GB2083322A (en) 1982-03-17
JPS5748848A (en) 1982-03-20
HK98784A (en) 1984-12-28
NL186790B (nl) 1990-09-17
CZ283698B6 (cs) 1998-06-17
NZ197683A (en) 1985-08-30
DE3125529C2 (de) 1986-10-16
DK163626C (da) 1992-08-17
JPH0519332B2 (ja) 1993-03-16
JPH05266600A (ja) 1993-10-15
ES522839A0 (es) 1984-03-16
ZA814164B (en) 1983-02-23
ES8309046A1 (es) 1983-10-01
SE456708B (sv) 1988-10-24
DK163626B (da) 1992-03-16
ATA310781A (de) 1998-05-15
PL141705B1 (en) 1987-08-31
CZ287144B6 (cs) 2000-09-13
IT8122885A0 (it) 1981-07-10
GB2083322B (en) 1984-08-22
CZ89199A3 (cs) 2000-03-15
RU2089045C1 (ru) 1997-08-27
SK539881A3 (en) 2000-06-12
DK306881A (da) 1982-01-15
SG77584G (en) 1985-04-26
YU44981B (en) 1991-06-30
SE8104301L (sv) 1982-01-15
FI74565B (fi) 1987-10-30
SK280683B6 (sk) 2000-06-12
FR2486740A1 (fr) 1982-01-15
ES514656A0 (es) 1983-10-01
CH660272A5 (de) 1987-03-31
CZ204293A3 (en) 1994-08-17
NO161150C (no) 1989-07-05
NL8004028A (nl) 1982-02-16
NL186790C (nl) 1991-02-18
YU43025B (en) 1989-02-28
AU7273481A (en) 1982-01-21
FR2486740B1 (ja) 1984-12-14
FI74565C (fi) 1988-02-08
ES503839A0 (es) 1982-12-01
ES8403679A1 (es) 1984-03-16
YU172281A (en) 1983-12-31
PL232147A1 (ja) 1982-07-19
FI812189L (fi) 1982-01-15
TR21421A (tr) 1984-05-30

Similar Documents

Publication Publication Date Title
JPH02243024A (ja) 2値符号復合装置
JPH0927171A (ja) 16ビットのディジタルデータ語のシーケンスを17ビットの符号語のシーケンスに符号化する方法
JPH0544206B2 (ja)
US6664905B1 (en) Device for encoding n-bit source words into corresponding m-bit channel words and decoding m-bit channel words into corresponding n-bit source words
US5028922A (en) Multiplexed encoder and decoder with address mark generation/check and precompensation circuits
JPS62250748A (ja) 符号変換装置
US5390195A (en) Miller-squared decoder with erasure flag output
US5657013A (en) Data recording apparatus
JPS6313425A (ja) 情報デ−タ復元装置
US6172622B1 (en) Demodulating device, demodulating method and supply medium
US6917314B1 (en) Method and apparatus for DC-level constrained coding
JPH0462216B2 (ja)
JPH0477991B2 (ja)
JPH0363859B2 (ja)
KR850000954B1 (ko) 복 호 장 치
EP0602966A2 (en) Information recording and/or reproduction apparatus
KR850000953B1 (ko) 2진 데이타비트 블럭열을 2진 채널비트 블럭열로 코딩시키는 방법
CN100477529C (zh) 把信息字变换成信号的方法及其编码设备和再现设备
US7286065B1 (en) Method and apparatus for DC-level constrained coding
JPH0328755B2 (ja)
JPS5970061A (ja) 2進デ−タの符号化方法
JPH05227043A (ja) デジタル信号識別方法およびデジタル信号識別回路
JP2004039126A (ja) 記録装置、記録方法、再生装置、再生方法、及び記録媒体
JPH03145333A (ja) ディジタル変調回路及び復調回路
JPS6043263A (ja) 符号化復号化方式