DE3529435A1

DE3529435A1 - Verfahren zur uebertragung digital codierter signale

Info

Publication number: DE3529435A1
Application number: DE19853529435
Authority: DE
Inventors: Juergen Dipl Ing Heitmann; Rolf Dipl Ing Loos
Original assignee: Robert Bosch GmbH
Current assignee: Philips GmbH
Priority date: 1985-08-16
Filing date: 1985-08-16
Publication date: 1987-02-26
Also published as: GB2179226B; GB8619766D0; DE3529435C2; GB2179226A; JPS6245242A; US4849994A

Description

Stand der Technik

Die Erfindung geht aus von einem Verfahren zur Übertra gung digital codierter Signale nach der Gattung des Hauptanspruchs. Digital codierte elektrische Signale werden häufig über frequenzbandbegrenzte Strecken über tragen. Dabei kann die obere Frequenzgrenze der Über tragungsstrecke eine Beschränkung der höchsten im Si gnal vorkommenden Frequenz erfordern. Ebenso häufig ist jedoch auch die Übertragung sehr niedriger Fre quenzen eingeschränkt oder überhaupt nicht möglich. So können bei der magnetischen Aufzeichnung im all gemeinen keine niederfrequenten Anteile oder Gleich spannungskomponenten der zu speichernden Signale auf gezeichnet bzw. wiedergegeben werden. Im Falle der Übertragung digitaler Signale sind daher Umcodierungen auf gleichspannungsfreie Codes erforderlich. Hierzu sind in der Vergangenheit zahlreiche Vorschläge be kanntgeworden.

Ein einfaches Mittel zum Erhalt der Gleichsstromfrei heit besteht darin, vorgegebenen Signalabschnitten - beispielsweise jedem Datenwort - eine Anzahl von Bits mit einem derartigen Pegel hinzuzufügen, daß sich für den gesamten Signalabschnitt die Anzahl der L- und H-Pegel aufheben. Diese triviale Möglichkeit schei det jedoch in der Praxis aus, da in den meisten Fällen die Kanalkapazität begrenzt ist und somit möglichst wenig Redundanz übertragen werden sollte.

Aus der DE-AS 28 28 219 ist ein Verfahren zur Übertra gung digital codierter Signale bekannt, bei welchem eine gegebene Datenfolge in Sequenzen mit und ohne Gleichstromanteil unterteilt wird und die Sequenzen mit Gleichstromanteil durch Sequenzen ohne Gleichstrom anteil ersetzt werden. Hierbei ist es jedoch ebenfalls erforderlich, für das Ersatzsignal zusätzliche Kanal kapazität zur Verfügung zu stellen.

Bei einem weiteren bekannten Verfahren (Goldberg u. a.: "Optical Television Link Employing a Digitally Modulated Laser", Journal of the SMPTE, Vol. 88, Juni 1979, S. 414ff.) wird das Digitalsignal von Abtastwert zu Abtastwert in vertiert. Dieses Verfahren liefert jedoch nur für be stimmte Inhalte des zu übertragenden Signals befriedi gende Ergebnisse.

Ferner ist aus der DE-OS 31 13 397 ein Pulscodemodulations system für Aufzeichnungs- und Übertragungskanäle mit Hochpaßcharakteristik bekannt, bei welchem das zu übertragende Analogsignal auf eine Bandbreite der halben Abtastfrequenz des Digitalsignals begrenzt ist und dieses Digitalsignal von Abtastung zu Abtastung invertiert ist. Dabei ist ein Code mit einer etwa linearen Abhängigkeit der Anzahl der Bits eines logi schen Pegels vom jeweiligen Wert des Analogsignals angewendet. Die Maßnahmen des bekannten Systems bewir ken im Besonderen bei der Übertragung von Videosigna len wegen der Besonderheiten des Bildaufbaus eine weit gehende Gleichspannungsfreiheit der digitalen Signale ohne zusätzliche erforderliche Kanalkapazität.

Schließlich ist aus der DE-OS 31 38 023 ein weiteres Pulscodemodulationssystem bekannt, bei dem die spektrale Verteilung der Signale durch geeignete Verschachtelung und gegebenenfalls bit- oder wortweise Invertierung so beeinflußt wird, daß sie an die Übertragungseigenschaf ten der Strecke anpaßbar ist.

Vorteile der Erfindung

Das erfindungsemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vor teil, daß der Anteil an niedrigen Frequenzen in den einzelnen Synchronworten ebenfalls klein bleibt. Als weiterer Vorteil ist anzusehen, daß zur Vermeidung von Fehlsynchronisation stets Synchronwortpaare benutzt werden, die einem Signalsprung bestimmter Größe ent sprechen und im zu übertragenden Signal selten und dann als einzelne Worte auftreten.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Beson ders vorteilhaft ist, daß die Synchronisationssicherheit weiter erhöht wird, wenn zusätzlich der Abstand mehrerer aufeinanderfolgender Synchronwortpaare ausgewertet wird.

Zeichnung

Ein Ausführungsbeispiel der Erfindung ist in der Zeich nung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen

Fig. 1 schematisch einen Ausschnitt aus dem seriellen Datenstrom mit darin verteilten Synchronwort paaren,

Fig. 2 eine Schaltungsanordnung zur Serien-Parallel- Wandlung.

In Fig. 1 ist ein Ausschnitt aus dem seriellen Datenstrom dargestellt, bei dem die Information in Blöcke unter teilt übertragen wird, wobei zu Beginn eines jeden Blocks vier Synchronworte S 1, S 2, S 3 und S 4 vorgesehen sind. Jeder Informationsblock n, n + 1, n + 2 . . . beginnt mit den Synchronworten S 1, S 2, die zusammen das Syn chronwortpaar SWP 1 bilden. Wenn zur Verbesserung der Übertragungssicherheit ein Code mit einem möglichst geringem Gleichspannungsanteil verwendet wird, dann sollten auch die in die Information eingestreuten Synchronworte diesen Bedingungen entsprechen. Vor zugsweise besteht deshalb jedes Synchronwort bei einem 8-Bit Code aus vier Nullen und vier Einsen, ferner soll zur Verbesserung der Erkennungssicherheit zur Synchro nisierung einer Signalfolge ausgewählt werden, die im Videosignal möglichst selten auftritt. Bei einem Code mit einer etwa linearen Abhängigkeit der Anzahl der Bits eines logischen Pegels vom jeweiligen Wert des Ana logsignals sind dies bei der Übertragung eines Video signals Wortpaare, die Signalsprüngen entsprechen. Bei Berücksichtigung der vorgesehenen Invertierung jedes zweiten Datenwortes besteht ein Synchronwortpaar da mit vorteilhaft aus zwei identischen 8-Bit-Worten. Ein solcher Signalsprungim Videosignal ist um so sel tener je größer er ist. Aus der Codetabelle eines jeden Codes ist diejenige Wortkombination zu ent nehmen, die dieser Bedingung entspricht. Bei einem Code gemäß der Anmeldung P 31 13 397 ist dies der Wert 94 bei gleichzeitigem Tausch der Werte 93 und 94. Das digitale Wort für den Wert 94 lautet 1011 0001. Das Synchronwortpaar SWP 1 entsteht durch Wiederholung des 8-Bit-Wortes für den Wert 94 und lautet dann voll ständig 1011 0001 1011 0001.

Wird bei der Übertragung der seriellen Daten zusätz lich eine wortweise Verschachtelung gemäß DE-OS 31 38 023 angewendet, so kann die Synchroninformation vorteilhaft aus einem weiteren gleichartigen Synchron wortpaar SWP 2 bestehen, das sich aus den Synchronwor ten S 3 und S 4 zusammensetzt und zu dem Synchronwort paar SWP 1 einen festen Abstand hat. Ohne wesentliche Einschränkung der Übertragungssicherheit und der Si cherheit der Synchronworterkennung kann das Synchron wortpaar SWP 2 mit dem Synchronwortpaar SWP 1 gleich artig sein. An das Sycnhronwort S 4 schließt sich die zu übertragende Information I in jedem Übertragungs block n, n + 1, n + 2 . . . an.

In die Schaltungsanordnung nach Fig. 2 wird der se rielle Datenstrom nach Fig. 1 am Eingang 21 eingege ben. Die Synchronworterkennungsschaltung 22 erkennt im durchlaufenden Datenstrom die Synchronworte und gibt jedesmal beim Auftreten eines solchen Synchron wortes am Ausgang 23 einen Impuls ab. Mit dem Aus gang 23 der Synchronworterkennungsschaltung 22 ist eine erste Verzögerungseinrichtung 24 verbunden, de ren Verzögerung dem Abstand zweier gleicher Synchron worte zu Beginn eines jeden Blocks entspricht. Der Ausgang und der Eingang der Verzögerungseinrichtung 24 sind über ein UND-Gatter 25 miteinander verknüpft das daher nur dann einen Impuls abgibt, wenn das erste und das zweite Synchronwort (bei wortweiser Invertierung beispielsweise S 1 und S 3 bzw. S 2 und S 4) sicher erkannt wurden. Zusätzlich wird zur Erhöhung der Erkennungssi cherheit das Signal vom Ausgang des UND-Gatters 25 einer weiteren Verzögerungseinrichtung 26 zugeführt, welche eine Verzögerungszeit hat die der Blocklänge n, n + 1, n + 2 . . . entspricht. Ausgang und Eingang die ser zweiten Verzögerungseinrichtung 26 sind über ein weiteres UND-Gatter 27 miteinander verknüpft, so daß am Ausgang des UND-Gatters 27 nur dann ein Signal ansteht, wenn die Synchronwortpaarungen auch nach Ab lauf einer Blocklänge wieder sicher erkannt wurden. Das Ausgangssignal des UND-Gatters 27 synchronisiert den Serien-Parallel-Wandler 28 der das die Synchron worterkennungsschaltung 22 durchlaufende serielle Datensignal in ein 8-Bit breites paralleles Daten signal wandelt.

Claims

1. Verfahren zur seriellen Übertragung digital codier ter Signale auf einer Strecke mit Hochpaßcharakteristik wobei die Information in Datenblöcke unterteilt ist, die durch Synchronworte voneinander getrennt sind, da durch gekennzeichnet, daß zu Beginn eines jeden Daten blocks wenigstens ein Synchronwortpaar vorgesehen ist, das den Übertragungsbedingungen der Strecke möglichst vollkommen entspricht.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Synchronworte eines Synchronwortpaares unter einander gleich sind.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn zeichnet, daß jedes Synchronwort eine gleiche Anzahl Bits jedes der beiden logischen Pegel aufweist.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß mehrere Synchronwortpaare je Daten block vorgesehen sind, die in festem Abstand aufeinander folgen.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Synchronwort eine Wertekombination verwendet wird, die im übertragenen Signal nur selten oder gar nicht vorkommt.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei der Übertragung eines Videosignals als Synchron signal eine Wertekombination gewählt wird, die einem möglichst großen Signalsprung im Analogsignal ent spricht.

7. Verfahren nach Anspruch 5 oder 6, dadurch gekenn zeichnet, daß bei der Übertragung eines Videosignals in einem Code mit einer etwa linearen Abhängigkeit der Anzahl der Bits eines bestimmten logischen Pegels vom jeweiligen Wert des Analogsignals als Synchronsi gnal eine Wertekombination gewählt wird, die einem möglichst großen Signalsprung im Analogsignal ent spricht.