DE2430685A1 - Verfahren und vorrichtung zur schnellen digitalen modulation - Google Patents
Verfahren und vorrichtung zur schnellen digitalen modulationInfo
- Publication number
- DE2430685A1 DE2430685A1 DE2430685A DE2430685A DE2430685A1 DE 2430685 A1 DE2430685 A1 DE 2430685A1 DE 2430685 A DE2430685 A DE 2430685A DE 2430685 A DE2430685 A DE 2430685A DE 2430685 A1 DE2430685 A1 DE 2430685A1
- Authority
- DE
- Germany
- Prior art keywords
- clock
- curve
- electrical
- group
- periods
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Dc Digital Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Die Erfindung bezieht sich auf Verfahren und Vorrichtungen zur
digitalen Modulation und Demodulation, durch die die Geschwindigkeit,
mit der digitale informationen Übertragen oder auf magnetischen Oberflächen gespeichert werden kann, verbessert werden
soll.
Verschiedene Wege sind zur Erhöhung der Dichte vorgeschlagen worden, mit der Daten auf Platten oder ähnlichen magnetischen
Medien datenverarbeitender Systeme aufgezeichnet werden können, die eine Geschwindigkeit besitzen, die zuverlässig über vorhandene
Kanäle übertragen werden kann. Ein solches Verfahren ist die
lauflängenbegrenzte Codierung, die während der Aufzeichnung oder
übertragung erfordert, daß jede Signalumschaltung in einer codierten Folge durch eine Mindestanzahl von Taktzyklen getrennt ist,
um Störungen zwischen den Umschaltungen möglichst klein zu halten,
um eine maximale Anzahl von Taktperioden ohne Umschaltung nicht zu überschreiten, was erforderlich ist für Zwecke der
Selbsttaktierung während der Signalerkennung. Die Erfindung ist
besonders gerichtet auf die Benutzung einer besonderen Verbesserung
bei der lauflängenbegrenzten Codierung, die eine feste Länge
pro Informationsbyte bei der digitalen magnetischen Aufzeichnung und übertragung besitzt.
'409885/089&
Die lauflängenbegrenzte Codierung ist in dem US-Patent 3 689 899 beschrieben. Andere diesbezügliche Codiertechniksen sind in den
US-Patenten 3 624 637, 369 900, 3587 090, 3 281 806, 2 864 078 3 226 685 und 3 374 475 beschrieben.
Die gegenwärtig kommerziell benutzten selbsttaktierenden Aufzeichnungsverfahren,
die die höchste Aufzeichnungsdicke ermöglichen, sind die Phasencodierungs- und die modifizierten Frequenzmodulations-Verfahren,
von denen jedes im allgemeinen 16 Taktperioden pro Taktzyklus benutzt, um ein Byte von 8 Datenbits aufzuzeichnen.
Die modifizierte Frequenzmodulation ist das wirksamere Aufzeichnungsverfahren und es enthält eine minimale lauflängenbegrenzte
Periode ohne Umschaltungen für zwei Taktperioden in einem Taktzyklus, der 16 Taktperioden erfordert.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben,
durch das bei serieller Übertragung die Informationsdichte erhöht werden kann, ohne daß dabei die für die übertragung erforderliche
Bandbreite vergrößert wird. Diese Aufgabe wird durch ein Verfahren zur Modulation eines elektrischen Kurvenverlaufs mit einer empfangenen
Bitgruppe gelöst, das durch folgende Verfahrensschritte gekennzeichnet ist:
a) Erzeugen eines Satzes von Taktimpulsen für jede empfangene Bitgruppe
durch einen Taktgeber, um nacheinander eine Reihe von Taktperioden eines Taktimpulsabschnittes zu definieren,
b) übertragen der Bitgruppe und der Taktimpulse zu einem Codierer,
c) Umschalten eines elektrischen Kurvenverlaufs zwischen zwei Pegeln
in dem Codierer mittels der Bitsignale und der Taktimpulse, um für jede Kombination der Bitsignale einen anderen Kurvenverlauf zu erzeugen, so daß jeder Kurvenverlauf Umschaltungen aufweist,
die durch mindestens zwei Taktperioden getrennt sind,
d) Begrenzen des Kurvenverlaufs auf einer Seite mit einer Grenz-Periode,
die nicht zur Codierung irgendwelcher Bits der empfan-
SA 972 019
409885/0896
genen Bitgruppe benutzt wird,
e) weiteres Umschalten des Kurven Verlaufs während jeder Grenz- und
Taktperiode, wenn keine Umscnaltungen in benachbarten Taktperioden
auftraten,
f) Ausgeben des Kurvenverlaufs als das modulierte Signal für jede empfangene Bitgruppe, so daß mindestens 2 und höchstens 8
Taktperloden zwischen elektrischen Umschaltungen in einer FoIrge
von Kurvenverlauf en auftreten, durch die eine Folge von Bitgruppen
codiert wird.
Nachfolgend wird die Erfindung durch die Beschreibung bevorzugter Ausführungsbeispiele in Verbindung mit den Zeichnungen nähererläutert,
von denen zeigen:
Fig. 1 eine Codier-Schaltungsanordnung, in der die Er
findung für das Aufzeichnen digitaler Signale
auf einem magnetischen Speichermedium enthalten
sein kann
Fig. 2 eine Decodier-Schaltungsanordnung, in der die
Erfindung zur Erkennung der Information verwendet werden kann, die vorher auf einem magnetischen
Speichermedium aufgezeichnet wurde.
Fign. 3A, 3B und
3C eine Codierschaltung gemäß der Erfindung
Fign. 4 und 4A eine Decodierschaltung gemäß der Erfindung
Fign. 5A, 5B und
SC permutierte Umschaltmuster, die in den bevorzug
ten Ausführungsbeispielen der Erfindung benutzt werden, um Information auf einem magnetischen
Speichermedium aufzuzeichnen.
Fig. 6 Beispiele elektrischer Umschaltmuster, die durch
SA 9 72 019
4098 85/0896
die Erfindiong erzeugt werden können.
Fig. l zeigt ein allgemeines Codierschema, um Signale seriell auf
einem magnetischen Speichermedium aufzuzeichnen. Die aufzuzeichnenden
Daten werden in Gruppen von Bits, z.B. in dem üblichen Byte-Format mit 8 Informationsbits, von einem Datenverarbeitungssystem
empfangen, d.h. von einer Zentraleinheit, einem Kanal oder einer Steuereinheit. Ein Codierer und ein Serienumsetzer erzeugen
einen modulierten elektrischen Spannungsverlauf aus jeder empfangenen Bitgruppe. Der modulierte Spannungsverlauf wird zu
den Schreibschaltungen übertragen und von dort zu einem Schreibkopf, der den Kurvenverlauf überträgt für die Aufzeichnung auf
einem Speichermedium, z.B. einer Magnetplatte.
Die Schaltungen zur elektrischen Durchführung der Codierung sind genau in den Figuren 3A, 3B und 3C dargestellt. Der Kurvenverlauf,
der bei diesem Ausführungsbeispiel der Erfindung mit einem Schalter 301 (Fig. 3C) in seiner dargestellten Lage erzeugt wird,
wird gebildet durch permutierte elektrische Umschaltungen während eines aus 13 Taktperioden bestehenden Zyklus, der Lauflängenbegrenz
un gen von 2 bis 8 Taktperioden aufweist.
Fig. 3A zeigt ein Byte-Eingaberegister, das 8 Stufen BO bis B7 für die Informationsbits enthält und eine Gruppe von Informationsbits
aufnimmt, die als ein aus 8 parallelen Bits bestehendes Byte angeliefert werden kann. Jede Stufe in dem Eingangsregister
besitzt sowohl eine reguläre als auch eine komplementäre Ausgangsleitung, z.B. BO und BÖ usw. Die Ausgänge des Registers
der Fig. 3A sind mit den Eingängen der in der Fig. 3C dargestellten Codierschaltungen verbunden.
Fig. 3B zeigt eine übliche Art einer von einem freischwingenden
Oszillator gesteuerten Taktgeberschaltung. Die Taktgeberschaltung besitzt 13 Paare von Ausgangsleitungen Tl, Ti bis T13, T13
welche 13 getrennte Taktperioden definieren, die die Arbeitswei-
SA 972 019
409885/0896
se der Codlerschaltung zeitlich steuern. Jede Taktgeberstufe liefert ein reguläres und komplementäres Ausgangssignal, d.h. Tl
für das reguläre und τΤ für das komplementäre Ausgangssignal.
Zu irgendeinem Zeitpunkt weist nur eines der Ausgangssignale Tl- Ti3 eine hohe Spannung auf, während alle übrigen Ausgangssignale dann eine niedrige Spannung aufweisen. Daher erscheint
zuerst ein Impuls auf der Leitung Tl, dann auf der Leitung T2 usw.,bis ein Impuls auf der Leitung T13 erscheint und dann wieder auf der Leitung Tl usw.. in einer kontinuierlichen zyklischen
Weise, die einen Zyklus von 13 aufeinanderfolgenden Taktimpulsen
aufweist, die die 13 Taktperioden definieren. Die Taktgeberschaltung kann ein Schieberegister mit einer Rückkoppelungsverbindung vom Ausgang auf den Eingang sein, das 13 Verriegelungsstufen enthält, von denen nur eine sich in einem Setz-Zustand
befindet, der kontinuierlich zirkuliert, während das Schieberegister durch den Oszialltor gesteuert wird. Daher liefert jede
der 13 Verriegelungsschaltungen des Schieberegisters kontinuierlich sowohl reguläre als auch komplementäre Ausgangssignale als
Eingangssignäle für den Serienumsetzer nach Fig. 3C.
Die Codier-Schaltungsanordnung nach Fig. 3C empfängt jedes Byte
über 8 von dem Byte-Eingaberegister in Fig. 3A ausgehenden Leitungen BG bis B7 für die Informationsbits. Der Codierer nach
Fig. 3C codiert die 8 Informationsbits jedes empfangenen Bytes in 13 getrennte elektrische Zustände, die über die 13 Ausgangsleitungen des Codierers dem auch in Fig. 3C dargestellten Serienumsetzer zugeführt werden;
Der Serienumsetzer besteht aus 13 UND-Gliedern, an die die 13
Ausgangsleitungen des Codierers und als zweite Eingangsleitungen die die Taktperioden definierenden Leitungen Tl bis Tl3
des Taktgebers nach Fig. 3B führen. Die Ausgänge all der UND-Glieder, die den Serienumsetzer bilden, werden zusammengefaßt
als ein einziger serieller Ausgang, der entweder, über eine Klemme 100 mit einem Nachrichtensender verbunden ist oder mit einer
Schreibschaltung 101, die den Signalstrom formt, verstärkt und
972 O19 409885/0896
an einen Aufzeichnungskopf liefert, der die Signale als Flußänderungen zwischen zwei magnetischen Zuständen einer sich bewegenden magnetischen Oberfläche/ z.B. einer Magnetplatte, aufzeichnet.
Die Codierschaltung nach Fig. 3C erzeugt auch ein Taktsignal W, um der nächsten Bitgruppe zu signalisieren ob eine Flußänderung
in dem aufgezeichneten Kurvenverlauf während des letzten Taktimpulses T13 für die unmittelbar, vorhergehende Bitgruppe auftrat
oder nicht. Dies wird nach Fig. 3C erreicht durch eine Verriegelungsschaltung 102, die durch ein Ausgangssignal des UND-Gliedes
103 des Serienumsetzers gesetzt wird, um ein Ausgangssignal W zu
erzeugen. Die Verriegelungsschaltung 102 wird durch einen Taktimpuls T2 rückgesetzt, da das Ausgangssignal W der Verriegelungsschaltung nur während des Taktimpulses Tl von dem UND-Glied 104
der Codierschaltung benutzt wird. (Jedoch könnte die Verriegelungsschaltung 102 durch irgendeinen Taktimpuls bis zu dem vorletzten
Impuls T12 rückgesetzt werden). Die Verbindungen zwischen den UND-Gliedern und den ODER-Gliedern in Fig. 3 sind vollständig dargestellt.
Die Fign. 5A, 5B und 5C zeigen die elektrischen Kurvenverlaufe,
die durch die Codierschaltung und den Serienumsaetzer nach Fig. 3C erzeugt werden. Spezielle Modulationsmuster für 5 Bitgruppen
(BO - B4) sind in 8 Taktimpulsperioden (Tl - T8) dargestellt auf der linken Seite der Fig. 5A. Spezielle Modulationsmuster für drei
Bitgruppen sind in den 5 Taktimpulsperioden (T9 -T 13) auf der rechten Seite der Fig. 5A dargestellt. Jede spezielle 8-Bit-Gruppe
wird gebildet durch Verketten einer 5 Bit-Gruppe und einer 3 Bit-Gruppe, und das spezielle Modulationsmuster wird erhalten durch
Verketten der entsprechenden Modulationsmuster (d.h. Muster mit Perioden und solche mit 5 Perioden)- Beispiele für spezielle Byte-Modulationskurvenverläufe für Bitgruppen mit 8 Bits sind in Fig.
dargestellt.
Die digitalen Modulationsmuster in Fig. 5A und 6 stellen elek-SA972019 409885/0896
trisehe Umschaltungen zwischen zwei Gleichetrompegeln- dar, die
übertragen und aufgezeichnet werden können als Flußumschaltungen zwischen zwei Magnetisierungspegeln auf einer magnetischen
Oberfläche.
Die Modulation erfolgt für eine Gruppe aus 8 Bits in zwei Abschnitten. Im ersten Abschnitt werden die Umschaltungen während
der Taktperioden T2 bis T8 entsprechend der binären Kombination der ersten Gruppe der Informationsbits O bis 4 jedes Bytes permutiert. Die zulässigen Muster im Abschnitt 1 weisen zumindest
eine Umschaltung während der Taktperioden T2 bis T8 auf. Im Abschnitt-2 werden die Umschaltungen während der Taktperioden
TlO bis Tl3 entsprechend der binären Kombination der zweiten
Gruppe aus den Informationsbbits 5, 6 und 7 jedes Bytes permutiert. Die in Fig. 5A dargestellten zulässigen Muster in den
Abschnitten 1 und 2 dürfen keine Umschaltung der Informationsmodulationen in ihren Grenz-Taktperioden Tl und T9 aufweisen.
Kein Muster weist Umschaltungen in zwei benachbarten Taktperioden auf.
Das Umschaltmuster in der Taktperiode Tl-oder T9 stellt einen
Sonderfall dar, der nicht direkt abhängt von den Informationsbits, sondern von benachbarten Modulationsumschaltungen, d.h. von
Umschaltungen in Taktperioden, die den Taktperioden Tl und T9 benachbart sind. Die zulässigen Umschaltmuster für die Taktperiode
Tl sind in Fig. 5B dargestellt, die eine Umschaltung zum Zeitpunkt Tl nur zeigt, wenn weder zum Zeitpunkt T2 noch zum Zeitpunkt TO
(d.h. zum vorausgehenden Zeitpunkt T13) eine Umschaltung erfolgte.
In ähnlicher Weise ist für die Taktperiode T9, wie das in Fig. 5C dargestellt ist, eine Umschaltung nur zulässig, wenn in keiner der
benachbarten Taktperioden T8 oder TlO eine Umschaltung erfolgte.
Der Modulations-Kurvenverlauf für die Taktperioden Tl bis T8 des Abschnitts 1 wird daher mit dem Modulations-Kurvenverlauf
der Taktperioden 19 bis "Tl3 des Abschnitts 2 verkettet,, um 256
voneinander unterscheidbare Kurvenverläufe zu erhalten, deren jeder
SA 9 72 019
- AO9885/0896
2A3 0685
ein aus 8 Bits bestehendes Byte darstellt und von denen Beispiele
in Fig. 6 gezeigt sind. Daher sind vollständige Modulations-Umschaltmuster
von Bytes in Fig. 6 dargestellt als Beispiele der Modulationsarten, die auftreten können. Für die Taktperiode
Tl jedoch ist die steuernde Taktperiode TO (d.h. die vorausgehende Taktperiode T13) in Fig. 6 nicht dargestellt, d.
h., ob eine Umschaltung während der unmittelbar voraufgehenden
Taktperiode Tl3 erfolgte oder nicht, wobei willkürlich angenommen
wird, daß im 5., 6. und 7. Spannungsverlauf, gerechnet von
oben in Fig. 6, keine Umschaltung erfolgte. Aber solch eine Umschaltung während der Taktperiode Tl könnte in diesen gleichen
Spannungsverläufen nicht aufgetreten sein, wenn im voraufgehenden
Zyklus TO eine Umschaltung erfolgt wäre. In dem untersten Kurvenverlauf
in Fig. 6 erfolgt während der Taktperiode Tl keine Umschaltung unter der Annahme, daß während der voraufgehenden Taktperiode
TO eine Umschaltung erfolgte. Wenn das nicht der Fall ist, würde das Umschalten in der Taktperiode Tl erfolgen.
In der Taktperiode T9 in Fig. 6 erfolgt nur eine Umschaltung, wenn in den Taktperioden T8 oder TlO keine Umschaltung erfolgt,
wie man aus diesen Beispielen ersieht.
Fig. 2 zeigt eine allgemeine Anordnung zur Erkennung der Information,
in der die Erfindung angewandt werden kann. Digitale Signa Ie werden durch einen Magnetkopf von einem magnetischen Speichermedium,
z.B. einer Magnetplatte, gelesen. Ein Lesekopf fühlt die Flußumsehaltungen auf der magnetischen Oberfläche als einen
elektrischen Kurvenverlauf ab, der Impulse aufweist, die dem zeitlichen Auftreten der Flußumschaltungen entsprechen, die von
der magnetischen Oberfläche abgefühlt werden. Die abgefühlten Impulse werden einer Leseschaltung zugeführt, die ein Impulsspitzendetektor
sein kann von der Art, die kommerziell für die Feststellung der Zeitpunkte von Flußumkehrungen in Aufzeichnungen
auf magnetischen Oberflächen benutzt wird, um schmale Impulse zu erzeugen, deren Phasen in einer genauen Beziehung zu
den Stellen der Flußumsehaltung auf der magnetischen Oberfläche
SA 9 72 019
409885/0896
■.-'"" - ■:■-■.■-'
stehen. Die Impulse der Lesesehaltungen werden einem Decodierer zugeführt, der die Impulse decodiert in Informationsbits, die einem Parallelumsetzer zugeführt werden, der die Bits jedes Bytes für eine parallele übertragung zu einer Steuereinheit, einem Kanal oder einer Zentraleinheit sammelt.
stehen. Die Impulse der Lesesehaltungen werden einem Decodierer zugeführt, der die Impulse decodiert in Informationsbits, die einem Parallelumsetzer zugeführt werden, der die Bits jedes Bytes für eine parallele übertragung zu einer Steuereinheit, einem Kanal oder einer Zentraleinheit sammelt.
Fig. 4 zeigt ein genaueres Schaltbild eines Demodulators nach der Erfindung in der Decodiersehaltung, die in Fig. 2 dargestellt
ist, in der ein Magnetkopf den Fluß abfühlt, der auf einer sich bewegenden Magnetplatte aufgezeichnet wurde, um
daraus ein elektrisches Signal zu erzeugen, das zu einer Leseschaltung
übertragen wird, die die Flußumsehaltungen genau
feststellt. Die Impulse am Ausgang der Leseschaltung stellen die
modulierten Kurvenverläufe dar, die der Modulator lieferte, der die Signale erzeugte, aber in einer anderen Form als in Fig. 6
dargestellt. D. h., es wird für einen Impuls anstatt einer Stromumkehr
bei jedem Umschalten gesorgt, so daß die Modulation tatsächlich dargestellt ist wie sie ursprünglich erzeugt wurde.
Ein·phasengeregelter Oszillator üblicher Art empfängt die Ausgangsimpulse
der Leseschaltung und synchronisiert seine Ausgangsimpulse in genauer Phase mit den Flußumsehaltungen auf der magnetischen
Oberfläche. Phasengeregelte Oszillatoren sind wohlbekannt und werden kommerziell verwendet, z.B. in digitalen Magnetbandeinheiten
wie der IBM 24 20 usw. Ein Taktgeber empfängt die Ausgangssignale des phasengeregelten Oszillators in Fig. 4 und erzeugt
eine Folge von Taktimpulsperioden an seinen Ausgangsleitungen
TI - T13. Der Taktgeber nach Fig. 4 kann identisch sein mit dem in Fig. 3B dargestellten Taktgeber, der in der Modulationsschaltung verwendet wird oder er kann derselbe Taktgeber sein.
Die Ausgangssignale der Leseschaltung nach Fig. 4 werden auch
einer Demodulatorschaltung zugeführt, die Impulstrennschaltungen, Decodierscnaltungen und einen Parallelumsetzer enthält. Die Ausgangssignale
der Leseschaltung werden 13 UND-Gliedern der Impulstrennschaltung zugeführt, an die auch die Taktimpulsleitungen Tl-
SA 972 019
4098 8 5/0896
T13 führen, um die durch Flußumsehaltungen erzeugten Impulse auf
13 getrennten Leitungen Pl - P13 voneinander zu trennen in Übereinstimmung mit dem zeitlichen Auftreten der von der Leseschaltung gelieferten Impulse innerhalb eines Bereiches von 13, der
durch die Taktsignale auf den Leitungen Tl - T 13 festgelegt ist. Die abgetrennten Signale auf den Leitungen Pl - P13 werden als
Eingangssignale den Decodierschaltungen zugeführt, die im einzelnen in der Fig. 4A dargestellt sind. Die 8 Ausgänge der Decodierschaltungen sind mit einem Parallelumsetzer verbunden, der
ein Register ist, das die decodierten Informationsbits BO - B7 sammelt, so wie sie auftraten, als sie ursprünglich dem Modulator-Eingangsregister in Fig. 3A zugeführt wurden. Das demodulierte Ausgangsbyte des Parallelumsetzers ist an dessen Ausgang
verfügbar zwischen den Taktperioden T 13 und dem Signal Tl der nächsten Taktperiode, während derer das Ausgangsbyte durch das
System aufgenommen wird.
Die Fig. 4A zeigt die Decodierschaltungen im einzelnen und zeigt
genau deren Verbindungen mit den Trennleitungen Pl - P13. Die
Impulse auf den Taktgeberleitungen Tl und T9 steuern Rücksetzfunktionen in den Decodierschaltungen. (Es sei bemerkt, daß der
Taktgeber stets einen Impuls während der Taktperioden Tl und T9 liefert, selbst wenn keine Impulsumschaltung zu diesen Zeitpunkten in dem von der Leseschaltung gelieferten modulierten
Signal vorgesehen ist.) Das detallierte Schaltbild der Decodierschaltung,. das in der Fig. 4A dargestellt ist, bedarf keiner
weiteren Erklärung. Es enthält UND-Glieder (&), ODER-Glieder . (0) und Verriegelungsschaltungen (V), bei den allen es sich um
wohlbekannte Schaltungen handelt.
Der in Fig. 4A dargestellte Parallelumsetzer enthält die Registerstufen BO - B7 in der üblichen Schaltungsform. Jede Registerstelle hat Setz- und Rücksetzeingänge und wird während der
Taktperiode Tl rückgesetzt, mit der Ausnahme, daß die Stelle B4 auch rückgesetzt wird durch einen Impuls auf der Leitung P8, sodaß sie das richtige Ausgangssignal erhalten kann.
SA 972 019
409885/0896
Das beschriebene Ausführungsbeispiel nutzt die Korrespondenz
zwischen den Informationsbits und den Umschaltmustern aus, die
in Fig. 5A dargestellt sind. Es sei jedoch bemerkt, daß die Reihenfolge
der Inforraationsbitmuster in Fig. 5A sich ändern kann, um irgendein 1:!-Verhältnis zu der dargestellten Reihenfolge
der Schaltmuster aufzuweisen. Die Codier- und Decodierschaltungen können leicht geändert werden, um irgendeiner solchen ausgewählten
Codierbeziehung zu entsprechen.
Gruppen von fünf seriellen Informationsbits können auch codiert
werden unter Benutzung der in Fig. 3C dargestellten Schaltung durch Umkehren der dargestellten Einstellung eines Schalters
301. Dies erfordert, daß beim Taktgeber nach Fig. 3B nur die
Ausgänge des Abschnitts 1 aktiv sind, d.h., daß die Taktperioden T9 - Tl3 übersprungen werden, um alle 8 Taktperioden einen
neuen Zyklus zu beginnen. Der Decodierer nach Fig. 4A verarbeitet automatisch die empfangenen fünf Bits entsprechenden codierten
Umsehaltungen in 8 Taktperioden. In diesem Fall beträgt der
Zyklus des Taktgebers nach Fig. 3 dementsprechend nur 8 Taktimpulse
Tl - T8. In der Fig. 4A ersetzt die Taktperiode Tl die Taktperiode T9 und das decodierte, aus fünf Informationsbits bestehende
Ausgangssignal befindet sich in den Stellen BO - B4 des Ausgangsregisters. (Es sei bemerkt, daß jeweils fünf Informationsbits
nacheinander einer übertragenen Folge von Bytes aus 8 Bits entnommen werden können. D.h., die Grenzen für die Gruppen aus
fünf Informationsbits müssen nicht mit den Grenzen des Bytes übereinstimmen. Dann werden vor dem Codieren und nach dem Decodieren
Umsetzer benutzt, die aus 8 Bits bestehende Bytes in solche aus fünf Bits und aus 5 Bits bestehende Bytes in solche aus 8 Bits
umsetzen, um das beschriebene Ausführungsbeispiel für das Codieren
und Decodieren von aus 5 Bits bestehenden Gruppen während 8 Taktperioden zu verwenden). Die rechte Seite der Fig. 5A zeigt
5 Bit-Codewörter und die während der 8 Bitperioden Tl - T8 erhaltenen
Umschaltmuster.
SA 972 019
40&8 85/0 896
Claims (1)
- PATENTANSPRÜCHE1. Verfahren zur Modulation eines elektrischen Kurvenverlaufs mit einer empfangenen Bitgruppe (Byte), gekennzeichnet durch folgende Verfahrensschritte:a) Erzeugen eines Satzes von Taktimpulsen für jede empfangene Bitgruppe durch einen Taktgeber, um nacheinander eine Reihe von Taktperioden eines Taktimpulsabschnittes zu definieren,b) übertragen der Bitgruppe und der Taktimpulse zu einem Codierer,c) Umschalten eines elektrischen Kurvenverlaufs zwischen zwei Pegeln in dem Codierer mittels der Bitsignale und der Taktimpulse, um für jede Kombination der Bitsignale einen.anderen Kurvenverlauf zu erzeugen, so daß jeder Kurvenverlauf Umschaltungen aufweist, die durch mindestens zwei Taktperioden getrennt sind,d) Begrenzen des Kurvenverlaufs auf einer Seite mit einer Grenz-Taktperiode, die nicht zur Codierung irgendwelcher Bits der empfangenen Bitgruppe benutzt wird,e) weiteres Umschalten des KurvenVerlaufs während jeder Grenz- und Taktperiode, wenn keine Umschaltungen in benachbarten Taktperioden auftraten,f) Ausgeben des Kurvenverlaufs als das modulierte Signal für jede empfangene Bitgruppe, so daß mindestens 2 und höchstens 8 Taktperioden zwischen elektrischen Umschaltungen in einer Folge von Kurvenverlauf en auftreten, durch die eine Folge von Bitgruppen codiert wird.2. Verfahren zur elektrischen Modulation eines elektrischen Kurvenverlaufs mit einer empfangenen Bitgruppe (Byte), durch das die Bits jedes empfangenen Bytes als erste undv zweite Gruppe von Bitsignalen verarbeitet wird, gekennzeichnet durch folgende Verfahrensschritte:SA 972 019409885/0896a) Erzeugen eines Satzes von Taktimpulsen für jedem empfangene Byte durch einen Taktgeber, um nacheinander eine Reihe von Taktperioden eines ersten und eines zweiten Taktimpulsabschnittes zu definieren,b) übertragen der ersten und zweiten Bitgruppe und der Täktimpulse zu einem ersten und zweiten Teil eines Codierers,c) Umschalten eines ersten elektrischen Kurvenverlaufs zwischen zwei Pegeln im ersten Teil des Codierers mittels der ersten Gruppe von Bitsignalen und der Taktimpulse des ersten Taktimpulsabschnitts, um für jede Kombination der Bitsignale der ersten Gruppe einen anderen Kurvenverlauf zu erzeugen, so daß jeder Kurvenverlauf Umschaltungen aufweist, die durch mindestens zwei Taktperloden getrennt sind,d) Umschalten eines zweiten elektrischen Kurvenverlaufs zwischen zwei Pegeln im zweiten Teil des Codierers mittels der zweiten Gruppe von Bitsignalen und der Taktirnpulse des zweiten Abschnittes dieser Impulse, um einen für jede Kombination der Bitsignale der zweiten Gruppe einen anderen Kurvenverlauf zu erzeugen, der durch mindestens zwei Taktperloden getrennte Umschaltungen aufweist,e) Begrenzen des ersten und zweiten Kurvenverlaufs auf einer Seite mit einer Grenz-Taktperiode, die nicht zur Codierung irgendwelcher Bits des empfangenen Bytes benutzt wird,f) Umschalten des ersten und zweiten Kurvenverlaufs während jeder Grenz- und Taktperiode, wenn keine Umschaltungen in benachbarten Taktperioden auftreten,g) nacheinander erfolgendes Ausgeben des ersten und zweiten Kurvenverlaufs als das modulierte Signal für jedes empfangene Byte, so daß minimale und maximale Vielfache von Taktperioden für eine lauflängenbegrenz-019 409885/0896te Codierung jedes Bytes in einem modulierten Kurven·* verlauf fester Länge erzeugt werden..3?) . Vorrichtung zur Durchführung des Verfahrens nach Anspruch 2, gekennzeichnet durch:a^ einen Taktgeber (Fig. 3B) zur Erzeugung eines Satzes elektrischer Taktimpulse für jedes empfangene Byte, um nacheinander eine Reihe von Taktperioden in einem ersten und einem anschließenden zweiten Taktimpulsabschnitt zu signalisieren,b) einen aus zwei Teilen bestehenden Codierer (Fig. 3C) zur Aufnahme der ersten und zweiten Gruppe elektrischer Bitsignale und der Taktimpulse des ersten und zweiten Taktimpulsabs chnittes,c) im ersten Teil des Codierers angeordnete Mittel (&-Glieder 114) zum Umschalten eines ersten elektrischen Kurvenverlaufs zwischen zwei Pegelwerten mit Hilfe der ersten Gruppe elektrischer Bitsignale und der Taktimpulse des ersten Taktimpulsabschnittes, um für jede Kombination der elektrischen Bitsignale der ersten Gruppe einen anderen elektrischen Kurvenverlauf zu erzeugen, so daß die Umschaltungen in dem ersten Kurvenverlauf durch wenigstens zwei Taktperioden im ersten Taktimpulsabschnitt getrennt sind und der erste Kurvenverlauf eine Grenz-Taktperiode des ersten Abschnittes nicht enthält,d) im zweiten Teil des Codierers angeordnete Mittel (&-Glieder) zum Umschalten eines zweiten elektrischen Spannungsverlaufs zwischen zwei elektrischen Pegelwerten mit Hilfe der zweiten Gruppe elektrischer Bitsignale und der Taktimpulse des zweiten Abschnitts, um für jede Kombination der elektrischen Bitsignale der zweiten Gruppe einen anderen Kurvenverlauf zu erzeugen, in dem die Umsehaltungen im zweiten Abschnitt der aufeinander folgenden Taktimpulse durch mindestens zwei Taktperioden miteinander getrennt sind und dieser Kurvenverlauf eine Gr«nz-Takt-SA 972 019409885/0896periode ausschließt,dritte (&-Glied) und vierte (&-Glied) Mittel im ersten und zweiten Teil des Codierers zum weiteren Umschalten des elektrischen Pegels während jeder Grenz-Taktperiode in dem ersten und zweiten elektrischen Kurvenverlauf, wenn keine Umschaltungen in irgendeiner der Grenz-Taktperiode benachbarten Taktperiode auftritt, . und durch einen Serien-Umsetzer, der mit einem Ausgang der ersten und zweiten Teile des Codierers verbunden ist, um nacheinander den ersten und zweiten Kurvenverlauf als moduliertes Ausgangssignal für jedes empfangene Byte auszugeben.4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Taktgeber einen Zyklus Von 13 elektrischen Taktimpulsen erzeugt, die 13 Taktperioden bestimmen, von denen der erste Taktabschnitt 8 Taktperioden umfaßt und der zweite die restlichen 5,- daß die dritten Mittel in der Grenz-Taktperiode (T9) des ersten Taktimpulsabschnittes und das vierte Mittel in der" Grenz-Taktperiode des zweiten Taktimpulsabschnittes umschaltet, wodurch eine lauflängenbegrenzte Folge mit einem Minimum von 2 und einen Maximum von 8 Taktperioden zwischen den Umsehaltungen erhalten wird in einer Folge elektrischer modulierter Ausgangssignale.5. Vorrichtung zur Durchführung des Verfahrens nach Anspruch l, gekennzeichnet durch ■a) einen Taktgeber (Fig. 3B) zur Erzeugung eines Satzes von Taktimpulsen für jede empfangene Bitgruppe, um nacheinander eine Reihe von Taktperioden eines Taktimpulsabschnittes zu liefern,b) einen Codierer (Fig. 3C), dem die Bitsignale einer Bitgruppe und die Taktimpulse zugeführt werden und der in einem ersten Teil Mittel (^-Glieder) enthält zum Um-SA 972 019409885/0896schalten eines elektrischen Kurvenverlaufs zwischen zwei Pegelwerten mit Hilfe der Bitsignale und der Taktsignale, um für jede Kombination der Bitsignale in den empfangenen Bitgruppen einen anderen Kurvenverlauf zu erzeugen, in dem die Umschaltungen durch mindestens zwei Taktperioden getrennt sind, welcher Codierer in einem zweiten Teil Mittel (&-Glieder) enthält zur Begrenzung des Kurvenverlaufs auf einer Seite durch eine Grenz-Taktperiode, die nicht zur Codierung irgendwelcher Bits einer empfangenen Informationsgruppe verwendet wird, und der den Kurvenverlauf während jeder Grenz-Taktperiode umschaltet, wenn kein Umschalten in benachbarten Taktperioden erfolgt,C) Mittel zum aufeinanderfolgenden Ausgeben des elektrischen Kurvenverlaufs als moduliertes Signal für jede empfangene Bitgruppe, wodurch die elektrischen Umschaltungen durch minimal zwei und maximal 8 Taktperioden im Ausgangssignal getrennt sind in einer Folge von Kurvenverläufen, die eine Folge von Bitgruppen darstellen.SA 972 019409885/08961%Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00375405A US3852687A (en) | 1973-07-02 | 1973-07-02 | High rate digital modulation/demodulation method |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2430685A1 true DE2430685A1 (de) | 1975-01-30 |
Family
ID=23480772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2430685A Pending DE2430685A1 (de) | 1973-07-02 | 1974-06-26 | Verfahren und vorrichtung zur schnellen digitalen modulation |
Country Status (7)
Country | Link |
---|---|
US (1) | US3852687A (de) |
JP (1) | JPS5421046B2 (de) |
CA (1) | CA1021464A (de) |
DE (1) | DE2430685A1 (de) |
FR (1) | FR2236312B1 (de) |
GB (1) | GB1462889A (de) |
IT (1) | IT1012368B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3225058A1 (de) * | 1981-07-06 | 1983-02-03 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Verfahren und vorrichtung zur verarbeitung binaerer daten |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0059224B1 (de) * | 1980-09-05 | 1986-12-03 | Mitsubishi Denki Kabushiki Kaisha | Binäres datenkodier- und -dekodiersystem |
US4398225A (en) * | 1981-04-24 | 1983-08-09 | Iomega Corporation | Combined serializer encoder and decoder for data storage system |
NL8203575A (nl) * | 1982-09-15 | 1984-04-02 | Philips Nv | Werkwijze voor het coderen van een stroom van databits, inrichting voor het uitvoeren van de werkwijze en inrichting voor het decoderen van een stroom databits. |
US4689757A (en) * | 1983-01-17 | 1987-08-25 | Vada Systems, Inc. | Machine event processing system |
GB2141906A (en) * | 1983-06-20 | 1985-01-03 | Indep Broadcasting Authority | Recording of digital information |
US4802154A (en) * | 1983-10-13 | 1989-01-31 | Laser Magnetic Storage International Company | High density codes for optical recording |
JPS60231980A (ja) * | 1983-12-29 | 1985-11-18 | レーザー マグネテイツク ストーリツジ インターナシヨナル コンパニー | 光学記録用高密度コ−ド |
US4688016A (en) * | 1985-06-13 | 1987-08-18 | International Business Machines Corporation | Byte-wide encoder and decoder system for RLL (1,7) code |
US4833470A (en) * | 1986-07-15 | 1989-05-23 | Matsushita Electric Industrial Co., Ltd. | Code conversion apparatus |
US5392168A (en) * | 1990-08-31 | 1995-02-21 | Matsushita Electric Industrial Co., Ltd. | Method of recording digital video and audio data |
DE69327053T2 (de) * | 1993-09-21 | 2000-02-24 | St Microelectronics Srl | Hochfrequenz Dekodierer mit Pipeline-Struktur für lauflängenbegrenzte Daten |
EP0652562B1 (de) * | 1993-11-10 | 2001-10-17 | STMicroelectronics S.r.l. | Programmierbarer RLL/NRZ-Dekoder für Einzel-/Doppel-Ausgangsdatenströme |
US6687066B1 (en) * | 1999-02-22 | 2004-02-03 | Seagate Technology Llc | Partitioning disc drive read/write electronics to improve data transfer performance |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3215779A (en) * | 1961-02-24 | 1965-11-02 | Hallicrafters Co | Digital data conversion and transmission system |
DE1211687B (de) * | 1964-11-10 | 1966-03-03 | Telefunken Patent | System zur linearen systematischen Kodierung |
FR1531644A (fr) * | 1967-05-24 | 1968-07-05 | Dispositif de transmission de données à vitesse de transmission accélérée | |
US3689899A (en) * | 1971-06-07 | 1972-09-05 | Ibm | Run-length-limited variable-length coding with error propagation limitation |
-
1973
- 1973-07-02 US US00375405A patent/US3852687A/en not_active Expired - Lifetime
-
1974
- 1974-05-15 IT IT22723/74A patent/IT1012368B/it active
- 1974-05-15 FR FR7417753A patent/FR2236312B1/fr not_active Expired
- 1974-06-18 JP JP6880174A patent/JPS5421046B2/ja not_active Expired
- 1974-06-19 GB GB2714874A patent/GB1462889A/en not_active Expired
- 1974-06-25 CA CA203,323A patent/CA1021464A/en not_active Expired
- 1974-06-26 DE DE2430685A patent/DE2430685A1/de active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3225058A1 (de) * | 1981-07-06 | 1983-02-03 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Verfahren und vorrichtung zur verarbeitung binaerer daten |
Also Published As
Publication number | Publication date |
---|---|
FR2236312B1 (de) | 1976-06-25 |
US3852687A (en) | 1974-12-03 |
GB1462889A (en) | 1977-01-26 |
JPS5421046B2 (de) | 1979-07-27 |
CA1021464A (en) | 1977-11-22 |
IT1012368B (it) | 1977-03-10 |
JPS5039117A (de) | 1975-04-11 |
FR2236312A1 (de) | 1975-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69118288T2 (de) | Anordnung und Verfahren zum Aufzeichnen eines digitalen Informationssignals auf einem Aufzeichnungsträger | |
DE68911020T2 (de) | Anordnung zum Aufzeichnen eines digitalen Informationssignals. | |
DE2844216C2 (de) | Erzeugung von Synchronisier-Bitfolgemustern bei Code mit begrenzter Lauflänge | |
DE2847800C2 (de) | Digitales Informationsverarbeitungssystem zur Datenformatierung | |
DE3825960C2 (de) | ||
DE2632943C3 (de) | Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von Aufzeichnungszeitpunkten | |
DE69117035T2 (de) | Digitale Modulation | |
DE3225058C2 (de) | ||
DE69110643T2 (de) | Anordnung zum Aufzeichnen von Takteinlauf-Codewörtern in einer Spur auf einem magnetischen Aufzeichnungsträger. | |
DE2052679C3 (de) | Anordnung zur Aufzeichnung und Wiedergabe binärer Dateninformationen | |
DE2430685A1 (de) | Verfahren und vorrichtung zur schnellen digitalen modulation | |
DE2828219C2 (de) | ||
DE2630197C3 (de) | Zeitkorrekturschaltung für ein Datenwiedergewinnungssystem | |
CH620068A5 (de) | ||
DE2637963C3 (de) | Schaltungsanordnung in einer Vorrichtung zur Aufnahme digitaler Daten auf ein Magnetband | |
DE3051112C2 (de) | ||
DE2142428A1 (de) | System und Verfahren zur Umcodierung von binaren Informationen | |
DE69021919T2 (de) | Digitales Modulationsverfahren. | |
DE2647649A1 (de) | Aufzeichnungs- und wiedergabeeinrichtung fuer binaere datensignale | |
EP0032232A2 (de) | Digitales Übertragungssystem | |
DE3407832C2 (de) | Verfahren zum Kodieren und Dekodieren binärer Daten | |
CH629347A5 (en) | Method and device for converting a binary input data stream into an output data stream and for the later reconversion of the output data stream | |
DE69016557T2 (de) | Informationsdatenaufzeichnungs-/wiedergabegerät. | |
DE1242688B (de) | Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen | |
DE3022269C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |