SK539881A3 - Method and arrangement for the transmission of information data - Google Patents

Abstract

In a run length limited block coding method in which blocks of m data bits are converted to blocks of n1 information and n2 separation bits (n = n1 + n2>m). The blocks of bits satisfying the requirement of being (d, k) run length limited, the blocks of separation bits BSi between each of the blocks of n-information bits Bli are chosen, in those cases where the format is not prescribed by the (d, k)-constraint, such that the low-frequency spectrum and particularly the direct current unbalance is as low as possible. The direct current unbalance may be minimized within each block independently or cumulatively over a series of blocks. A demodulator for decoding data encoded as above is described. <IMAGE>

Description

Oblasť technikyTechnical field

Vynález sa týka prenosu informačných dát, napríklad zvukových dát, prevedených do číslicovej formy reprezentovanej elektrickými signálmi, ktoré sa pre účely prenosu kódujú do zodpovedajúcej kódovateľnej formy a následne sa môžu dekódovať do pôvodného tvaru. Vynález sa rovnako vzťahuje na kódovacie zapojenie na uskutočňovanie spôsobu tohoto prenosu informačných dát.The invention relates to the transmission of information data, for example audio data, converted to a digital form represented by electrical signals which, for transmission purposes, is coded into a corresponding coded form and subsequently decoded to its original form. The invention also relates to a coding circuitry for carrying out a method of this information data transmission.

Doterajší stav technikyBACKGROUND OF THE INVENTION

Vynález sa konkrétne vzťahuje na kódovanie a dekódovanie pri prenose číslicového signálu, pri ktorom sa dátové slová vm-bitovom kóde kódujú na dekódovateľné dátové slová v n-bitovom kóde, kde m je počet kanálových bitov na jedno kódované slovo v prvom kóde vo forme celého čísla väčšieho ako 4 a n je počet kanálových bitov na jedno kódované dátové slovo v druhom kóde, väčšie ako m, pričom jednotlivé bloky n-kanálových bitov, reprezentatívne pre jednotlivé dátové slová v druhom kóde, sa prevádzajú na sled postupných a navzájom prestriedaných bitových informačných blokov s počtom m = n bitov a bitových oddeľovacích blokov s počtom n₂ bitov, pričom v postupnom slede jednotlivých bitov za sebou nasledujúcich v informačnom bloku ni bitov a v oddeľovacom bloku n₂ bitov sú kanálové bity s logickou hodnotou 1 od seba oddeľované najmenej d-kanálovými bitmi a najviac k-kanálovými bitmi s logickou hodnotou 0, kde d je väčšie alebo rovnajúce sa 2 a k je najviac n - 4.In particular, the invention relates to digital signal coding and decoding, wherein the data words in the m-bit code are coded to decodable data words in the n-bit code, where m is the number of channel bits per coded word in the first code as an integer greater than 4 and n is the number of channel bits per coded data word in the second code, greater than m, wherein the individual blocks of n-channel bits, representative of the individual data words in the second code, are converted into a sequence of successive and interchanged bit information blocks. the number of m = n bits and bit separation blocks of n ₂ bits, wherein in successive bits of successive bits in the information bit ni bit and in the n ₂ bit separation block, channel bits with a logical value of 1 are separated by at least d-channel bits and at most k-channel bits with a logical value of 0, where dj e greater than or equal to 2 if not more than n - 4.

Pri číslicovom prenose alebo pri magnetických a optických zaznamenávacích/reprodukčných systémoch je informácia určená na prenos alebo na záznam zvyčajne v podobe sledu symbolov. Tieto symboly spolu tvoria abecedu (často dvojkovú). V prípade, že ide o dvojkovú abecedu (v ďalšom popise je táto abeceda predstavovaná symbolmi „1 a „0), môže byť jeden symbol, napríklad J zaznamenaný v súlade s kódom NRZ (záznam bez návratu do počiatočného stavu) ako prechod medzi dvomi stavmi magnetizácie alebo ohniska na magnetickom disku, páske alebo optickom disku. Druhý symbol, totiž „0, je zaznamenaný neprítomnosťou takého prechodu.In digital transmission or in magnetic and optical recording / reproduction systems, the information is intended for transmission or recording usually in the form of a sequence of symbols. Together these symbols form an alphabet (often binary). In the case of a binary alphabet (in the following description this symbol is represented by the symbols "1 and" 0), one symbol, for example J, may be recorded in accordance with the LDZ code (record without returning to initial state) as a transition between two states magnetization or focus on a magnetic disc, tape or optical disc. The second symbol, namely "0", is noted by the absence of such a transition.

-2V dôsledku určitých požiadaviek systému sú v praxi dané obmedz )nia pre sledy symbolov, ktoré sa môžu vyskytnúť. U niektorých systémov sa požac uje, aby boli samočasovacie. To znamená, že sled prenášaných alebo zaznamen Zvaných symbolov má mať dostatočný počet prechodov, aby sa vytvoril zo sledu symbolov hodinový signál, ktorý je potrebný na detekciu a synchronizáciu. Druhou požiadavkou môže byť, že určité sledy symbolov sa nesmú v) skytnúť v informačnom signále, pretože tieto sledy sú zamýšľané pre zvláštne účely, napríklad ako synchronizačný sled. Napodobnenie synchronizačnéhc sledu informačným signálom ruší jednoznačnosť synchronizačného signálu a v dôsledku toho aj jeho vhodnosť pre uvedený účel. Môže byť tiež požadované, aby pr Schody nenasledovali príliš tesne za sebou, aby bola obmedzená vzájomná interferencia alebo vzájomné ovplyvňovanie medzi symbolmi.In practice, due to certain system requirements, there are limitations on the sequence of symbols that may occur. Some systems are required to be self-timing. That is, the sequence of transmitted or recorded invited symbols should have a sufficient number of transitions to generate from the symbol sequence the clock signal required for detection and synchronization. The second requirement may be that certain symbol sequences may not be provided in the information signal, since these sequences are intended for special purposes, for example as a synchronization sequence. The imitation of a synchronization sequence with an information signal undermines the uniqueness of the synchronization signal and, consequently, its suitability for said purpose. It may also be desirable not to follow the steps too closely in order to reduce interference or interference between symbols.

V prípade magnetického alebo optického záznamu môže by * táto požiadavka aplikovaná na hustotu informácie na záznamové médium, preto. :e keď pri vopred určenej minimálnej vzdialenosti medzi dvomi za sebou i júcimi prechodmi v zaznamenávacom prostredí, môže byť minimálny časový interv al T_mi„ tomu zodpovedajúci pri záznamovom signále zväčšený, zvýši sa v rovnakej miere hustota informácie. Požadovaná minimálna šírka pásma (Bmin) súvisí s minin álnou vzdialenosťou T_min medzi prechodmi B_min = % T_mi„.In the case of magnetic or optical recording, this requirement may be applied to the density of information on the recording medium, therefore. e when at a predetermined minimum distance between two behind tory transitions in the recording medium can be a minimum time interval T al _mi "at the corresponding recording signal enlarged, increased in equal measure the density of information. The required minimum bandwidth (Bmin) is related to the _minimum distance T _min between transitions B _mi n =% T _m i ".

Ak sa používajú informačné kanály, ktoré neprenášajú jednosmerný prúd, ako to zvyčajne pri magnetických zaznamovacich kanáloch býva, vecie to k požiadavke, aby sledy symbolov v informačnom kanále obsahovali čo najr ižšiu, pokiaľ je to možné, žiadnu jednosmernú prúdovú zložku.If information channels that do not transmit direct current are used, as is usually the case with magnetic recording channels, it is a requirement to require that the sequence of symbols in the information channel contain, as far as possible, no direct current component.

Spôsob typu popísaného vyššie je popísaný v publikácii D. T. Tanga a L. R. Bahla „Block codes for class of constrained noiseless channels“, Informatior and Control, zv. 17, č. 5, december 1970, str. 436 - 461, ďalej označované ako Ó(1). Príslušný článok sa týka blokových kódov na báze blokov q symbolov obmedzených na hodnoty d-, k- alebo (d, k-), pričom tieto bloky spnajú nasledujúce požiadavky:A method of the type described above is described in D. T. Tang and L. R. Bahl, &quot; Block Codes for Constrained Noiseless Channels &quot;, Informatior and Control, Vol. 17, no. 5, December 1970, p. 436-461, hereinafter referred to as δ (1). The article in question relates to block codes based on q symbol blocks limited to the values d-, k- or (d, k-), which blocks meet the following requirements:

a) obmedzenie d: dva symboly typu „ľ sú oddelené postupnosťou najrrenej d za sebou idúcich symbolov typu .0;(a) constraint d: two symbols of the type 'l' are separated by a sequence of the most d-consecutive .0 type symbols;

-3b) obmedzenie k: maximálna dĺžka postupnosti za sebou idúcich symbolov typu „0 je k.-3b) constraint k: the maximum length of the sequence of successive symbols of the type “0 is k.

Sled napríklad binárnych dátových bitov je rozdelený na za sebou idúce a po sebe nasledujúce bloky, z ktorých každý má m dátových bitov. Tieto bloky m dátových bitov sa kódujú na bloky n informačných bitov (n > m). Pretože n > m, počet kombinácii s n informačnými bitmi prevyšuje počet možných blokov dátových bitov 2^m. Ak napríklad požiadavka obmedzenia d sa kladie na bloky informačných bitov, zvolí sa mapovanie 2^m blokov dátových bitov na podobných 2^m blokov informačných bitov (okrem možného počtu 2 blokov), takže sa mapovanie uskutoční len na týchto blokoch informačných bitov, ktoré spĺňajú uloženú požiadavku.A sequence of, for example, binary data bits is divided into consecutive and consecutive blocks, each of which has m data bits. These data bit blocks m are coded into blocks n of information bits (n> m). Since n> m, the number of combinations with n information bits exceeds the number of possible data bit blocks by 2 ^m . For example, if a constraint request d is imposed on information bit blocks, the mapping of 2 ^m data bit blocks to similar 2 ^m information bit blocks (except for a possible number of 2 blocks) is selected so that only those information bit blocks that meet the stored request are mapped. .

Tabuľka I na str. 439 publikácia D(1) ukazuje, ako mnoho odlišných blokov informačných bitov existuje v závislosti od dĺžky bloku n a na požiadavke kladenej na d. Ide teda o 9 blokov informačných bitov majúcich dĺžku n = 4 za podmienky, že minimálna vzdialenosť d = 1. V dôsledku toho by bloky dátových bitov majúcich dĺžku m = 3 (2³ = 8 dátových slov) mohli byť predstavované bitmi informačných blokov majúcich dĺžku n = 4, pričom dva za sebou nasledujúce symboly typu ,ľ v bloku informačných bitov sú oddelené najmenej jedným symbolom typu „0“. Pre tento prípad platí nasledujúce kódovanie (<----> udáva mapovanie jedného bloku na druhý blok a naopak):Table I p. 439, publication D (1) shows how many different blocks of information bits exist depending on the length of the block na on the request placed on d. Thus, there are 9 blocks of information bits having a length of n = 4, provided that the minimum distance d = 1. As a result, the blocks of data bits having a length of m = 3 (2 ³ = 8 data words) could be represented by bits of information blocks having a length of n = 4, wherein two consecutive symbols of the type I 'in the block of information bits are separated by at least one symbol of the type' 0 '. In this case the following coding applies (<----> indicates the mapping of one block to another block and vice versa):

000 <---> 0000000 <---> 0000

001 <--> 0001001 <--> 0001

010 <------> 00100010

011 <----> 0101011 <----> 0101

100 <-----> 1000100 <-----> 1000

101 <---> 1001101 <---> 1002

110 <---> 1010110 <---> 1010

Keď sa spája blok informačných bitov, nie je však v niektorých prípadoch možné splniť príslušnú požiadavku (v príklade obmedzenia d) bez uskutočnenia ďalšieho opatrenia. V uvedenom článku je navrhnuté, aby boli zaradené medzi bloky informačných bitov oddeľovacie bloky. Pre prípad kódovania s obmedzeným d postačí jeden blok oddeľovacích bitov „O. Vo vyššie uvedenom príklade, kdeHowever, when a block of information bits is coupled, in some cases it is not possible to fulfill the corresponding requirement (in the restriction example d) without taking further action. It is proposed in this article to include separator blocks among the information bit blocks. For coding with limited d, one block of "O. In the above example, where

-4d = 1, postačí preto len jeden oddeľovací bit (jedna logická nula). Každý bl )k troch dátových bitov je potom uzavretý piatimi (4 + 1) kanálovými bitmi.-4d = 1, therefore only one separating bit (one logic zero) is sufficient. Each of the three data bits is then closed with five (4 + 1) channel bits.

Tento spôsob kódovania má tu nevýhodu, že príspevok nízkych kr litočtov (vrátane jednosmerného prúdu) ku kmitočtovému spektru prúdu kanálových bitov jeThis coding method has the disadvantage that the contribution of low kr (including direct current) to the frequency spectrum of the channel bit stream is

I pomerne vysoký. Ďalšou nevýhodou je, že dekódovacie prevodníky (mo lulátor,. demodulátor) sú zložité.I quite tall. A further disadvantage is that the decoding converters (demodulator) are complex.

Pokiaľ ide o prvú nevýhodu, je treba poznamenať, že publikácia A. M. Patela „Charge-constrained byte-oriented (0,3) code“, IBM Technical Disclosure E ulletin, zv. 19, č. 7, december 1976, str. 2715-2717, ďalej označená D(2), naznač jje, že nevyváženie jednosmerného prúdu pri kódoch s obmedzeným (d, k) mó :e byť obmedzené tým, že sa bloky kanálových bitov prepoja takzvaným invertujúcim alebo neinvertujúcim spojovacím článkom. Keď sa takto postupuje, zvólí sa znamienko príspevku okamžitého bloku kanálových bitov pre nevyváženie predchádzajúcich blokov kanálových bitov jednosmernou prúdovou zložkou. Tu sa však jedná o kód s obmedzením (d, k), ktorého bloky informačných bitov mô: :u byť spriahnuté, bez toho, aby došlo ku konfliktu s obmedzením (d, k), takže pri lávok oddeľovacích bitov z dôvodu obmedzovania (d, k) nie je potrebný.Regarding the first disadvantage, it should be noted that A. M. Patel's publication "Charge-constrained byte-oriented (0.3) code", IBM Technical Disclosure E-Bulletin, Vol. 19, no. 7, December 1976, p. 2715-2717, hereinafter referred to as D (2), indicates that DC imbalance for restricted (d, k) codes can be limited by interconnecting channel bit blocks by a so-called inverting or non-inverting link. When doing so, the sign of the instantaneous channel bit block contribution is selected to unbalance previous channel bit blocks with the DC component. However, this is a constraint code (d, k) whose information bit blocks can be coupled without conflicting with the constraint (d, k), so that for separator bits due to constraint (d (k) not required.

Vynález si kladie za cieľ vytvoriť zapojenie pre kódovanie sledu dvojki ivých dátových bitov na sled kanálových dvojkových bitov, ktoré by zlepšilo vlas hosti nízkofrekvenčného spektra kanála, ktorý má byť odvodený z kanálových bit ív, a umožňuje použitie jednoduchého modulátora.SUMMARY OF THE INVENTION It is an object of the present invention to provide a circuit for coding a sequence of binary data bits into a sequence of channel bits that would improve the low frequency spectrum of the channel to be derived from the channel bits and allow the use of a simple modulator.

Podstata vynálezuSUMMARY OF THE INVENTION

Uvedený cieľ sa dosiahne spôsobom prenosu informačných dát, napr klad zvukových dát, prevedených do číslicovej formy reprezentovanej elektrickými signálmi a kódovaných v binárnom kóde ako dátové slová, pri ktorom sa dá 'ové slová v m-bitovom kóde kódujú na dekódovateľné dátové slová v n-bitovom ké de , kde m je počet kanálových bitov na jedno kódové slovo v prvom kóde vo fc ^rme celé ho čísla väčšieho alebo rovnajúceho sa 4 a n je počet kanálových bito\ na jedno kódované dátové slovo v druhom kóde, väčšie ako m, pričom jedno livé bloky n-kanálových bitov, reprezentatívne pre jednotlivé dátové slová v drul omThis object is achieved by a method of transmitting information data, for example audio data, converted into a digital form represented by electrical signals and coded in binary code as data words, in which the data words in the m-bit code are coded into decodable data words in n- bit large of wherein m is the number of channel bits for one code word of the first code at fc ^r me an be number greater or equal to 4 and n is the number of channel beaten \ the one encoded data word in the other code, is greater than m, the single Individual blocks of n-channel bits, representative of individual data words in the drill

-5kóde, sa prevádzajú vo fyzickom sériovom kanáli na sled postupných a navzájom prestriedaných bitových informačných blokov s počtom rh= n bitov a bitových oddeľovacích blokov s počtom n₂ bitov, pričom v postupnom slede jednotlivých bitov za sebou nasledujúcich v informačnom bloku ni bitov a v oddeľovacom bloku n₂ bitov sú kanálové bity s logickou hodnotou 1 od seba oddeľované najmenej d-5code, are converted in a physical serial channel into a sequence of successive and intermittent bit information blocks of rh = n bits and bit separation blocks of n ₂ bits, with successive bits of successive bits in the ni bit information block and in the bit separator In block n ₂ bits, channel bits with logical value 1 are separated by at least d

I kanálovými bitmi a najviacej k kanálovými bitmi s logickou hodnotou 0, kde d je väčšie alebo rovnajúce sa 2 a k je najviac rovné n-4, pričom uvedené bity sú fyzicky prítomné v uvedenom fyzickom sériovom kanáli aspoň v časti priebehu prenosu dát ako zodpovedajúce modulácie elektrického signálu a uvedené informačné bloky a oddeľovacie bloky sú prítomné ako po sebe nasledujúce dielčie signály usporiadané v rámci uvedeného modulovaného elektrického signálu, v ktorom sú dáta prenášané, ktorý spočíva v tom, že pred vypustením po sebe nasledujúcich dielčich signálov na prenosové vedenie v druhom kóde sa postupne zostaví vždy dielči blok obsahujúci najmenej jeden oddeľovací blok n₂ jednotkových stavov signálu zodpovedajúcich oddeľovacím bitom a najmenej jeden po ňom nasledujúci informačný blok n, jednotkových stavov signálu zodpovedajúcich informačným bitom, pričom do každého oddeľovacieho bloku tejto dielčej blokovej zostavy sa vloží na všetky miesta kanálových bitov najprv jednotkový stav signálu odpovedajúci logickej nule, načíta sa počet jednotkových stavov signálu, zodpovedajúcich logickej nule, medzi jednotkovými stavmi signálu zodpovedá júcimi poslednej logickej jednotke v každom predchádzajúcom informačnom bloku a pred jednotkovým signálovým stavom zodpovedajúcim najbližšej nasledujúcej logickej jednotke v ďalšom informačnom bloku a porovná sa s najvyššie prípustným počtom k bitov, pričom v oddeľovacích blokoch ležiacich v nepretržitom slede jednotkových stavov signálu zodpovedajúcich logickej nule s počtom väčším než k sa tento sled preruší nahradením jedného jednotkového stavu signálu zodpovedajúceho logickej nule jednotkovým stavom signálu zodpovedajúcim logickej jednotke pri súčasnom splnení podmienky počtu a! logických núl na predchádzajúcich a nasledujúcich miestach kanálových bitov d š ai^ k, to sa vykoná postupne pre každé bitové miesto oddeľovacieho bloku uvedenej dielčej blokovej zostavy v ľubovoľnom poradí a z ľubovoľného východiskového stavu na bitových miestach oddeľovacieho bloku, všetky tieto sledové kombinácie obsahujúce oddeľovacie bity splňujúce podmienku d £ a, < k saI channel bits and at most k channel bits with a logical value of 0, wherein d is greater than or equal to 2 if at most equal to n-4, said bits being physically present in said physical serial channel at least in part during data transmission as corresponding signal and said information blocks and separation blocks are present as successive sub-signals arranged within said modulated electrical signal in which the data is transmitted, characterized in that before the successive sub-signals are transmitted to the transmission line in the second code, successively assembling a sub-block comprising at least one separation block n ₂ of the signal unit states corresponding to the separating bits and at least one subsequent information block n, of the signal unit states corresponding to the information bits, and to each separation block of that sub-block First, the signal unit corresponding to logic zero is inserted at all channel bit locations, the number of signal unit corresponding to logic zero is counted between the signal unit states corresponding to the last logical unit in each previous information block and before the unit signal state corresponding to the next following the logical unit in the next information block and compared with the maximum allowable number of bits, wherein in the separation blocks lying in a continuous sequence of signal states corresponding to logical zero with a number greater than k, this sequence is interrupted by replacing one signal state corresponding to logical zero to the corresponding LUN while fulfilling the condition of count and! logical zeros at the preceding and following channel bit locations d and i, k, are performed sequentially for each bit location of the partition block of said sub-block assembly in any order and from any starting state at bit locations of the partition block, all these sequence combinations containing separation bits satisfying the condition d £ a, <k is

-6podržia v pamäti, načo sa z každej tejto kombinácie odvodí dvojfázový eh iktrický signál s premenou fázy v mieste jednotkových stavov signálu zodpoved ajúcich logickej hodnote 1, pre každý tento fázovo modulovaný elektrický signál sa načíta počet elektrických impulzov zodpovedajúcich bitom od začiatku informačné lo signálu, v ktorých má signál prvú binárnu hodnotu a počet elektrických impulzov zodpovedajúcich bitom, v ktorých má odvodený signál druhú binárnu hodt !Otu, z týchto načítaných hodnôt sa vzájomným odpočítaním oboch počtov elekti 'ckých impulzov monitoruje hodnota číslicového súčtu za posledným bitom die Ičieho bloku a prepustí sa pre ďalší prenos ako dielčí elektrický signál tá kombinácia informačných blokov ni informačných bitov a oddeľovacích blokov n₂ oddeľo' 'acích bitov, pre nižšie zavedeným binárnym hodnotám v oddeľovacom bloku alebo blokoch zodpovedá najnižšia monitorovaná hodnota číslicového súču za uvedenou dielčou blokovou zostavou.- holding in memory, from each of these combinations a two-phase ehthrical signal with a phase conversion at the location of the unit states of the signal corresponding to logic value 1 is derived, for each phase modulated electrical signal the number of electrical pulses corresponding to bits in which the signal has a first binary value and the number of electrical pulses corresponding to the bits in which the derived signal has a second binary value. From these read values, the sum of the digital sums after the last bit of the child block is mutually subtracted. For further transmission as a partial electrical signal, the combination of the information bits n the information bits and the separation blocks n _{2 of the} separating bits, for the below introduced binary values in the separation block or blocks, the lowest monitored value corresponds to a note of a digital sum after said sub-block assembly.

Podľa výhodného uskutočnenia spôsobu podľa vynálezu sa prenos si ijnálu zodpovedajúci zvolenej kombinácii binárnych hodnôt vložených do oddeľov acích blokov n₂ oddeľovacích bitov zdrží pre zavedenie synchronizačného tloku, nasledovaného synchronizačným oddeľovacím blokom, na konci sledu informačných blokov ni informačných bitov, preloženého oddeľovacími blok ni n₂ oddeľovacích bitov, zodpovedajúceho jednému rámcu dátového p ‘údu, zakončeného oddeľovacím blokom n₂ oddeľovacích bitov a pred p*vým informačným blokom ďalšieho nasledujúceho rámca dátového prúdu, pri čom uvedený synchronizačný blok obsahuje n_syn synchronizačných kanálových t itov, zahrňujúcich dvakrát opakovaný sled jednotkového stavu sig nálu zodpovedajúceho logickej jednotke na začiatku a S nasledujúcich jednotko ých stavov signálov zodpovedajúcich logickým nulám, kde S je celé číslo väčšie al o k, pričom na kanálových bitových miestach oddeľovacieho synchronizačného b oku sa zavedú jednotkové stavy signálu zodpovedajúce logickej nule a najmenej je den jednotkový stav signálu zodpovedajúci logickej jednotke, načíta sa počet jednotkových stavov signálu zodpovedajúcich logickej nule medzi tý Títo jednotkovým stavom signálu zodpovedajúcemu logickej jednotke a prým jednotkovým stavom signálu zodpovedújúcim logickej jednotke v nasledujúcor i in formačnom bloku, načítaný počet jednotkových stavov signálu zodpovedajúc ichAccording to a preferred embodiment of the method, the transmission of the ijnálu corresponding to the selected combination of digital values entered into the collected machines outdoors units _n2 separation bits delays the establishment of synchronization Tłoki, followed by a sync separating block, the end of the sequence of information blocks add information bits, translated isolation block add N ₂ separation bits, corresponding to one frame of the data p 'limb completed by separating the block _n2 separation bits, and before the p * exchange information block of the next following frame data stream, for what the sync block length of n _syn sync channel t itov, comprising two repeat sequence unit status of the signal corresponding to the logical unit at the beginning and S of the following unit states of the signals corresponding to the logical zeros, where S is an integer greater than At least the day is the unit of the signal corresponding to the logical unit, the number of the unit of the signal units corresponding to the logical unit is counted between those These signal unit states corresponding to the logical unit and the signal unit corresponding to the logical unit. in the following information block, the counted number of unit states of the signal corresponding to them

-7logickej nule sa porovná s najvyššie prístupným počtom k bitov a najnižšie prístupným počtom d bitov, pričom postupne na každé bitové miesto v synchronizačnom od deľovacom bloku sa zavedie jednotkový stav signálu zodpovedajúci logickej jednotke a v pamäti sa podržia všetky kombi nácie vyhovujúce podmienke d š a₂ š k, kde a₂ je počet načítaných jednotkových stavov signálu zodpovedajúcich logickej nule, načo sa pre každú takúto kombináciu odvodí dvojfázový elektrický signál s premenou fázy v mieste jednotkového stavu signálu zodpovedajúceho logickej hodnote 1, a pre každý takýto signál sa načíta počet elektrických impulzov zodpovedajúcich počtu bitov od začiatku informačného signálu, v ktorých má odvodený signál prvú binárnu hodnotu a počet elektrických impulzov zodpovedajúcich počtu bitov, v ktorých má signál druhú binárnu hodnotu, z týchto načítaných hodnôt sa vzájomným odpočítaním počtu načítaných impulzov monitoru je hodnota číslicového súčtu za posledným bitom a pre ďalší prenos sa prepustí ako dieiči elektrický signál tá kombinácia informačných blokov ni informačných bitov, oddeľovacích blokov n₂ oddeľovacích bitov, synchronizačných blokov nsyn bitov, a synchronizačných oddeľovacích blokov n^s bitov v tejto dielčej blokovej zostave, .zodpovedajúci jednému rámcu dátového prúdu, pre nižšie-7logickej zero is compared with the maximum number of accessible bits and the lowest number of accessible bits d, wherein successively for each bit location of the sync block is introduced deľovacom unit status signal corresponding to a logical unit and memory, and held all combining an satisfying d and N ₂ where a ₂ is the number of read unit states of the signal corresponding to logic zero, whereby for each such combination a two-phase electric signal with phase conversion at the location of the unit state of the signal corresponding to logic value 1 is derived, and for each such signal the number of bits from the start of the information signal in which the derived signal has a first binary value and the number of electrical pulses corresponding to the number of bits in which the signal has a second binary value are read from these read values by subtracting the number of the pulse of the monitor is the value of the digital sum after the last bit and for further transmission, the combination of information blocks n information bits, separating blocks n ₂ separating bits, sync blocks nsyn bits, and synchronizing separating blocks n ^ s bits in this bit a sub-block assembly corresponding to one data stream frame, for the following

I zavedeným binárnym hodnotám v synchronizačných oddeľovacích blokoch zodpovedá najnižšie monitorovaná hodnota číslicového súčtu za touto blokovou zostavou od začiatku informačného signálu.Even the introduced binary values in the synchronization separation blocks correspond to the lowest monitored sum of the digital sum after this block assembly since the beginning of the information signal.

Na dekódovacej strane sa podľa ďalšieho znaku vynálezu prenášaný signál kódovaný do n-bitových slov v druhom kóde dekóduje na m-bitové slová v prvom kóde, pričom jednotkové stavy signálu zodpovedajúce bitom prenášaného signálu v n-bitovom kóde sú prijímané sériovo a sú predkladané zmeškávaciemu prostriedku, takto zmeškané jednotkové stavy signálu zodpovedajúce bitom, sú podrobené logickému sčítaniu, načo sa signálové bity sériovo vyšetrujú na detekciu synchronizačného slova, pričom detekcia synchronizačného slova generuje signál zodpovedajúci štartovaciemu momentu, pričom detekciou synchronizačného slova sa cyklicky generujú časové signály majúce dĺžku informačného bloku n₁ jednotkových stavov signálu zodpovedajúcich informačným bitom a oddeľovacieho bloku n₂ jednotkových stavov signálu zodpovedajúcich oddeľovacím bitom, pričom koniec každého cyklického časového signálu aktivuje dekódovanieOn the decoding side, according to another feature of the invention, the transmitted signal encoded in the n-bit words in the second code is decoded into m-bit words in the first code, the unit states of the signal corresponding to the bits of the transmitted signal in the n-bit code are received serially and presented to the missed means. , the missed unit states of the signal corresponding to the bits are subjected to a logical addition, whereby the signal bits are serially investigated for the sync word detection, wherein the sync word detection generates a signal corresponding to the starting torque, wherein the sync word detection cyclically generates time signals having a length of information block n _1. the unit states of the signal corresponding to the information bits and the separation block n of the ₂ unit states of the signal corresponding to the separation bits, wherein the end of each cyclic time signal activates the decoding

-8Πι najneskoršie prijatých bitov po logickom súčte na m-bitové kódové slovo v prvom kóde, pričom uvedené dĺžky časových signálov v bitových intervale ch sa synchronizujú určením frekvencie kanálových bitov zo sériovo prijaté ho bi ového signálu.The last received bits after logical addition to the m-bit codeword in the first code, wherein said lengths of time signals in bit intervals are synchronized by determining the frequency of the channel bits from the serially received bi-signal.

Výhodne sa počty jednotkových stavov signálov zodpovedajúcich počtom bitov v jednotlivých blokoch volia tak, že ni=n=14, n₂=3 a m=8.Preferably, the number of unit states of the signals corresponding to the number of bits in each block is selected such that ni = n = 14, n ₂ = 3 and m = 8.

Spôsob podľa vynálezu nie je závislí od konkrétneho zariadenia a mô. :e byť realizovaný rôznymi prostriedkami. Aj keď sa predpokladá, že možnosti pral ítickej realizácie základných spôsobových krokov uvedených v definícii podstaty vyr álezu sú zrejmé pre odborníkov v odbore, budú stručne zhrnuté pre ozrejmení s ich fyzického uskutočnenia.The method according to the invention is not dependent on the particular device and can. can be realized by various means. While it is contemplated that the possibilities for pritical implementation of the basic method steps set forth in the definition of the nature of the invention are obvious to those skilled in the art, they will be briefly summarized for their physical performance.

Praktický príklad dátového prúdu m-bitových slov je prúd číslicových d; U, do ktorého bol prevedený analógový signál reprezentujúci napr. zvukové dáta .ilebo iné dáta ako obrazové dáta, napríklad osembitových dátových slov. V pri bade zaznamenávania takých dát na číslicový optický nosič záznamu ako je CD < ilebo magnetický nosič záznamu, je potrebné pre účely dobre známe v odbore CD-/ tudio a CD-ROM a stručne uvedené na inom mieste popisu kódovať dáta pre ich ďalší prenos na druhé n-dátové slová, kde n > m, napríklad štrnásťbitové dátové s ová. Kódovanie 8-bitových dátových slov na 14-bitové dátové slová je známe v od bore ako kódovanie EFM (eight-to-fourteen). Pretože sú medzi jednotlivými rám iami dátových prúdov vložené pre účely rovnako dobre známe synchronizačné tloky alebo slová, je potrebné sledovať, v rámci možností poskytovaných zvýšeným počtom kombinácií v druhom n-bitovom kóde, určité zásady pri voľbe dátových slov, mimo iného za účelom rozlíšenia informačných slov v dátovom prúde pri dekódovaní.A practical example of a m-bit word stream is a digital d stream; In which an analog signal representing e.g. audio data or data other than image data, e.g., eight-bit data words. In a series of recording data on a digital optical record carrier such as CD or magnetic record carrier, it is necessary for well known in the art of CD / Tudio and CD-ROM and briefly cited elsewhere in the description to encode the data for further transmission to second n-data words, where n> m, for example, a 14-bit data network. Encoding 8-bit data words to 14-bit data words is known in the art as eight-to-fourteen (EFM) encoding. Since sync thrusts or words are equally well known between the frames of the data streams, it is necessary to observe, within the possibilities provided by the increased number of combinations in the second n-bit code, certain principles in the choice of data words, inter alia words in the data stream when decoding.

Na tento účel sa kontroluje počas voľby možných kombinácií, ktoré n-bi' ový kód poskytuje, podmienka d š ai < k. Aby sa potlačili nevyváženia vyplývaj úce z jednosmernej prúdovej zložky v prenášanom signále, ktorá je úmerná hodrote číslicového súčtu, je súčasne potrebné podrobiť výslednú voľbu kombinácií dielčích blokových zostáv zahŕňajúcich oddeľovacie a synchronizačné bityTo this end, the condition d and i <k is checked while selecting the possible combinations provided by the n-bi code. In order to suppress imbalances resulting from the DC current component in the transmitted signal, which is proportional to the value of the digital sum, it is also necessary to subject the resulting selection of combinations of sub-block assemblies including separating and synchronizing bits.

-9selekciou a riadeniu s ohľadom na dosiahnutie minimálnej hodnoty číslicového súčtu.-9selection and control with a view to achieving the minimum digital sum value.

Bity ako jednotky číslicového signálu sú fyzicky prítomné pri realizácii spôsobu podľa vynálezu vo fyzickom sériovom kanály, v ktorom dochádza k prenosu dát, a to vo forme zodpovedajúcej povahe uvedeného fyzického sériového kanálu. Uvedený fyzický sériový kanál môže mať formu elektrického drôtu alebo akéhokoľvek iného analogického zložitejšieho vodivého dielu, schopného viesť elektrický prúd (ako elektronického obvodu alebo jeho časti). Môže byť tvorený éterom na vedenie číslicového signálu po bezdrôtovom trakte medzi vysielačom a prijímačom, alebo môže byť prítomný vo forme nosiča záznamu, na ktorom je bitový prúd stacionárne zaznamenaný vzhľadom na špecifickú fyzikálnu povahu záznamového média tohoto nosiča.The bits as digital signal units are physically present in the implementation of the method according to the invention in the physical serial channel in which the data transmission takes place, in a form corresponding to the nature of said physical serial channel. Said physical serial channel may take the form of an electrical wire or any other analogous, more complex conductive component capable of conducting an electrical current (such as an electronic circuit or part thereof). It may be constituted by an ether to conduct a digital signal over the wireless traction between the transmitter and the receiver, or it may be present in the form of a record carrier on which the bit stream is stationary recorded due to the specific physical nature of the recording medium of that carrier.

Ak sú bity prítomné vo fyzickom sériovom kanále vo forme vodiacej elektrický prúd, sú fyzicky prítomné ako zodpovedajúce modulácie elektrického signálu. Taká modulácia môže byť prítomná, ako je známe z odboru, napríklad vo forme jednoduchej amplitúdovej modulácie sériového signálu s pravouhlými impulzmi, v ktorej jedna amplitúda (napríklad napätie) zodpovedá prvej binárnej hodnote a druhá amplitúda zodpovedá druhej binárnej hodnote. Signál môže byť podobným spôsobom fázovo modulovaný, kde jedna fáza predstavuje jednu binárnu úroveň a druhá fáza predstavuje druhú binárnu úroveň. Je tiež možné použiť moduláciu NRZI, v ktorej je logická jednotka vyjadrená ako zmena stavu signálu, zatiaľ čo logická nula je vyjadrená ako konštantný stav, t. j. stav pretrvávajúci zo susedného intervalu. Je podobne možné vyjadriť logickú jednotku ako dvojfázovú značku na fázovo modulovanom signále, v ktorom je logická nula vyjadrená pravidelne sa opakujúcou zmenou napríklad každý druhý kanálový bit, zatiaľ čo logická jednotka je vyjadrená fázovou zmenou, t. j. dvojfázovou značkou, vo vnútri intervalu tvoreného dvojicou kanálových bitov. V poslednom prípade je tak prúd kanálových bitov organizovaný po dvojiciach do dátových bitov ako vyšších informačných jednotiek. Toto sú len príklady fyzickej existencie bitov v elektricky vodivom fyzickom sériovom kanále v zmysle spôsobu podľa vynálezu.If the bits are present in the physical serial channel in the form of a conductive current, they are physically present as corresponding modulations of the electrical signal. Such modulation may be present, as known in the art, for example in the form of a simple amplitude modulation of a rectangular pulse serial signal in which one amplitude (e.g., voltage) corresponds to a first binary value and the second amplitude corresponds to a second binary value. The signal may be similarly phase modulated, where one phase represents one binary level and the other phase represents a second binary level. It is also possible to use NRZI modulation in which the logical unit is expressed as a change in the signal state, while the logical zero is expressed as a constant state, i. j. a condition persisting from an adjacent interval. It is likewise possible to express a logical unit as a two-phase mark on a phase-modulated signal in which logic zero is expressed by a periodically repeating change, for example, every second channel bit, whereas the logical unit is expressed by a phase change, t. j. a two-phase mark within the interval formed by the pair of channel bits. In the latter case, the stream of channel bits is thus organized in pairs into data bits as higher information units. These are only examples of the physical existence of bits in an electrically conductive physical serial channel in accordance with the method of the invention.

-10Ak sú bity prítomné vo fyzickom sériovom kanály vo forme nosiča zá mamu, sú reprezentované napríklad kombináciou jamiek a úsekov bez jamiek alebo plôškami s rozdielnym smerom magnetizácie usporiadanými v špe cifickej kombinácii pozdĺž stopy na nosiči záznamu. Ak je signál zaznamenaný na Críklad na optickom záznamovom médiu, ako sú optické disky, taká kombinácia sa zaznamenáva pozdĺž skrutkovnicovitej informačnej štruktúry. Kanáloý bit zodpovedajúci logickej „1 je predstavovaný napríklad prechodom z bezjai nkovej plôšky do jamkovej časti skrutkovnicovitej stopy, zatiaľ čo kanálový bit zodpovedajúci logickej „0“ je predstavovaný neprítomnosťou takého prechoc u, t. j. pokračovaním predchádzajúceho stavu ako vo výške uvedenom stave NZRI modulácie elektrického signálu.If the bits are present in the physical serial channels in the form of a carrier, they are represented, for example, by a combination of wells and sections without wells or by areas with different direction of magnetization arranged in a specific combination along a track on the record carrier. If the signal is recorded on an example on an optical recording medium, such as optical discs, such a combination is recorded along the helical information structure. A channel bit corresponding to logical "1" is represented by, for example, a transition from a cordless flat to a well portion of a helical track, while a channel bit corresponding to logical "0" is represented by the absence of such a transition. j. continuing the previous state as in the above state of the NZRI modulation of the electrical signal.

Pokiaľ sú informačné dáta vysielané éterom, sú bity prítomné napríkls d ako modulácia tádiových vín, ktoré boli modulované v súlade s modul; :ciami elektrického signálu na prívode do vysielača a na výstupe prijímača, akc bolo vysvetlené pre prípad, keď fyzický sériový kanál je elektrický vodič alebo obvc d.If the information data is transmitted by ether, the bits are present, for example, d as a modulation of the talc wines that have been modulated in accordance with the module; : the electrical signal targets at the input to the transmitter and at the output of the receiver, as explained for the case where the physical serial channel is an electrical conductor or an encoder.

Bity vo. fyzickom sériovom kanále vyjadrujú teda v každom prpade špecifický jednotkový stav v uvedenom fyzickom sériovom kanále, t. j. elektrický stav alebo určitý stacionárny telesný stav na nosiči záznamu. Bez ohľadu r a ich povahu, sú tieto bity v sériovom kanále prítomné v každom prípade v počiatoč nej a koncovej časti priebehu spôsobu prenosu dát podľa vynálezu vo forme elektric kých signálov. Definícia predmetu vynálezu je teda zameraná na spracovanie elektrického signálu, bez toho, aby tým však malo byť konkrétne uskutoči enie používajúce nosič záznamu ako je disk alebo páska ako časť fyzického série /ého kanála v priebehu realizácie spôsobu mimo rámec ochrany. Tieto uskutočnen a sú ďalej podrobnejšie vysvetlené na príkladoch v popise.Bits vo. the physical serial channel thus expresses in each case a specific unit state in said physical serial channel, i. j. electrical condition or a certain stationary body condition on the record carrier. Regardless of r and their nature, these bits are present in the serial channel in any case at the beginning and end of the course of the data transmission method according to the invention in the form of electrical signals. Thus, the definition of the subject matter of the invention is directed to the processing of an electrical signal, without, however, being specifically intended to use a record carrier such as a disc or tape as part of a physical series / channel during the implementation of a method outside the scope of protection. These embodiments and are further explained in more detail by way of examples in the description.

Vyššie uvedené opatrenia, ako reprezentovať prúd číslicových dát v sériovom kanále sú v odbore bežne veľmi dobre známe, sú tu uvedené ler pre úplnosť a nepotrebujú ďalšie vysvetľovanie. Zatiaľ čo bity vyznačované uvedei lými moduláciami alebo uvedenými prechodmi na nosiči záznamu zodpovedajú jednotkám informácie v zmysle Booleovej algebry ako v ktoromkoľvek procese, v ktorom sa pracuje s číslicovými dátami, je treba uvedenie bitov v definíciiThe above measures of how to represent a digital data stream in a serial channel are well known in the art, are provided here for completeness and do not need further explanation. While the bits indicated by said modulations or by said transitions on the record carrier correspond to units of information in terms of Boolean algebra as in any process in which digital data is handled, the bits in the definition are required

-11 spôsobu podľa vynálezu chápať ako jednotkové špecifické stavy fyzického sériového kanála, ako je uvedené vyššie. Pretože vzťah bitov v číslicovom elektrickom signále a bitov ako jednotiek informácie v zmysle Booleovej algebry je bežne známy v odbore, a v záujme zjednodušenia, sú bity v sériovom fyzickom kanále uvádzané v nasledujúcom celom texte ako kanálové bity alebo len bity bez11 of the method according to the invention to be understood as unit specific states of the physical serial channel as mentioned above. Since the relationship of bits in a digital electrical signal and bits as units of information in terms of Boolean algebra is commonly known in the art, and for the sake of simplicity, the bits in the serial physical channel are referred to throughout the text as channel bits or only bits without

I ďalšieho špecifického označenia, okrem prípadov, keď je to potrebné pre špecifické účely vysvetlenia zásad spôsobu podľa vynálezu.Other specific designations, except where necessary for the specific purposes of explaining the principles of the method of the invention.

Informačné bloky a oddeľovacie bloky sú prítomné, ako je uvedené v definícii spôsobu podľa vynálezu, ako po sebe nasledujúce dielčie signály usporiadané v uvedenom modulovanom elektrickom signále vo forme, v ktorej sú dáta prenášané. Pod pojmom modulovaný elektrický signál sa rozumie v podstate spojitý modulovaný elektrický signál, zodpovedajúci radu sériovo usporiadaných dátových rámcov, oddeľovaných synchronizačnými blokmi a oddeľovacími blokmi. Taký signál obsahuje veľké množstvo za sebou nasledujúcich kombinácií binárnych hodnôt „0 a „Γ, usporiadaných podľa dobre známych zásad napríklad EFM kódovania v norme CD-Audio a CD-ROM po dĺžke signálu v časovej ose. Pod pojmom dielčie elektrické signály sa rozumejú časti modulovaného súvislého signálu, obmedzeného v dĺžke definovaným počtom (n_fl n₂, n, + n_2l atď.) modulácií (bitov). Také dielčie signály sa kombinujú do modulovaného elektrického signálu podľa princípov spôsobu definovaného vynálezu v slede zodpovedajúcom sledu prenášaných dát v informačných blokoch n_v The information blocks and the separation blocks are present, as set forth in the definition of the method of the invention, as successive sub-signals arranged in said modulated electrical signal in the form in which the data is transmitted. The term modulated electrical signal means a substantially continuous modulated electrical signal, corresponding to a series of serially arranged data frames separated by synchronization blocks and separation blocks. Such a signal contains a plurality of consecutive combinations of binary values "0" and "Γ", arranged according to well known principles, for example EFM encoding in CD-Audio and CD-ROM standards along the length of the signal in the timeline. By partial electrical signals is meant a portion of a modulated continuous signal, limited in length by a defined number of (n _fl n ₂ , n, + n _21, etc.) modulations (bits). Such sub-signals are combined into a modulated electrical signal according to the principles of the method of the defined invention in a sequence corresponding to the sequence of transmitted data in information blocks n _v

Spracovávanie vstupných n-bitových kódových slov, pri ktorom sa vkladajú oddeľovacie bity „1“ a pri ktorom sú bloky zostavované do prúdu blokov pre ďalší prenos, sa uskutočňuje prostriedkami dostupnými odborníkom v odbore, napríklad použitím kombinácie, registrov, pamätí a multiplexora. Podrobnosti konkrétneho uskutočnenia, realizovaných zapojením na kódovanie pre uskutočňovanie spôsobu podľa vynálezu, sú vysvetlené ďalej v popise. Rozumie sa však, že sú možné aj iné prostriedky.The processing of the input n-bit code words in which the separator bits "1" are inserted and in which the blocks are assembled into a stream of blocks for further transmission is performed by means available to those skilled in the art, for example using a combination, registers, memories and multiplexer. The details of a particular embodiment implemented by the coding circuitry for carrying out the method of the invention are explained below. However, it is understood that other means are possible.

Dvojfázovým elektrickým signálom odvodzovaným v priebehu spôsobu podľa vynálezu, vykazujúcim zmenu fáze v mieste logických jednotiek, sa rozumie sekundárne modulovaný signál generovaný signálovými hodnotamiA two-phase electrical signal derived in the course of the method according to the invention, exhibiting a phase change at the location of the logical units, means a secondary modulated signal generated by the signal values

-12zodpovedajúcimi logickým jednotkám, ktorý slúži ako monitorovací prostriedok hodnôt číslicového súčtu. Spôsob odvodzovania takého signálu je rovnak 5 dobre známy.-12 corresponding logical units, which serve as a means of monitoring the digital sum values. The method of deriving such a signal is well known.

Spôsob čítania elektrických impulzov určitej hodnoty signálu, ako logi ckej „1“ alebo logickej „0“ je možné jednoducho demonštrovať pomocou čítača čo je v odbore rovnako veľmi dobre známe. Počet načítaných elektrických impulze >v nieje teda myslený ako matematický počet v užšom zmysle slova, ale v demonštre tívnom príklade uskutočnenia vynálezu predstavuje určitý stav čítača, reprezentujúc I počet načítaných impulzov v jednom a druhom zmysle. Znak monitorovania je teda znak sledovania skutočného počtu načítaných elektrických impulzov určitej bnárnej alebo elektrickej hodnoty od začiatku, vo forme určitého elektrického stavu zodpovedajúceho čítača alebo analogického prostriedku sledujúceho rozcielovú hodnotu impulzov v danom časovom okamžiku. Aj keď v praxi budú zo zre jmých dôvodov s ohľadom na výkonnosť vyššie uvedené pochody realizované poi íocou počítača s ich procesormi a pamäťami, ako vyplýva aj z nasledujúceho podroi iného popisu príkladov uskutočnenia, prípadne špecificky zmeraného hardwan >vého zariadenia, ide v zásade o vyššie demonštrovaný princíp.The method of reading electrical pulses of a certain signal value, such as logical "1" or logical "0", can be easily demonstrated using a counter, which is also well known in the art. Thus, the number of counted electrical pulses is not meant to be a mathematical count in the narrower sense of the word, but in a demonstrative embodiment of the invention it represents a certain counter state, representing also the number of counted pulses in one sense and the other. Thus, the monitoring feature is the tracking feature of the actual count of electrical pulses of a certain binary or electrical value from the start, in the form of a certain electrical state of the corresponding counter or an analogous means monitoring the pulse target value at a given point in time. Although in practice, for obvious reasons with respect to performance, the above processes will be carried out using a computer with their processors and memories, as is also apparent from the following description of embodiments, or a specifically measured hardware device, essentially the above. Demonstrated principle.

Odčítaním počtu bitov s prvou binárnou hodnotou a bitov s druhou bin; irnou hodnotou sa rozumie získavanie rozdielu počtu impulzov zodpovedajúcich Vitom týchto dvoch úrovní. Aj keď tento výsledný počet, definovaný v danej súvislosi i ako hodnota číslicového súčtu, sa dá jednoducho demonštrovať ako vytvorenie jedného súboru impulzov jedného remienka, ktorý sa načítava smerom nah )r, a druhého súboru impulzov, ktorý sa načítava zostupne, ako je to ukázané na obr. 10, budú opäť pre odborníkov v odbore zrejmé ďalšie možnosti zložité ších hardwarových a softwarových prostriedkov vyššej úrovne, ktoré sa v praxi po jžijú s ohľadom na výkonnosť, ako použitie počítačov s ich pamäťami a procesormi, ako je okrem iného naznačené i v nasledujúcom podrobnom popise príklždov uskutočnenia vynálezu. Bez toho, aby sme chceli byť obmedzení týmto zjednodušeným príkladom, môže byť hodnota číslicového súčtu, získaná odčíta ním počtu bitov dvoch binárnych hodnôt v odvodenom sekundárne modulovar om signále od jeho začiatku v ktoromkoľvek danom okamžiku, chápaná napríklad -iko určitý elektrický stav čítača, alebo obvodu alebo súčasti počítača vykonávajúcehoSubtracting the number of bits with the first binary value and the bits with the second bin; The net value is the gain of the difference in the number of pulses corresponding to the Vitos of these two levels. Although this resultant number, defined in a given context as a digital sum value, can be easily demonstrated as creating one set of pulses of one strap that is read upward, and another set of pulses that are read descending, as shown. FIG. 10, again, those skilled in the art will recognize other possibilities for more complex, higher-level hardware and software resources that are in practice in terms of performance, such as the use of computers with their memories and processors, as outlined, inter alia, in the following detailed example. Embodiments of the invention. Without wishing to be limited by this simplified example, a digital sum value obtained by subtracting the number of bits of two binary values in a derived secondary modular signal from its origin at any given moment may be understood, for example, as a certain electrical state of the counter, or the circuit or component of the computer performing

-13podobnú funkciu, reprezentujúcu rozdielový počet načítaných elektrických impulzov sekundárneho dvojfázového signálu, ako je znázornené pre demonštráciu na nižšie uvedenom obr. 10.13 is a function similar to the difference in count of the counted electrical pulses of the secondary biphasic signal as shown for the demonstration of FIG. 10th

Obzvlášť ďalšie uskutočnenie uvedených krokov spôsobu podľa vynálezu, v ktorom sú tiež kombinované pochody prekladania a zostavovania blokov, je znázornený na príklade výhodného zapojenia na uskutočnenie spôsobu podľa vynálezu, t. j. kodéru. Jednotlivé prostriedky, ktorými je prenášaný signál spracovávaný, sú znázornené na výkresoch a sú popísané nižšie s odvolaním sa na pripojené výkresy.In particular, a further embodiment of said steps of the method according to the invention, in which the interleaving and assembling processes of the blocks are also combined, is illustrated by way of example of a preferred embodiment for carrying out the method according to the invention, i. j. encoder. The various means by which the transmitted signal is processed are shown in the drawings and are described below with reference to the accompanying drawings.

Vynález sa ďalej týka zapojenia na uskutočňovanie spôsobu, ktoré obsahuje obsahuje zdroj m-bitových dátových slov s dátovým výstupom, pripojeným k dátovému vstupu kóderu na n-bitové slová, ktorého dátový výstup je spojený s prvou sekciou posledných kódových slov prvého dátového registra, ktorý ďalej obsahuje druhú sekciu pre aktuálne oddeľovacie bloky, pričom táto prvá sekcia má výstup napojený na vstup prvej sekcie pre predchádzajúce oddeľovacie bitové bloky, pričom druhá sekcia prvého dátového registra má svoj dátový vstup pripojený k dátovému výstupu pamäťovej jednotky oddeľovacích bitových blokov, obsahujúcich pamäť, ktorá má štyri druhé výstupy pripojené k multiplexoru, ktorého výstup je pripojený k dátovému vstupu druhej sekcie druhého dátového registra, pričom prvá sekcia prvého dátového registra má prvý výstup spojený s prvým vstupom detektora porušenia kritéria hodnoty d, k a tretí výstup spojený s prvým vstupom detektora hodnoty číslicového súčtu, ktorého druhý vstup je spojený s prvým výstupom druhej sekcie prvého dátového registra, ktorého druhý výstup je pripojený k druhému vstupu detektora, ktorého tretí vstup je pripojený k výstupu prvej sekcie druhého dátového registra, pričom detektor má výstup spojený s prvým vstupom pamäti príznakových bitov, ktorých druhý vstup je pripojený k výstupu generátora druhotného časového signálu, pri čom detektor hodnoty číslicového súčtu má výstup pripojený k prvému vstupu pamäti hodnoty číslicového súčtu, ktorého výstup je spojený so vstupom detektora minimálnej hodnoty číslicového súčtu, pričom tento detektor má výstup pripojený k voliacemu vstupu multiplexora, pričom generátor druhotného časového signálu má svoje ďalšie výstupy pripojené k vstupu detektora hodnoty číslicového súčtu, detektoraThe invention further relates to an embodiment of a method comprising: a source of m-bit data words with a data output connected to a data input of an encoder to n-bit words, the data output of which is connected to a first section of the last code words of the first data register; comprising a second section for the current partitioning blocks, the first section having an output coupled to the first section input for the previous partitioning bit blocks, the second section of the first data register having its data input connected to the data output of the partitioning block memory unit containing the memory having four second outputs connected to the multiplexer, the output of which is connected to the data input of the second section of the second data register, the first section of the first data register having a first output associated with the first input of the d-value violation detector, and the third tup connected to a first input of a digital sum value detector, the second input of which is connected to the first output of the second section of the first data register, the second output of which is connected to the second input of the detector whose third input is connected to the output of the first section of the second data register an output associated with the first symptom bit memory input, the second input of which is connected to the secondary time signal generator output, wherein the digital sum value detector has an output connected to the first digital sum value memory input, the output of which is connected to the digital sum minimum detector input; wherein the detector has an output connected to a multiplexer select input, wherein the secondary time signal generator has its other outputs connected to the input of the digital sum value detector, the detector

-14porušenia kritéria hodnoty d, k a pamäti a má vstup pripojený k ovlá daciemu vedeniu pripojenému k riadiacemu výstupu generátora primárneho časového signálu, pričom toto ovládacie vedenie je dalej spojené s riadiacim zstupom kódera a riadiacim vstupom detektora minimálnej hodnoty číslicového súčtu, pričom riadiaci výstup generátora primár neho časového signálu je ďalej spojený s i-14 violation of the d, k, and memory value criterion, and has an input connected to a control line connected to a control output of the primary time signal generator, the control line being further associated with the encoder control input and the digital sum minimum detector control input; its time signal is further connected to it

aktivačným vstupom prvej sekcie druhého dátového registra a aktivačným vstupom druhej sekcie, majúcej sériový výstup a pričom generátor primárneho črsového signálu má štartovací vstup.the activation input of the first section of the second data register and the activation input of the second section having a serial output and wherein the primary feature signal generator has a start input.

Dátový vstup druhej sekcie prvého dátového registra je výhodne opojený s výstupom pamäte oddeľovacích bitových blokov, a môže byť ďalej opojený s výstupom multiplexora.The data input of the second section of the first data register is preferably coupled to the memory output of the separation bit blocks, and may further be coupled to the output of the multiplexer.

V dalšom aspekte vynález popisuje zapojenie, ktorého sériový vutup je pripojený jednak k prvému vstupu súčtového obvodu a jednak cez spom< iľovací člen k druhému vstupu súčtového obvodu, pričom výstup súčtového obv odu je pripojený k posuvnému registru, majúcemu všetky dátové výstupy jeho po si ibe na sledujúcich stupňov pripojené ku vstupom detektora synchronizačného slova, pričom iba ni prvého stupňa je pripojené k dekóderu, pričom sériový vstup je ďalej pripojený k synchronizačnému členu bitov, ktorého výstup je pripojený k číta čiernu vstupu čítača cyklov ni + rh impulzov, pričom tento čítač cyklov má vstup opätovného nastavenia pripojený k detekčnému výstupu deti iktora synchronizačného slova, pričom dekóder dátových slov má aktivaný vstup pripojený k výstupu cyklov čítača a pričom dekóder má ďalej m-dátových výs ;upov m-bitového slova.In another aspect, the invention provides a circuit in which a serial input is connected both to a first summation circuit input and through a decelerator to a second summation circuit input, wherein the summation output is coupled to a shift register having all data outputs of its array. on the following stages connected to the inputs of the sync word detector, only the first stage of which is connected to the decoder, the serial input is further connected to a bit sync member, the output of which is connected to the black input of the pulse counter ni + rh; the resetting input is connected to the detection output of the sync word children, wherein the data word decoder has an activated input connected to the counter cycle output and wherein the decoder further has m-data output of the m-bit word.

Prehľad obrázkov na výkresochBRIEF DESCRIPTION OF THE DRAWINGS

Vynález je bližšie vysvetlený v nasledujúcom popise na príkladoch uskutočnenia s odvolaním sa na pripojené výkresy, v ktorých znázorňuje o)r. 1 niektoré sledy bitov na ilustráciu jedného uskutočnenia kódovacieho formátu p odľa vynálezu, obr. 2 niektoré ďalšie uskutočnenia formátu kódovania kanála, l itoré majú byť použité na zníženie nevyváženia jednosmerným prúdom podľa vyná szu, obr. 3 vývojový diagram jedného uskutočnenia spôsobu podľa vynálezu, obr. 4 dokThe invention is explained in more detail in the following description with reference to the accompanying drawings, in which: FIG. 1 shows some bit sequences to illustrate one embodiment of a coding format p according to the invention; FIG. 2 shows some other embodiments of the channel coding format, which is to be used to reduce the DC current imbalance according to the invention; FIG. 3 is a flow chart of one embodiment of the method of the invention; FIG. 4 doc

-15synchronizačných bitov na použitie v spôsobe podľa vynálezu, obr. 5a schému obvodov demodulátora na dekódovanie dátových bitov, ktoré boli kódované spôsobom podľa vynálezu, obr. 5b schému usporiadania časti obvodov tohoto demodulátora, obr. 6 blokovú schému zapojenia pre kódovanie podľa vynálezu, obr. 7 podrobnosť registra zo zapojenia z obr. 6, obr. 8 schému jedného uskutočnenia formátu pri kódovaní a dekódovaní v rámci vynálezu, obr. 9 blokovú schému zapojenia pre kódovanie spôsobom podľa vynálezu a obr. 10 grafické znázornenie postupu manipulácie s binárnym signálom pri kódovaní za účelom dosiahnutia hodnoty číslicového súčtu.15 sync bits for use in the method of the invention, FIG. 5a shows a circuit diagram of a demodulator for decoding data bits which have been coded by the method according to the invention, FIG. 5b shows a circuit diagram of a portion of the circuitry of this demodulator; FIG. 6 shows a block diagram of a coding according to the invention, FIG. 7 shows the detail of the wiring register of FIG. 6, FIG. 8 is a schematic diagram of one embodiment of a format for encoding and decoding in accordance with the present invention; FIG. 9 shows a block diagram of a coding method according to the invention, and FIG. 10 is a graphical representation of a binary signal manipulation process in coding to achieve a digital sum value.

Príklady uskutočnenia vynálezuDETAILED DESCRIPTION OF THE INVENTION

Najprv budú podrobne vysvetlené základné princípy prenosu informačných dát prevedených do číslicovej formy s kódovaním a dekódovaním a spracovaním elektrického signálu, reprezentatívneho pre informačné dáta prevedené do tejto číslicovej formy, spôsobom podľa vynálezu.First, the basic principles of the transfer of information data converted to digital form with encoding and decoding and processing of an electrical signal representative of the information data converted into this digital form by the method according to the invention will be explained in detail.

¹ I ¹ I

Obr. 1 znázorňuje niektoré sledy bitov pre ilustráciu spôsobu kódovaniaFig. 1 illustrates some bit sequences to illustrate an encoding method

I prúdu dvojkových dátových bitov (časť a na obr. 1) na prúd dvojkových kanálových bitov (časť b na obr. 1). prúd dátových bitov je rozdelený na po sebe nasledujúce bloky BD. Každý blok dátových bitov obsahuje m dátových bitov. Ako príklad bude použitá v nasledujúcom popise a vyobrazeniach voľba m = 8. To isté však platí pre akúkoľvek inú hodnotu m. Blok m dátových bitov BDj zvyčajne obsahuje jeden z 2^m možných bitových sledov.I stream of binary data bits (part a in FIG. 1) to stream of binary channel bits (part b in FIG. 1). the stream of data bits is split into consecutive BD blocks. Each block of data bits contains m data bits. As an example, m = 8 will be used in the following description and figures. However, the same applies to any other m value. The block of data bits BDj usually contains one of 2 ^{m of} possible bit sequences.

Také bitové sledy nie sú príliš vhodné na priame optické alebo magnetické zaznamenávanie a to z rôznych dôvodov. Keď totiž dva dátové symboly typu „1“, ktoré sú napríklad zaznamenané na záznamovom médiu ako prechod od jedného magnetizačného smeru k druhému alebo ako prechod k jamke, nasledujú bezprostredne jeden za druhým, potom tieto prechody nesmú byť navzájom príliš blízko v dôsledku ich vzájomnej interakcie. To obmedzuje hustotu informácie. Súčasne sa zväčší minimálna šírka pásma B_min, ktorá je potrebná na prenos alebo záznam prúdu bitov, keď minimálna vzdialenosť T_mill medzi za sebou idúcimi prechodmi (Bmin = ¹/₂T_mi_n) je malá. Iná požiadavka, ktorá sa často kladie na sústavySuch bit sequences are not very suitable for direct optical or magnetic recording for various reasons. Indeed, when two data symbols of the type "1", which are recorded on a recording medium as a transition from one magnetization direction to the other or as a passage to a well, immediately follow one another, these transitions must not be too close to each other due to their interaction . This limits the density of information. At the same time increased the minimum band width B in _m, which is required for the transmission or recording a bit stream where the minimum distance T between the _mill successive transitions (Bmin = _^1/2 T _m i _n) is small. Another requirement that is often put on systems

-16prenosu dát a ich optické a magnetické zaznamenávanie, je odvodzovať z prenášaného signálu hodinový signál, s ktorým je možné uskutočňovať synchronizáciu. Blok majúci m nulu, pred ktorým je v najhoršom prípade blok končiaci vo veľkom počte núl, a za ktorým nasleduje blok začínajúci s niekoľkými nulami, ohrozí možnosť odvodenia hodinového signálu.The transmission of data and their optical and magnetic recording is to derive from the transmitted signal a clock signal with which synchronization can be performed. A block having m zero, preceded in the worst case by a block ending in a large number of zeros, followed by a block starting with several zeros, jeopardizes the possibility of deducing a clock signal.

II

Informačné kanály, ktoré neprinášajú jednosmerný prúd, ako mag netické zaznamenávacie kanály, musia ďalej spĺňať požiadavku, že zaznamenával lý prúd dát obsahuje zložku jednosmerného prúdu, ktorá je čo najmenšia. Pri of tickom zaznamenávaní je žiadúce, aby nízkofrekvenčný úsek dátového speki^ra bol potlačený do najvyššej možnej miery, a to s ohľadom na servoriadenie. Okrem toho je demodulácia zjednodušená, keď je jednosmerná prúdová zložka pc hneme malá.Non-DC feeds, such as magnetic recording channels, must further satisfy the requirement that the recorded data stream contains a DC component that is as small as possible. For off-record recording, it is desirable that the low frequency portion of the data spectrum ^a be suppressed to the greatest extent possible with respect to servo control. In addition, demodulation is simplified when the direct current component pc is small.

Z vyššie uvedených a aj iných dôvodov sa uskutočňuje kódovanie kan álu na dátové bity skôr, ako sa prenášajú cez kanál a skôr ako sa zaznamenávajú. V prípade kódovania blokov, popísaného v publikácii D(1), sa bloky dátových bitov, z ktorých každý obsahuje m bitov, kódujú ako bloky informačných bitov, z ktorých každý obsahuje ni informačných bitov. Obr. 1 znázorňuje, ako sa blok dátových bitov BDj premení na blok informačných bitov Bi. Ako príklad je uvedená ' ^roľba ni = 14, používaná v celom ďalšom popise a vyobrazeniach. Pretože je ni v ičšie ako m, nepoužijú sa všetky kombinácie, ktoré môžu byť vytvorené a γη bity Tie kombinácie, ktoré sa dobre nehodia pre použitý kanál, sa nepoužijú. T/mto spôsobom je pri danom príklade potrebné vybrať len 256 slov z počtu viac ako 16000 možných kanálových slov pre žiadané mapovanie dátových slov na kanálové slová. V dôsledku toho môžu byť na kanálové slová kladené niektoré požiadavky. Jednou požiadavkou je, aby medzi dvomi za sebou nachádzajúcin i sa informačnými bitmi prvého typu, totiž typu „1, bolo umiestnených najmenej c po sebe nasledujúcich informačných bitov druhého typu, t. j. typu „0“, vo vrútri rovnakého bloku ni informačných bitov. Tabuľka I na str. 439 publikácie [>(1) ukazuje, aké množstvo takých binárnych slov existuje, v závislosti od hodnoty d. Z tabuľky je zrejmé, že pre m = 14 je 277 slov s najmenej dvomi (d = 2) bitmi typu „0“ medzi sebou nasledujúcimi bitmi typu ,1. Pri kódovaní blokov s ôsmymiFor the above and other reasons, channel coding into data bits is performed before they are transmitted over the channel and before they are recorded. In the case of the coding of the blocks described in publication D (1), the data bit blocks, each of which contains m bits, are coded as information bit blocks, each of which contains n information bits. Fig. 1 shows how the data bit block BDj is converted to a block of information bits Bi. Examples of said "Choosing a ^r ni = 14, used throughout the present description and illustrations. Because it is greater than m, not all combinations that can be made are used and γη bits Those combinations that do not fit well for the channel used are not used. In this example, only 256 words of more than 16000 possible channel words need to be selected for the desired mapping of data words to channel words. As a result, some requirements may be imposed on the channel words. One requirement is that at least c consecutive information bits of the second type, ie type "0", are placed between two consecutive bits of the first type, namely type "1", in the same block n of the information bits. Table I p. 439 of publication [> (1) shows how many such binary words exist, depending on the value of d. It is clear from the table that for m = 14 there are 277 words with at least two (d = 2) bits of the "0" type between consecutive bits of the type, 1. When coding blocks with eight

-17dátovými bitmi, ktorých môže byť 2° = 256 kombinácii ako blokov so štrnásťkanálovými bitmi, môže byť požiadavka d - 2 skutočne uspokojená.-17 data bits, which can be 2 ° = 256 in combination as blocks with 14 channel bits, can d-2 be truly satisfied.

Spojovanie bloku informačných bitov BI do reťazca však nie je možné bez ďalších opatrení, keď rovnaké požiadavky na obmedzenie hodnoty d je nielen treba splniť vo vnútri bloku n_f bitov, ale aj keď tieto požiadavky presahujú rozsah medzi dvomi za sebou idúcimi blokmi. Za týmto účelom navrhuje publikácia D(1), str. 451, aby sa medzi bloky kanálových bitov zaviedlo jeden alebo niekoľko oddeľovacích bitov. Je možné ľahko dôvodiť tým, že keď je zaradený počet oddeľovacích bitov typu „0, najmenej rovnajúci sa d, je obmedzenie hodnoty d splnené. Obr. 1 znázorňuje, že blok kanálových bitov BCi pozostáva z bloku informačných bitov Bi, a z bloku BS: oddeľovacích bitov. Blok oddeľovacích bitov obsahuje n₂ bitov, takže blok kanálových bitov BC· obsahuje ni + n₂ bitov. Ako príklad bude použitá volba n₂ = 3 v ďalšom priebehu popisu a vo výkresoch, pokiaľ výslovne nebude uvedené niečo iné.Coupling block of information bits into a string BI is not possible without further measures when the same requirements to reduce the value of d is not only to be met within the block n _f bit, but even if these requirements exceed the range between two consecutive blocks. To this end, D (1), p. 451 to introduce one or more separator bits between the channel bit blocks. This can be easily explained by the fact that when a number of "0" separating bits is included, at least equal to d, the limitation of the value of d is met. Fig. 1 shows that the channel bits block BCi consists of a block of information bits Bi, and a block BS: separator bits. The separation bit block contains n ₂ bits, so the channel bit block BC · contains ni + n ₂ bits. As an example, the option n ₂ = 3 will be used throughout the description and drawings unless explicitly stated otherwise.

Aby vytvorenie hodinového signálu bolo čo najspoľahlivejšie, môže byť ďalšou požiadavkou, aby maximálny počet bitov typu ,0, ktorý sa môže neprerušované vyskytovať medzi dvomi za sebou nasledujúcimi bitmi typu „1 vo vnútri jedného bloku informačných bitov, bol obmedzený na vopred určenú hodnotu k. V príklade, kde m = 8 a m = 14, je však možné odstrániť z 277 slov, ktoré spĺňajú podmienku d = 2, tie slová, ktoré napríklad majú veľmi vysokú hodnotu pre k. Zdá sa, že hodnota k môže byť obmedzená na 10. V dôsledku toho sa súbor 2⁸ (všeobecne 2^m) blokov dátových bitov, každý po osem bitov (všeobecne po m bitov), zmapuje na súbor rovnako 28 (všeobecne 2^m) blokov informačných bitov, pričom tieto informačné bity boli zvolené z 2¹⁴ (všeobecne 2) možných blokov informačných bitov, čo je čiastočne výsledkom skutočnosti, že boli stanovené požiadavky d = 2, a k = 10 (všeobecne obmedzenie d, k), je stále možné si vybrať, ktorý z blokov dátových bitov má byť združený s jedným z blokov informačných bitov. Vo vyššie uvedenej publikácii D(1) je presun z dátových bitov do informačných bitov jednoznačne určený v matematicky uzavretom tvare. Aj keď je možné v zásade použiť toto uskutočnenie, je výhodné odlišné vzájomné združenie, ktoré bude vysvetlené nižšie.In order to generate the clock signal as reliably as possible, it may be additionally required that the maximum number of bits of type 0, which can continuously occur between two consecutive type-1 bits within one block of information bits, be limited to a predetermined value of k. However, in the example where m = 8 and m = 14, it is possible to remove from 277 words that satisfy the condition d = 2, those words, for example, that have a very high value for k. It seems that the value of k can be limited to 10. As a result, a set of ²⁸ (generally 2 ^m ) blocks of data bits, each of eight bits (generally by m bits) mapped to a set of 28 (generally 2 ^m ) blocks information bits, which information bits were selected from 2 ¹⁴ (generally 2) possible blocks of information bits, partly due to the fact that requirements d = 2 were set if = 10 (generally constraint d, k), it is still possible to select which of the data bit blocks to associate with one of the information bit blocks. In the above-mentioned publication D (1), the shift from data bits to information bits is unambiguously determined in a mathematically closed form. Although this embodiment can in principle be used, a different mutual association is preferred, which will be explained below.

-18Spqjovanie kanálových slov Bli, ďalej obmedzené hodnotou k, do re 'azca, je možné, len keď medzi blokmi Bl_f informačných bitov boli umiestnené odd iľovacie bloky, čo tiež platí pre bloky s obmedzením hodnoty d. V zásade je možné ha tento účel použiť rovnaké oddeľovacie bloky, každý s n₂ bitmi, pretože požiad avky na obmedzenie hodnotou d a hodnotou k sa navzájom nevylučujú, skôr doplň: ijú. Keď teda súčet počtu bitových hodnôt typu „0“ predchádzajúci pred daným odde ’ovacím blokom prestúpi počet hodnôt nasledujúcich za týmto oddeľovacím blokc m a n₂ bitov oddeľovacieho bloku samotného prevyšujú hodnotu k, potom aspo.l jedna z bitových hodnôt typu „0“ v oddeľovacom bloku by mala byť nahradená bitovou hodnotou typu ,ľ, aby sa prerušil sled núl na sledy, z ktorých je každý dlhý najviac k bitov.-18Spqjovanie channel words Bli, further limited to the value, in re 'string is possible only when the blocks Bl _f information bits were placed ILOVAC odd blocks, which also applies to blocks of limited value d. In principle, the same separation blocks can be used for this purpose, each with ₂ bits, since the constraints on the value of d and the value of k are not mutually exclusive, rather complement each other. Thus, if the sum of the number of "0" bit values preceding the separator block exceeds the number of values following the separator block man ₂ bits of the separator block itself exceed the value k, then at least one of the "0" bit values in the separator block should be replaced by a bit value of type l 'to interrupt the sequence of zeros into sequences, each of which is at most k bits long.

Okrem ich funkcie, že zabezpečujú, aby požiadavky na obmedzenie (d, k) boli splnené, môžu byť oddeľovacie bloky vymerané tak, že ich možno tiež použiť na minimalizovanie nevyváženia jednosmerného prúdu. To je založené na p >znaní skutočnosti, že pre určité spojenie blokov informačných bitov do reťazca je predpísaný vopred určený formát bloku oddeľovacích bitov, avšak vo veľkorr počte prípadov sa na formát bloku osvetľovacích bitov buď nekladú žiadne podrr ienky, alebo len obmedzené požiadavky. Takto vytvorený stupeň voľnosti sa použ va na minimalizovanie nevyváženia prúdu.In addition to their function of ensuring that the restriction requirements (d, k) are met, the separation blocks can be measured so that they can also be used to minimize DC current imbalance. This is based on the recognition that a predetermined format of the separating bit block is prescribed for a particular connection of the information bit blocks into a chain, but in large numbers of cases, either the light bit block format is not imposed or only limited requirements. The degree of freedom thus created is used to minimize current imbalance.

Vznik nevyváženia z jednosmernej prúdovej zložky a jej vzrast môžs byť vysvetlený nasledovne. Blok Bh informačných bitov, ako je znázornené na c or. 1, časť b, je zaznamenaný na zaznamenávacom médiu, napríklad vo formáte NRZ. Týmto formátom sa vytvorí J prechodom na začiatku príslušnej bitovej bunky a stane sa „0, keď sa nezaznamená žiaden prechod. Sled bitov znázornených v bloku Bh potom zaujme tvar, ktorý je označený ako tvar WF, v ktorom sa ento bitový sled zaznamenáva na záznamové médium. Tento sled má nevyvá: enie v dôsledku prítomnosti jednosmernej prúdovej zložky, pretože pre zobrazený sled má kladnú úroveň, ktorá je väčšia ako záporná úroveň. Mierou, ktorá sa č asto používa na nevyváženie v dôsledku jednosmernej prúdovej zložky, je hoc nota číslicového súčtu. Za predpokladu, že úrovne tvaru WF budú +1 a -1, sa potom hodnota číslicového súčtu rovná priebežnému súčtu v tvare WF a vpríkade znázornenom na obr. 1 sa rovná +6T, keď T je dĺžka jedného bitového inten alu.The emergence of unbalance from the DC current component and its increase can be explained as follows. A block B b of information bits as shown in c or. 1, part b, is recorded on a recording medium, for example in the NRZ format. This format is created by a J transition at the beginning of the respective bit cell and becomes "0" when no transition is detected. The sequence of bits shown in block Bh then takes the form of a WF in which this bit sequence is recorded on the recording medium. This sequence has an imbalance due to the presence of a DC current component because it has a positive level for the displayed sequence that is greater than a negative level. The measure that is often used for unbalance due to the DC current component is the digital sum hoc note. Assuming that the levels of the WF shape are +1 and -1, then the digital sum value is equal to the running total in the form WF and in the example shown in FIG. 1 is equal to + 6T when T is the length of one bit interval.

-19Keď sa také sledy opakujú, bude nevyváženie v dôsledku jednosmernej prúdovej zložky narastať. Všeobecne vedie toto nevyváženia k posunu základnej čiary a znižuje efektívny pomer signálu k šumu a následkom toho spoľahlivosť detekcie zaznamenaných signálov.-19When such sequences are repeated, the unbalance due to the DC current component will increase. In general, this imbalance leads to baseline shift and reduces the effective signal-to-noise ratio and consequently the reliability of the detection of the recorded signals.

Blok BSi oddeľovacích bitov sa na obmedzenie nevyváženia v dôsledku jednosmernej prúdovej zložky použije nasledovne. V danom okamžiku sa dodá blok BD, dátových bitov. Tento blok BDj dátových bitov sa premení na blok BI informačných bitov, napríklad pomocou tabuľky uloženej v pamäti. Potom sa vytvorí súbor možných blokov kanálových bitov, obsahujúci ni + n₂ bitov. Všetky tieto bloky obsahujú rovnaký blok informačných bitov (bitové bunky 1 až 14 podľa obr. 1, časť b), doplnené možnými bitovými kombináciami n₂ oddeľovacích bitov (bitové bunky 15, 16 a 17, obr. 1, časť b). V dôsledku toho je v príklade znázornenom na obr. 1, časti b vytvorená zostava pozostávajúca z 2 = 8 možných blokov kanálových bitov. Potom sa z každého možného bloku kanálových bitov určia nasledujúce parametre, v zásade v ľubovoľnom slede, a to jednak sa určí pre príslušný možný blok kanálových bitov požiadavka na obmedzenie hodnoty d a obmedzenie hodnoty k neodporuje formátu prítomného bloku oddeľovacích bitov, a jednak sa určí hodnota číslicového súčtu pre príslušný možný blok kanálových bitov.The separator bit block BSi is used as follows to reduce the unbalance due to the DC current component. At a given time, a block of BD data bits is supplied. This block of BD data bits is transformed into a block B1 of information bits, for example by means of a table stored in memory. A set of possible block bits of channel bits is then created, containing ni + n ₂ bits. All these blocks contain the same block of information bits (bit cells 1 to 14 of FIG. 1, part b), supplemented by possible bit combinations of n ₂ separator bits (bit cells 15, 16 and 17, FIG. 1, part b). Consequently, in the example shown in FIG. 1, a part b formed assembly consisting of 2 = 8 possible blocks of channel bits. The following parameters are then determined from each possible block of channel bits, in principle in any sequence, firstly, for the respective possible block of channel bits, the value constraint d is determined and the value constraint k does not contradict the format of the present separator bit block. sum for the respective possible block of channel bits.

Vytvorí sa prvý indikačný signál pre tie možné bloky kanálových bitov, ktoré nie sú v rozpore s požiadavkami na obmedzenie hodnoty d a obmedzenia hodnoty k. Voľba kódovacích parametrov zaručuje, že taký indikačný signál sa vytvorí pre aspoň jeden z možných informačných bitov. Nakoniec sa z možných blokov kanálových bitov, pre ktoré bol vytvorený prvý indikačný signál, zvolí ten blok kanálových bitov, ktorý napríklad má v absolútnom zmysle najnižšiu hodnotu číslicového súčtu. Avšak ešte lepším postupom je nazhromaždenie hodnôt číslicového súčtu pre predchádzajúce bloky kanálových bitov a vybrať z blokov kanálových bitov, ktoré prichádzajú do úvahy pre voľbu pre budúci prenos, ten blok, ktorý vyvolá zníženie absolútnej hodnoty nazhromaždených hodnôt číslicového súčtu. Vybraté slovo sa potom prenesie a zaznamená.A first indication signal is generated for those possible channel bit blocks that do not contradict the requirements of the value limitation d and the value limitation k. The selection of the coding parameters ensures that such an indication signal is generated for at least one of the possible information bits. Finally, from the possible channel bit blocks for which the first indication signal was generated, the channel bit block having, for example, the absolute value of the digital sum in absolute terms, is selected. However, an even better approach is to collect the digital sum values for the previous block of channel bits and select from the block of the channel bits under consideration for the option for future transmission, the block that causes the absolute value of the accumulated digital sum values to be reduced. The selected word is then transferred and recorded.

-20Výhodou tohoto postupu je, že oddeľovacie bity, ktoré sú už potrebn 3 na iné účely, môžu byť teraz tiež použité jednoduchým spôsobom na obrr.sdzenie nevyváženia v dôsledku jednosmernej prúdovej zložky. Ďalšou výhcdou je okolnosť, že vplyv na signál, ktorý sa má prenášať, je obmedzený n s bloky oddeľovacích bitov a nevzťahuje sa na bloky informačných bitov (ak sa neberie zreteľ na polaritu vlnotvaru, ktorý má byť prenesený a zaznamenaný). Demodulácia zaznamenaných signálov po ich čítaní sa potom týra len informačných bitov. Oddeľovacie bity môžu byť vypustené z úvahy.The advantage of this procedure is that the separating bits, which are already needed for other purposes, can now also be used in a simple manner in order to reduce the imbalance due to the DC current component. Another advantage is that the effect on the signal to be transmitted is limited to n with the bit separator blocks and does not apply to the information bit blocks (unless the polarity of the waveform to be transmitted and recorded is taken into account). Demodulating the recorded signals after reading them then only abuses the information bits. Separation bits may be omitted.

Obr. 2 znázorňuje niektoré ďalšie uskutočnenia manipulácie s prúdo n bitov v rámci vynálezu.Fig. 2 illustrates some other embodiments of n-bit stream manipulation within the scope of the invention.

Obr. 2 znázorňuje v časti a schématicky sledy blokov kanálových bite v ......Fig. 2 shows in section and schematically the sequences of the channel bit blocks in ......

BCi-i, BCi, BCj+i.......ktoré obsahujú vopred určený počet n,+ n₂ bitov. Kaze ý blok kanálových bitov obsahuje bloky informačných bitov, pozostávajúce z ni I itov a bloky oddeľovacích bitov BS_M, BS_i( BS_i+i........pozostávajúce každý z n₂ bito*BCi-i, BCi, BCj + i ....... which contain a predetermined number of n, + n ₂ bits. Each block of channel bits contains information bit blocks consisting of it bits and blocks of separating bits BS _M , BS _{i (} BS _{i +} i ........ each consisting of ₂ bits *

II

Pri tomto uskutočnení je nevyváženie v dôsledku jednosmernej prúdovej zložky určené cez niekoľko blokov, napríklad ako je znázornené na obr. 2 v i asti a cez dva bloky BCi a BCj+i kanálových bitov. Nevyváženie v dôsledku jednosr ternej prúdovej zložky je určované podobným spôsobom, ako je popísané pre uskutočnenie podľa obr. 1, za predpokladu, že pre každý superblok SBCi sa vytvoria možné formáty superbiokov, to znamená, že bloky informačných bite v pre blok BCi a bloky BCj+i sa doplnia všetkými možnými kombináciami, ktoré môž j byť vytvorené s n₂ oddeľovacími bitmi blokov BSi a bloku BSi+i. Z uvedeného súboru sa potom vyberie tá kombinácia, ktorá minimalizuje nevyváženie jednosr™ rnou prúdovou zložkou. Tento postup má tú výhodu, že zostávajúce nevyváženie jednosmernou prúdovou zložkou má rovnomernejší charakter, pretože sa uvi Ižuje viac ako jeden blok kanálových bitov vopred, a taký zásah bude optimálny.In this embodiment, the unbalance due to the DC current component is determined over several blocks, for example, as shown in FIG. 2 and two channel bits BCi and BCj + i. The unbalance due to the mono-current component is determined in a manner similar to that described for the embodiment of FIG. 1, assuming that for each SBCi superblock possible superbok formats are created, that is, the information bit blocks v for the BCi block and the BCj + i blocks are complemented by all possible combinations that can be formed with ₂ separating bits of the BSi blocks and block BSi + i. The combination that minimizes unbalance of the unidirectional current component is then selected from said set. This procedure has the advantage that the remaining unbalance of the DC current component is of a more uniform nature, since more than one block of channel bits is kept in advance, and such intervention will be optimal.

Výhodné uskutočnenie tohoto postupu má tento odlišný znak, že super blokA preferred embodiment of this procedure has this distinctive feature of being a super block

SBCi (obr. 2, časť a) je posunutý len o jeden blok kanálových bitov po minimalizovaní nevyváženia jednosmernou prúdovou zložkou. To znamená že blok BCi (obr. 2a), ktorý je časťou superbloku SBCi, sa spracuje, a že nasledi ijúciThe SBCi (Fig. 2, part a) is shifted by only one block of channel bits after minimizing the unbalanced DC component. That is, the BCi block (Fig. 2a), which is part of the SBCi super block, is processed, and that the following

-21 neznázornený superblok SBC_i+1 obsahuje blok BCm a neznázornený blok BCm. pre ktoré sa uskutočňuje vyššie uvedená minimalizácia nevyváženia jednosmernou prúdovou zložkou. Blok BCm je tak časťou superbloku SBC; a nasledujúceho superbloku SBC|₊₁. Je potom celkom možné, že (doterajšia) voľba pre oddeľovacie bity v bloku BSm, uskutočnená v superbloku SBC;, sa líši od konečnej voľby uskutočnenej v superbloku SBC^. Pretože ku každému bloku sa uskutočňuje prístup niekoľkokrát (v prítomnom prípade dvakrát), zníži sa nevyváženie jednosmernou prúdovou zložkou a v dôsledku toho príspevok k šumu ešte viac.The SBC _{i + 1} superblock (not shown ₎ comprises a BCm block and a BCm block (not shown). for which the aforementioned minimization of the unbalanced DC component is performed. The BCm block is thus part of the SBC super block; and the following SBC superblock ₊₁ . It is then quite possible that the (prior) choice for the separator bits in the block BSm made in the super block SBC1 differs from the final choice made in the super block SBC1. Since each block is accessed several times (in the present case twice), the DC current imbalance is reduced and, consequently, the contribution to noise is even greater.

Obr. 2 znázorňuje v časti b ďalšie uskutočnenie, v ktorom je nevyváženie jednosmernou prúdovou zložkou určené súčasne pre niekoľko blokov (SBCj), napríklad ako je znázornené na obr. 2 v časti b pre štyri bloky kanálových bitov BCj⁽¹⁾, BCj®, BCj® a BCj^W. Každý z týchto blokov kanálových bitov obsahuje vopred určený počet ni informačných bitov. Počet informačných bitov môže mať napríklad hodnotu 14 a počet oddeľovacích bitov pre bloky BCj⁽¹⁾, BCj®, BCj® môže byť 2 pre každý blok a 6 pre blok BCj^<4). Určenie nevyváženia jednosmernou prúdovou zložkou sa uskutočňuje podobným spôsobom, ako je popísané pre uskutočnenie z obr. 2m časti á.Fig. 2 shows in part b another embodiment in which the unbalance of the DC current component is intended simultaneously for several blocks (SBCj), for example as shown in FIG. 2 in part b for four blocks of channel bits BCj ⁽¹⁾ , BCj ®, BCj ® and BCj ^W. Each of these channel bit blocks includes a predetermined number of nI information bits. For example, the number of information bits may be 14 and the number of separating bits for blocks BCj ⁽¹⁾ , BCj®, BCj® may be 2 for each block, and 6 for block BCj ⁽⁴⁾ . The determination of the unbalanced DC component is performed in a manner similar to that described for the embodiment of FIG. 2m part á.

Okrem výhod vyššie uvedených a tu tiež použiteľných, má tento postup tú výhodu, že dostupnosť pomerne dlhého bloku oddeľovacích bitov zvyšuje možnosť znížiť nevyváženie jednosmernou prúdovou zložkou. Konkrétnejšie je zostatkové nevyváženie jednosmernou prúdovou zložkou sledu kanálových bitov, v ktorom obsahuje každý blok kanálových bitov rovnaký počet napríklad 3 bity, väčší ako zostatkové nevyváženie jednosmernou prúdovou zložkou sledu kanálových bitov, u ktorého bloky oddeľovacích bitov obsahujú v priemere 3 bity, rozdelené však do 2-2-2-6 bitov.In addition to the advantages mentioned above and also applicable here, this process has the advantage that the availability of a relatively long block of separating bits increases the possibility of reducing the unbalance of the DC current component. More specifically, the residual unbalance of the unidirectional current component of the channel bit sequence, in which each channel bit block contains an equal number of, for example, 3 bits, is greater than the residual unbalance of the unidirectional current component of the channel bit sequence. -2-2-6 bits.

Je treba poznamenať, že popísaný časový sled funkcií a priradených stavov postupu môže byť realizovaný univerzálnymi postupnými logickými obvodmi, napríklad na trhu dostupnými mikroprocesormi s priradenou pamäťou a periférnym vybavením. Obr. 3 znázorňuje vývojový diagram takého zariadenia. Nasledujúce vysvetľujúce texty sú združené s legendami geometrických obrazcov, ktoré existujúIt should be noted that the described time sequence of functions and associated process states can be realized by universal sequential logic circuits, for example commercially available microprocessors with associated memory and peripheral equipment. Fig. 3 shows a flow chart of such a device. The following explanatory texts are associated with the legends of geometric figures that exist

-22v časovej postupnosti funkcie a stavy spôsobu kódovania. Stĺpec λ udáva referenčný symbol, stĺpec B legendu a stĺpec C vysvetľujúci text prislúchajúci zodpovedajúcemu geometrickému obrazcu.-22 in the time sequence of the function and the states of the encoding method. Column λ indicates the reference symbol, column B of the legend, and column C explaining the text pertaining to the corresponding geometric figure.

BB

DSCace ⁼ 0;DSCace ⁼ 0;

BD,BD,

Blj (BDj) j:=j + 1 j < alebo = Q?B1j (BDj) j: = j + 1 j <or = Q?

C hodnota číslicového súčtu predchádzajúci! ih i: = 0 blokov kanálových bitov obdržala na z ačiatku postupu nulovú hodnotu. Prvému dátovérr j slovu BD je priradené číslo i = 0. Postúpi sa ku geometrickému obrazcu 2.C digital sum value previous! ih i: = 0 channel bit blocks received zero value at the beginning of the procedure. The first data word BD is assigned the number i = 0. It moves to the geometric pattern 2.

Blok dátových bitov po m bitoch čísla i sa' yberie z pamäte. Postúpi sa ku geometrickému o xazcuA block of data bits by m bits of number i is taken from memory. Proceeds to the geometric o xaz

3.Third

Blok dátových bitov majúci počet i (BDj) sa premení na blok informačných bitov pozostr vajúci zni bitov (Blj) pomocou tabuľky uloženej v pamäti. Postúpi sa ku geometrickému ot razcuA block of data bits having a number i (BDj) is converted to a block of information bits comprising a bit destruction (B1j) using a table stored in memory. Proceeds to the geometric stamp

4.4th

Parameter j zaháji na hodnote nula. Pararr'sterj je ten počet jedného z q blokov kanálových bitov pozostávajúci z ni + n₂ bitov, ktorý je možné .tvoliť pre prenos alebo záznam. Postúpi ss ku geometrickému obrazcu 5.Parameter j starts at zero. Pararr'sterj is the number one from q blocks of channel bits comprising a ni + _n2 bits, which can be .tvoliť for transmission or recording. It moves to the geometric figure 5.

Parameter j sa zväčší o1. Postúpi sa ku geometrickému obrazcu 6.Parameter j is increased by 1. Proceeds to the geometric figure 6.

Keď príslušné parametre boli určené pre všetl iých q možných blokov kanálových bitov, pokračuj ϊ sa v postupe operáciou vyznačenou geometrie tým obrazcom 13. V geometrickom obrazci 6 je to naznačené spojovacím článkom N. Keď j je menšie alebo sa rovná 0, pokračuje sa v post ipe operáciou vyznačenou geometrickým obrazcomWhen the respective parameters have been determined for all q possible blocks of channel bits, proceed with the operation indicated by the geometry of the figure 13. In the geometric figure 6 this is indicated by the link N. If j is less than or equal to 0, the post continues ipe operation indicated by a geometric figure

7.7th

-2310-2,310

BC®,: = BI, + BS®BC ® ,: = BI, + BS ®

DSV®?DSV®?

> k® max ?> k® max?

< d® min ?<d®min?

DSV®: = maxDSV®: = max

DSV®_acc: = DSV® + DSVaccDSV _acc : = DSV + DSVacc

J-tý možný blok kanálových bitov BC, je vytvorený doplnením bloku informačných bitov BI, j-tou kombináciou bloku oddeľovacích bitov BS,. Postúpi sa ku geometrickému obrazcu 8.The j-th possible block of channel bits BC, is formed by supplementing the block of information bits B1, with the j-th combination of the bit-separator block BS1. Proceeds to the geometric figure 8.

Určí sa teraz hodnota číslicového súčtu (DSV) j-teho možného bloku kanálových bitov. Postúpi sa ku geometrickému obrazcu 9.The value of the digital sum (DSV) of the jth possible block of channel bits is now determined. Proceeds to the geometric figure 9.

Zistí sa, či je j-tý možný blok kanálových bitov po spojení do reťazca s predchádzajúcimi blokmi kanálových bitovBCu taký, že spĺňa požiadavku na obmedzenie k. Ak je táto požiadavka splnená, pokračuje sa v operáciách operáciou vyznačenou geometrickým obrazcom 10 (spojenie V). Ak táto požiadavka nie je splnená, potom nasledujúcim krokom je operácia vyznačená geometrickým obrazcom 11 (spojenie Y).It is ascertained whether the j-th possible block of channel bits after chaining to the previous channel bit blocks of theBC is such that it satisfies the restriction k requirement. When this requirement is met, operations are resumed by the operation indicated by the geometric figure 10 (connection V). If this requirement is not met, the next step is the operation indicated by the geometric figure 11 (Y connection).

Zistí , sa, či j-tý možný blok kanálovýčh bitov po spojení do reťazca s predchádzajúcim blokom kanálových bitov BC» spĺňa požiadavku na obmedzenie d. Ak je táto požiadavka splnená, potom nasledujúcim krokom je operácia vyznačená geometrickým obrazcom 12 (spojenie N). Ak nie je táto požiadavka splnená, potom sa v operácii pokračuje krokom vyznačeným geometrickým obrazcom 11 (spojenie Y).It is ascertained whether the jth possible block of channel bits after the connection to the chain with the previous block of channel bits BC »satisfies the restriction requirement d. If this requirement is met then the next step is the operation indicated by the geometric figure 12 (connection N). If this requirement is not met, the operation is continued with the step indicated by the geometric figure 11 (Y connection).

Hodnote číslicového súčtu j-teho bloku kanálových bitov sa dá tak vysoká hodnota (max), že tento blok rozhodne nemôže byť zvolený. Postúpi sa ku geometrickému obrazcu 12.The value of the digital sum of the j-th block of channel bits is given such a high value (max) that the block cannot be chosen. Proceeds to the geometric figure 12.

Hodnota číslicového súčtu j-teho bloku kanálových bitov DSV® sa pridá k zhromaždenej DSV_ace predchádzajúcich blokov kanálových bitovThe digital sum value of the j-th block of DSV® channel bits is added to the collected DSV _and e of the previous channel bit blocks

-24získanie novej akumulovanej hodnoty čísi cového súčtu DSV®aec· Postúpi sa ku geomet'ickému obrazcu 5.-24 getting a new accumulated DSV®aec digital sum value · Proceeds to the geometry 5.

min,/DSV: DSC^W Určí sa minimálna hodnota DSV q možných blokov kanálových bitov. To je .pravdep idobne DSV prvého bloku kanálových bitov. Pos úpi sa ku geometrickému obrazcu 13.min, / DSV: DSC ^{W The} minimum DSV value q of possible channel bit blocks is determined. This is possibly the DSV of the first block of channel bits. Scroll to the geometric figure 13.

BC^(1,j Zvolí sa prvý blok kanálových bitov z q mc žných blokov. Postúpi sa ku geometrickému obrazcu 15.BC ^(1, j The first block of channel bits from q mc blocks is selected.

DSV_acc: = DSV^(1> Akumulovaná hodnota DSV (DSV_acc) sa bude rovnať akumulovanej hodnote DSV zvolaného prvého bloku informačných bitov. Postúpi sa ku geometrickému obrazcu 16.DSV _and cc: = DSV ^{(1> The} DSV accumulated value (DSV _acc ) will be equal to the accumulated DSV value of the first block of information bits called.

i: i + 1 Počet blokov dát a počet informačných bitov sa zväčší o jeden. Postúpi sa ku geometrickému .obrazcu 2. Cyklus sa teraz opakuje pre dali í, t. j. (i +1 )-tý blok dátových bitov.i: i + 1 The number of data blocks and the number of information bits are increased by one. It proceeds to the geometric figure 2. The cycle is now repeated for the next, i.e. j. (i +1) -th block of data bits.

Znázornený a popísaný vývojový diagram je použiteľný na uskutoč lenie znázornené na obr. 1. Na uskutočnenie podľa obr. 2 platia zodpovedajúce vývojové diagramy, pričom sa berú do úvahy už popísané modifikácie.The flowchart shown and described is applicable to the embodiment shown in FIG. 1. For the embodiment of FIG. 2, the corresponding flowcharts apply, taking into account the modifications already described.

Aby pri demodulovaní prenášaného alebo zaznamenaného p údu kanálových bitov bolo možné rozlíšenie medzi informačnými bitmi a oddeľovc cími bitmi n₃ + n₄, je v prúde blokov kanálových bitov zahrnutých n₃ synchronizačných informačných bitov a n₄ synchronizačných oddeľovacích bitov. 5lok synchronizačných bitov je napríklad vložený po každom určenom počte blckov informačných bitov a oddeľovacích bitov. Po detekcii tohoto slova môže potom byť jednoznačne určené, v ktorej polohe sú prítomné oddeľovacie bity. Je teda tr äba uskutočniť opatrenie, aby sa zabránilo tomu, že by synchronizačné slovo ľolo napodobnené určitým bitovým sledom v informačných oddeľovacích blokoch. Za týmto účelom môže byť zvolený jediný blok synchronizačných bitov, a to znamená synchronizačné bity, ktoré nie sú prítomné v sledoch informačných a oddeľovac ich bitov. Sledy, ktoré nespĺňajú požiadavku obmedzenia hodnotou d ale boIn order to demodulate the transmitted or recorded channel bit stream to distinguish between the information bits and the separation bits n ₃ + n ₄ , n ₃ synchronization information bits and ₄ synchronization separation bits are included in the stream of channel bits. For example, a 5-sync bit is inserted after each specified number of slots of information bits and separator bits. After detecting this word, it can then be unambiguously determined in which position the separator bits are present. It is therefore necessary to take action to prevent the sync word from being simulated by a certain bit sequence in the information separation blocks. For this purpose, a single block of sync bits may be selected, that is, sync bits that are not present in the sequence of information and their bit separator. Sequences that do not meet the constraint by d or bo

-25obmedzenia hodnotou k, nie sú na tento účel vhodné, pretože hustota informácie alebo samočasovacie vlastnosti sú potom nepriaznivo ovplyvňované. Voľba je však veľmi obmedzená vo vnútri sledov, ktoré spĺňajú požiadavky na obmedzenie (d, k).-25 constraints by k, are not suitable for this purpose because the information density or self-timing properties are then adversely affected. However, the choice is very limited within sequences that meet the restriction requirements (d, k).

Z tohoto dôvodu je navrhovaný odlišný postup, blok synchronizačných bitov zahŕňa napríklad aspoň dvakrát po sebe a za sebou sled, ktorý obsahuje S-biťov typu „0 medzi dvomi po sebe nasledujúcimi bitmi typu „1, Výhodne platí, že S = k. Obr. 4 znázorňuje blok synchronizačných bitov SYN, blok obsahuje dvakrát po sebe a za sebou sled 10000000000, t. j. jednotku nasledovanú 10 nulami, ktoré súFor this reason, a different procedure is proposed, the block of synchronization bits comprising, for example, at least twice in succession and a succession which comprises S-bits of the "0" type between two consecutive type-1 bits. Preferably, S = k. Fig. 4 shows a block of sync bits SYN, the block comprising two consecutive and a sequence of 10000000000, i. j. unit followed by 10 zeros that are

I označené v jednom prípade SYNPi a v druhom prípade SYNP₂. Tento sled môže byť tiež prítomný v prúde kanálových bitov, konkrétne pre sledy, kde k = 10. Aby sa však zabránilo tomu, že by sa sled vyskytol dvakrát za sebou a v dôsledku toho zvonku bloku synchronizačných bitov, potlačí sa prvý indikačný signál, keď súčet počtu oddeľovacích bitov a počtu postupných a následných informačných bitov typu „0, ktoré bezprostredne predchádzajú bitu typu „1“, ktorý tvorí časť bloku oddeľovacích bitov, sa rovná k a tiež sa rovná súčtu počtu za sebou sa nachádzajúcich postupných informačných bitov typu J“ oddeľovacích bitov. Druhou, už naznačenou cestou na zabránenie napodobnenia by bolo použitie dvakrát za sebou sledu 100000000000, čo je jednotka nasledovaná 11 nulami.I marked SYNPi in one case and SYNP _{2 in the other} . This sequence may also be present in the stream of channel bits, in particular for sequences where k = 10. However, in order to prevent the sequence from occurring twice in succession and consequently from outside the block of sync bits, the first indication signal is suppressed when the sum the number of separating bits and the number of sequential and sequential "0" information bits immediately preceding the "1" bit that forms part of the separating bit block is equal to and also equal to the sum of the sequential J-type sequential information bits. . The second, already implied way to prevent counterfeiting would be to use twice in a sequence of 100000000000, which is a unit followed by 11 zeros.

Okrem toho blok synchronizačných bitov tiež obsahuje blok synchronizačných oddeľovacích bitov. Funkcia bloku oddeľovacích bitov je presne rovnaká ako funkcia, vyššie už popísaná, bloku oddeľovacích bitov medzi blokmi informačných bitov. V dôsledku toho majú za účel splniť požiadavku na obmedzenie (d, k) a na obmedzenie nevyváženia jednosmernou prúdovou zložkou. Opatrenia, ktoré sa uskutočnia, aby sa zabránilo napodobneniu synchronizačnej kombinácie v prúde kanálových bitov, vyskytujúcej sa dvakrát za sebou a postupne, sú rovnaké opatrenia, ktoré tiež zabraňujú, aby sa táto kombinácia vyskytla trikrát pred blokom synchronizačných bitov alebo za ním.In addition, the sync bit block also includes a sync bit separation block. The function of the separator bit block is exactly the same as the function described above for the separator bit block between the information bit blocks. Consequently, they are intended to meet the requirement of limiting (d, k) and limiting the unbalance of the DC current component. The measures that are taken to prevent the synchronization combination from occurring twice in succession in succession are the same measures that also prevent this combination from occurring three times before or after the block of synchronization bits.

Vyššie uvedený spôsob, ktorý možno tiež označiť ako modulovanie alebo kódovanie, je značne jednoduchší v obrátenom smere, to znamená pri demodulovaní alebo dekódovaní. Obmedzenie nevyváženia v dôsledku jednosmernej prúdovej zložky sa uskutoční bez pôsobenia na bloky informačnýchThe above method, which can also be referred to as modulation or coding, is considerably simpler in the reverse direction, i.e., demodulating or decoding. The imbalance constraint due to the DC current component will be effected without affecting the information blocks

-26bitov, takže informácia v oddeľovacích blokoch je irelevantná pre demod jlovanie informácií. Okrem toho voľba uskutočnená na konci modulátora, kde blok c átových bitov s dĺžkou m je združený s blokom informačných bitov s dĺžkou ni, je dôležitá nielen pre modulátor, ale tiež pre demodulátor. V magnetických zaznamer.'ávacích sústavách má zložitosť modulátora a demodulátora rovnaký význam, pre :ože sú zvyčajne oba prítomné v príslušnom prístroji. V sústavách na optické zaznamenávanie je záznamové médium prostredia typu určeného len na čítanie, takže prístroj spotrebiteľa potrebuje obsahovať len demodulátor. Preto /tomto prípade je zvlášť dôležité znížiť zložitosť demodulátora čo najviac aj r a účet zložitosti modulátora.-26 bits, so the information in the separation blocks is irrelevant for demodulating the information. In addition, the choice made at the end of the modulator, where the block of count bits of length m is associated with the block of information bits of length ni, is important not only for the modulator but also for the demodulator. In magnetic recording systems, the complexity of the modulator and demodulator is of equal importance, since they are usually both present in the respective apparatus. In optical recording systems, the recording medium is of a read-only type, so that the consumer apparatus only needs to include a demodulator. Therefore / in this case, it is particularly important to reduce the complexity of the demodulator as much as possible and the complexity account of the modulator.

Obr. 5a a 5b znázorňuje uskutočnenie demodulátora, ktorý dem )duluje bloky ôsmych dátových bitov z blokov štrnástich informačných bitov. C br. 5a znázorňuje blokovú schému obvodov demodulátora a obr. 5b znázorňuje s :hému usporiadania časti obvodov. Demodulátor obsahuje súčinové hradlá 17 - 0 až 17 - 51, z ktorých každé má jeden alebo viac vstupov. Jeden zo 14 bitov Dlokov informačných bitov sa vedie na každý vstup, ktoré sú invertujúceho alebo neinvertujúceho typu. Obr. 5b znázorňuje v stĺpci C·, ako je to uskutočnené. Stĺpec 1 predstavuje rádovo najmenej význačnú bitovú polohu Ci 14-bit3vého informačného bloku, stĺpec 14 predstavuje rádovo najvýznamnejšiu bitovú polohu Ch a medziľahlé stĺpce 2 až 13 predstavujú zostávajúce bitové polohy rád )vého významu podľa ich umiestnenia. Riadky 0 až 51 sa vzťahujú na zodpovedajúce čísla súčinových bradiel, to znamená riadok 0 sa týka vstupného fomátu súčinového hradia 17 - 0, riadok 1 sa týka vstupného formátu súčinového I- radla 17 -1. atď. Symbol J“ v i-tom stĺpci riadku j znamená, že do j-teho hradia . T_ sa vedie cez neinvertujúci vstup obsah i-tej bitovej polohy B_r Symbol 0 v i-tom stĺpci riadku j znamená, že j-te súčinové hradlo 17 dostáva cez invertujúci vstup c bsah i-tej bitovej polohy (Cj). V dôsledku toho (riadok 0) je invertujúci vstup súčine /ého hradia 17 ažO spojený s i-tou bitovou polohou (Ci) a neinvertujúci vstup je sp< ijený so štvrtou bitovou polohou (C₄); (riadok 1) neinvertujúci vstup súčinového h. adla 17-0 ie spojený s treťou bitovou polohou (C₃), atď.Fig. 5a and 5b illustrate an embodiment of a demodulator which demulsifies blocks of eight data bits from blocks of fourteen information bits. C br. 5a shows a circuit diagram of a demodulator circuit; and FIG. 5b shows a circuit arrangement of part of the circuit. The demodulator comprises product gates 17-0 to 17-51, each having one or more inputs. One of the 14 bits of the information bit blocks is passed to each input that is of the inverting or non-inverting type. Fig. 5b shows in column C · how this is done. Column 1 represents the least significant bit position C1 of the 14-bit information block, column 14 represents the most significant bit position Ch, and the intermediate columns 2 to 13 represent the remaining bit positions of order of importance according to their location. Lines 0-51 refer to the corresponding product parallel bars numbers, i.e., line 0 refers to the input format of the product gateway 17-0, line 1 refers to the input format of the product I-bar 17 -1. etc. The symbol J 'in the i-th column of row j means that they pay for j-th. The content of the i-th bit position B _r is passed through the non-inverting input _. The symbol 0 in the i-th column of row j means that the j-th product gate 17 receives the contents of the i-th bit position (Cj). As a result (line 0), the inverting input of the product 17 to 0 is associated with the i-th bit position (Ci) and the non-inverting input is associated with the fourth bit position (C ₄ ); (line 1) non inverting input of product h. 17-0 is associated with a third bit position (C ₃ ), etc.

Demodulátor ďalej obsahuje osem súčtových hradiel 18-1 až 18 - 2, ktorých vstupy sú spojené s výstupmi 17-0 až 17-51. Obr. 5b ukazuje v stĺp· ii A|,The demodulator further comprises eight summation gates 18-1 to 18-2, whose inputs are connected to outputs 17-0 to 17-51. Fig. 5b shows in column · ii A |

-27ako je to uskutočnené. Stĺpec Ai sa týka súčtového hradia 18 -1, stĺpec A2 sa týka súčtového hradia 18-2......, a stĺpec Ae sa týka súčtového hradia 18-8.-27 As done. Column A1 refers to the summing gate 18-1, column A2 refers to the summing gate 18-2 ......, and column Ae refers to the summing gate 18-8.

Posledné A v i-tom stĺpci j-teho riadku udáva, že výstup súčinového hradia 17- i je spojený so vstupom súčtového hradia 18 - i.The last A in the i-th column of the j-th row indicates that the output of the product gate 17-i is connected to the input of the total gate 18-i.

Pre súčinové hradia 17 - 50 a 17 - 51 je obvod upravený nasledovne. Invertujúce vstupy súčinového hradia 17 -50 a 17-51 sú pripojené každý na vstup ďalšieho hradia 19. Výstup súčtového obvodu 18-4 je spojený s ďalším vstupom súčinového hradia 19.For product relays 17-50 and 17-51, the circuit is adapted as follows. The inverting inputs of the product gate 17 -50 and 17-51 are each connected to the input of the next gate 19. The output of the sum circuit 18-4 is coupled to the other input of the product gate 19.

Každý vstup súčtových hradiel 18 -1. 18 - 2. 18-3 a 18-5 až 18-8 a výstup súčinového hradia 19 sú pripojené na zodpovedajúci výstup 20 - i. Dekódovaný blok 8 dátových bitov je v dôsledku toho k dispozícii na tomto výstupe v paralelnej forme.Each input of the summing gates 18 -1. 18-2, 18-3 and 18-5 to 18-8 and the product gate 19 output are connected to the corresponding output 20-i. As a result, the decoded block 8 of data bits is available in parallel in this output.

Demodulátor znázornený na obr. 5a môže byť podľa iného uskutočnenia v podobe tzv. FPLA (logické usporiadanie s programovateľným poľom), napríklad Signetic bipolar FPLA type 82S100/82S101. Tabuľka znázornená ná obr. 5b je programovacia tabuľka pre toto usporiadanie.The demodulator shown in FIG. 5a may, according to another embodiment, be in the form of a so-called. FPLA (Logic Arrangement with Programmable Array), for example, Signetic bipolar FPLA type 82S100 / 82S101. The table shown in FIG. 5b is a programming table for this arrangement.

Demodulátor znázornený na obr. 5a, 5b je v dôsledku jeho jednoduchosti veľmi dobre vhodný pre optické záznamové systémy typu .read-only“, t. j. len na čítanie.The demodulator shown in FIG. 5a, 5b is, due to its simplicity, very well suited for optical-read optical systems. j. read only.

Pred podrobným vysvetlením stavby dekódovacíeho zariadenia so zapojením podľa vynálezu na uskutočnenie spôsobu podľa vynálezu v jeho dekódovacej fáze, znázorneným na obr. 6 a 7, bude podrobnejšie vysvetlené zapojenie na uskutočňovanie spôsobu podľa vynálezu v jeho kódovacej fáze, a to s odvolaním sa na obr. 9.Before explaining in detail the construction of a decoding apparatus with a circuit according to the invention for carrying out the method according to the invention in its decoding phase, shown in FIG. 6 and 7, the circuitry for carrying out the method of the invention in its coding phase will be explained in more detail with reference to FIG. 9th

Na obr. 9 je znázornená bloková schéma zapojenia na kódovanie podľa vynálezu. Obsahuje zdroj 51 m-bitových dátových slov s dátovým výstupom 511, pripojeným na dátový vstup kodéru 52 na n-bitové slová. Dátový výstup 523 je spojený s prvou sekciou 54 posledných kódových slov prvého dátového registraIn FIG. 9 shows a block diagram of a coding circuit according to the invention. It includes a m-bit data word source 51 with a data output 511 connected to the data input of the n-bit word encoder 52. Data output 523 is coupled to the first last codeword section 54 of the first data register

58A, ktorý ďalej obsahuje druhú sekciu 55 súčasných oddeľovacích blokov. Táto58A, which further comprises a second section 55 of the current separation blocks. This

-28prvá sekcia 54 má výstup 542 napojený na vstup 561 prvej sekcie 56 pre predchádzajúce slová druhého dátového registra 562. Tento druhý dátový 'egister má druhú sekciu 57 pre predchádzajúce oddeľovacie bitové bloky. Druhá se kcia 55 prvého dátového registra 58A má dátový vstup 553 pripojený na dátový výstup pamäťovej jednotky 72 oddeľovacích bitových blokov, obsahujúci pamäť 5:1, ktorá má štyri druhé výstupy 532 pripojené na multiplexor 62. Výstup multiplexor ä 62 je pripojené na dátový vstup 571 druhej sekcie 57 druhého dátového registra 5 3B.The first section 54 has an output 542 coupled to the input 561 of the first section 56 for the preceding words of the second data register 562. This second data 'egister has a second section 57 for the previous separation bit blocks. The second action 55 of the first data register 58A has a data input 553 coupled to the data output of the separation block block memory unit 72 comprising a 5: 1 memory having four second outputs 532 coupled to the multiplexer 62. The multiplexer output 62 is connected to the data input 571. second section 57 of the second data register 5 3B.

Prvá sekcia 54 prvého dátového registra 58A má pritom prvý výstup 541 spojený s prvým vstupom 691 detektora 69 porušenia kritéria hodnoty d, k a tretí výstup 543 spojený s prvým vstupom 631 detektora 63 hodnoty číslicového súčtu. Druhý vstup 632 detektora 62 je spojený s prvým výstupom 551 druhej sekcie 55 prvého dátového registra 58A, ktorej druhý výstup 552 je pripojený na druh) vstup 692 detektora 69. Tretí vstup 693 detektora 69 je pripojený na výstup 56: prvej sekcie 56 druhého dátového registra 58B, pričom detektor 69 má výstu) 694 spojený s prvým vstupom 721 pamäte návestných bitov. Druhý vstup 72:! tejto pamäte je pripojený na výstup 601 generátora 60 druhotného časového si }nálu. Detektor 63 hodnoty číslicového súčtu má výstup 633 pripojený na prvý vstL o 641 pamäte 64 hodnoty číslicového súčtu, ktorej výstup 644 je spojený so vstupoi n 651 detektora 65 minimálnej hodnoty číslicového súčtu. Tento detektor 65 má \ýstup 652 pripojený na voliaci vstup multiplexora 62.Here, the first section 54 of the first data register 58A has a first output 541 associated with the first input 691 of the violation detector 69 of the value d, k and a third output 543 associated with the first input 631 of the digital sum value detector 63. The second input 632 of the detector 62 is connected to the first output 551 of the second section 55 of the first data register 58A, whose second output 552 is connected to the second) input 692 of the detector 69. The third input 693 of the detector 69 is connected to output 56: the first section 56 of the second data register 58B, wherein the detector 69 has an output 694 associated with the first signal bit memory input 721. Second input 72:! 23032004, 04:02:44 This memory is connected to the output 601 of the secondary time generator 60. The digital sum detector 63 has an output 633 coupled to the first input 641 of the digital sum value memory 64, the output 644 of which is coupled to inputs 651 of the digital sum minimum detector 65. This detector 65 has an output 652 connected to the multiplexer selection input 62.

Generátor 60 druhotného časového signálu má ďalšie výstupy prípoje lé na vstup detektora 63 hodnoty číslicového súčtu, detektora 69 porušenia k itéria hodnoty d, k a pamäte 53 a má vstup 602 pripojený na ovládacie vedení i 68, pripojené na riadiaci výstup 661 generátora 66 primárneho časového signálu. Toto ovládacie vedenie 68 je ďalej spojené s riadiacim vstupom 523 kodéru 52 a s riadiacim vstupom 654 detektora 65 minimálnej hodnoty číslicového súčtu. Výstup 661 generátora 66 primárneho časového signálu je ďalej spojený saktivačným vstupom 572 druhej sekcie 57, majúcim sériový výstup 573. Generátor 66 primárneho časového signálu má nakoniec štartovací vstup 662.The secondary time signal generator 60 has additional outputs connected to the input of the digital sum value detector 63, the violation detector 69 of the value d, k memory 53, and has an input 602 connected to the control line 68 connected to the control output 661 of the primary time signal generator 66 . This control line 68 is further coupled to the control input 523 of the encoder 52 and to the control input 654 of the minimum sum detector 65. The output 661 of the primary time signal generator 66 is further coupled by the inactivation input 572 of the second section 57 having a serial output 573. The primary time signal generator 66 finally has a start input 662.

Týmto spôsobom sa po sebe nasledujúce m-bitové slová kódujú na crúd n-bitových slov. Sú privádzané do kodéru paralelne. Vložením oddeľovacích )itovIn this way, consecutive m-bit words are encoded into a croud of n-bit words. They are fed to the encoder in parallel. Inserting separators)

-29je sled bitov pripravený pre fyzické prenesenie na prenosové alebo úložné médium, ako sú vybratie a neprítomnosť vybratia vo fyzickej povrchovej vrstve optického disku. Tento zápisový pochod je napájaný sériovo z výstupu 573. Pre jednoduchosť nie sú znázornené zosilňovania signálu, laserový pohon, pohyb fyzickej stopy pod zápisovým laserom atď., pretože tieto prvky nenáležiá k vlastnému predmetu vynálezu. Tiež nie sú uvádzané podrobnosti fyzickej štruktúry optickej vrstva, energetická hladina a dĺžka tvaru vlny zápisového laseru. Bude zrejmé, že reprezentácia informácie po zápise na optickú vrstvu môže byť reprodukovaná galvanickými alebo raziacimi technológiami, aké sú samé používané v galvanoplastovom priemysle v rôznych oblastiach použitia. Také kopírovanie môže zaviesť inverznú verziu vybratia, ktorá sa potom reinverzuje v nasledujúcom výrobnom roku.-29 is a sequence of bits ready to be physically transferred to a transmission or storage medium, such as removal and absence of removal in the physical surface layer of the optical disc. This write process is fed in series from the output 573. For simplicity, signal amplification, laser drive, movement of the physical track under the write laser, etc. are not shown, since these elements are not part of the subject matter of the invention. Also, details of the physical structure of the optical layer, the energy level, and the wave length of the write laser are not given. It will be appreciated that the representation of the information after writing on the optical layer can be reproduced by galvanic or embossing technologies such as those used in the galvanoplasty industry in various fields of application. Such copying may introduce an inverse version of the recess, which is then reinverted in the following production year.

Ako je znázornené na obrázkoch vzťahujúcich sa na manipuláciu s dátovým signálom, môžu oddeľovacie bity mať hodnoty, ktoré sú v súlade s obmedzením dĺžky sledov na médiu, čo v tomto uskutočnení vylučuje všetky kombinácie s viac ako jedným jednotkovým bitom. Hodnota číslicového súčtu sa detekuje sčítaním hodnôt príslušných kanálových alebo diskových bitov. Je treba si všimnúť to, že prvá dátová bitová hodnota spôsobí prechod na disku, a druhá dátová bitová hodnota taký prechod nespôsobí. Pre jednoduchosť neboli uvedené žiadne podrobnosti týkajúce sa potrebnej sčítacej jednotky. Môže pracovať sériovo alebo paralelne. Celková hodnota číslicového súčtu sa potom zvýši rôznymi prírastkami, ktoré by oddeľovacie bity vyvolali, a zvolí sa najvyššia kombinácia.As shown in the figures relating to the manipulation of the data signal, the separating bits may have values that are consistent with the limitation of the length of the sequences on the medium, which in this embodiment excludes all combinations with more than one unit bit. The digital sum value is detected by adding the values of the respective channel or disk bits. Note that the first data bit value causes a transition on the disk, and the second data bit value does not cause such a transition. For the sake of simplicity, no details have been given regarding the necessary census unit. It can work in series or in parallel. The total value of the digital sum is then increased by the different increments that the separating bits would produce, and the highest combination is selected.

Obr. 6 znázorňuje zapojenie na dekódovanie spôsobom podľa vynálezu. Zapojenie má sériový vstup 21, na ktorý je pripojený oneskorovací člen 23. Na vstup 21 je ďalej pripojený jeden vstup súčtového obvodu 22, ktorého druhý vstup je pripojený paralelne vzhľadom na oneskorovací člen 23. Na výstup súčtového obvodu 22 ja pripojený posuvný register 24, majúci všetky dátové výstupy 241 jeho po sebe nasledujúcich stupňov pripojené na vstupy 251 detektora 25 synchronizačného slova. Pritom je len ni prvých stupňov 241A posuvného registra 24 pripojených na dekóder 81. Sériový vstup 21 je ďalej pripojený na synchronizačný člen bitov, ktorého výstup je pripojený na čítací vstup 831 čítača 83 cyklov n! + n₂ impulzov. Čítač 83 cyklov má vstup 832 opätovného nastaveniaFig. 6 shows a decoding circuit according to the method of the invention. The wiring has a serial input 21 to which the delay member 23 is connected. The input 21 is further connected to one summation circuit input 22, the other input of which is connected in parallel to the delay element 23. The shift register 24 having a shift register 24 having a shift register 24 all data outputs 241 of its consecutive stages connected to inputs 251 of the sync word detector 25. In this case, only n of the first steps 241A of the shift register 24 are connected to the decoder 81. The serial input 21 is further connected to a bit synchronization member, the output of which is connected to the read input 831 of the cycle reader 83. + n ₂ pulses. The cycle counter 83 has a reset input 832

-30pripojený na detekčný výstup 26 detektora 25 synchronizačného slova. Dekóder 81 dátových slov má aktivačný vstup 84 pripojený na výstup 85 cyklov čítača 83, a má ďalej m-dátových výstupov 812 m-bitového slova.-30 connected to the detection output 26 of the sync word detector 25. The data word decoder 81 has an activation input 84 coupled to the cycle output 85 of the counter 83, and further has m-data outputs 812 of the m-bit word.

V tomto zapojení detektor 25 synchronizačného slova detekujc blok synchronizačných bitov. Ak je zistený, je toto signalizované do čítača 83. Ten potom umožní demoduláciu alebo dekódovanie v dekodéri 81 cez aktivačný vstup 84. Ľavá časť prijíma 14 dátových bitov a tri oddeľovacie bity a remizuje dekódovanie synchronizovane so synchronizačnými signálmi, ktoré môžu byť prijímané z čítača 83, pričom oddeľovacie bity sa môžu vziať do úvahy, alebo sa do úvahy neberú. Výstupy 812 vytvárajú 8 dátových bitov paralelne vedených na ďalšie použitie, ako spracovávanie zvukového signálu a jeho prehrávanie.In this circuit, the sync word detector 25 detects a block of sync bits. If detected, this is signaled to the counter 83. This then allows demodulation or decoding in the decoder 81 via the activation input 84. The left portion receives 14 data bits and three separator bits and ties the decoding synchronously with the synchronization signals that can be received from the counter 83 wherein the separating bits may be considered or disregarded. The outputs 812 produce 8 data bits in parallel for further use, such as audio signal processing and playback.

Obr. 7 znázorňuje ďalšie podrobnosti posuvného registra 24 zot r. 6. Prenášaný alebo snímaný zaznamenávaný signál je pripojený na vstupný sé riový vstup 21. Signál je vo formáte NRZ - M (ark). Tento signál je vedený priairo na prvý vstup súčtového obvodu 22 a na druhý vstup súčtového obvodu 22 céz oneskorovací člen 23. Na výstupe súčtového obvodu 22 je tak k dispozícii takz /aný signál NRZ -1, ktorý je spojený s vstupom posuvného registra 24. Posuvný rec'ster má veľký počet sekcií, z ktorých každá má odbočku, a ich počet sa rovná pbčtu bitov obsiahnutých v bloku synchronizačných bitov. Vo vyššie použitom prík äde musí myť posuvný register 23 sekcií, aby bol totiž schopný obsahovať iled 10000000000100000000001. Každá odbočka je spojená so vstupom detektore 25 synchronizačného slova upraveného ako súčinový obvod a tento vstup je >uď invertujúci alebo neinvertujúci. Keď je na vstupoch súčinového obvodu prítor iný synchronizačný sled, vytvorí sa potom signál na výstupe 26 tohoto detektora 25a môže byť použitý ako indikačný signál na detekciu synchronizačnej kombinát tie. Pomocou tohoto signálu je prúd bitov rozdelený na dva bloky, každý po ni + n₂ bitoch. Tieto bloky kanálových bitov sa posunú, jeden po druhom, do ďalšieho posuvného registra. Rádovo najvýznamnejšie bity ni sa čítajú paralelne a vedú sa na vstupy súčinových obvodov 17, ako je znázornené na obr. 5a. Rádovo najmei lej významnej n₂ bity sú pre demoduláciu nepodstatné.Fig. 7 shows further details of the shift register 24 of FIG. 6. The transmitted or sensed recorded signal is connected to the input serial input 21. The signal is in NRZ-M (ark) format. This signal is applied directly to the first input of the summation circuit 22 and to the second input of the summation circuit 22 through the delay member 23. At the output of the summation circuit 22, a so-called NRZ -1 signal is provided which is connected to the input of the shift register 24. rec'ster has a large number of sections, each of which has a branch, and is equal to the number of bits contained in the block of sync bits. In the above example, it must wash the 23-section shift register in order to be able to contain the 10000000000100000000001 IED. Each branch is connected to the input of the sync word detector 25 configured as a product circuit and this input is> inverting or non-inverting. If there is another synchronization sequence at the inputs of the product circuit, then a signal is output at the output 26 of this detector 25a and can be used as an indication signal for detecting the synchronization combination. By using this signal, the bit stream is divided into two blocks, each of ni + _n2 bits. These channel bit blocks are shifted, one by one, to the next shift register. The most significant bits n1 are read in parallel and lead to the inputs of the product circuits 17 as shown in FIG. 5a. The least significant n ₂ bits are irrelevant for demodulation.

-31 Kódovaný signál ja napríklad zaznamenaný na optickom záznamovom médiu. Signál má tvar WF znázornený na obr. 1b. Signál sa ukladá na záznamové médium v skrutkovitej informačnej štruktúre. Informačná štruktúra obsahuje sled väčšieho počtu superbiokov, napríklad typu znázorneného na obr. 8. Superblok SBi obsahuje blok SYN_t synchronizačných bitov, ktorý je realizovaný ako ukazuje obr. 4, a určitý počet (pri znázornenom uskutočnení 33) blokov kanálových bitov, z ktorých každý má ni+ n₂ bitov BCi, BC₂........BC33. Kanálový bit typu „1“ je predstavovaný prechodom v záznamovom médiu napríklad prechodom od oblasti netvorenej dolom do jamky a kanálový bit typu „O je reprezentovaný na záznamovom médiu neprítomnosťou prechodu. Skrutkovitá informačná stopa je rozdelená do elementárnych buniek, t. j. bitových buniek. Na záznamovom médiu tieto bunky tvoria prstencovú štruktúru, ktorá zodpovedá rozdeleniu prúdu kanálových bitov v čase (doba periódy je jeden bit).For example, the encoded signal is recorded on an optical recording medium. The signal has the form WF shown in FIG. 1b. The signal is stored on the recording medium in a helical information structure. The information structure comprises a sequence of a plurality of superbioks, for example of the type shown in FIG. 8. The SB1 super block comprises a sync bit block SYN _t , which is implemented as shown in FIG. 4, and a number (in the depicted embodiment 33) of block of channel bits each having ni + n ₂ bits BCi, BC ₂ ....... BC33. A "1" type bit is represented by a transition in the recording medium, for example, from a non-down area to a well, and a "0" type bit is represented on the recording medium by the absence of a transition. The helical information track is divided into elementary cells, ie, bit cells. On the recording medium, these cells form an annular structure that corresponds to the distribution of the stream of channel bits over time (the period of time is one bit).

Nezávisle od obsahu informačných a oddeľovacích bitov môže byť na záznamovom médiu rozlíšený veľký počet podrobností. Pre médium , znamená obmedzenie hodnoty k, že maximálna vzdialenosť medzi dvomi za sebou idúcimi prechodmi je k +1 bitových buniek. Najdlhšia jamka (alebo žiadna jamka) má preto dĺžku k + 1 bitových buniek. Obmedzenie d znamená, že minimálna vzdialenosť medzi dvomi za sebou idúcimi prechodmi je d + 1. Najkratšia jamka (alebo žiadna jamka) má preto dĺžku d + 1 bitových buniek. Okrem toho je tu v pravidelných vzdialenostiach jamka maximálnej dĺžky, po ktorej nasleduje alebo pred ktorou leží časť prostých jamiek (t. j. časť .žiadna jamka) maximálnej dĺžky. Táto štruktúra je časťou bloku synchronizačných bitov.Irrespective of the content of the information and separation bits, a large number of details can be distinguished on the recording medium. For the medium, limiting the value of k means that the maximum distance between two successive transitions is k +1 bit cells. Therefore, the longest well (or no well) has a length of k + 1 bit cells. Restriction d means that the minimum distance between two consecutive transitions is d + 1. The shortest well (or no well) is therefore d + 1 bit cells in length. In addition, at regular intervals, there is a well of maximum length, followed or preceded by a portion of the plain wells (i.e., no well portion) of the maximum length. This structure is part of a block of sync bits.

Pri uvedenom uskutočnení sa k = 10, d = 2 a superblok SBi obsahuje 588 kanálových bitových buniek. Superblok SBi obsahuje blok synchronizačných bitov s 27 bitovými bunkami a 33 blokmi kanálových bitových buniek, z ktorých každý má 17 (14 + 3) kanálových bitových buniek.In said embodiment, k = 10, d = 2 and the SB1 super block comprises 588 channel bit cells. The SB1 super block includes a block of sync bits with 27 bit cells and 33 channel bit cell blocks, each having 17 (14 + 3) channel bit cells.

Obr. 10 súborne rekapituluje vyššie podrobne vysvetlený spôsob podľa vynálezu na príklade riadenia hodnoty číslicového súčtu vhodnou voľbou polohy logických jednotiek, vkladaných do oddeľovacích blokov. Príklad ja demonštrovaný na dieičej blokovej zostave SB pozostávajúcej z dvoch blokov m informačnýchFig. 10 summarizes the method of the invention explained in detail above in an exemplary manner by controlling the digital sum value by appropriately selecting the position of the logical units inserted in the separator blocks. An example is demonstrated on a partition block assembly SB consisting of two blocks m of information

-32bitov a dvoch blokov n₂ oddeľovacích bitov, pričom n, = 14, n₂ = 3, d = 2 í k = 3. Umiestnenie jednotkového bitu do oddeľovacích blokov podľa zásad spôsobu podľa vynálezu vyvolá päť možných kombinácií v danej dielčej blokovej z< (stave, označených ako dielčie blokové zostavy SBu, SB_12l SBw, SB₁₄ a SB₁₅. Vbženie logickej jednotky vyvolá zmenu modulácie sekundárne modulovaného dvojfázového signálu tým, že sa v mieste oddeľovacieho bloku objaví (pri badne neobjaví) ďalšia fázová zmena. Ak sa vychádza z predpokladu, že hcdnota číslicového súčtu na začiatku sledovaného signálu sa rovná 0, vyvolá vytv orená zmena modulácie hodnoty číslicového súčtu, uvedené pri každej blokovej zc stave na pravej strane obr. 10. Z obsahu obrázku je zrejmé, že najpriaznivejšia hodnota sa získa pri kombinácii blokovej zostavy SBi₂, kde je hodnota +1, zatiaľ čo najväčšie nevyváženie jednosmernou prúdovou zložkou sa získa pri blocovej zostave SB₁₄, kde hodnota číslicového súčtu dosahuje veľkosť +7. Pre ďalší prenos sa tak spustí kombinácia zodpovedajúce dielčej blokovej zostave SB₁₂.-32 bits and two blocks of n ₂ separating bits, where n, = 14, n ₂ = 3, d = 2 i k = 3. Placing a unit bit in the separating blocks according to the principles of the method of the invention raises five possible combinations in a given sub-block of < (the state indicated as sub-block assembly of the SBU, SB _{12 liters} SBW, SB ₁₄ and SB _15th Vbženie logic unit will change the modulation of secondary modulated two-phase signal that is in place separating the block appears (the badne appears) next phase change. If is based on the assumption that the digital sum value at the beginning of the monitored signal is equal to 0, the created modulation change of the digital sum value shown for each block state on the right side of Fig. 10 is evoked. a combination of the SBi ₂ block assembly, where the value is +1, while the largest unbalanced DC component is obtained at block assembly SB ₁₄ , where the value of the digital sum reaches a value of +7, so the combination corresponding to the block assembly SB ₁₂ is started for further transmission.

Priemyselná využiteľnosťIndustrial usability

II

Modulátor, prenosový kanál, napríklad optické záznamové médiun a demodulátor môžu spolu byť časťou nejakého systému, napríklad v systéme prenosu analógovej informácia (hudba, reč) na číslicovú informáciu, ktorú je zaznamenaná na optickom záznamovom médiu. Informácia zaznamenaná na záznamovom médiu (alebo jej kópia) môže byť reprodukovaná zariadením, ktor 3 je vhodné na reprodukciu toho typu informácie, ktorý bol zaznamenaný na záznamovom médiu.The modulator, the transmission channel, for example, the optical recording medium and the demodulator may together be part of a system, for example, in a system for transmitting analogue information (music, speech) to digital information that is recorded on the optical recording medium. The information recorded on the recording medium (or a copy thereof) may be reproduced by a device 3 suitable for reproducing the type of information recorded on the recording medium.

Prevodný obvod obsahuje predovšetkým analógový číslicový prevodník na premenu analógového signálu (hudba, reč), ktorý má byť zaznamenaný, na číslicový signál vopred určeného formátu, t. j. kódovanie zdroja. Okrem toho mč že prevodný obvod obsahovať časť sústavy na opravu chýb. V prevodnom obvode je číslicový signál menený na formát, pomocou ktorého môžu byť chyby, ktoré sa predovšetkým vyskytujú pri čítaní zo záznamového média, opravené v zariadení na reprodukciu signálu. Systém na korekciu chýb, ktorý je vhodný na tento účel, 'e popísaný v japonských patentových prihláškach Sony Corporation č. 14539 z 21 051980 a z 05 06 1980.In particular, the conversion circuit comprises an analogue digital converter for converting the analogue signal (music, speech) to be recorded into a digital signal of a predetermined format, i. j. source coding. In addition, the conversion circuit may include part of the error correction system. In the conversion circuit, the digital signal is converted to a format by which errors, particularly occurring when reading from the recording medium, can be corrected in the signal reproducing apparatus. An error correction system suitable for this purpose is described in Japanese patent applications Sony Corporation no. 14539 of 21 051980 and 05 06 1980.

-33Číslicový signál chránený proti chybám sa potom vedie do vyššie popísaného modulátora, t. j. dochádza ku kanálovému kódovaniu, na premenu na číslicový signál, ktorý je prispôsobený vlastnostiam kanálu. Okrem toho sa privádza synchronizačná kombinácia a signál sa uvádza do vhodného rámcového formátu. Takto získaný signál sa použije na získanie riadiaceho signálu, napríklad pre laser (NRZ - mark formát), pomocou ktorého sa na záznamové médium nanesie skrutkovitá informačná štruktúra v podobe jamiek, prípadne úsekov bez jamiek, s vopred určenými dĺžkami.The error-protected digital signal is then routed to the modulator described above, i. j. channel coding occurs to convert to a digital signal that is adapted to the characteristics of the channel. In addition, the synchronization combination is supplied and the signal is brought to a suitable frame format. The signal thus obtained is used to obtain a control signal, for example for a laser (NRZ - mark format), by means of which a helical information structure in the form of wells or non-well sections with predetermined lengths is applied to the recording medium.

Záznamové médium alebo jeho kópia môže byť snímané pomocou zariadenia na reprodukciu informačných bitov, odvodených zo záznamového média. Za týmto účelom zariadenie obsahuje modulátor, ktorý už bol podrobne popísaný, dekodérovú časť systému na ochranu proti chybám a číslicovoanalógový prevodník na rekonštrukciu repliky analógového signálu, ktorý bol pred tým privedený do prevodného obvodu.The recording medium or a copy thereof may be scanned by the apparatus for reproducing information bits derived from the recording medium. To this end, the device comprises a modulator as described in detail, a decoder part of the error protection system and a digital-to-analog converter for reconstructing a replica of the analog signal previously fed to the conversion circuit.

Vynález je z uvedených dôvodov priemyselne využiteľný predovšetkým pri prenose číslicových dát vnorme CD-Audio alebo CD-ROM a uplatňuje sa pri prepojovaní dvoch fyzických optimálnych prenosových parametroch. Na uskutočňovanie spôsobu podľa vynálezu je v priemyselnej miere možné realizovať podľa jeho princípov zapojenie na kódovanie, obsahujúce nástroje na spracovávanie číslicového elektrického signálu, vykonávajúce jednotlivé pochody spôsobu. Toto zapojenie je potom súčasťou záznamového zariadenia na diskový nosič záznamu. Spôsob podľa vynálezu v jeho dekódovacej fáze potom vytvára v dôsledku skladby pochodov pri kódovacej a dekódovacej fáze spôsobu prenosu informačných dát podľa vynálezu podmienky na relatívne jednoduchú stavbu dekódovacieho zariadenia, čo umožňuje jeho cenovú dostupnosť pre bežného spotrebiteľa a široká rozšírenie ako spotrebného tovaru, napríklad vo forme prehrávača kompaktných diskov. Ďalšie priemyselné využitia vynálezu sú zrejmé z popisu a z charakteristík fyzického sériového kanála v stati o podstate vynálezu.For this reason, the invention is industrially applicable, in particular, for the transfer of digital data, including CD-Audio or CD-ROM, and is used in the interconnection of two optimal physical transmission parameters. In order to carry out the method according to the invention, it is possible in an industrial sense to realize, according to its principles, a coding connection comprising digital signal processing tools executing the individual processes of the method. This connection is then part of the recording device on the record carrier. The method according to the invention in its decoding phase then creates conditions for a relatively simple construction of the decoding apparatus due to the coding and decoding phase of the information data transmission method according to the invention, making it affordable to the general consumer and widely available as consumer goods, for example compact disc players. Other industrial uses of the invention are apparent from the description and characteristics of the physical serial channel in the essence of the invention.

Claims (7)

PATENTOVÉNÁROKYPATENTOVÉNÁROKY 1. Spôsob prenosu informačných dát, napríklad zvukových dát, preveder ých do číslicovej formy reprezentovanej elektrickými signálmi a kódovaných v binárnom kóde ako dátové slová, pri ktorom sa dátové slová v m-bitovo.n kóde kódujú na dekódovateľhé dátové slová v n-bitovom kóde , kde m je počet kanálových bitov na jedno kódové slovo v prvom kóde vo forme celé h) čísla väčšieho alebo rovnajúceho sa 4 a n je počet kanálových bitov na jedno kódované dátové slovo v druhom kóde, väčšie ako m, pričom jednotlivé bloky n-kanálových bitov, reprezentatívne pre jednotlivé dátové slová v d uhom kóde, sa prevádzajú vo fyzickom sériovom kanáli na sled postupných a navzájom prestriedaných bitových informačných blokov s počtom ni= n titov a bitových oddeľovacích blokov s počtom Π2 bitov, pričom v postupnom slede jednotlivých bitov za sebou nasledujúcich v informačnom bloku ιη bito a v oddeľovacom bloku n₂ bitov sú kanálové bity s logickou hodnotou 1 od seba oddeľované najmenej d kanálovými bitmi a najviacej k kanálovými bi mi s logickou hodnotou 0, kde d je väčšie alebo rovnajúce sa 2 a k je najviac r cvné n-4, pričom uvedené bity sú fyzicky prítomné v uvedenom fyzickom série vom kanáli aspoň v časti priebehu prenosu dát ako zodpovedajúce moduácie elektrického signálu a uvedené informačné bloky a oddeľovacie blok;' sú prítomné ako po sebe nasledujúce dielčie signály usporiadané v mmci uvedeného modulovaného elektrického signálu, v ktorom sú dáta prenášnné, vyznačujúci sa fym.j že pred vypustením po sebe nasledujúcich dielčich signálov na prenosové vedenie v druhom kóde sa postupne zostaví vždy di slči blok obsahujúci najmenej jeden oddeľovací blok n₂ jednotkových sta/ov signálu zodpovedajúcich oddeľovacím bitom a najmenej jeden po r cm nasledujúci informačný blok m jednotkových stavov signálu zodpovedajúc ^!ch informačným bitom, pričom do každého oddeľovacieho bloku tejto dielnej blokovej zostavy sa vloží na všetky miesta kanálových bitov najprv jednotke vý stav signálu odpovedajúci logickej nule, načíta sa počet jednotkových stav cv signálu, zodpovedajúcich logickej nule, medzi jednotkovými stavmi signtlu zodpovedá júcimi poslednej logickej jednotke v každom predchádzajúce m informačnom bloku a pred jednotkovým signálovým stavom zodpovedajúc mA method of transmitting information data, such as audio data, converted to a digital form represented by electrical signals and coded in binary code as data words, wherein the data words in the m-bit.n code are coded into decodable data words in the n-bit code where m is the number of channel bits per code word in the first code in the form of an integer h) a number greater than or equal to 4 and n is the number of channel bits per code word in the second code greater than m, , representative of the individual data words in an angle code, are converted in a physical serial channel into a sequence of successive and reciprocal bit information blocks with a number of n = n titles and bit separator blocks with a number of Π2 bits, information block ιη bito and in the separation block n ₂ bits are k anal bits with a logic value of 1 separated by at least d channel bits and at most to channel bits with a logical value of 0, where d is greater than or equal to 2 if the most significant is n-4, said bits being physically present in said physical a series of channels at least in part in the course of the data transmission as corresponding to the modulation of the electrical signal and said information blocks and a separation block; They are present as successive sub-signals arranged in mmci of said modulated electrical signal, in which the data is transferable, characterized in that, before the successive sub-signals are transmitted to the transmission line in the second code, a sequential block containing at least one separating block n of ₂ unit states of the signal corresponding to the separating bits and at least one r / cm following the information block m of the unit states of the signal corresponding to the separating bits ^. information signal bits, the signal state corresponding to logic zero being inserted into each unit bit of the channel block first in each separating block of this sub-block assembly, the number of unit states cv of the signal corresponding to logic zero is read between the unit states of the signal corresponding to the last logical unit in each preceding m information block and before the unit signal state corresponding to m -35najbližšej nasledujúcej logickej jednotke v ďalšom informačnom bloku a porovná sa s najvyššie prípustným počtom k bitov, pričom v oddeľovacích blokoch ležiacich v nepretržitom slede jednotkových stavov signálu zodpovedajúcich logickej nule s počtom väčším než k sa tento sled preruší nahradením jedného jednotkového stavu signálu zodpovedajúceho logickej nule jednotkovým stavom signálu zodpovedajúcim logickej jednotke pri súčasnom splnení podmienky počtu a! logických núl na predchádzajúcich a nasledujúcich miestach kanálových bitov d < k, to sa vykoná postupne pre každé bitové miesto oddeľovacieho bloku uvedenej dielčej blokovej zostavy v ľubovoľnom poradí a z ľubovoľného východiskového stavu na bitových miestach oddeľovacieho bloku, všetky tieto sledové kombinácie obsahujúce oddeľovacie bity splňujúce podmienku d < a,^ k sa podržia v pamäti, načo sa z každej tejto kombinácie odvodí dvojfázový elektrický signál s premenou fázy v mieste jednotkových stavov signálu zodpovedajúcich logickej hodnote 1, pre každý tento fázovo modulovaný elektrický signál sa načíta počet elektrických impulzov zodpovedajúcich bitom od začiatku informačného signálu, v ktorých má signál prvú binárnu hodnotu a počet elektrických impulzov zodpovedajúcich bitom, v ktorých má odvodený signál druhú binárnu hodnotu, z týchto načítaných hodnôt sa vzájomným odpočítaním oboch počtov elektrických impulzov monitoruje hodnota číslicového súčtu za posledným bitom dielčieho bloku a prepustí sa pre ďalší prenos ako dieičí elektrický signál tá kombinácia informačných blokov m informačných bitov a oddeľovacích blokov Π2 oddeľovacích bitov, pre nižšie zavedeným binárnym hodnotám v oddeľovacom bloku alebo blokoch zodpovedá najnižšia monitorovaná hodnota číslicového súčtu za uvedenou dielčou blokovou zostavou.-35 the next subsequent logical unit in the next information block, and compared with the maximum allowable number of k bits, wherein in the separation blocks lying in a continuous sequence of logical zero unit states with a number greater than k, this sequence is interrupted by replacing one logical zero signal unit the unit state of the signal corresponding to the logical unit while satisfying the condition of number a! logical zeros at the preceding and subsequent channel bit locations d < k, this is performed sequentially for each bit location of the separation block of said sub-block assembly in any order and from any starting state at the bit location of the separation block. and, k is retained in memory, whereby a biphasic electric signal with a phase conversion at the location of the unit states of the signal corresponding to logic value 1 is derived from each of these combinations, for each phase modulated electric signal the number of electrical pulses corresponding to bits a signal in which the signal has a first binary value and the number of electrical pulses corresponding to the bits in which the derived signal has a second binary value, from these read values, by subtracting both counts The pulse rate monitors the value of the digital sum after the last bit of the sub-block and passes on for further transmission as the electrical signal the combination of the information bits m of the information bits and the separating blocks Π2 of the separating bits. the sum after said sub-block assembly. 2. Spôsob podľa nároku 1 ^-vyznačujúci sa tým, že sa prenos signálu zodpovedajúci zvolenej kombinácii binárnych hodnôt vložených do oddeľovacích blokov n₂ oddeľovacích bitov zdrží pre zavedenie synchronizačného bloku, nasledovaného synchronizačným oddeľovacím blokom, na konci sledu informačných blokov m informačných bitov, preloženého oddeľovacími blokmi n₂ oddeľovacích bitov, zodpovedajúceho jednému rámcu dátového prúdu, zakončeného oddeľovacím blokom n₂ Method according to claim 1, characterized in that the signal transmission corresponding to the selected combination of binary values inserted in the separation blocks n _{2 of the} separation bits is delayed for introducing a synchronization block, followed by the synchronization separation block, at the end of the information block m of information bits translated. by separating blocks n _{2 of} separating bits corresponding to one frame of the data stream terminated by separating block n ₂ -36oddeľovacích bitov a pred prvým informačným blokom ďalšieho naslec ujúceho rámca dátového prúdu, pri čom uvedený synchronizačný blok obsah jje n_syn synchronizačných kanálových bitov, zahrňujúcich dvakrát opakovaný sled jednotkového stavu signálu zodpovedajúceho logickej jednotke na zači. itku a S nasledujúcich jednotkových stavov signálov zodpovedajúcich logickým nulám, • I kde S je celé číslo väčšie ako k, pričom na kanálových bitových miestach oddeľovacieho synchronizačného bloku sa zavedú jednotkové stavy signálu zodpovedajúce logickej nule a najmenej jeden jednotkový stav signálu zodpovedajúci logickej jednotke, načíta sa počet jednotkových stavov signálu zodpovedajúcich logickej nule medzi týmto jednotkovým stavom signálu zodpovedajúcemu logickej jednotke a prvým jednotkovým stavom : ignálu zodpovedújúcim logickej jednotke v nasledujúcom in formačnom bloku, načítaný počet jednotkových stavov signálu zodpovedajúcich logickej n Jle sa porovná s najvyššie prístupným počtom k bitov a najnižšie prístupným pot tom d bitov, pričom postupne na každé bitové miesto v synchronizačnej od deľovacom bloku sa zavedie jednotkový stav signálu zodpovedajúci Ic gickej jednotke a v pamäti sa podržia všetky kombi nácie vyhovujúce podmieni- e d < a₂s k, kde a₂je počet načítaných jednotkových stavov signálu zodpovedá úcich logickej nule, načo sa pre každú takúto kombináciu odvodí dvojfázový elektrický signál s premenou fázy v mieste jednotkového stavu sipnálu zodpovedajúceho logickej hodnote 1, a pre každý takýto signál sa načíta počet elektrických impulzov zodpovedajúcich počtu bitov od začiatku informač 1ého signálu, v ktorých má odvodený signál prvú binárnu hodnotu a počet elektrických impulzov zodpovedajúcich počtu bitov, v ktorých má signál d uhú binárnu hodnotu, z týchto načítaných hodnôt sa vzájomným odpočítaním p očtu načítaných impulzov monitoru je hodnota číslicového súčtu za posledným b tom a pre ďalší prenos sa prepustí ako dielči elektrický signál tá kombinácia informačných blokov n_t informačných bitov, oddeľovacích blokov n₂ oddeľovacích bitov, synchronizačných blokov n_syn bitov, a synchronizačr ých oddeľovacích blokov n^s bitov v tejto dielčej blokovej zostave, zodpoveds 'úci jednému rámcu dátového prúdu, pre nižšie zavedeným binárnym hodnotán v synchronizačných oddeľovacích blokoch zodpovedá najnižšie monitorov: iná-36oddeľovacích bit and before the first block of information of the next frame naslec transporting a data stream, what the content of the sync block n j is _{the son} of synchronizing channel bits, comprising a repeated sequence of two of the unit status signal corresponding to the logical drive to start. and S of the following unit states of the signals corresponding to logical zeros, • Even where S is an integer greater than k, the unit bit states of the logical zero and at least one signal unit corresponding to the logical unit are loaded at the channel bit points of the separation sync block. the number of unit states of the signal corresponding to logic zero between this unit state of the signal corresponding to the logical unit and the first unit state: of the signal corresponding to the logical unit in the following information block, the counted number of unit states of the signal corresponding to the logical n then d bits, where each bit point in the synchronization from the splitting block is successively loaded with a unit state of the signal corresponding to the Ic unit and holding all the combi matching the refinement podmieni- before <a ₂ de, _2, and wherein the number of the read signal corresponding to states of the unit right before your eyes logic zero, then for each such combination is derived biphasic electrical signal conversion stage in place of the unit sipnálu state corresponding to logic 1, and for each such a signal the number of electrical pulses corresponding to the number of bits from the beginning of the information signal in which the derived signal has a first binary value and the number of electrical pulses corresponding to the number of bits in which the signal d has a binary value is counted from these read values the count of the monitor pulses is the value of the digital sum after the last bit, and the combination of information blocks n _{t of} information bits, separating blocks n ₂ separating bits, sync blocks n _syn bits, and sync of the bits of the bits in this subblock, corresponding to one frame of the data stream, for the binary values introduced below in the sync separation blocks corresponds to the lowest monitors: other -37hodnota číslicového súčtu za touto blokovou zostavou od začiatku informačného signálu.-37the value of the digital sum after this block assembly from the beginning of the information signal. 3. Spôsob podľa nároku 1 alebo 2^/yznačujúci sa tým, že sa prenášaný signál kódovaný do n-bitových slov v druhom kóde dekóduje na m-bitové slová v prvom kóde, pričom jednotkové stavy signálu zodpovedajúce bitom prenášaného signálu v n-bitovom kóde sú prijímané sériovo a sú predkladané zmeškávaciemu prostriedku, takto zmeškané jednotkové stavy signálu zodpovedajúce bitom, sú podrobené logickému sčítaniu, načo sa signálové bity sériovo vyšetrujú na detekciu synchronizačného slova, pričom detekcia synchronizačného slova generuje signál zodpovedajúci štartovaciemu momentu, pričom detekciou synchronizačného slova sa cyklicky generujú časové signály majúca dĺžku informačného bloku ni jednotkových stavov signálu zodpovedajúcich informačným bitom a oddeľovacieho bloku n₂ jednotkových stavov signálu zodpovedajúcich oddeľovacím bitom, pričom koniec každého cyklického časového signálu aktivuje dekódovanie n, najneskoršie prijatých bitov po logickom súčte na m-bitové kódové slovo v prvom kóde, pričom uvedené dĺžky časových signálov v bitových intervaloch sa synchronizujú určením frekvencie kanálových bitov zo sériovo prijaté ho bitového signálu.The method of claim 1 or 2, wherein the transmitted signal encoded into the n-bit words in the second code is decoded into m-bit words in the first code, wherein the unit state of the signal corresponding to the bits of the transmitted signal in the n-bit code. are received serially and are presented to the missed means, thus missed unit states of the signal corresponding to the bits, are subjected to a logical addition, after which the signal bits are serially investigated for the sync word detection, the sync word detection generates a signal corresponding to the starting moment. a time signal having a length of the information unit by using add signal state corresponding to information bits and a block of _n2 separation unit separating the signal state of the corresponding bits, the end of each cyclical time signal enables the decoding n, the latest received bits after logical addition to the m-bit codeword in the first code, wherein said lengths of time signals at bit intervals are synchronized by determining the frequency of the channel bits from the serially received bit signal. 4. Spôsob podľa ktoréhokoľvek z nárokov 1 až 3/vyznačujúci sa tým, že n₁=n=14, n₂=3 a m=8.Method according to any one of claims 1 to 3, characterized in that n ₁ = n = 14, n ₂ = 3 and m = 8. 5. Zapojenie na uskutočňovanie spôsobu podľa ktoréhokoľvek z nárokov 1, 2 alebo 4 vyznačujúce sa tým, že obsahuje zdroj (51) m-bitových dátových slov s dátovým výstupom (511), pripojeným k dátovému vstupu (521) kóderu (52) na n-bitové slová, ktorého dátový výstup (523) je spojený s prvou sekciou (54) posledných kódových slov prvého dátového registra (58A), ktorý ďalej obsahuje druhú sekciu (55) pre aktuálne oddeľovacie bloky, pričom táto prvá sekcia (54) má výstup (542) napojený na vstup (561) prvej sekcie (56) pre predchádzajúce oddeľovacie bitové bioky, pričom druhá sekcia (55) prvého dátového registra (56A) má svoj dátový vstup (553) pripojený k dátovému výstupu pamäťovej jednotky (72) oddeľovacích bitových blokov, obsahujúcichA wiring for carrying out a method according to any one of claims 1, 2 or 4, characterized in that it comprises a source (51) of m-bit data words with a data output (511) connected to the data input (521) of the encoder (52) on it. - bit words, the data output (523) of which is coupled to the first section (54) of the last code words of the first data register (58A), further comprising a second section (55) for the current partitioning blocks, the first section (54) having output (542) coupled to the input (561) of the first section (56) for the previous bit separator bits, the second section (55) of the first data register (56A) having its data input (553) coupled to the data output of the separation bit bit unit (72) blocks containing -38pamäť (53), ktorá má štyri druhé výstupy (532) pripojené k multiplex sru (62), ktorého výstup je pripojený k dátovému vstupu (571) druhej sekcie (57) druhého dátového registra (58B), pričom prvá sekcia (54) prvého cátového registra (58A) má prvý výstup (541) spojený s prvým vstupom (691) cétektora (69) porušenia kritéria hodnoty d, k a tretí výstup (543) spojený i prvým vstupom (631) detektora (63) hodnoty číslicového súčtu, ktorého drul ý vstup (632) je spojený s prvým výstupom (551) druhej sekcie (55) prvého d átového registra (58A), ktorého druhý výstup (552) je pripojený k druhému vstuf u (692) detektora (69), ktorého tretí vstup (693) je pripojený k výstupu (56: ί) prvej sekcie (56) druhého dátového registra (58B), pričom detektor (69) má výstup (694) spojený s prvým vstupom (721) pamäti príznakových bitov, ktorýc i druhý vstup (722) je pripojený k výstupu (601) generátora (60) druhotného časového signálu, pri čom detektor (63) hodnoty číslicového súčtu má výstup (633) pripojený k prvému vstupu (641) pamäti (64) hodnoty číslicového súčtu, ktorého výstup (644) je spojený so vstupom (651) detektora (65) min málnej hodnoty číslicového súčtu, pričom tento detektor (65) má výstup (652) pripojený k voliacemu vstupu multiplexora (62), pričom generátor (6() druhotného časového signálu má svoje ďalšie výstupy pripojené k vstupu detektora (63) hodnoty číslicového súčtu, detektora (69) porušenia Iritéria hodnoty d, k a pamäti (53) a má vstup (602) pripojený k ovládaciemu vc deniu (68) pripojenému k riadiacemu výstupu (661) generátora (66) primárneho časového signálu, pričom toto ovládacie vedenie (68) je ďalej spojené s riadiacim vstupom (523) kódera (52) a riadiacim vstupom (654) detektora (65) minimálnej hodnoty číslicového súčtu, pričom riadiaci výstup (661) gene. átora (66) primár neho časového signálu je ďalej spojený s aktivačným vstjpom (563) prvej sekcie (56) druhého dátového registra (58B) a aktivačným vst ipom (572) druhej sekcie (57), majúcej sériový výstup (573) a pričom generátoi (66) primárneho časového signálu má štartovací vstup (662).- a memory (53) having four second outputs (532) coupled to a multiplexed array (62), the output of which is connected to a data input (571) of a second section (57) of a second data register (58B), the first section (54) The first output register (58A) has a first output (541) associated with the first input (691) of the deterioration criterion (69), and a third output (543) connected with the first input (631) of the digital sum value detector (63). the second input (632) is connected to the first output (551) of the second section (55) of the first data register (58A), the second output (552) of which is connected to the second inlet (692) of the detector (69), the third input (693) is coupled to the output (56: ί) of the first section (56) of the second data register (58B), the detector (69) having an output (694) associated with the first flag bit memory input (721), 722) is connected to the output (601) of the secondary time signal generator (60) 11, wherein the digital sum value detector (63) has an output (633) connected to a first input (641) of a digital sum value memory (64) whose output (644) is connected to an input (651) of the minimum value detector (65). the digital detector (65) having an output (652) connected to the multiplexer select input (62), the secondary time signal generator (6) having its other outputs connected to the digital sum value detector input (63), the detector (69) a violation of the d, k and k memory criteria (53) and has an input (602) connected to a control day (68) connected to the control output (661) of the primary time signal generator (66), the control line (68) being further coupled with the encoder control input (523) and the digital sum minimum detector (654) control input (654), wherein the control output (661) gene. The primary time signal generator (66) is further coupled to the activation input (563) of the first section (56) of the second data register (58B) and the activation input (572) of the second section (57) having a serial output (573) and wherein the generators (66) the primary time signal has a start input (662). 6. Zapojenie podľa nároku ^vyznačujúce sa tým, že dátový vstup (553) d uhej sekcie (55) prvého dátového registra (56A) je spojený s výstupom (531) pamäte (53) oddeľovacích bitových blokov.Connection according to claim 6, characterized in that the data input (553) in the second section (55) of the first data register (56A) is connected to an output (531) of the memory bit block memory (53). -397. Zapojenie podľa nároku 5yvyznačujúce sa tým, že dátový vstup (553) druhej sekcie (55) prvého dátového registra (58A) je spojený s výstupom multiplexora (62).-397. Connection according to claim 5, characterized in that the data input (553) of the second section (55) of the first data register (58A) is connected to the output of the multiplexer (62). 8. Zapojenie podľa nároku 5, vyznačujúce sa tým, že jeho sériový vstup (21) je pripojený jejfcfak k prvému vstupu súčtového obvodu (22) a je^ak cez spomaľovací člen (23) k druhému vstupu súčtového obvodu (22), pričom výstup súčtového obvodu (22) je pripojený k posuvnému registru (24), majúcemu všetky dátové výstupy (241) jeho po sebe na sledujúcich stupňov pripojené ku vstupom (251) detektora (25) synchronizačného slova, pričom iba Πι prvého stupňa (241 A) je pripojené k dekóderu (81), pričom sériový vstup (21) je ďalej pripojený k synchronizačnému členu (82) bitov, ktorého výstup je pripojený k čítaciemu vstupu (831) čítača (83) cyklov ni + n₂ impulzov, pričom tento čítač (83) cyklov má vstup (832) opätovného nastavenia pripojený k detekčnému výstupu (26) detektora (25) synchronizačného slova, pričom dekóder (81) dátových slov má aktivaný vstup (84) pripojený k výstupu (85) cyklov čítača (83) a pričom dekóder (81) má ďalej m-dátových výstupov (812) m-bitového slova.Connection according to claim 5, characterized in that its serial input (21) is connected to its first input of the summation circuit (22) and is via a deceleration member (23) to the second input of the summation circuit (22), the output the sum circuit (22) is connected to a shift register (24) having all data outputs (241) of its successive stages connected to the inputs (251) of the sync word detector (25), with only Πι of the first stage (241 A) being connected to a decoder (81), the stock inlet (21) is further coupled to a synchronization member (82) bits, the output of which is connected to the count input (831) a counter (83) cycles ni + _n2 pulses, said counter (83 1) the resetting input (832) is connected to the detection output (26) of the sync word detector (25), wherein the data word decoder (81) has an activated input (84) connected to the output (85) of the counter (83); The m decoder (81) further has m-data outputs (812) of the m-bit word.