DE2135350A1 - Verfahren und Anordnung zur Datenver arbeitung - Google Patents
Verfahren und Anordnung zur Datenver arbeitungInfo
- Publication number
- DE2135350A1 DE2135350A1 DE19712135350 DE2135350A DE2135350A1 DE 2135350 A1 DE2135350 A1 DE 2135350A1 DE 19712135350 DE19712135350 DE 19712135350 DE 2135350 A DE2135350 A DE 2135350A DE 2135350 A1 DE2135350 A1 DE 2135350A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- pulse
- pulses
- output
- limiter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Description
International Computer Produces, Inc. (Prio 16. JuIi 197O
601 Dooley Road üs 55,445 - 8289)
Addision, Texas 75234/V.St.A.
Verfahren und Anordnung zur Datenverarbeitung
Die Erfindung bezieht sich auf die Verarbeitung von seriellen Daten und insbesondere auf ein verbessertes Datenkodiersystem
auf Grund einer Quartär-Logik. Die Erfindung eignet sich besonders für Systeme mit Magnetbandkassetten. Sie ist jedoch
auch für andere Datenübermittlungsanlagen-und andere Arten von Speichern, beispielsweise Lochkarten, geschriebenem Band,
lichtempfindlichem Land usw. geeignet.
Zur Zeit bestehen die zum Schreiben und Lesen von Informationen
auf Aufzeichnungsmediep verwendeten Anlagen im allgemeinen aus
einem von drei Typen. Bei dem ersten Anlagentyp werden die Daten auf einem Kanal aufgezeichnet, und Taktimpulse werden auf einem
benachbarten Kanal aufgezeichnet. Bei RB (Rückkehr zur Grundmagnetisierung) - Anlagen wird jedes Mal beim Auftreten eines
ausgewählten Bits ein Impuls gebildet. Bei NRZ - Anlagen erfolgt
bei jeder Änderung des Bit-Zeichens eine Änderung der Stufe. Im Datenkanal werden zvrischen laformationsbytes Lücken
und zwischen Blöcken oder Datensätzen längere Lücken gebildet.
Die Wiedergewinnung von Daten ist zeitunabhängig,jedoch ist
die Begrenzung (Trennung von Daten) zeitabhängig. Es ist außer-
109884/1910
dem schwierig, Fehler infolge Verlustes von Taktimpulsen oder Datenimpulsen zu ermitteln. In einer zweiten Anlage, einer
sogenannten NRZI - Anlage erfolgt bei jedem Auftreten einer binären "1" eine Zustandsänderung in einem Kanal, und im
anderen Kanal erfolgt bei jedem Auftreten einer binären "o"
eine Zustandsänderung. Bei dieser Anlage erfolgt die Wiedergewinnung
der Daten nacheinander und ist nicht zeitabhängig. Es ist jedoch im allgemeinen erforderlich, Lücken vorzusehen,
um zwischen Byts und Datenblöcken zu unterscheiden, so daß also die Begrenzung von Daten zeitabhängig ist. Die Anzeige von
Fehlern ist schwierig, und das Lesen der Information ist häufig von fraglicher Zuverlässigkeit.
Bei einem dritten Typ von Anlagen, den sogenannten Bi -Phasen Anlagen
werden die Takt- und die Datenimpulse in einem Kanal zusammengefasst, wobei mindestens eine Zustandsänderung bei
jeder Bitperiode erfolgt. Eine binäre "1" wird von einer binären "θ" durch eine zusätzliche Zustandsänderung während der Bitperiode
unterschieden. Eine Abwandlung dieser Anlage ist die sogenannte Manchester - Kodierung. Derartige Anlagen sind sowohl in der
Wiedergewinnung der Daten als auch bei der Begrenzung vollständig zeitunabhängig. In derartigen Anlagen sind Fehler nur sehr
schwer festzustellen.
Die Erfindung bezieht sich auf ein Verfahren und eine Anlage zur Verarbeitung von Binär-Daten in mindestens 2 Kanälen, die
sowohl während der Wiedergewinnung von Daten und während der
10988 4/1910
Begrenzung als auch zwischen Bytes und Datenblöcken selbst taktend und zeitunabhängig ist. Erfindungsgemäß wird eine
serielle Folge von Binär-Daten, die verarbeitet werden sollen,
mit einer Folge von Takt impulsen und e^Lner Folge von Begrenzerimpulsen
kodiert. Ein dem Takt zugeordneter Impuls wird synchron zu jedem Bit der Binär-Daten gebildet, und mindestens
ein Begrenzerimpuls mit einer vorbestimmten Beziehung zu jedem
Datenblock wird erzeugt. Die Binär-Datenblöcke können verschiedene
Längen haben. Somit ist es in einigen Fällen erwünscht, am Anfang oder am Ende jedes Byte aus Binär-Daten einen Begrenzerimpuls
vorzusehen, während in anderen Fällen nur ein Markierungsimpuls für jeden Datensatz oder eine Gruppe von
Datensätzen vorgesehen wird. Während es nach den Grundsätzen der Erfindung erforderlich ist, mindestens einen Begrenzerimpuls
zwischen benachbarten Paaren von zu begrenzenden bzw. zu trennenden Datenblöcken vorzusehen, ist es nicht notwendig, einen Begrenzerimpuls
am Anfang und am Ende einer seriellen Datenreihe zu verwenden, da das Fehlen von Datenimpulsen festgestellt
werden kann, um eine Begrenzungs- bzw. Trennungsfunktion zu bewirken. Die Binär-Daten, die Taktimpulse und die Begrenzerimpulse
werden zur Erzeugung von ersten und zweiten Ausgangssignalen mit jeweils "hohem" und "niedrigem" Zustand kodiert.
Werden zwei Kanäle verwendet, so ergeben sich in einem quartärkodierten Format 4 mögliche Datenzustände. Einer dieser Datenzustände
wird zur Bildung eines Raumes zwischen Dataibits und Markierungsdaten verwendet. 2 Datenzustände bezeichnen die
109884/1 910
Binärstellen "1" und "θ". Die 4 Datenzustände stellen ein
spezielles Zeichen dar, das beispielsweise beim Begrenzen verwendet wird und als ein Begrenzer bezeichnet wird,
Die beiden . Ausgangssignale werden unter Verwendung konventioneller
Technik auf 2 Kanälen aufgezeichnet oder übertragen. Wenn der Inhalt auf den beiden Kanälen gelesen wird, so erfolgt
eine Dekodierung, um die gewünschten Ausgangssignale zu erhalten', die getrennte Folgen von Binärdaten, Takt impulsen
und Begrenzerimpulsen enthalten, welche gegebenenfalls für
die weitere Verarbeitung der Daten verwendet werden können.
Zusätzlich zu den 4 Datenzuständen können weitere erhalten
werden, :' indem man wehr als 2 Kanäle vorsieht, um Begrenzerimpulse unterschiedlicher Eigenschaften für verschiedene
Arten von Begrenzern oder verschiedene Kategorien oder Datenstufen zu erhalten.
Die Binärdaten können zur Fehlerüberwachung ein Paritätsbit
enthalten. Die Erfindung ermöglicht außerdem eine verbesserte Fehlerüberwachung durch die zeitunabhängige Begrenzung.
Die Erfindung wird im folgenden an Hand der ein Ausführungsbeispiel zeigenden Figuren näher erläutert:
Figur 1 zeigt in einem Blockschaltbild das Prinzip der Erfindung.
109884/1 910
Figur 2 zeigt in einem Blockschaltbild schematisch ein Ausführungsbeispiel
eines Kodierers gemäß der Erfindung.
Figur J5 zeigt in Diagrammen Beispiele für Eingangssignale
des Kodierers gemäß Figur 2 und die erhaltenen Ausgangssignale.
Figur 4 zeigt in einem Blockschaltbild eine andere Kodiereinrichtung
gemäß der Erfindung.
Figur 5·zeigt in einem Blockschaltbild einen erfindungsgemäßen
Kodierer.
Figur 6 zeigt in Diagrammen die Arbeitsweise des Kodierers
gemäß Figur 5.
Figur 7 zeigt in einem Blockschaltbild ein bevorzugtes Ausführungsbeispiel
für einen erfindungsgemäßen Kodierer.
Figur 8 zeigt in Diagrammen die Betriebsweise des Kodierers gemäß Figur 7.
Figur 9 zeigt in einem Blockschaltbild eine bevorzugte Fehlererkennungsschaltung
gemäß der Erfindung.
Figuren 10a bis iod zeigen in Diagrammen die Fehlererkennung.
In einem bevorzugten Ausführungsbeispiel der Erfindung enthält
die Anlage im wesentlichen einen Kodierer 10, einen Dekodierer 12 und eine Datenverarbeitungseinrichtung 14, in der entweder
Daten aufgezeichnet oder übertragen werden. Die Datenverarbeitungseinrichtung enthält ein Paar Wandler 16a und 16b zur Zuführung
der kodierten Signale zu den Kanälen A und B eines Aufzeichnungsoder Übertragungsmediums sowie ein Paar Wandler 17a und 17b zur
109884/1910
213535Q
Wiedergewinnung der von den beiden Kanälen erhaltenen Informationen.
Zu verarbeitende Daten, die entweder aufgezeichnet oder übertragen
werden sollen, treten üblicherweise in paralleler Form von einer Datenquelle 11, beispielsweise einer zentralen Verarbeitungsanlage
auf. Diese parallelen Daten werden einer Serieneinrichtung Ij5 üblicher Bauart zugeführt, die dem Kodierer
10 auf der Leitung 18 eine Folge serieller Binärdaten und auf der Leitung 20 eine Reihe taktbezogener Impulse zuführt. Die
taktbezogenen Impulse werden synchron zu den Datenbits erzeugt. Haben die Taktimpulse die gewünschte Impulsbreite, so können
sie als taktbezogene Impulse dienen. Da in vielen Fällen die Taktimpulse selbst nicht die gewünschte Impulsbreite haben
können sie zum Triggern einer geeigneten Impulserzeugungsschaltung verwendet werden, beispielsweise eines moriostabiien
Multivibrators, um taktbezogene Impulse mit gewünschter Impulsbreite
synchron zu den Datenbits zu erzeugen.
Eine Reihe von Begrenzerimpulsen wird dem Kodierer 10 über die
Leitung 22 zugeführt. Zwischen jedem Paar benachbarter Datenblöcke ist mindestens ein Begrenzerimpuls vorgesehen. Am Anfang
oder am Ende jeder Reihe -/on Daten kann ein Begrenz er impuls gebildet werden, jedoch ist dies nicht unbedingt erforderlich,
da das Fehlen von Daten für die Begrenzung ausgenutzt werden
kann. Es ist zweckmäßig, als Begrenzerimpuls ein Signal zu verwenden, das üblicherweise von der Datenquelle zur Serienein-
10988 4/1910 .
richtung geleitet wird, wenn Daten zur Serienumwandlung zur
Verfügung stehen.
Der Kodierer 10 hat entsprechend der gewünschten zu kodierenden Signale eine Vielzahl von Ausgängen. Somit werden bei dem
dargestellten speziellen Ausführungsbeispiel der Erfindung 4 Ausgangszustände benötigt, und es sind 2 Kodiererausgänge
vorgesehen, von denen jeder einen möglichen "hohen" und einen möglichen "niedrigen" Zustand hat. Die Zahl der möglichen Ausgangszustände
ergibt sich aus 2n, wobei η die Zahl der Kodiererausgänge
ist. Sind also 3 Kodierer-Ausgänge vorhanden, so
stehen 8 Ausgangszustände für verschiedene Arten von Begrenzern
oder verschiedene Kategorien oder verschiedene Datenstufen zur Verfugung. In dem dargestellten Ausführungsbeispiel hat der
Kodierer 10 ein Paar Ausgangsleitungen 24a und 24b,die jeweils
einen "hohen" und einen "niedrigen" Zustand haben, wodurch sich 4 mögliche Zustände in einem Quartären Binärformat ergeben.
Die 4 möglichen Zustände sind in Tabelle 1 gezeigt, in der auch
die Verwendung der verschiedenen Ausgangszustände angegeben ist.
Kana O |
Tabelle I | gangszusti | md Bezeichnung | |
Kanal A | O | 1 B Aus | O | Leerstelle (B) |
O | 1 | Datenrückstellung (R) | ||
1 | 1 | oder (0) | ||
1 | 2 | Datensetzung (S)oder(1 | ||
O | 3 | Begrenzer (D) | ||
1 |
109884/1910
Die Ausgangszustände 1 und 2 sind diejenigen Datenkodierungen,
die jeweils die binäre "1" und "θ" bezeichnen. Der Ausgangszustand
.3 ist ein Begrenzer, der als spezielle Such- oder N
Trennkodierung verwendet wird.
Der Ausgangszustand O ist eine Leerstelle, die sieh zwischen
den anderen Paaren von Ausgangszuständen befindet und eine
Trennung zwischen Datenbits bildet. Durch das Vorsehen der Leerstelle zwischen allen Datenbits sind verschiedene Laufzeiten
in Übertragungssystemen und Verzerrungen, die die zeitliche Phasenbeziehung der Spur A bezüglich der Spur B in dem
Aufzeichnungssystem verschieben können, zulässig. Derartige Verschiebungen in Aufzeichnungs- oder Übertragungssystemen
können zu Verzerrungen der Leerstellen führen. Die Daten- und Begrenzerkodierungen sind jedoch zweckmäßigerweise so lang,
daß keine Zerstörungen durch die überlappenden Leerstellen entstehen.
Die Kodiererausgangssignale auf den Leitungen 24a und 24b
werden jeweils über Wandler iöa und 16b den Kanälen A und B zur Bearbeitung durch die Datenverarbeitungseinrichtung 14
zugeführt. Diese Datenirerarbeittsngseinrichtung enthält Wandler
16a und 16 b sum jeweiligen Einsohreiben der Daten in die
Kanäle A und B sowie Wandler l?a und 17b zum Lesen der bearbeiteten
Daten. Diese Dafcenverai^beltungseinrichtung kann ein
übertragungssystem mit Wandlern an den Klemmen oder, wie im
109884/1910
Im Ausführungsbeispiel angedeutet, ein Aufzeichnungssystem
sein, in welchem die Daten in Spuren 28a und 28b eines Aufzeichnungsmediums 33 eingeschrieben und aus diesen Kanälen
ausgelesen werden,~wenn der Antrieb 31 eine Relativbewegung
zwischen dem Medium 33 und den Wandlern 16a und 16b und 17a
und 17b erzeugt.
Während des Lesebetriebes wird die von den Kanälen A und B mittels der Wandler 17a und 17b erhaltene Information auf
den Leitungen 30a und 30b den Eingängen eines Dekodierers 12 zugeleitet. Die Ausgangssignale des Dekbdierers bestehen
aus einer Datenfolge auf der Leitung 32, einer Folge von Begrenzerimpulsen
auf der Leitung 3^ und einer Folge von Taktimpulsen auf der Leitung 36. Als Beispiel für andere mögliche
Ausgangssignale treten auf der Leitung 38 baten, auf der Leitung 40 Begrenzer und auf der Leitung 42 ein DCD-Impuls
(Daten-Takt-Begrenzer) auf. Bei jeder Dekodierung eines Taktimpulses oder eines Begrenzerimpulses ergibt sich ein DCD-Impuls.
Die Taktimpulse können zur Übertragung der Folge von Daten oder Daten in üblicherweise in ein Schieberegister 19
oder eine andere Auswerteinheit verwendet werden. Begrenzerimpulse werden zur Begrenzung verwendet, indem sie beispielsweise
ein Gatter 21 betätigen, das mit den parallelen Ausgängen des Schieberegisters 19 verbunden ist. Gemäß einem bevorzugten
Ausführungsbeispiel der Erfindung werden die Folgen von DCD-Impulsen
und Begrenzerimpulsen einer Fehlererkennungseinrichtung
10988W 1910
23 zugeführt, durch die eine Fehlererkennung möglich wird.
In Figur 2 ist ein Kodierer gemäß einem bevorzugten Ausführungsbeispiel der Erfindung in Form eines Blockschaltbilds dargestellt.
Er enthält ein Paar Und— Gatter 50 und 52 über die
Leitung 20 wird einem Eingang jedes der Und—Gatter 50 und 52 eine Folge von taktbezogenen Impulsen zugeführt. In dem
anderen Eingang des Und— Gatters 50 wird auf der Leitung 18 eine Folge von seriellen Datenbits zugeleitet. Die Leitung
ist außerdem über einen Inverter 5^ mit dem anderen Eingang
des Und— Gatters 52 verbunden, so daß dieses eine Folge von
invertierten Datenbits empfängt. Das Ausgangssignal des Und-Gatters
50 wird einem Eingang eines Oder- Gatters 56 zugeleitet,
während das Ausgangssignal des Und- Gatters 52 dem einen Eingang
eines Oder-Gatters 58 zugeleitet wird. Über die Leitung 22 werden dem anderen Eingang jedes Oder-Gatters 56 und 58
die Folge von Begrenzerimpulsen zugeführt. Die Ausgänge der
Oder-Gatter 56 und 58 stellen jeweils Ausgangsleitungen 24a und 24b dar.
In den Diagrammen gemäß Figur 3> stellt A ein Beispiel für ein
Datenbyte mit 9 Bits dar. In dem dargestellten Beispiel umfassen diese 9 Bits ein 8-Bit-Wort und ein Paritätsbit. Die
Zahl der Bits in einem Byte kann jedoch in Abhängigkeit von den speziellen Anwendungsswecken schwanken. Es ist nicht erforderlich,
daß die Daten in Bytes unterteilt werden, jedoch
109884/1910
ist dann eine bessere Handhabung möglich, als bei umfangreichen Informationsblöcken, die verschiedene Datensätze
enthalten.
Wie im Diagramm B aus Figur 3 gezeigt/ wird synchron zu
jedem der Datenbits ein taktbezogener Impuls gebildet. Aus später im einzelnen beschriebenen Gründen haben die taktbezogenen
Impulse eine geringere Breite als die Bitperiode, und die taktbezogenen Impulse umfassen vorzugsweise etwa
die Hälfte der Bitperiode.
Wie im Diagramm C dargestellt, ist mindestens ein Begrenzerimpuls mit vorbestimmter Beziehung zu jedem Block von Binärdaten
vorgesehen. In dem dargestellten AusfUhrungsbeispiel besteht der Datenblock aus einem Byte, jedoch ist es, wie
vorstehend bereits erwähnt, auch möglich, in einem Datenblock viele Bytes oder viele Datensätze vorzusehen. In dem dargestellten
Ausführungsbeispiel wird der Begrenzerimpuls als Trennkodierung zur Trennung benachbarter Datenblocks verwendet
und folgt auf das letzte Bit des betrachteten Datenblocks.
Aus den Diagrammen D und E gemäß Figur 3 ist zu erkennen, daß
jede Bitperiode an den Ausgängen des Kodierers in zwei Abschnitte eingeteilt wird. Auf dem Kanal A tritt nur ein Impuls
(Ausgangszustand 2) synchron zu jeder binären "1" in der Eitfolge auf, und auf dem Kanal B erscheint nur ein Impuls (Aus-
109884/1910
takten. Der Kodierer gemäß Figur 4 hat den Vorteil, daß er
der Datenquelle eine Steuerung der Markierungserzeugung ermöglicht. Dies ist insbesondere vorteilhaft, wenn mehrere
Begrenzer erzeugt werden^
Markierung
Kanal A | Kanal B |
0 | 0 |
0 | 0 |
0 | 1 |
0 | 0 |
O | 0 |
0. | O |
1 | 0 |
1 | 1 |
O 0 O
OO 1
0 1 0
0 1 1
1 0 0 10 1
ι ι ο
1 1 1
Aus der vorstehenden Beschreibung ergibt sich, daß viele verschiedene
Schaltungsanordnungen zur Durchführung des Kodiervorganges verwendet werden können. Es ist lediglich notwendig,
daß der Kodierer die gewünschte Anzahl von Ausgangszuständen (im beschriebenen Ausführungsbeispiel 4) zur Verfügung stellt,
und daß die enge Beziehung zwischen den Datenbits und den Taktimpulsen aufrecht erhalten bleibt. Die besondere Art des Aufbaus
des Kodierers ist von den Systemanforderungen und der Funktion oder dem Gebrauch der Datenzustände abhängig.
Eine einfache Dekodierschaltung, die den Dekodiervorgang gemäß
dem vorzugten Ausführungsbeispiel der Erfindung zeigt, ist in den Figuren 5 und 6 dargestellt. In der Schaltung gemäß Figur
5 sind die beiden Leitungen 30a und j50b mit entsprechenden Eingängen
eines Exclusiv-Oder-Gatters 70 verbunden. Der Ausgang
109884/19 1 Q
gangszustand 1) synchron zu jeder binären "θ" in der Bitfolge.
Die in den Kanälen A und B synchron zu den Datenbits auftretenden Impulse haben die gleiche Impulsbreite wie die takt»-
bezogenen Impulse. Derjenige Teil der Bitperiode, der die Impulsbreite des Taktimpulses überschreitet, erscheint als Leerstelle
(Ausgangszustand O) und bewirkt eine Trennung zwischen benachbarten Bits. Die Trennung zwischen Datenbits und Begrenzern
läßt Phasen- oder Verzerrungsfehler im Aufzeichnungssystem und unterschiedliche Laufzeiten bei der Datenübertragung
zu. Außerdem erhält man identische Wellenformen, wenn die Daten ' in umgekehrter Richtung gelesen werden. Die Zuverlässigkeit des
Lesens und Schreibens von Daten wird dadurch optimiert. Vorzugsweise umfassen die taktbezogenen Impulse eine Hälfte der Periode
der Datenbits, um eine maximale Datendichte bei maximalem Schutz gegen fehlerhaftes Lesen oder Schreiben der Information
zu erhalten. Auf beiden KanäD en A und B treten Impulse auf (Ausgangszustand 3)>
wenn ein Begrenzerimpuls vorhanden ist.
Ein anderer Kodierer ist in Figur 4 dargestellt. Die Leitung 20
ist mit einem Eingang jedes der Und-Gatter 60 und 62 verbunden, während die Leitung 22 an einen Eingang des Exclusiv-Oder-Gatters
64 angeschlossen ist. Die Leitung 18 liegt an einem Eingang des Und-Gatters 6o und an einem Eingang des Exclusiv-Oder-Gatters
Gemäß den verschiedenen Möglichkeiten der Eingangesignale entsprechend
der nachstehenden Tabelle II treten auf den Leitungen 24a und 24b Ausgangssignale auf. Man erkennt, daß in der Schaltung
gemäß Figur 4 die Daten- und Taktimpulse die Begrenzerleitung
109884/1910
des Gatters 70 ist die Leitung 36 auf der die Taktimpulse auftreten. Die Leitungen 30a und 30b sind außerdem jeweils
an die Eingänge einer quergekoppelten Verriegelung 72 angeschlossen,
deren beide Ausgänge die Leitungen 32 und 38 sind, auf denen die Daten- und Daten- Informationen auftreten. Die
Leitungen 30a und 30b sind außerdem mit den Eingängen eines Und-Gatters "Jk verbunden, auf dessen Ausgangsleitung 34 Markierungsimpulse
auftreten.
Figur 6 zeigt, daß auf der Leitung 36 jedes Mal ein Taktimpuls
erzeugt wird, wenn auf einer der Leitungen 30a oder 30b, jedoch
nicht auf beiden ein Impuls vorhanden ist. Am Ende fines Bytes^
das beispielsweise neun Bits enthält, sind auf der Leitung neun Takt impulse vorhanden. Treten auf beiden Leitungen 24a
und 24b Impulse auf, so wird auf der Leitung 34 ein Begranzerimpuls
erzeugt. Man erkennt außerdem, daß in der Schaltung gemäß Figur 5 Impulse auf der Leitung 24a die quergekoppelte
Verriegelung setzen und Impulse auf der Leitung 24b diese Verriegelung zurückstellen. Der Dekodiervorgang hängt von der
Reihenfolge,in der die Ereignisse auftreten und weniger von
den zeitlichen Beziehungen ab. Wird also demgemäß die Datengeschwindigkeit
geändert oder variiert, so ist die einzige Folge eine entsprechende Änderung in der Geschwindigkeit der wiedergewonnen
Daten und Taktimpulse. Dieses Merkmal der Erfindung ermöglicht einen zusätzlichen Informationsgehalt durch Änderung
der Periode zwischen Taktimpulsen ähnlich wie bei einem BiPhasen- System. Die zusätzliche Information kann beispielsweise
109884/1910
verwendet werden, um die Aufzeichnungsdichte zu erhöhen, um Abschnitte oder Entfernungen zu markieren, um redundantes
Schreiben oder Lesen der Daten zur Fehlerüberwachung zu ermöglichen oder um Analog informationen in Kombination mit
Digitalinformationen zu bilden. Ohne Folge von der Änderung der Periode zwischen den Taktimpulsen bleibt die enge,Beziehung
zwischen Datenbits und Taktimpulsen erhalten und ist feststellbar, solange die einzelnen dem Dekodierer zugeführten
Impulse feststellbar sind. Verzerrungen zwischen den beiden Kanälen führen zu Ungleichmäßigkeiten im Abstand
zwischen Taktimpulsen, Jedoch bleiben die Daten- und Taktimpulse unzweifelhaft in Übereinstimmung bis zu derjenigen
Stelle, an der sich die Trennimpulse in den beiden Kanälen überlappen.
Die Schaltung gemäß Figur 5 wird nicht bevorzugt insoweit,
als eine sehr kleine Verzerrung zwischen den beiden Kanälen Markierungsimpulse ergibt, die fehlerhafte Takt- und Datenimpulsanzeigen
liefern. Da das Vorhandensein einer Markierung durch das gleichzeitige Auftreten von Impulsen auf beiden
Kanälen angezeigt, wird, bewirkt die..Verzerrung das Auftreten
von Impulsen auf nur einer Leitung vor und nach der Übereinstimmung der beiden Impulse, so daß zusätzliche Datenbits und
Taktimpulse erzeugt werden.
Ein bevorzugtes Ausführungsbeispiel für eine Dekodierschaltung
ist in Figur 7 gezeigt. Die Leitungen JOa und 30b sind jeweils
mit entsprechenden Eingängen eines Oder-Gatters 80 verbunden,
109884/1-910
' - 16 -
dessen Ausgang an den Eingang eines monostabilen Multivibrators 82 und an die Leitung 42 angeschlossen ist. Die Leitung 30a
liegt an einem Eingang eines Nicht-Und-Gatters 84 und an einem
Eingang eines Nicht-Und-Gatters 86, während die Leitung JOb
an den anderen Eingang des Nicht-Und-Gatters 86 und an einen
Eingang eines Nicht-Oder-Gatters 88 angeschlossen ist. Der Ausgang des Nicht-Oder-Gatters 88 ist mit einem Eingang einer
quergekoppelten Verriegelung 90 verbunden, die ein Paar Nicht-Und-Gatter enthält. Das Ausgangssignal des Nicht-Und-Gatters
84 wird der. Verriegelung 90 als entgegengesetztes Eingangs*
signal zugeführt. Die beiden Ausgänge der Verriegelung 90 bestehen
aus den Leitungen ys. und 38, auf denen die Daten- und
Daten-Information austritt.
Der Ausgang des monostabilen Multivibrators 82 ist mit dem Takteingang eines Flip-Flops 92 verbunden. Das Ausgangssignal
des Nicht-Und-Gatters 86 wird dem Setzeingang des Flip-Flops _92 zugeführt. Der Q-Äusgang des Flip-Flop 92 ist mit
einer Leitung 34 ¥erbundens auf der die Begrenzerimpulse erscheinen=,
Sin «!-Ausgang des Flip-Flop s 92 ist an die Leitung
4o angeschlossens auf der die Begrenzer-Impulse auftreten.· Der
^Ausgang des Flip-Flops 92 ist außerdem! üBit dem anderen Eingang
des Micht-Und-Gatters 84 nncl mit einem Eingang eines Und-Gatt32"s
Sh verbunden^ während der Q-Ausgang auch an den anderen
Eingang das Niehfo-Gder-fiatter 88 angeschlossen ist. Der Ausgang
des Etonostabiien Multivibrators 82 liegt außerdem an dem
anderen Eingang des Unä-Gatters $&s dessen Ausgang an die Leitung
10 9 8 8 4/1910
36 angeschlossen ist, auf der die Taktimpulse auftreten.
In Figur 8 ist zu erkennen, daß zu der Zeit, zu der entweder ein Impuls auf der Leitung 30a oder auf der Leitung 30b auftritt,
ein DCD-Ausgangsimpuls auf der Leitung 42 erzeugt wird,
die mit dem Ausgang des Oder-Gatters verbunden ist (Diagramm D.) Die negative Spitze jedes am Ausgang des Oder-Gatters erzeugten
Impulses wird dem monostabilen Multivibrator zugeführt, um die im Diagramm I gezeigten Impulse zu erzeugen. Ein Ausgangsimpuls
des monostabilen Multivibrators bewirkt eine Erhöhung des ^-Ausganges des Flip-Flop 92, und demgemäß erhält man zu
allen Zeiten ein Ausgangssignal vom Und-Gatter 94, außer beim Auftreten eines Begrenzerimpulses, wodurch synchron zu jedem
Datenbit Ausgangstaktimpulse auf der Leitung 36 gebildet
werden (Diagramm K). Tritt ein Begrenzerimpuls auf, wie durch einen auf beiden Leitungen 30a und 30b vorhandenen Impuls
angedeutet, so wird das Ausgangesignal des Nicht-Und-Gatters
86 negativ und setzt das Flip-Flop 92. Dadurch wird am Q-Ausgang ein Ausgangssignal erzeugt, das als Begrenzerimpuls
auf der Leitung 34 auftritt. Der Begrenzerimpuls beginnt dann,
wenn das Nicht-Und-Gatter negativ wird, wie dies im Diagramm H angedeutet ist und dauert bis der nächste Impuls vom monostabilen
Multivibrator negativ wird (Diagramm J). Solange sich das Flip-Flop 92 im Rückstellzustand befindet, werden die
auf der Leitung 30a erscheinenden Impulse über das Nicht-Und-Gatter
84 der Verriegelung 90 zugeführt, und die auf der Leitung 30b auftretenden Impulse werden über das Nicht-Oder-
109884/1910
Gatter 88 dem anderen Eingang der Verriegelung 90 zugeleitet. Bei jedem Auftreten eines Impulses auf der Leitung
50a erzeugt die Verriegelung auf der Leitung 32 ein Ausgangssignal,
das beim Auftreten eines Impulses auf der Leitung 30b endet. Somit sind die auf der Leitung 32 auftretenden
Binärdaten (Diagramm F) im wesentlichen gleich den dem Kodierer auf der Leitung 18 zugeführten Binärdaten. Der einzige
Unterschied besteht im Vorhandensein eines Impulses 120, dessen Periode gleich derjenigen der Verzerrung in den beiden
Kanälen ist. Es ist jedoch darauf hinzuweisen, daß synchron zu dem Impuls 120 kein Taktimpuls erzeugt wird und daß der
Impuls 120 nicht in das Schieberegister oder aus ihm heraus und auch in keine die Binärdaten verarbeitende Einrichtung
getaktet wird.
Man erkennt, daß sehr viele verschiedene Aufbaumöglichkeiten
für den Dekodierer bestehen und daß der Fachmann in Abhängigkeit von der bestimmten Funktion der verschiedenen Ausgangszustände,
der Zahl der verwendeten Ausgangszustände und der Anforderungen des Gesamtsystems eine entsprechende Anpassung
vornehmen kann. Es ist klar, daß sich die Datenbits und Taktimpulse leicht wiedergewinnen lassen, wenn die durch den Ausgangszustand
3 bezeichneten Begrenzerimpulse nicht vorhanden wären und daß eine Gewinnung der Begrenz er impulse ohne Erzeugung
zusätzlicher Datenbits oder Taktimpulse die Kompliziertheit des Dekodierers vergrößert. Ein anderes Beispiel für ein Ver-
10 9 8 84/1910
fahren zur Wiedergewinnung des Markierungsimpulses besteht
darin, eine gewisse Verzerrung zwischen den beiden Kanälen zu erzeugen. Einer der Impulse erscheint dann um einen vorbestimmten
Betrag .-vor dem des anderen Kanals. Dies stellt sicher, daß ungewollte Daten immer in der gleichen Form erscheinen,
und es führt entweder zu einer ODI-oder einer IDO-Folge,
was vorhersehbar ist. Die bestimmte Folge kann außerdem mittels Zeichenparität verschlüsselt werden. Ein derartiges
Verfahren hat den Nachteil, daß der Markierungsimpuls einen größeren Teil des Datensatzes einnimmt als ein
taktbezogener Impuls, was in Systemanwendungen mit kontinuierlichem Takt nicht durchführbar ist.
Die Art der Datenfehler infolge Ausfalls von Datenbits oder Taktimpulsen, insbesondere bei einer Kassettenaufzeichnung,
besteht darin, daß die Wahrscheinlichkeit, daß verschiedene Datenbits ausfallen größer ist als die Wahrscheinlichkeit,
daß ein einzelnes Bit verloren geht, wenn man übliche Aufzeichnungsdichten
annimmt. Somit sind Erkennungsverfahren mit einem
einzelnen Paritätsbit nur teilweise wirksam. Der erfindungsgemäß
verwendete Markierungsimpuls, der den Daten nicht eng zugeordnet
ist, macht es möglich, ein verbessertes Verfahren zur Fehlererkennung vorzusehen, das wesentlich zuverlässiger ist,
als das Verfahren mit einem einzelnen Paritätsbit und das die Dichte.des gespeicherten Informationsinhaltes nicht negativ beeinflusst.
109884/1910
Bei dem Pehlererkennungsverfahren gemäß der Erfindung wird
ein Begrenzerimpuls verwendet, um einen Block von Datenbits
zu umklammern. Die gezählte Anzahl von Taktimpulsen, die
zwischen den Begrenzerimpulsen liegen, können mit einer
bekannten Anzahl von Bits verglichen werden, die zwischen den Begrenzerimpulsen liegen sollten. Dies Verfahren zur
Fehlerüberwachung ist sehr wirksam, da die aufgezeichneten oder übertragenen Daten- und Taktimpulse einander sehr eng
zugeordnet sind und somit Signalausfälle oder Signalhinzufügungen
die Datenimpulse und die Taktimpulse in gleicher Weise beeinträchtigen. Das Zählen der Taktimpulse liefert
Informationen über das Vorhandensein oder Fehlen sowohl von
Datenbits als auch von Taktimpulsen. Der Begrenzerimpuls
ist eine sichere Begrenzung, die eine zuverlässige Möglichkeit gibt, um die Taktimpulszählung zu beginnen und zu beenden.
Ein bevorzugtes Ausführungsbeispiel für eine Fehlererkennungsschaltung
ist in Figur 9 dargestellt. Die DCD-Impulse von der"
Leitung 42 werden dem Eingang eines Zählers 100 zugeführt. Sie
gelangen außerdem zum Abtasteingang eines Flip-Flops lo2,
dessen Ausgangssignal zur Rückstellung des Zähler 100 und als
Fehleranzeigesignal auf der Leitung lOl verwendet wird. Die Kapazität des Zählers 100 ist vorzugsweise gleich n+1, wobei
η die Anzahl der Bits in einem Block ist. Bei einem bevorzugten Ausführungsbeispiel der Erfindung besteht der Zähler aus einem
109884/1910
Dekadenzähler. Die Ausgangesignale des Zählers 100 werden
einer Dekodierschaltung 1O4 zugeführt, die ein Ausgangssignal erzeugt, wenn der Zählerstand im Zähler gleich n+1
ist. Das Ausgangssignal der Dekodier schaltung lo4 wird einem Eingang einer Exclusiv-Oder-Schaltung Ιοβ zugeleitet.
Außerdem gelangt es zu einem Eingang eines Nicht-Und-Gatters 1O8. Die Leitung J54, auf der die Markierungsimpulse auftreten,
ist mit dem anderen Eingang der Exclusiv-Oder-Schaltung lo6
und des Nicht-Und-Gatters 108 verbunden.
Bei dem besonderen Ausführungsbeispiel gemäß Figur 9 werden die Daten in aus 9 Bits bestehenden Bytes, verarbeitet, wobei
eines der Bits ein Paritätsbit mit einem Begrenz er impuls
zwischen jedem Byte sein kann. Nachdem neun Impulse auf der Leitung42 aufgetreten sind, sollte auf der Leitung y\ gleichzeitig
mit einem zehnten DCD-Impuls ein Markierungsimpuls
auftreten, wenn keine Datenbits oder Markierungsimpulse verloren
gegangen sind oder wenn keine zusätzlichen Datenbits oder Markierungsimpulse fehlerhafterweise aufgezeichnet oder
gelesen wurden. Infolge des gleichzeitigen Auftretens des Impulses auf der Leitung y\ und des Ausgangssignals der Dekodierschaltung
1O4 wird das Ausgangssignal des Nicht-Und-Gatters lo8 mehr negativ, so daß auf der Leitung 109 zur Verarbeitungseinheit oder einer anderen Auswerteeinheit ein Signal auftritt,
welches anzeigt, daß das gelesen Datenbyte keinen Fehler aufweist und Daten zur Verfügung stehen.
109884/1910
Die vorstehende Beschreibung wird noch klarer durch die Diagramme gemäß Figur 1OA. Auf der Leitung 42 wird ein
DCD-Impuls 121 und am Ende des vorhergehenden Datenblockes auf der Leitung 34 ein Begrenzerimpuls 123 erzeugt. Die
Dekodierschaltung liefert ein Ausgangssignal 125, da der Zählerstand des Zählers gleich 10 (n+1) ist. Während der
Dekodierimpuls und der Begrenzerimpuls 123 auftreten, erscheint
auf der Leitung 109 ein Impuls 127, der anzeigt, daß Daten zur Verfügung stehen. Es sei darauf hingewiesen,
daß die Impulse 129 und I3I am' Ausgang der Exclusiv-Oder-Schaltung
Ιοβ erzeugt werden. Ein Impuls 129 beginnt mit der Vorderflanke des Impulses I25 und endet beim Auftreten
des Impulses 123. Ein Impuls I3I beginnt am Ende eines Impulses
125 und endet am Ende eines Impulses I23. Da kein
DCD-Impuls beim Auftreten des Ausgangssignals des Oder-Gatters 1O6 vorhanden ist, wird der Zustand des Flip-Flops 102 nicht
durch die Impulse 129 oder I3I beeinträchtigt. Ist das nächste
Byte fehlerfrei, so ergibt sich der zehnte DCD-Impuls, der Impuls 135, gleichzeitig mit dem Begrenzerimpuls I36. Der Zähler
100 wird bei der hinteren Flanke des Impulses I37 auf einen Zählerstand von 10 gesetzt und bei der hinteren Flanke des Impulses
135 auf einen Zählerstand von 1 zurückgestellt. Das das
zur Verfügungstehen von Daten anzeigende Ausgangssignal 139 wird
am Ausgang des Nicht-Ünd-Gatters I08 auf der Leitung 109 gebildet,
da sowohl ein Begrenzerimpuls I36 als auch ein Ausgangsimpuls
138 vom Dekodierer 104 vorhanden ist.
103884/1910
Tritt ein Fehler durch Verlust eines Bits auf, so würde der Dekodierer 1O4 bis zur hinteren Flanke des Impulses 14-0 kein
Ausgangesignal liefern. Ist der Begrenzerimpuls 141 etwas
breiter als der Impuls I4o so wird ein sehr kurzer Dekodierimpuls 142 erzeugt. Beim Negativwerden der hinteren Flanke
des Impulses l40 wird jedoch das Flip-Flop 102 gesetzt und erzeugt auf der Leitung 101 ein Fehlersignal 144. Das Fehlersignal
hält solange an, bis das Flip-Flop 102 beim Negativwerden der hinteren Flanke des DCD-Impulses 145 zurückge- .
stellt wird. Der Zähler 100 wird durch die hintere Flanke des Impulses 144 auf den Zählerstand 2 gestellt, und bei
fehlerfreiem nächstem Byte tritt gleichzeitig mit dem Ausgangssignal vom Dekodierer lo4 ein Begrenzerimpuls auf, und
es wird ein die Verfügbarkeit von Daten anzeigender Impuls · erzeugt.
Die Wellenformen in Folge des Verlustes von zwei Bits sind
in.. Figur IQB gezeigt. Somit werden dem Zähler während eines
Zählzyklus nur acht Impulse zugeführt, und der Dekodierer lo4 erzeugt während des Vorhandenseins eines Begrenzerimpulses
kein Ausgangs signal. Bei der hinteren Flanke des Impulses I5.I
wird das Flip-Flop 102 gesetzt, da vom Oder-Gatter I06 ein Ausgangsimpuls I52 zur Verfugung steht, wodurch eine Fehleranzeige,
nämlich der Impuls 153 erzeugt wird. Bei der hinteren Flanke des Impulses 154 wird das Flip-Flop rückgestellt und
109884/1910
am Ende des Impulses lf>3 erfolgt durch diesen eine Einstellung
des Zählers auf den Zählerstand 2, da der Impuls 154 der
zweite ist, der auf der Leitung 42 auf tritt., weil eine De- kodierung
erfolgt wäre, wenn kein Fehler vorhanden gewesen
wäre.
Ein Fehler infolge Hinzufügens eines Bits, beispielsweise des zusätzlichen Impulses 160, führt zu einem Dekodierimpuls
161, der vor dem Auftreten eines Begrenzerimpulses 162
beginnt und endet. Das Exelusiv-Oder-Gatter 106 liefert Ausgangsimpulse
165 und 164, die jeweils zusammen mit Impulsen 161 und 162 auftreten« Bei der hinteren Flanke des DCD-Impulses
I65 wird das Flip-Flop zur Erzeugung einer Fehleranzeige 166 gesetzt. Bei der hinteren Flanke des DCD-Impulses erfolgt keine
Rückstellung des Flip-Flops, da der Impuls 164 vorhanden ist.
Das Flip-Flop wird bei der hinteren Flanke des Impulses I67 zurückgestellt, und der Zähler wird auf einen Zählerstand von
2 gestellt, wobei die Einstellung des Zählerstandes und der Begrenzerimpuls synchron zueinander laufen.
Figur IOD zeigt die Fehlererkennung bei Ausfall eines ge —
strichelt angedeuteten Begrenzerimpulses I70. Bei der hinteren
Planke des Impulses 172 wird ein Dekodierimpuls I7I erzeugt,
wodurch ein Ausgangsimpuls 174 des Exclusiv-Oder-Gatters I06
entsteht. Bei der hinteren Flanke des DCD-Impulses 172 wird
das Flip-Flop gesetzt und erzeugt einen Fehlerimpuls 175· Dieser stellt den Zähler auf den Zählerstand 2 zurück und
1 0 9 8 8 A / 1 9 1 0
legt ihn dort fest, so daß er nicht auf DCD-Impulse anspricht.
Das Flip-Flop wird bei der hinteren Flanke des Impulses 174 zurückgestellt, wodurch das Fehlersignal abgeschaltet und
der Zähler freigegeben wird. Man erkennt, daß ohne Rückstellung der Zähler bei der hinteren Flanke des DCD-Impulses 174 einen
Zählerstand von 2 erreichen würde, jedoch wird dies durch das Fehlerausgangssignal verhindert.
Die vorstehende Beschreibung bezog sich auf die Einstellung eines Zählerstandes auf gewisse Stufen und die Bildung eines
Dekodierausgangssignals beim Erreichen gewisser Stufen des
Zählerstandes. Es ist klar, daß lediglich, die Zahl der dem Zähler zugeführten Impulse von Interesse ist und daß es demgemäß
möglich wäre, den Zähler auf eine hohe Zahl einzustellen und bei einer geringeren Zahl zu dekodieren, wobei der Zählerstand
reduziert wird, wenn die DCD-Impulse zugeführt werden. Insbesondere bei Datenblocks unterschiedlicher Länge ist es
praktisch, jedem Datenblock eine Zahl voranzustellen, die die Anzahl der Bits innerhalb des Blockes anzeigt, und den Zähler
einzustellen, um ein Dekodierausgangssignal zu erzeugen, wenn
die Zahl von Datenbits erreicht ist.
Die vorstehende Beschreibung der Erfindung zeigt, daß sich eine
wesentliche Verbesserung eines Verfahrens und einer Anlage zur Verarbeitung von seriellen Binärdaten erreichen läßt. Ein
wesentlicher Vorteil der Erfindung besteht darin, daß der aufgezeichnete Informationsinhalt nicht durch die Geschwindigkeit,
109884/1910
die Dichte oder die Dauer der aufgezeichneten Impulse beeinträchtigt
wird. Der Zeitfaktor spielt weder bei der Erkennung noch bei der Begrenzung der Daten eine Rolle. Ein
weiterer wesentlicher Vorteil der Erfindung besteht darin, daß die überlegene Begrenzung das Zählen der Bits in jedem
Informationsblock und den Vergleich des Zählerstandes mit einer bekannten Zahl ermöglicht um zu bestimmen, ob zusätzliche
Bits erzeugt oder Bits verloren wurden.
Obwohl die Erfindung vorstehend an Hand eines besnnderen
P Ausführungsbeispiels beschrieben wurde, sind, nach dem Lesen der Beschreibung dem Fachmann viele Änderungen und Abwandlungen
möglich, die alle unter die Erfindung fallen.
109884/1910
Claims (1)
- Patentansprüchelj Verfahren zur Verarbeitung von seriellen Binärdaten, dadurch gekennzeichnet, daß synchron zu jedem Bit der Binärdaten ein tatkbezogener Impuls gebildet wird, daß in vorbestimmter Beziehung zu einem Block von Binärdaten • mindestens ein Begrenzerimpuls gebildet wird, daß die Binärdaten, die Taktimpulse und die Begrenzerimpulse zur Erzeugung einer Vielzahl verschiedener Ausgangszustände' an eine Vielzahl kodierter Ausgänge mit jeweils einem hohen und einem niedrigen Zustand kodiert werden, wobei einer dieser Ausgangszustände zwischen einem anderen Paar von Ausgangszuständen liegt, und daß die Vielzahl kodierter Ausgangssignale einer entsprechenden Zahl von Kanälen zugeführt wird.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Vielzahl der verschiedenen Ausgangssignale auf der Vielzahl der Kanäle dekodiert wird, um eine Folge von seriellen Binärdaten entsprechend den zu verarbeitenden seriellen Binärdaten, eine Folge von Taktimpulsen, die jeweils synchron zu jedem Bit der Binärdaten sind, und eine Folge von Begrenzerimpulsen zu erzeugen, von denen mindestens einer in vorbestimmter Weise jedem Block von Binärdaten zugeordnet ist.109884/1910: - 28 - " 213535Q3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß an einem ersten und einem zweiten kodierten Ausgang vier verschiedene Ausgangszustände erzeugt werden,, die einem ersten und einem zweiten Kanal zugeführt werden.4. Verfahren nach Anspruch 3* dadurch- gekennzeichnet, daß zwei der Ausgangszustände die beiden binären Ziffern und ein anderer Ausgangszustand einen Begrenzer bezeichnet.5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß an einem zweiten Dekodierausgang ein Taktimpuls erzeugt wird, wenn jeder der beiden Ausgangszustände zur Erzeugung eines Datenbits an einem ersten Dekodierausgang dekodiert wird und daß an einem dritten Dekodierausgang ein Begrenzerimpuls erzeugt wird, wenn jeder der anderen Ausganszustände dekodiert wird.6. Verfahren nach Anspruch 5* dadurch gekennzeichnet, daß eine fehlende Übereinstimmung zwischen einer bekannten Zahl und der Anzahl der während einer Zeitspanne zwischen am dritten Dekodierausgang erzeugten Begrenzerimpulsen erzeugten Taktimpulse: Ί die am zweiten Dekodierausgang erzeugt wurden, an-, gezeigt wird.7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß beim Auftreten eines Begrenzerimpulses oder beim Erreichen eines109884/1910Zählerstandes mit der bekannten Zahl eine Zählung begonnen wird.8. Verfahren nach Anspruch 6 oder 1J, dadurch gekennzeichnet, daß die Übereinstimmung von bekannter Zahl und Anzahl:der innerhalb der berücksichtigten Zeitspanne erzeugten Taktimpulse angezeigt wird.9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Bitperiode größer als die Breite der taktbezogenen Impulse ist und daß der eine Ausgangszustand zwischen taktbezogenen Impulsen erzeugt wird.10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß während der Dauer eines taktbezogenen Impulses in Abhängigkeit vom'Charakter des Datenbits ein zweiter oder dritter Ausgangszustand erzeugt wird.11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der vierte Ausgangszustand in Abhängigkeit vom Vorhandensein eines Begrenzerimpulses gebildet wird.fr."12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß zwischen benachbarten Datenblöcken mindestens ein Begrenzerimpuls erzeugt wird.109884/191013. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß als Datenblock: ein Byte gewählt wird.14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die ersten und zweiten kodierten Ausgangesignale zur Übertragung auf einen ersten und zweiten Kanal Wandlern zugeleitet werden.15· Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß als Wandler ein Paar Magnetaufzeichnungsköpfe verwendet werden und daß zur Aufzeichnung der ersten und zweiten Ausgangssignale auf ersten und zweiten Kanälen des Magnetischen Aufzeichnungsmediums eine Relativbewegung zwischen den Magnetaufzeichnungsköpfen und dem Aufzeichnungsmedium erfolgt.16. Verfahren nach einem der Ansprüche 5 bis 15, dadurch gekennzeichnet, daß der Taktimpuls zur seriellen Verschiebung der Dätenbits in eine Einrichtung zur Umwandlung der seriellen Datenbits in parallele Form und zur Zufuhr der Daten in paralleler Form zu einer Auswerteeinrichtung beim Auftreten eines Begrenzerimpulses verwendet wird.17· Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die in den beiden Kanälen gespeicherte Information . gelesen und der Ausgangszustand .zur Erzeugung einer Folge109884/1910von seriellen Binärdaten, einer Folge von Taktdaten und einer Folge von Begrenzern dekodiert wird.18. Anlage zur Verarbeitung von seriellen Binärdaten, gekennzeichnet durch eine Einrichtung zur Erzeugung eines taktbezogenen Impulses synchron zu jedem Bit der Binärdaten, -wobei die Bitperiode der Daten größer ist als die Impulsbreite der taktbezogenen Impulse, durch eine Einrichtung zur Erzeugung mindestens eines Begrenzerimpulses in vorbestimmter Beziehung zu jedem Block von Binärdaten, durch eine Kodiereinrichtung zur wahlweisen Erzeugung vorbestimmter Ausgangszustände an einer Vielzahl von Dekodierausgängen als Funktion des Vorhandenseins eines Begrenzerimpulses oder des Zusammentreffens eines der Kodiereinrichtung zugeführten Datenbits mit einem dieser Kodiereinrichtung zugeführten taktbezogenen Impuls und durch eine Wandlereinrichtung zur Zuführung von Signalen entsprechend den an der Vielzahl von Dekodierausgängen auftretenden Signalen zu einer Vielzahl von Kanälen.19. Anlage nach Anspruch 18, dadurch gekennzeichnet, daß die Wandlereinrichtung während des Signalempfanges eine Vielzahl von Ausgangssignalfolgen entsprechend den der Vielzahl von Kanälen zugeführten Signalen erzeugt und daß außerdem eine Dekodiereinrichtung vorgesehen ist, die in Abhängigkeit von der Folge von Ausgangssignalen von der Wandlereinrichtung an getrennten Ausgängen eine Folge von seriellen109884/1910Binärdaten entsprechend den dem Kodierer zugeführten Daten, einen Taktimpuls synchron zu jedem Datenbit und eine Folge von Begrenzerimpulsen erzeugt, die jeweils eine vorbestimmte Beziehung zu jedem Datenblock haben.20, Anlage nach Anspruch 1.9, gekennzeichnet durch eine Einrichtung zur Anzeige, daß die Anzahl der Datenbits in einem Block nicht einer bekannten "Anzahl entspricht.21. Anlage nach Anspruch 20, gekennzeichnet durch eine Einrichtung zur Anzeige, daß die Anzahl der Datenbits in einem Block einer bekannten Zahl entspricht.22. Anlage nach einem der Ansprüche 19 bis 21, gekennzeichnet, durch eine Fehlererkennungseinrichtung zur Zählung der Anzahl von Taktimpulsen, die zwischen aufeinander folgenden Markierungsimpulsen auftreten, welche den Übereinstimmungszustand von gezählter Anzahl und bekannter Zahl anzeigt.23, Anlage nach einem der Ansprüche I9 bis 21, gekennzeichnet durch eine Fehlererkennungseinrichtung mit einem Zähler zur Bildung eines Ausgangssignales in Abhängigkeit vom Zählerstand bei Erreichen einer vorbestimmten Zahl und mit einer Einrichtung zum Setzen des Zählers bei jedem Markierungsimpuls und jedesmal , wenn der Zählerstand die bekannte Zahl erreicht.8^/1910. Anlage nach einem der Ansprüche I9 bis 2j5, gekennzeichnet durch einen Umsetzer zur Umwandlung der Folge von seriellen Binärdaten in eine parallele Form.25. Anlage nach Anspruch 24, gekennzeichnet durch eine auf einen Begrenzerimpuls ansprechende Einrichtung zum Takten der Binärdaten in paralleler Form.26. Anlage nach einem der Ansprüche I9 bis 25, gekennzeichnet durch eine Einrichtung zur Übertragung der Information in die Vielzahl von Kanälen zwischen der ersten und der zweiten Wandlereinrichtung.27. Anlage nach Anspruch 19 bis 26, gekennzeichnet durch einen ersten und einen zweiten Kanal.28. Anlage nach einem der Ansprüche 19 bis 27, dadurch gekennzeichnet, daß die Wandlereinrichtungen und das Aufzeichnungsmedium zum Einschreiben der Daten in Kanäle des Aufzeichnungsmediums und zum Lesen öer aufgezeichneten Daten gegeneinander bewegbar sind. ^ .. -29. Anlage nach Anspruch 28, dadurch gekennzeichnet, daß das Aufzeichnungsmedium ein magnetisierbares Material ist.109884/1910Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US5544570A | 1970-07-16 | 1970-07-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2135350A1 true DE2135350A1 (de) | 1972-01-20 |
Family
ID=21997842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712135350 Pending DE2135350A1 (de) | 1970-07-16 | 1971-07-15 | Verfahren und Anordnung zur Datenver arbeitung |
Country Status (4)
Country | Link |
---|---|
US (1) | US3685021A (de) |
DE (1) | DE2135350A1 (de) |
FR (1) | FR2101805A5 (de) |
GB (1) | GB1352713A (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3764989A (en) * | 1972-12-20 | 1973-10-09 | Ultronic Systems Inc | Data sampling apparatus |
US3886522A (en) * | 1974-02-28 | 1975-05-27 | Burroughs Corp | Vocabulary and error checking scheme for a character-serial digital data processor |
US3882459A (en) * | 1974-05-02 | 1975-05-06 | Honeywell Inf Systems | Deadtracking system |
US3913068A (en) * | 1974-07-30 | 1975-10-14 | Ibm | Error correction of serial data using a subfield code |
JPS5580867A (en) * | 1978-12-12 | 1980-06-18 | Sony Corp | Block synchronous signal extracting circuit |
US4586091A (en) * | 1984-05-03 | 1986-04-29 | Kalhas Oracle, Inc. | System and method for high density data recording |
US5019919A (en) * | 1986-04-09 | 1991-05-28 | Canon Kabushiki Kaisha | Apparatus for recording and reproducing divided signals of an angle modulated signal |
US5276528A (en) * | 1986-12-24 | 1994-01-04 | Canon Kabushiki Kaisha | Color video signal recorder |
US5031218A (en) * | 1988-03-30 | 1991-07-09 | International Business Machines Corporation | Redundant message processing and storage |
US5745796A (en) * | 1995-04-07 | 1998-04-28 | Adventures In Ancestry, Inc. | Method for compacting and storing date information by converting alphanumeric data into base eleven numbers which consists of numbers and characters representative of unknown digits |
JP2001352318A (ja) * | 2000-04-05 | 2001-12-21 | Sony Corp | 送信回路とその方法、受信回路とその方法およびデータ通信装置 |
KR20010095265A (ko) * | 2000-04-05 | 2001-11-03 | 이데이 노부유끼 | 송신 회로와 그 방법, 수신 회로와 그 방법 및 데이터통신 장치 |
KR100541653B1 (ko) * | 2003-10-16 | 2006-01-10 | 삼성전자주식회사 | 반도체 장치의 신호 송수신 방법 |
DE102004040676B4 (de) * | 2004-08-20 | 2017-12-14 | Robert Bosch Gmbh | Verfahren zur Fehlerkorrektur von programmbezogenen Daten |
US8391432B2 (en) * | 2005-08-08 | 2013-03-05 | Hewlett-Packard Development Company, L.P. | Data serializer |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2782398A (en) * | 1953-08-28 | 1957-02-19 | Raytheon Mfg Co | Apparatus for photoelectrically cataloging digital data on magnetic tape |
US2813259A (en) * | 1954-04-12 | 1957-11-12 | Monroe Calculating Machine | Magnetic tape recording systems |
US2977579A (en) * | 1954-09-07 | 1961-03-28 | Minnesota Mining & Mfg | Apparatus for magnetic reproduction |
US3293608A (en) * | 1957-04-17 | 1966-12-20 | North American Aviation Inc | High speed data conversion and handling |
US3237176A (en) * | 1962-01-26 | 1966-02-22 | Rca Corp | Binary recording system |
BE633599A (de) * | 1962-06-20 | |||
US3357003A (en) * | 1964-12-28 | 1967-12-05 | Ibm | Single channel quaternary magnetic recording system |
US3451049A (en) * | 1966-01-19 | 1969-06-17 | Control Data Corp | Skew correction arrangement for parallel track readout devices |
US3434117A (en) * | 1967-04-24 | 1969-03-18 | Ibm | Automatic transmission speed selection control for a data transmission system |
US3562726A (en) * | 1969-01-10 | 1971-02-09 | Viatron Computer Systems Corp | Dual track encoder and decoder |
-
1970
- 1970-07-16 US US55445A patent/US3685021A/en not_active Expired - Lifetime
-
1971
- 1971-07-13 GB GB3282971A patent/GB1352713A/en not_active Expired
- 1971-07-15 DE DE19712135350 patent/DE2135350A1/de active Pending
- 1971-07-16 FR FR7126087A patent/FR2101805A5/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3685021A (en) | 1972-08-15 |
FR2101805A5 (de) | 1972-03-31 |
GB1352713A (en) | 1974-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2711526C2 (de) | Verfahren und Anordnung zur Codierung von sequentiell in aufeinanderfolgenden Bitzellen eines Übertragungskanals übertragenen Binärdaten in einem Signalzug | |
DE2844216C2 (de) | Erzeugung von Synchronisier-Bitfolgemustern bei Code mit begrenzter Lauflänge | |
DE2427225C3 (de) | Schaltungsanordnung zur Demodulation digitaler Information | |
DE1499842C3 (de) | Einrichtung zur Codeumwandlung eines einfachen NRZ-Signals in ein selbsttaktierendes NRZ-Signal | |
DE2135350A1 (de) | Verfahren und Anordnung zur Datenver arbeitung | |
DE2632943B2 (de) | Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von Aufzeichnungspunkten | |
DE2847800A1 (de) | Digitale blocksynchronisierschaltung | |
DE2120717A1 (de) | Verfahren zur Erzeugung von Ausgangssignalen aufgespeicherte Informationen hin sowie Informationsspeichersystem zur Durchführung dieses Verfahrens | |
DE2142428A1 (de) | System und Verfahren zur Umcodierung von binaren Informationen | |
DE2637963A1 (de) | Verfahren und vorrichtung zur aufnahme digitaler daten auf ein magnetband | |
DE2647649A1 (de) | Aufzeichnungs- und wiedergabeeinrichtung fuer binaere datensignale | |
DE2534456C2 (de) | Lesevorrichtung | |
DE2719309C3 (de) | Serielle Datenempfangsvorrichtung | |
DE2229747A1 (de) | Verfahren und Anordnung zur binaren Co dierung sowie Decoder zur Decodierung von Impulsmustern | |
DE1901225A1 (de) | Fehlerpruefverfahren fuer Aufzeichnungen binaer codierter Informationen | |
DE2728275C2 (de) | Schaltungsanordnung zum Wiedergewinnen von Datensignalen | |
DE2461380C3 (de) | Lesevorrichtung für codierte Informationen | |
DE1242688B (de) | Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen | |
DE2103312A1 (de) | Verfahren und Schaltungsanordnungen zur Binardatenubertragung über einen Kanal begrenzter Bandbre te | |
DE2140646A1 (de) | Vorrichtung zum Magnetischen Aufzeichen von Daten | |
DE2444218C2 (de) | Verfahren und anordnung zum darstellen von digitalen daten durch binaersignale | |
DE2940488C2 (de) | Anordnung und Verfahren zur Modifizierung eines Übertragungskanals zwecks Eliminierung von effektiven Gleichspannungskomponenten in einem selbsttaktenden Übertragungssystem zur sequentiellen Übertragung von binären Datenbits in aufeinanderfolgenden getakteten Bit-Zellen eines Übertragungskanals | |
DE69124242T2 (de) | Verfahren und anordnung zur beschränkung des bandpasses binärer signale | |
DE2903329C2 (de) | Anordnung zum Kodieren binärer Daten | |
DE2158028A1 (de) | Verfahren zur Decodierung eines Selbsttakt-Informationssignals sowie Decoder zur Durchführung dieses Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHA | Expiration of time for request for examination |