DE2943381A1 - Blindzelle fuer dynamische speicher mit direktem zugriff - Google Patents

Blindzelle fuer dynamische speicher mit direktem zugriff

Info

Publication number
DE2943381A1
DE2943381A1 DE19792943381 DE2943381A DE2943381A1 DE 2943381 A1 DE2943381 A1 DE 2943381A1 DE 19792943381 DE19792943381 DE 19792943381 DE 2943381 A DE2943381 A DE 2943381A DE 2943381 A1 DE2943381 A1 DE 2943381A1
Authority
DE
Germany
Prior art keywords
gate electrode
layer
electrode layers
capacitor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792943381
Other languages
English (en)
Inventor
Yoshiaki Onishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2943381A1 publication Critical patent/DE2943381A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

294.Π81
BESCHREIBUNG
Die Erfindung betrifft eine integrierte Schaltungsanordnung einer Blindzelle eines dynamischen Speichers mit direktem Zugriff (RAM-Speicher), der einen Isolierschicht-Feldeffekttransistor verwendet, der nachstehend der Einfachheit halber als MISFET bezeichnet wird. Genauer gesagt bezieht sich die Erfindung auf die Anordnung einer Blindzelle zur Verwendung bei einer Speicherzelle mit einem Transistor. Ein dynamischer Speicher mit direktem Zugriff, der eine sogenannte Speicherzelle mit einem Transistor oder eine Einze!Speicherzelle verwendet, die aus einem MISFET und einem Kondensator besteht, ist beispielsweise aus den Literaturstelle "IEEE Journal of Solid-state Circuits, Band SC-10, Nr. 5, Seite 255 bis 261, Oktober 1975; und "Electronics, 28. April 1977, Seite 115 - 119" bekannt. Der grundsätzliche Schaltungsaufbau eines derartigen dynamischen Speichers mit direktem Zugriff ist in Figur 1 dargestellt.
Die Schaltung weist folgende Baugruppen auf: Eine Speicherzelle CELL1, die aus einem Kondensator C1 zur Speicherung einer Information und einem MISFET Q1 zur Übertragung der Information besteht; einer Blindzelle CELL2, die aus einem Kondensator C2, einem Ubertragungs-MISFET Q2 und einem Lösch-MISFET Q3 besteht und die zum Anlegen eines Referenzpotentials zum Auslesen der Information dient; sowie einem Vorverstärker oder Abtastverstärker PA in Flip-Flop-Bauart.
Figur 2 zeigt ein Betriebs-Wellenformdiagramin der Schaltung gemäß Figur 1. Im Betrieb wird der Lösch-MISFET Q3 der Blindzelle CELL2 durch den hohen Pegel einer Steuerspannung V„ eingeschaltet, um auf diese Weise die Ladungen des Kondensators C2 ζτα entladen. Wenn anschließend der Pegel der Steuerspannung V„ auf einen Pegel (niedrigen Pegel) gegangen ist,
0 3 0021/0662
2 Ή.* 3.81
der den MISFET Q3 abschaltet, werden Wortsignale Vw1 bzw. Vw2 mit hohem Pegel an die Wortleitungen W1 und W2 angelegt, um die beiden MISFETs Q1 und Q2 einzuschalten. Somit wird der Pegel VQ1 einer Ziffernleitung D1, an die die Speicherzelle CELL1 angeschlossen ist, auf einen Pegel D„ oder DL gebracht, der der Information "1" oder "0" entspricht, die im Kondensator C1 der Speicherzelle gespeichert ist, während der Pegel V02 einer Ziffernleitung D2, an die die Blindzelle CELL2 angeschlossen ist, auf einen Zwischenpegel E (Referenzspannungspegel) zwischen dem hohen Pegel DH und dem niedrigen Pegel D-der Ziffernleitung D1 gebracht wird. Infolgedessen wird der Vorverstärker PA entsprechend den Pegeln der Ziffernleitungen D1 und D2 festgehalten und liefert ein bestimmtes Auslesesignal mit "hohem" oder "niedrigem" Pegel für die Ziffernleitung D1 oder D2, da er als Verstärker in Flip-Flop-Bauart ausgelegt ist.
Bei der Herstellung eines derartigen dynamischen Speichers mit direktem Zugriff in Form einer integrierten Schaltung mit einem einzigen Siliziumsubstrat hat man die Blindzelle CELL2 bislang in einer Anordnung vorgesehen, wie sie in Figur 3 dargestellt ist.
Eine Versorgungsspannung VDD wird an eine Gate-Elektrode 3 angelegt, um eine η-leitende Inversionsschicht 6 in der Oberfläche eines p-leitenden Halbleitersubstrats 1 durch einen Gate-Isolierfilm 2 zu bilden. Somit wird der Kondensator C2 zwischen der Gate-Elektrode 3 und der Inversionsschicht 6 aufgebaut. Der Lösch-MISFET Q3 wird in der Weise aufgebaut, daß eine Gate-Elektrode 4b zum Anlegen des Lösch-Steuersignals V„ auf der Oberfläche des Halbleitersubstrats 1 zwischen der
Inversionsschicht 6 und einem Halbleiterbereich 5b ausgebildet wird, der an den Erdungspunkt der Schaltung angeschlossen ist.
Der Ubertragungs-MISFET Q2 ist in der Weise aufgebaut, daß eine Gate-Elektrode zum Anlegen des Signals Vw2 synchronisiert mit dem Wortleitungs-Wählsignal Vw1 auf der Oberfläche des Halbleitersubstrats 1 zwischen der Inversionsschicht 6 und einem Halbleiterbereich 5a ausgebildet wird, der an die
030021 /0682
Ziffernleitung D2 angeschlossen ist.
Die Anmelderin hat jedoch festgestellt, daß folgendes Problem bei derartigen dynamischen Speichern mit direktem Zugriff auftritt, welche eine herkömmliche Blindzelle der oben r» beschriebenen Art besitzen.
Bei der Anordnung gemäß Figur 3 wird eine Kanalkapazität C3 parasitär zwischen der Inversionsschicht 6 und der Gate-Elektrode 4b ausgebildet, und beim Übergang des Potentials V„ der Gate-Elektrode 4b vom hohen Pegel zum niedrigen Pegel ändert sich der Löschpegel an einem Ende F des Kondensators C2 aufgrund der kapazitiven Kopplung der parasitären Kapazität C3. Wenn V die Übergangsspannung der Gate-Elektrode 4b bezeichnet, so kann die Änderung AV am Ende F des Kondensators C2 durch folgende Gleichung beschrieben werden:
Dementsprechend ändert sich die Ladungsmenge, die von der Ziffernleitung D2 an den Kondensator C2 übertragen v/ird, wenn der HISFET Q2 beim Auslesen eingeschaltet ist, in Abhängigkeit von der Kapazität C3. Daher ist der Referenzspannungspegel zum Auslesen, dor an die Ziffernleitung D2 gegeben wird, von d?r Kapazität C3 abhängig.
Wenn andererseits die Blindzelle in Form einer intergrierten Schaltung hergestellt wird, so sind Fehler bei der Maskenausfluchtung im Herstellungsprozeß unvermeidbar. Es läßt sich daher nicht vermeiden, daß bei der Herstellung der Gate-Elektrode 3 der ersten Schicht und den Gate-Elektroden 4a und 4b der zweiten Schicht der Oberflächenbereich, mit dem die Gate-Klektrode 4b dem Halbleitersubstrat 1 über die Gate-Isolierschicht 2 gegenüberliegt, in Abhängigkeit vom Fehler der Mas-
H) koiiaur, Π weh t unq zwischen den Mnnkcn zur Herstellung der Gate-Elektroden der ersten und zweiten Schichten schwankt. Aus diesem Grunde ändert sich der Wert der parasitären Kapazität C3, und der Auslese-Referenzspannungspegel der Ziffernleitung D2 besitzt eine kleine Verzerrung oder Abweichung für den Auslesepegel des hohen oder niedrigen Pegels.
0 30021/0662
COPY
Der Erfindung liegt daher die Aufgabe zugrunde, eine Blindzellenanordnung anzugeben, um die parasitäre Kapazität des Lösch-MISFETs einer Blindzelle auf einen festen Wert zu bringen, um einen dynamischen Speicher mit direktem Zuqriff mit hoher Zuverlässigkeit und frei von Fehlfunktionen auszubilden.
Bei der Blindzellenanordnunq gemäß der Erfindung wird ein Paar von ersten Gate-Elektrodenschichten ausgebildet, die sich auf einem Gate-Isolierfilm eines Halbleitersubstrats parallel zueinander mit vorgegebenem Abstand zwischeneLnander erstrecken. Eine zweite Gate-Elektrodenschicht wird auf dem Bereich des Gate-Isolierfilms des Halbleitersubstrats iwischen dem Paar von ersten Gate-Elektrodenschichten in der Weise ausgebildet, daß sie die ersten Gate-Elektrodenschichten iiberläppt. Unter Verwendung der ersten und zweiten Gate-El^ktrodenschichten als Maske zum Einführen von Verunreinigungen werden Verunreinigungen oder Störstellen in den Halbleiter eingeführt, um darin einen mit eindiffundierten Verunreinigungen versehenen Bereich auszubilden, der sich von einem Endteil von einer Schicht des Paares von ersten Gate-Elektrodenschichten erstreckt. Bei einer derartig hergestellten Anordnung wird entweder an die erste Gate-Elektrodenschicht oder die zweite Gate-Elektrodenschicht eine feste Vorspannung V angelegt und für einen Kondensator verwendet, während an die andere eine Löschsteuer-5 spannung V„ angelegt und als Lösch-MISFET verwendet wird.
Auf diese Weise kann die Kapazität der Blindzelle und der wirksame Bereich der Gate-Elektrode des Lösch-MISFETs nur durch die Layout-Dimensionen des Paares von ersten Gate-Elektrodenschichten beeinflußt werden.
Weitere Merkmale und Vorteile der Erfindung sollen nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegende Zeichnung näher erläutert werden. Die Zeichnung zeigt in
Figur 1 eine schematische Schaltung eines dynamischen Speichers mit direktem Zugriff, der aus einer bekannten Anordnung einer Speicherzelle mit einem Transistor bzw. MISFET besteht;
■03 0021/0662
ÖOFY
Figur 2 ein Wellenformdiagramm zur Erläuterung der Wirkungsweise der Schaltung gemäß Figur 1;
Figur 3 einen Schnitt zur Erläuterung der Anordnung einer herkömmlichen Blindzelle, die für den dynamischen Speicher mit direktem Zugriff gemäß Figur 1 verwendet
wird;
Figur 4Λ bis 4D verschiedene Darstellungen zur Erläuterung einer erfindungsgemäßen Blindzellenanordnung zur Verwendung bei einem dynamischen Speicher mit direktem Zugriff in den verschiedenen Stufen bei der Her
stellung der Anordnung;
Figur 5 eine Draufsicht auf die erfindungsgemäße Blindzellenanordnung, die in Figur 4D dargestellt ist; und in Figur 6 und 7 einen Schnitt bzw. eine Draufsicht einer erfindungsgemäßen Blindzellenanordnung gemäß einer anderen Ausführungsform.
Nachstehend werden bevorzugte Ausführungsformen beschrieben. Figur 4D zeigt einen Schnitt einer Anordnung einer neuartigen Blindzelle, die bei einem dynamischen RAM-Speicher mit einem N-Kanal Silizium-Gate Metallisolatorhalbleiter verwendet wird, während Figur 5 eine Draufsicht auf die Anordnung der Figur 4D zeigt.
In den Figuren 4D und 5 bezeichnet das Bezugszeichen 7 ein Siliziumhalbleitersubstrat, in dem eine große Anzahl von MISFETs, die andere Speicher mit direktem Zugriff als die Blindzelle bilden, ausgebildet, jedoch nicht dargestellt sind. Das Bezugszeichen 8 bezeichnet eine dicke Feld-Isolierschicht,, während die Bezugszeichen 9 und 12 dünne Gate-Isolierschichten bezeichnen. Die Bezugszeichen 10a und 10b bezeichnen erste Gate-Elektrodenschichten aus polykristallinem Silizium, die gleichzeitig auf der dünnen Gate-Isolierschicht 9 ausgebildet werden, während das Bezugszeichen 13 eine zweite Gate-Isolierschicht aus polykristallinem Silizium bezeichnet, die auf der dünnen Gate-Isolierschicht 12 ausgebildet wird. Bei 14a und 14b sind η-leitende Halbleiterbereiche dargestellt, die in der Weise hergestellt werden, daß eine n-leitende Verunreinigung eingeführt wird, indem man die Gate-Elektroden-
0 3 0021/0662
" 9 " 2 9 /f Ί 3 Γ:
schichten 10a und 10b als Teile einer Meiske und auch die Feld-Isolierschicht 8 als einen anderen Teil der Maske verwendet .
Nachstehend soll der Herstellungsprozeß der Blindzellenanordnung näher erläutert werden.
Wie in Figur 4A dargestellt, wird die dicke Feldisolierschicht 8 aus einem Siliziumoxid auf dem p-leitenden Siliziumhalbleitersubstrat 7 ausgebildet. Die Isolierschicht 8 wird in einem Bereich,in dem die Blindzellc auszubilden ist, selektiv entfernt, und die dünne Gate-Isolierschicht 9, die aus Siliziumoxid besteht und beispielsweise eine Dicke von 1000 A* besitzt, wird in diesem Bereich ausgebildet. Eine polykristalline Siliziumschicht, die eine η-leitende Verunreinigung enthält, wird in der Weise ausgebildet, daß sie die Gate-Isolierschicht 9 sowie die Feldisolierschicht 8 bedeckt. Unter Verwendung einer vorgegebenen Maske wird die polykristalline Siliziumschicht teilweise geätzt, um die beiden im Abstand voneinander angeordneten Gate-Elektrodenschichten 10a und 10b zu bilden, die eine vorgegebene Gestalt besitzen.
Zu diesem Zeitpunkt wird der Abstand WD1 zwischen den Gate-Elektrodenschichten 10a und 10b und die Breite WD2 der Gate-Elektrodenischicht 10b gemäß dem Muster der vorgegebenen Maske eindeutig vorgeschrieben, so daß sie unter den einzelnen Produkten nicht voneinander abweichen. Die Gate-Elektrodenschicht 10b wird als Gate-Elektrode eines Lösch-MISFET Q3
verwendet, und der Abstand WD1 zwischen der Gate-Elektrodenschicht 10a und der Gate-Elektrodenschicht 10b bestimmt die Breite einer Gate-Elektrode, um eine Kapazität C2 zu erhalten. Beim nächsten Schritt werden unter Verwendung der Gate-Elektrodenschichten 10a und 10b als Maske diejenigen Teile der dünnen Gate-Isolierschicht entfernt, die außerhalb der Gate-Elektrodenschichten freiliegen. Danach wird, wie Ln Figur 4B dargestellt, eine Schicht 12 aus Siliziumoxid auf den Oberflächen der freiliegenden Teile und den Gate-Elektrodenschichten 10a und 10b durch eine Wärmebehandlung ausgebildet. Zu diesem Zeitpunkt hat der Teil der Siliziumoxid-
0 3 0021/0662
- ίο - 2 9/, Ά3
schicht 12, die zwischen den Gate-Elektrodenschichten 10a und 10b über dem Halbleitersubstrat 7 liegt, eine kleine Dicke ähnlich der der Gate-Isolierschicht 9, um den vorgegebenen Kapazitätswert des Kondensators C2 zu schaffen. Diejenigen Teile der Siliziumoxidschicht 12, die über den Gate-Elektrodenschichten 10a und 10b liegen, arbeiten als Zwischenschicht-Isolierfilm für die später ausgebildete zweite polykristalline Siliziumschicht.
Anschließend wird, wie in Figur 4C dargestellt, die zweite polykristalline Siliziumschicht 13, die die Gate-Elektroden 10a und 10b überlappt, selektiv in der Weise ausgebildet, daß sie sich auf der Oberfläche des Teiles der Isolierschicht 12 zwischen den Gate-Elektroden 10a und 10b und auf den Oberflächen der Teile der Isolierschicht 12 erstreckt, die über den Gate-Elektroden 10a und 10b liegt.
Diese zweite polykristalline Siliziumschicht 13 fungiert als Gate-Elektrode für den Kondensator C2. Der Kapazitätswert des Kondensators C2 ist eindeutig durch die Breite WD1' des Teiles der polykistallinen Siliziumschicht 13 vorgegeben, die auf der vorhandenen Isolierschicht 12 zwischen den Gate-Elektroden 10a und 10b aufgebracht ist. Auch wenn die Überlappnngsbreite WD3 zwischen der Gate-Elektrode 10a oder 10b und der Gate-Elektrode 13 aufgrund einer mangelnden Ausfluchtung zwischen den Masken zur Herstellung der ersten Gate-Elektrodenschichten und der Maske zur Herstellung der zweiten Gate-Elektrodenschichten abweicht, kann daher eine Änderung des Kapazitätswertes unterdrückt werden.
Anschließend wird, wie in Figur 4D dargestellt, unter Verwendung der Gate-Elektroden 10a und 10b sowie der Schicht 13 als Maske die dünne Isolierschicht 12 entfernt, um die Oberfläche des Halbleitersubstrats 7 freizulegen, woraufhin unter Verwendung der Feldisolierschicht 8, der Gate-Elektroden 1Oa und 10b und der polykristallinene Siliziumschicht 13 als Maske in das Halbleitersubstrat 7 und die polykristalline Siliziumschicht 13 η-leitende Verunreinigungen eingeführt werden, um die Halbleiterbereiche 14a und 14b sowie die lei-
0 30021/0662
tende polykristalline Siliziumschicht 13 auszubilden, welche die zweite Gate-Elektrodenschicht bildet.
Bei der so erhaltenen Blindzellenanordnung nach Figur 4D und 5 wird ein mit einem Wortleitungs-Wählsignal synchronisiertes Steuersignal Vw2 an die Gate-Elektrode 10a angelegt, während ein Lösch-Steuersignal Vu an die Gate-Elektrode 10b
angelegt wird. Eine feste Vorspannung Vn zur Bildung einer n-leitenden Inversionsschicht 15 wird an die Gate-Elektrode 13 angelegt.
Mit anderem Worten, die Gate-Elektrode 10a wird als Gate des Übertragungs-MISFET Q2 (vgl. Figur 1) und die Gate-Elektrode 10b als Gate des Lösch-MISFET Q 3 betrieben. Ferner wird die Gate-Elektrode 13 als eine Elektrode des Kondensators C2 betrieben.
5 Bei einer derartigen Blindzellenanordnung ist der Bereich, mit dem die den Lösch-MISFET Q3 bildende Gate-Elektrode 10b dem Halbleitersubstrat 7 über die Gate-Isolierschicht 9 gegenüberliegt, nur durch die Maske zur Ausbildung der Gate-Elektroden 10a und 10b der ersten Schicht vorgegeben und entspricht der Breite WD2 der Gate-Elektrode 10b. Der wesentliche Gate-Bereich, mit dem die Gate-Elektrode 13 dor zweiten Schicht dem Halbleitersubstrat 7 über die Gate-Isolierschicht 12 gegenüberliegt, ist durch den Abstand WD1 zwischen den Gate-Elektroden 10a und 10b der ersten Schicht vorgegeben, mit anderen Worten, durch die Maske zur Herstellung der Gai.e-Elektroden 10a und 10b der ersten Schicht. Dementsprechend urgibt sich eine Fehlausfluchtung zwischen den entsprechenden Masken zur Herstellung der Gate-Elektroden 10a und 10b der ersten Schicht und zur Herstellung der Gate-Elektrode 13 der zweiten Schicht nur in dem Teil, in dem sich die beiden Gate-Elektroden überlappen, in einer Weise, daß sich die überlappende Breite WD3 ändert, Infolgedessen bleibt der Wert der parasitären Kapazität C3 unabhängig von der Maskenausfluchtung konstant.
Bei einer derartigen Blindzellenanordnung kann dement-5 sprechend die Kapazität, des Kondensators C2 usw. unter Berücksichtigung der Tatsache eingestellt werden, daß der Wert
03 0 02 1/0862
der parasitären Kapazität C3 fest ist. Infolgedessen wird ein festes Referenzpotential auf einer Ziffernleitung D2 erhalten, an die die Blindzelle angeschlossen ist. Dies macht es möglich, einen Speicher mit direktem Zugriff zu schaffen, der einen großen Ausgabespielraum besitzt und weniger anfällig gegenüber Funktionsstörungen ist.
Obwohl auf den Aufbau der Speicherzelle CELL1 in der Beschreibung dieser Ausführungsform nicht Bezug genommen worden ist, wird der Kondensator C1 der Speicherzelle hergestellt, indem man die zweite polykristalline Siliziumschicht für die Gate-Elektrode in gleicher Weise für den Kondensator C2 der Blindzelle verwendet, während die Gate-Elektrode des Ubertragungs-MISFETs Q1 der Speicherzelle gebildet wird, indem man die erste polykristalline Siliziumschicht in gleicher Weise für die des MISFETs Q2 der Blindzelle verwendet.
Figur 6 und 7 zeigen im Schnitt bzw. in der Draufsicht eine Blindzellenanordnunq gemäß einer anderen Ausführungsform. In diesen Figuren 6 und 7 sind diejenigen Teile, die mit dem gleichen Verfahren herstellbar sind, wie es unter Bezugnahme auf Figur 4A bis 4D erläutert worden ist, mit den gleichen Bezugszeichen bezeichnet.
In Figur 6 und 7 bezeichnen das Bezugszeichen 7 ein Siliziumhalbleitersubstrat, das Bezugszeichen 8 eine dicke Feldisolierschicht, die Bezugszeichen 9 und 12 dünne Gate-Isolierschichten, die Bezugszeichen 10a und 10b Gate-Elektroden der ersten Schicht, die Bezugszeichen 13a und 13b Gate-Elektroden der zweiten Schicht und die Bezugszeichen 14a und 14b n-leitende Halbleiterbereiche. Eine derartige Anordnung wird mit dem gleichen Verfahren herstellt, wie sie unter Bezugnahme auf Figur 4A bis 4D erläutert worden ist.
Bei dieser Ausführungsform wird an die Gate-Elektrode 10b der Gate-Elektroden der ersten Schicht eine Vorspannung V _ zur Ausbildung einer η-leitenden Inversionsschicht 16 angelegt, die als Source-Bereich des MISFET Q3 verwendet wird, während an die Gate-Elektrode 10a die Vorspannung V D angelegt wird, um eine η-leitende Inversionsschicht 15 auszubilden, um einen Kondensator C2 zu bilden. Die Gate-Elektrode 13b der
030021 /0682
ORiGiNAL INSPECTED
" 13 ~ 2 9 Λ 3 3 8 1
zweiten Schicht, die zwischen den Gate-Elektroden 10a nid 10b ausgebildet ist, wird als Gate-Elektrode des Lösch-MISFET Q3 verwendet und hat eine angelegte Löschsteuerspannung V„, während die Gate-Elektrode 13a der zweiten Schicht als Gate-Elektrode des Übertragungs-MISFET Q2 verwendet wird, u id ein angelegtes Signal Vw2 aufweist, das mit einem Wortleitu igs-Wählsignal synchronisiert ist.
Bei dieser Ausführungsform wird der wesentliche Bereich der Gate-Elektrode des MISFET Q3 durch den Abstand zwischen den Gate-Elektroden 10a und 10b der ersten Schicht vorgegeben, während die Gate-Elektrode 10a zur Ausbildung des Kondensators C2 durch die Maske selbst vorgegeben ist, um die Gate-:"lektrode auf der ersten Schicht auszubilden.
Dementsprechend bleibt die Breite WD4 der Gate-Eloktrode für den Kondensator und die Breite WD5 der Gate-Elektrode für den Lösch-MISFET konstant unter den Produkten oder unter den Blindzellen bei dem gleichen Produkt, so daß die Kapazitäten C2 und C3 unter derartigen Produkten bzw. Blindzellen auf einem konstanten Wert gehalten werden können. Wie bei der ersten Ausführungsform kann daher ein stabiler Referen/.spannungspegel auf einer Ziffernleitung D2 erreicht werden, mit der die Blindzelle verbunden ist.
Wie sich aus den oben beschriebenen neuartigen Au.sführungsformen ergibt, können die Blindzellen mit fester parasitärer Kapazität C3 unter den Blindzellen bei dem gleichen Produkt oder bei verschiedenen Produkten hergestellt werden, so daß ausgeglichene Referenzspannungspegel zum Auslesen an ein Paar von Ziffernleitungen des Vorverstärkers angelegt werden können und Abweichungen der Referenzspannungspegel unter den Produkten vermieden werden können. Dementsprechend ist es möglich, einen dynamischen Speicher mit direktem Zugriff zu schaffen, der eine hohe Zuverlässigkeit aufweist und kaum Fehlfunktionen im Betrieb aufgrund von Rauschen oder dergleichen zeigt.
Selbstverständlich ist die Erfindung nicht auf die oben b< >:;chr iclioncn Aur. führung;; formen beschränkt, denn ph kann beispielsweise die» Gate-Elektrode aus einer Metallschicht, wie
03 0021/066 2
z.B. Aluminium oder Molybdän hergestellt werden, anstatt aus einer polykristallinen Siliziumschicht.
Gemäß der Erfindung wird somit eine Blindzellenanordnung eines aus MISFETs bestehenden dynamischen Speichers mit direktem Zugriff in Ein-Transistor-Zellenbauart angegeben, und zwar in Form einer integrierten Schaltung innerhalb eines einzigen Halblci t ersubstrat s , wobei die Bl indzel .1 onanordniing ein Paar von ersten O.ito-F.] ektrodenschichten aus einer ernten polykristallinen Siliziumschicht und eine zweite Gate-Elektrodenschicht aus einer zweiten polykristallinen Siliziumschicht aufweist, die auf dem Halbleitersubstrat zwischen dem Paar von ersten Gate-Elektrodcnschichten über einer Gate-Isol i.erschient angeordnet ist. Ferner sind eine Einrichtung zum Anlegen einer feiten Vorspannung an die zweite Gate-Elektrodenschicht, um sie· als Konensator zu betreiben, eine Einrichtung zum Anlegen eines Löschsteuersignals an eine Schicht des Paares von ersten Gate-Elektrodenschichten, um sie als Lösch-MISFET zu betreiben, sowie eine Einrichtung vorgesehen, um ein Wortwühlsigncil an die andere Schicht der ersten Gate-Eloktrodenschichten anzulegen, um sie als Übertragungs-MISFET zu betreiben.
030021/0662

Claims (3)

  1. PATENTANWÄLTE
    SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK
    MARtAHlLFRLATZ 2*3, MÖNCHEN SO POSTADRESSE: POSTFACH 9SO16O, DBOOO MÖNCHEN SS
    HITACHI, LTD. 26. Oktober 1979
    DEA-25 035
    Blindzelle für dynamische Speicher mit direktem Zugriff
    PATENTANSPRÜCHE
    Blindzelle zur Verwendung bei dynamischen Speichern mit direktem Zugriff, bestehend aus einer Speicherzelle und einer Blindzelle, die in Form einer integrierten Schaltung innerhalb eines einzigen Halbleitersubstrats ausgebildet sind, wobei die Blindzelle einen Kondensator und einen ersten Feldeffekttransistor mit isolierter Steuerelektrode aufweist, der an den einen Anschluß des Kondensators angeschlossen ist und zum Entladen der im Kondensator geladenen Ladungen dient, gekennzeichnet durch eine erste Isolierschicht (9), die auf einer größeren Oberfläche des Halbleitersubstrats (7) ausgebildet ist,
    durch ein Paar von ersten Gate-Elektrodenschichten (1Oa, 1Ob), die auf der ersten Isolierschicht (9) in der Weise ausgebildet sind, daß sie sich parallel zueinander in vorgegebenem Abstand (WD1) erstrecken,
    0 30021/066 2
    ORIGINAL INSPECTED
    _ O —
    durch eine zweite Isolierschicht (12), die auf der größeren Oberfläche des Halbleitersubstrats (7) zwischen dem Paar von ersten Gate-Elektrodenschichten (10a, 10b) und auf den Oberflächen der ersten Gate-Elektrodenschichten (10a, 10b) ausgebildet ist,
    durch eine zweite Gate-Elektrodenschicht (13), die auf der zweiten Isolierschicht (12) ausgebildet ist und über der Hauptfläche des Halbleitersubstrats (7) zwischen dem Paar vonersten Gate-Elektrodenschichten (10a, 1Ob) liegt, durch einen Halbleiterbereich (14a, 14b) mit eingeführten Verunreinigungen, der im Halbleitersubstrat (7) unter Verwendung des Paares von ersten Gate-Elektrodenschichten (10a, 10b) und der zweiten Gate-Elektrodenschicht (13) als Maske zum Einführen von Verunreinigungen ausgebildet wird und sich von einem Endteil von einer Schicht des Paares von ersten Gate-Elektrodenschichten (10a, 10b) ausgehend erstreckt und eine entgegengesetzte Leitfähigkeit wie das Halbleitersubstrat (7) besitzt,
    durch eine Einrichtung zum Anlegen einer festen Vorspannung an eine der ersten Gate-Elektrodenschichten (10a, 10b) und die zweite Gate-Elektrodenschicht (13), um sie als Kondensator (C2) zu betreiben, und
    durch eine Einrichtung zum Anlegen eines Entladungs-Steuersignals an die andere der ersten Gate-Elektrodenschichten (10a, 10b) und die zweite Gate-Klektroden.schicht (13)# um sie als ersten Feldeffekttransistor (Q3) mit isolierter Steuerelektrode zu betreiben.
    030021/0662
  2. 2. Blindzelle nach Anspruch 1, dadurch gekennzeichnet , daß die feste Vorspannung (VDD) an die
    andere (10b) der ersten Gate-Elektrodenschichten (10a, 10b) anlegbar ist, um sie als Kondensator (C2) zu betreiben,
    während das Entladungs-Steuersignal (VH) an die zweite Gate-Elektrodenschicht (13b) anlegbar ist, um sie als ersten Feldeffekttransistor (Q3) mit isolierter Steuerelektrode zu betreiben, und daß eine feste Vorspannung (VDD) an die eine
    (10a) der ersten Gate-Elektrodenschichten (10a, 10b) anlegbar ist, und daß eine so gebildete Inversionsschicht (15) in der Hauptfläche des Halbleitersubstrats (7) direkt unter der einen Gate-Elektrodenschicht (10a) als Ausgangselektrode des ersten Feldeffekttransistors (Q3) mit isolierter Steuerelektrode betrieben wird.
  3. 3. Blindzelle nach Anspruch 1, dadurch gekennzeichnet, daß die feste Vorspannung (VDD) an der zweiten Gate-Elektrodenschicht (13) anliegt, um sie als Kondensator (C2) zu betreiben, während das Entladungs-Steuersignal (V„) an der zweiten Schicht der ersten Gate-Elektrodenschichten (10b) anliegt, um sie als ersten Feldeffekttransistor (Q3) mit isolierter Steuerelektrode zu betreiben, und daß ein mit einem bestimmten Wortwählsignal synchronisiertes Steuersignal an
    der einen Schicht (10a) der ersten Gate-Elektrodenschichten (10a, 10b) anliegt, um sie als zweiten Feldeffekttransistor (Q2) mit isolierter Steuerelektrode zu betreiben.
    030021 /0662
DE19792943381 1978-10-27 1979-10-26 Blindzelle fuer dynamische speicher mit direktem zugriff Withdrawn DE2943381A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13165878A JPS5559759A (en) 1978-10-27 1978-10-27 Semiconductor device

Publications (1)

Publication Number Publication Date
DE2943381A1 true DE2943381A1 (de) 1980-05-22

Family

ID=15063191

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792943381 Withdrawn DE2943381A1 (de) 1978-10-27 1979-10-26 Blindzelle fuer dynamische speicher mit direktem zugriff

Country Status (3)

Country Link
US (1) US4264965A (de)
JP (1) JPS5559759A (de)
DE (1) DE2943381A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3138947A1 (de) * 1981-09-30 1983-04-21 Siemens AG, 1000 Berlin und 8000 München Speicherzelle mit einem doppel-gate feldeffekttransistor und verfahren zu ihrem betrieb
FR2543348A1 (fr) * 1983-03-23 1984-09-28 Hitachi Ltd Dispositif de memoire a semi-conducteurs, notamment cellule fictive d'une memoire dynamique a acces direct ou aleatoire

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57186354A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Semiconductor memory storage and manufacture thereof
JP2509706B2 (ja) * 1989-08-18 1996-06-26 株式会社東芝 マスクｒｏｍの製造方法
KR0121992B1 (ko) * 1993-03-03 1997-11-12 모리시다 요이치 반도체장치 및 그 제조방법
JP3962638B2 (ja) * 2002-06-18 2007-08-22 株式会社東芝 半導体記憶装置、及び、半導体装置
JP2011071173A (ja) * 2009-09-24 2011-04-07 Elpida Memory Inc 半導体装置、半導体装置の製造方法および半導体装置の制御方法
KR20140010815A (ko) * 2012-07-17 2014-01-27 에스케이하이닉스 주식회사 Ｍｏｓ 커패시터, 그 형성 방법 및 그를 이용한 반도체 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195357A (en) * 1978-06-15 1980-03-25 Texas Instruments Incorporated Median spaced dummy cell layout for MOS random access memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3138947A1 (de) * 1981-09-30 1983-04-21 Siemens AG, 1000 Berlin und 8000 München Speicherzelle mit einem doppel-gate feldeffekttransistor und verfahren zu ihrem betrieb
FR2543348A1 (fr) * 1983-03-23 1984-09-28 Hitachi Ltd Dispositif de memoire a semi-conducteurs, notamment cellule fictive d'une memoire dynamique a acces direct ou aleatoire

Also Published As

Publication number Publication date
JPS5559759A (en) 1980-05-06
US4264965A (en) 1981-04-28
JPS6222270B2 (de) 1987-05-16

Similar Documents

Publication Publication Date Title
DE2916884C3 (de) Programmierbare Halbleiterspeicherzelle
DE3037431C2 (de)
DE602005002546T2 (de) Verbessertes layout einer sram-speicherzelle
DE4000429C2 (de) Dram
EP0024311B1 (de) Verfahren zum Herstellen eines hochintegrierten Festwertspeichers
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE3513034C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19611438A1 (de) EEPROM Flashzelle sowie Verfahren zu deren Herstellung
DE3851416T2 (de) Statische Direktzugriffshalbleiterspeicheranordnung.
DE68915395T2 (de) Dynamische Speicheranordnung mit verbessertem Leitungsnetz.
DE3587052T2 (de) Halbleiterspeichergeraet.
DE3224287C2 (de)
DE2720533C2 (de)
DE2705757C2 (de) Dynamischer Schreib-Lese-Speicher
DE69128819T2 (de) Halbleiterspeicheranordnung
DE3687284T2 (de) Halbleiterspeicheranordnung.
DE3046524C2 (de) Halbleitervorrichtung
DE3046376C2 (de) Halbleiter-Speichervorrichtung
DE2943381A1 (de) Blindzelle fuer dynamische speicher mit direktem zugriff
DE2532594A1 (de) Halbleiterspeicher
DE2937952C2 (de) Nichtflüchtige Speicheranordnung
DE3840559A1 (de) Halbleiterspeichervorrichtung und herstellungsverfahren
DE2642615C2 (de) Halbleiterspeicher
DE2247937C3 (de) Verfahren zur Messung einer kleinen gespeicherten Ladung
DE2713479A1 (de) Verfahren zur herstellung von integrierten schaltkreisen

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8141 Disposal/no request for examination