DE2937952C2 - Nichtflüchtige Speicheranordnung - Google Patents
Nichtflüchtige SpeicheranordnungInfo
- Publication number
- DE2937952C2 DE2937952C2 DE2937952A DE2937952A DE2937952C2 DE 2937952 C2 DE2937952 C2 DE 2937952C2 DE 2937952 A DE2937952 A DE 2937952A DE 2937952 A DE2937952 A DE 2937952A DE 2937952 C2 DE2937952 C2 DE 2937952C2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- drain
- floating gate
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
J5
Die Erfindung betrifft eine nichtflüchtige Speicheranordnung gemäß Oberbegriff des Patentanspruchs.
Computer und verwandte Techniken benötigen seit langem Festwertspeicher. Demgemäß wurden viele
Bauelemente geschaffen, die die gestellten Bedingungen mehr oder weniger gut erfüllen. Die zunehmende
Komplexität der Rechner bzw. der zugehörigen Elemente hat nun ein Bedürfnis nach elektrisch
veränderbaren (programmierbaren) Lesespeichern hervorgerufen, welche gegebenenfalls umprogrammiert
(gelöscht und beschrieben) werden können. Es gibt zwar bereits für vorgenannte Aufgaben vorgesehene, nichtflüchtige Speicherelemente, diese Bauelemente besitzen
aber — wie nachstehend erläutert wird — erhebliche Mängel.
An einem Ende des Spektrums von Halbleiterspeicherelementen steht die Gattung der Floating-Gate-Lawinen-Metall-Oxid-Halbleiter-Bauelemente
(FAMOS = Floating-Gate-Avalanche-Metal-Oxide-Semiconductor), während das andere Ende dieses Spektrums durch
die Gattung der Metall-Nitrid-Oxid-Halbleiter-Bauelemente
(MNOS = Metal-Nitride-Oxide-Semiconductor) repräsentiert wird. Ein Vorteil beider Bauelementtypen
besteht in der Unabhängigkeit von irgendeiner äußeren Stromversorgung zum Aufrechterhalten einer gespeicherten
Information bei deren Ausfall.
Die Bauelemente der Floating-Gate-Familie, wie sie in der DE-OS 27 58 161 beschrieben werden, besitzen
normalerweise Transistoren mit Source- und Drainzonen des einen Leitungstyps. Diese Zonen werden
gewöhnlich in einem Substrat des anderen Leitungstyps und an dessen Oberfläche gebildet. Zwischen der
Source- und Drainzone wird an der Substrat-Oberfläche der Gate-Aufbau durch Aufbringen einer dünnen, ersten
isolierenden Oxidschicht gebildet. Auf die Oxidschicht wird eine leitende Schicht (das Floating-Gate) aufgebracht
und dann eine das Floating-Gate vollkommen umgebende und gegenüber dem Rest des Bauelements
isolierende, zweite Isolierschicht gebildet. Auf diese zweite Isolierschicht wird sodann eine zweite leitende
Schicht (für das Steuergate) aufgebracht
Zum Herstellen eines Speichers werden Floating-Gate-Transistoren in sehr unterschiedlicher Weise in
Reihen und Spalten angeordnet. In dem aus der DE-OS 27 58 161 bekannten Fall werden alle Speichergates
einer gegebenen Reihe sowie alle Sourcezonen bzw. alle Drainzonen je einer vorgegebenen Spalte jeweils
parallel geschaltet. Im Bekannten werden dabei zum Bilden der einzelnen Parallelschaltungen jeweils besondere
Leiter benötigt. Für diese Leiter wird ein wesentlicher Teil der Oberfläche des jeweiligen
Halbleiterchips verbraucht. Den Speichern mit MNOS-Transistoren haftet derselbe Nachteil an.
Der Erfindung liegt die Aufgabe zugrunde, einen kompakteren Aufbau und damit eine Speicheranordnung
mit größerer Dichte der aktiven Bauelemente zu schaffen. Die Lösung wird im Kennzeichen des
Patentanspruchs beschrieben.
Erfindungsgemäß wird ein in Form einer gegenüber dem Bekannten kompakteren .r-y-Matrix herzustellender,
nichtflüchtiger Speicher vom F!oating-Gate-Typ geschaffen. Das Floating-Gate jedes Transistors ist
dabei über den an die Kanalzone angrenzenden Randbereich der Drainzone verschoben, so daß es sich
mit der sogenannten Vorderflanke über einen Teil der Drainzone erstreckt. Das Steuergate jedes Transistors
wird von dem Floating-Gate isoliert, aber es erstreckt sich über einen Bereich, der von der Rückflanke des
Floating-Gates bis zu dem Source-Kanal-Übergangsbereich reicht.
Wegen des Verschiebens bzw. wegen des Versatzes des Floating-Gates relativ zur Drainzone hin ergeben
sich derartige elektrische Feldverteilungen, daß jeder Transistor durch eine zwischen sein Steuergate und
seine Drainzonc gelegte Spannung, aber nicht durch eine Spannung ähnlicher Polarität und Größe zwischen
Steuergate und Sourcezone »beschrieben« werden kann. Die Drainzone eines Einzelelements kann daher
bei der erfindungsgemäßen Anordnung dieselbe Zone sein, die als Sourcezone eines angrenzenden Einzelelements
in der Anordnung dient.
Durch dieses Zuordnen der Zonen in verschiedener Funktion zu den benachbarten Bauelementen wird die
Zahl der erforderlichen Verbindungsleitungen vermindert, so daß der Gesamtaufbau mit größerer Dichte der
einzelnen Bauelemente herzustellen ist. Das Verschieben bzw. der seitliche Versatz des Floating-Gates relativ
zur Drainzone hin ist zwar an sich aus IEEE Transactions on Electron Devices, Vol. ED-24, Nr. 5,
Mai 1977, Seiten 606 bis 610 bekannt. Diese Druckschrift
gibt aber ebenfalls keinen Hinweis auf das erfindungsgemäße Verschmelzen bzw. die Doppelfunktion benachbarter
Zonen.
Anhand der schematischen Darstellung von Ausführungsbeispielen werden weitere Einzelheiten der
Erfindung erläutert. Es zeigt
Fig. 1 einen Querschnitt eines in einer x-y-Anordnung
zu verwendenden Einzelelements;
Fig. 2 einen Querschnitt durch ein anderes in einer x-y-Anordnung zu verwendenden Floating-Gate-Bauelements:
und
Fig.3 einen Querschnitt einer Af-y-Anordnung von
Einzelelementen gemäß Fig. 1.
Zunächst sei darauf hingewiesen, daß der Erfindungsgegenstand natürlich auch mit Hilfe von anderen
Isolatoren als Saphir, wie zum Beispiel Spinell oder Berylliumoxid auszuführen ist wenngleich in den
folgenden Ausführungen, insbesondere; mit Bezug auf Fig.3, Silizium-auf-Saphir-Bauelementen (SOS) erläutert
werden; allerdings wird Saphir bevorzugt Weiterhin sei darauf hingewiesen, daß zwar eine P-Kanal-Struktur
beschrieben wird, diese aber nur als Ausführungsbeispiel anzusehen ist da der Leitungstyp der
verschiedenen Bauelementteile natürlich im Rahmen der Erfindung austauschbar ist.
In F i g. 1 wird ein Halbleiterbauelement 10 mit einem
aus Saphir, Spineil oder Berylliumoxid bestehenden isolierenden Substrat 12 dargestellt Wie in der
SOS-Technik bekannt, wird zunächst eine einkristalline Siliziumschicht auf dem Saphir-Substrat 12 niedergeschlagen
oder gebildet, in einzelne Inseln abgeteilt und anschließend mit Störstellen des einen Leitungstyps
dotiert bzw. implantiert, um Sourcezonen 14.1 sowie Drainzonen 14.3 mit dazwischenliegender Kanalzone
14.2 herzustellen, wobei die Kanalzone mit Störstellen des anderen Leitungstyps zu dotieren ist Im gezeichneten
Ausführungsbeispiel sind die Sourcezone 14.1 und die Drainzone 143 P+-leitend, während die Kanalzone
14.2 N~-Leitung besitzt. Nach dem Herstellen der Inseln, wird auf jeder eine Gateoxid-Schicht und auf
dieser eine polykristalline Siliziumschicht (Poly-Silizium)
gebildet Die Poly-Siliziumschicht soll das Floating-Gate
16 darstellen. Dieses wird so angeordnet daß sich seine Vorderflanke über den Drain/Kanal-Übergang
hinwegerstreckl und seine Rückflanke über der Kanalzone endet.
Das Steuergate 20 wird oberhalb des Floating-Gates 16 hergestellt. Dazu wird zunächst entsprechend der
Form des Floating-Gates 16 auf diesem eine Oxidbeschichtung 22 gebildet. Dabei ergibt sich, daß der auf das
Floating-Gate 16 aufzubringende Teil des Steuergates 20 weiter von der Kanalzone entfernt ist als der Rest des
Steuergates 20. Anschließend wird auf der isolierenden Oxidbeschichtung 22 eine das Steuergate 20 bildende
zweite dotierte Poly-Siliziumschicht so gebildet, daß die Vorderflanke des Steuergates 20 mit der Vorderflanke
des Floating-Gates 16 fluchtet, während die Rückflanke des Steuergates 20 den Source/Kanal-Übergang bedeckt
und bis über die Sourcezone reicht sowie in einem Bereich oberhalb von dieser endet. Anschließend wird
das ganze Bauelement mit einem Feldoxid 30 beschichtet. Zum Kontaktieren der verschiedenen wie vorstehend
gebildeten Bauelementteile werden Kontaktöffnungen zum Freilegen entsprechender Teile von
Sourcezone 14.1, Steuergate 20 und Drainzone 14.3 hergestellt. Anschließend wird an jedes dieser Bauelementteile
ein elektrischer Kontakt angebracht, wie sie in der Zeichnung mit 24, 26 bzw. 28 bezeichnet worden
sind.
F i g. 2 zeigt einen Aufbau, bei dessen Herstellung von massivem Silizium ausgegangen wurde. In dem eine
vorgegebene Dotierstoffkonzentration aufweisenden, massiven Siliziumkörper 32 sind bestimmte die Sourcezonen
34 und Drainzonen 38 bildende Bereiche vorgesehen, die zwischen sich jeweils eine Kanalzone 36
einschließen. Beim Herstellen wird auf die Oberfläche des so vorbereiteten Siliziumkörpers 32 eine Gateoxid-Schicht
18 aufgebracht und darauf das Floating-Gate 16 gebildet, das so hergestellt wird, daß es sich teilweise
über den Drain/Kanal-Übergang erstreckt Das Floating-Gate 16 wird dann mit einer das von der Gegenwart
des Floating-Gates 16 herrührende erhabende Profil abbildenden isolierenden Feldoxid-Schicht
22 versehen. Daraufhin wird das Steuergate 20 so gebildet, daß einer seiner Ränder mit dem den
Drain/Kanal-Übergang bedeckenden Rand des Floating-Gates 16 fluchtet während sich der andere Rand
des Floating-Gates 16 über den Source/Kanal-Übergang hinweg in den Bereich oberhalb der Sourcezone
erstreckt. Es wird auch ein Feldoxid 30 zum Abdecken des Steuergates 20 vorgesehen, und es werden — durch
das letztere hindurch — metallische Leiter bzw. Kontakte 24,26 und 28 mit direktem ohmschen Kontakt
zur Sourcezone 34, zum Steuergate 20 und zur Drainzone 38 hergestellt.
In F i g. 3 wird der Querschnitt durch eine Reihe von Bauelementen einer Matrixanordnung von Speicherelementen
gezeigt, in der Einzelelemente ähnlich wie in F i g. 1 und 2 numeriert sowie vor und hinter der
Schnittebene ähnliche Reihen von Bauelementen in den dotierten Streifen 52 und 54 gebildet sind. Das
Ausführungsbeispiel ist zwar für den Fall eines SOS-Bauelements beschrieben, selbstverständlich können
ähnliche bzw. entsprechende Matrixanordnungen auch ausgehend von massivem Silizium hergestellt
werden.
Im Ausfünrungsbeispiel gemäß Fig.3 wird eine
einkristalline Siliziumschicht 14 auf die Oberfläche des aus Saphir bestehenden Substrats 12 niedergeschlagen
und schließlich auf bekannte Weise durch Dotieren in P+- und N--leitende Zonen unterteilt Gemäß der
Zeichnung werden oberhalb der N--leitenden Kanalzonen und diesen gegenüber isoliert Floating-Gates 16
angeordnet. Außerdem wird in ähnlicher Weise, wie anhand von Fig. 1 und 2 gezeigt und beschrieben,
oberhalb des Floating-Gates 16 ein Steuergate 20 isoliert gegenüber dem ersteren angeordnet In der
Anordnung gemäß F i g. 3 werden alle Steuergates 20 jeder Reihe mit Hilfe einer gemeinsamen Leitung sowie
Verbindungsleitungen R\ bis Rs auf eine Klemme 40
geschaltet während alle P+-Zonen 52 einer gegebenen Spalte miteinander verbunden und über Verbindungsleitungen
Ci bis G auf Klemmen 42 bis 50 geschaltet werden.
Wenn in die den Verbindungsleitungen R2—C2 entsprechende Zelle eine Ladung »geschrieben« werden
soll, können nach Vorherstehendem zunächst alle Zellen in Richtung auf ihren hochleitenden Zustand
»block-gelöscht« werden, indem eine negative Spannung
bzw. ein Impuls auf die Klemme 40 und eine positive Spannung bzw. ein Impuls über die Klemmen 42
bis 50 auf die Verbindungsleitungen Q bis C5 gegeben
wird. Dadurch werden alle P+-Diffusions-Linien mit einem positiven Impuls beaufschlagt Zum anschließenden
»Schreiben« der A2C2-ZeIIe in einen niederleitenden
Zustand wird auf den Anschluß 44 ein negativer Impuls und auf den Anschluß 40 ein positiver Impuls
gegeben.
Alle anderen Anschlüsse bzw. Klemmen werden geerdet. Auf diese Weise wird das den Verbindungsleitungen
R2C2 entsprechende Floating-Gate mit Löchern
beladen, während die benachbarten Zellen (R\ — Q und Ri- Ci) unbeeinflußt bleiben. Alle Zellen einer gcgebet"
nen neihe — mit Ausnahme der /?2C2-Zelle — werden
nicht beeinflußt, weil die zugehörigen Source- und Drainzonen dieser Zellen am Erdpotential liegen und
die elektrische Feldstärke zwischen der Steuerelektrode
und der jeweiligen Drainzone zum Beladen des Floating-Gates nicht ausreicht. Eine Beeinflussung der
RiC3-ZeWe durch die an R1 anliegende Spannung erfolgt
nicht, weil die volle Schreib-Spannung zwischen deren Steuergate und deren Sourcezone, nicht jedoch '>
zwischen dem Steuergate und der Drainzone liegt. Das Zurückspringen des Floating-Gates in Richtung auf die
Drainzone stellt nämlich sicher, daß die elektrische Feldstärke am Floating-Gate der W3C3-ZeIIe unter den
gegebenen Voraussetzungen kleiner ist als zum Beladen ι« dieses Floating-Gates mit Löchern (mindestens) erforderlich
wäre.
Im folgenden wird ein Ausführungsbeispiel zum Herstellen einer erfindungsgemäßen Anordnung beschrieben.
Es sei darauf hingewiesen, daß auch andere Verfahren zum Herstellen der Anordnung geeignet sein
können. Insbesondere kann anstelle der SOS-Technik, auf die die folgende Beschreibung Bezug nimmt, ein
Verfahren verwendet werden, bei dem von massivem Silizium ausgegangen wird. 2u
Es wird ein aus Saphir bestehendes Substrat mit einer breiten ebenen Hauptfläche vorgesehen und auf dieser
eine eigenleitende Siliziumschicht 14 mit einer Schichtdicke von etwa 0,5 bis 0,6 Mikrometern niedergeschlagen.
Anschließend wird die Schicht 14 in auf geeignete 2>
Weise mit zum Beispiel Phosphor zu dotierende oder zu implantierende Inseln aufgeteilt, um N-Dotierstoffe
einzuführen und dann nach Maskieren P+-Streifen 52 zu begrenzen. Anschließend kann dieser Aufbau in
bekannter Weise mit zum Beispiel Bor dotiert oder implantiert werden, um die P+-Streifen zu bilden. Die in
Fig.3 im Querschnitt dargestellte sich ergebende Struktur besitzt dann abwechselnd P+- und N--Streifen
52 bzw. 54.
Nach dem Bilden der P+- und N--Streifen in der
Schicht 14 wird eine dem Gateoxid 18 von F i g. 1 und 2 entsprechende Gateoxidschicht bis zu einer Dicke von
10 bis 20 nm mit Hilfe von trockenem O2 bei etwa 9000C
während einer Zeitdauer von etwa 30 Minuten auf der Siliziumschicht 14 aufgewachsen. Anschließend wird das «>
aus polykristallinem Silizium bestehende Floating-Gate auf der Gate-Oxid-Schicht gebildet. Das wird mit Hilfe
eines chemischen Niederdruck-Aufdampferverfahrens ausgeführt und so lange fortgesetzt, bis das Floating-Gate
16 (Fig. 1 und 2) eine Dicke von etwa 200nm
erreicht. Diese Polysilizium-Schicht wird dann so maskiert, daß einer ihrer Ränder den Übergang
zwischen einem P+-Streifen 52 und einem N--Streifen 54 überlappt. Die Maske soll dabei beide Grenzen des
Floating-Gates 16 definieren, wobei der eine Rand einen Drain/Kanal-Übergang überlappen und der andere
Rand irgendwo oberhalb der Kanaizone enden bzw. liegen soll. Die Polysilizium-Schicht wird dann mit Hilfe
heißen Äthylendiaminpyrokatechins und Wasserlösung bei einer Temperatur nahe dem Siedepunkt des
Ätzmittels abgeätzt. Hierdurch werden sowohl die Vorderflanke als auch die Rückflanke des Floating-Gates
16gemäß Fig. 1,2und3begrenzt.
Anschließend wird oberhalb des abgegrenzten Floating-Gates 16 eine zweite Oxidschicht bis zu einer
Dicke von etwa 80 bis 90 nm aufgewachsen, zum Beispiel mit Hilfe nassen Sauerstoffs (Dampf) bei 900°C
während einer Zeitdauer von etwa 40 Minuten. Das Nettoergebnis dieses Verfahrensschritts besteht darin,
daß unmittelbar oberhalb des Floating-Gates eine Oxidschicht mit einer Dicke von etwa 80 bis 90 nm
entsteht, die sich zu einer Dicke von etwa 100 nm oberhalb des nicht vom Floating-Gate 16 überdeckten
Bereichs der Kanalzone verjüngt.
Das Verfahren wird durch Abscheiden einer Polysilizium-Schicht oberhalb des nun stufig geformten Oxids
fortgesetzt, um das Steuergate 20 (Fig. 1 und 2) herzustellen. Dieses wird zunächst durch Abscheiden
einer Polysilizium-Schicht bis zu einer Dicke von etwa 600 nm mit Hilfe eines bekannten chemischen Niederdruck-Aufdampfverfahrens
niedergeschlagen. Daraufhin wird diese zweite Polysilizium-Schicht maskiert und mit Hilfe desselben Lösungstyps, wie anhand des Ätzens
des Floating-Gates 16 beschrieben, geätzt. In diesem Fall wird so maskiert, daß ein Rand des Steuergates 20
mit dem korrespondierenden Rand des Floating-Gates 16 fluchtet. Zum Vervollständigen der Anordnung wird
anschließend eine weitere Siliziumoxid-Schicht bis zu einer Dicke von etwa 600 nm auf die gesamte Struktur
niedergeschlagen. Auch diese Oxidschicht kann durch chemisches Aufdampfen hergestellt werden und —
wenn es für erforderlich gehalten wird — kann die letzte Oxidbeschichtung in einer Oxidatmosphäre verdichtet
werden. Der Aufbau wird dann zum Bilden von Kontaktöffnungen maskiert. Es folgt ein Ätzen der
öffnungen bis heran zu allen Steuergates 20 und allen P+-Streifen bzw. -Zonen 52 mit anschließendem
Metallisieren, derart, daß alle Steuergates 20 einer gegebenen Reihe verbunden werden und jeder
P+-Streifen 52 über eine Verbindungsleitung Q, C2, C3,
G und C5 auf Klemmen 42,44,46,48 bzw. 50 geschaltet
wird.
Bei Anwendung des anhand von F i g. 3 beschriebenen Aufbaus mit einer Matrix von in Reihen und Spalten
angeordneten Floating-Gate-Speicher-Zellen ist für den Fachmann klar, daß bei der erfindungsgemäßen
Zuordnung und Schaltung die mit einer bestimmten Floating-Gate/Steuergate-Kombination versehenen
Source- und Drainzonen einer speziellen Zelle in einer gegebenen Reihe als Drainzone bzw. Sourcezone der
jeweils nächst benachbarten Zelle auf beiden Seiten der gegebenen Reihe fungieren. Außerdem ist bei dem
erfindungsgemäßen Aufbau eine isolation zwischen den
einzelnen Zellen nicht erforderlich, wodurch eine erhebliche »Grundfläche« eingespart und eine größere
Packungsdichte möglich wird.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Nichtflüchtige Speicheranordnung mit einer Vielzahl von in Reihen und Spalten angeordneten, in je einem Halbleiterkörper gebildeten Floating-Gate-Speicher-Elementen mit je einer Sourcezone (14.1), einer Drainzone (14J), einer dazwischenliegenden und sowohl an die Sourcezone als auch an die Drainzone mit einem PN-Übergang angrenzenden Kanalzone (14.2), einem oberhalb des Halbleiterkörpers isoliert gegenüber diesem über einem an die Drainzone (14.3) angrenzenden Teil der Kanalzone (14.2) liegenden, eine Vorderflanke oberhalb der Drainzone sowie eine Rückflanke oberhalb der Kanalzone besitzenden Floating-Gate (16) und mit je einem oberhalb des Floating-Gates (16) sowie isoliert gegenüber diesem und dem Halbleiterkörper angeordneten, sich über die gesamte Kanalzone (14.2) und mit der Vorderflanke bis in einen Bereich oberhalb Drainzone (14.3) und der Rückfianke bis in einen Bereich oberhalb der Sourcezone (14.1) erstreckenden Steuergate (20), wobei die Steuergates (20) der Speicherelemente in einer jeden Reihe zusammengeschaltet und die Source- und Drainzonen (52) der Speicherelemente jeder Spalte zusammengeschaltet sind, dadurch gekennzeichnet, daß die Source- und Drainzonen (52) jedes Speicherelements in den Reihen zugleich die Drainzone bzw. Sourcezone des jeweils benachbarten Speicherelements darstellen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US94672278A | 1978-09-28 | 1978-09-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2937952A1 DE2937952A1 (de) | 1980-04-03 |
DE2937952C2 true DE2937952C2 (de) | 1983-04-14 |
Family
ID=25484885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2937952A Expired DE2937952C2 (de) | 1978-09-28 | 1979-09-20 | Nichtflüchtige Speicheranordnung |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS5546598A (de) |
DE (1) | DE2937952C2 (de) |
FR (1) | FR2437676A1 (de) |
GB (1) | GB2032687B (de) |
IT (1) | IT1122538B (de) |
SE (1) | SE7907193L (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4409723A (en) * | 1980-04-07 | 1983-10-18 | Eliyahou Harari | Method of forming non-volatile EPROM and EEPROM with increased efficiency |
US4328565A (en) | 1980-04-07 | 1982-05-04 | Eliyahou Harari | Non-volatile eprom with increased efficiency |
DE3141390A1 (de) * | 1981-10-19 | 1983-04-28 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Floating-gate-speicherzelle, bei der das schreiben und loeschen durch injektion heisser ladungstraeger erfolgt |
FR2524714B1 (fr) * | 1982-04-01 | 1986-05-02 | Suwa Seikosha Kk | Transistor a couche mince |
US4868629A (en) * | 1984-05-15 | 1989-09-19 | Waferscale Integration, Inc. | Self-aligned split gate EPROM |
US4795719A (en) * | 1984-05-15 | 1989-01-03 | Waferscale Integration, Inc. | Self-aligned split gate eprom process |
US4639893A (en) * | 1984-05-15 | 1987-01-27 | Wafer Scale Integration, Inc. | Self-aligned split gate EPROM |
US4783766A (en) * | 1986-05-30 | 1988-11-08 | Seeq Technology, Inc. | Block electrically erasable EEPROM |
FR2621737B1 (fr) * | 1987-10-09 | 1991-04-05 | Thomson Semiconducteurs | Memoire en circuit integre |
US5087584A (en) * | 1990-04-30 | 1992-02-11 | Intel Corporation | Process for fabricating a contactless floating gate memory array utilizing wordline trench vias |
KR100241524B1 (ko) * | 1996-12-28 | 2000-02-01 | 김영환 | 플래쉬 메모리 셀 |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3728695A (en) * | 1971-10-06 | 1973-04-17 | Intel Corp | Random-access floating gate mos memory array |
AT365000B (de) * | 1974-09-20 | 1981-11-25 | Siemens Ag | N-kanal-speicher-fet |
DE2525097C3 (de) * | 1975-06-05 | 1982-08-05 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Betrieb eines n-Kanal-Speicher-FET |
DE2643948C2 (de) * | 1976-09-29 | 1981-10-15 | Siemens AG, 1000 Berlin und 8000 München | In einer Matrix angeordnete Speicher-FETs und Verfahren zu ihrer Herstellung |
JPS53108247A (en) * | 1976-12-27 | 1978-09-20 | Texas Instruments Inc | Electrically programmable floating gate semiconductor memory |
-
1979
- 1979-08-29 SE SE7907193A patent/SE7907193L/ not_active Application Discontinuation
- 1979-09-07 IT IT25552/79A patent/IT1122538B/it active
- 1979-09-20 GB GB7932557A patent/GB2032687B/en not_active Expired
- 1979-09-20 DE DE2937952A patent/DE2937952C2/de not_active Expired
- 1979-09-27 FR FR7924057A patent/FR2437676A1/fr active Granted
- 1979-09-27 JP JP12524779A patent/JPS5546598A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5546598A (en) | 1980-04-01 |
FR2437676B1 (de) | 1982-12-17 |
JPS5732514B2 (de) | 1982-07-12 |
SE7907193L (sv) | 1980-03-29 |
DE2937952A1 (de) | 1980-04-03 |
GB2032687B (en) | 1983-03-23 |
GB2032687A (en) | 1980-05-08 |
FR2437676A1 (fr) | 1980-04-25 |
IT1122538B (it) | 1986-04-23 |
IT7925552A0 (it) | 1979-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3123876C2 (de) | Nicht-flüchtige Halbleiter-Speichervorrichtung | |
DE2814973C2 (de) | Verfahren zur Herstellung eines Speicher-Feldeffekttransistors | |
DE4016346C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung | |
DE68924849T2 (de) | Nichtflüchtiger halbleiterspeicher und verfahren zur herstellung. | |
DE2911132A1 (de) | Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium | |
DE69013094T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. | |
DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
DE2547828B2 (de) | Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor | |
DE2705503C3 (de) | Halbleiterspeicheranordnung | |
DE2838937A1 (de) | Rom-speicheranordnung mit feldeffekttransistoren | |
DE4105636A1 (de) | Elektrisch programmierbare nicht fluechtige halbleiterspeichereinrichtung und herstellungsverfahren dafuer | |
DE2630571B2 (de) | Ein-Transistor-Speicherzelle mit in V-MOS-Technik | |
DE3103143A1 (de) | Halbleiterspeicher | |
DE3029539A1 (de) | Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle | |
DE2937952C2 (de) | Nichtflüchtige Speicheranordnung | |
DE3139846C2 (de) | ||
DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
DE19807010B4 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung | |
DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
DE3134233C2 (de) | ||
DE2854994C2 (de) | Halbleiteranordnung mit einem Transistor und einem mit dem Basisgebiet des Transistors verbundenen Widerstand | |
DE3780298T2 (de) | Nichtfluechtiger speicher mit isoliertem gate ohne dickes oxid. | |
DE68911418T2 (de) | Hochintegrierte EPROM-Speicheranordnung mit einem grossen Kopplungsfaktor. | |
EP0021218A1 (de) | Dynamische Halbleiter-Speicherzelle und Verfahren zu ihrer Herstellung | |
DE2909197A1 (de) | Verfahren zur herstellung eines festspeichers und festspeichermatrix |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |