-
Bereich der
Erfindung
-
Die
vorliegende Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung;
und speziell auf eine Einschalt-Schaltung bzw. Hochfahrschaltung
zur Verwendung in einer Halbleiterspeichervorrichtung.
-
Beschreibung
des Standes der Technik
-
In
einer Halbleiterspeichervorrichtung sind verschiedene interne Logiken
und ein interner Spannungserzeugungsblock für einen stabilen Betrieb der
in der Halbleiterspeichervorrichtung enthaltenen Elemente vorgesehen.
Die internen Logiken sollten bei einem vorher festgelegten Status
initialisiert werden, bevor die Halbleiterspeichervorrichtung normal
betrieben wird.
-
Der
interne Spannungserzeugungsblock liefert eine Vorspannung an die
internen Logiken. Wenn die interne Spannung nach dem Liefern einer
Versorgungsspannung VDD nicht einen korrekten Spannungspegel erreicht,
tritt ein Problem auf, wie z.B. ein Latch-up-Phänomen bzw. ein Klinke-Effekt,
welches bzw. welcher dazu führt,
dass die Zuverlässigkeit
einer Halbleiterspeichervorrichtung abnimmt. Deshalb ist eine Halbleiterspeichervorrichtung
mit einer Einschalt- bzw. Hochfahr-Schaltung zum Initialisieren
der internen Logiken und zum Vermeiden des Latch-up-Phänomens aufgrund einer instabilen
internen Spannungsversorgung ausgestattet.
-
Wenn
die Halbleiterspeichervorrichtung startet, mit einer Versorgungsspannung
VDD bei ihrem Anfangszustand versorgt zu wer den, steuert die Einschalt-Schaltung
die internen Logiken, so dass die internen Logiken betrieben werden
können,
nachdem ein Spannungspegel der Versorgungsspannung VDD höher als ein
kritischer Spannungspegel der Versorgungsspannung VDD ist.
-
Ein
Einschaltsignal, welches von der Einschalt-Schaltung ausgegeben
wird, detektiert ein Ansteigen des Spannungspegels der Versorgungsspannung
VDD, wodurch das Einschaltsignal von einem logischen NIEDRIG-Pegel
auf einen logischen HOCH-Pegel geändert wird, wenn der Spannungspegel
der Versorgungsspannung VDD höher
als der kritische Spannungspegel ist.
-
Auf
der anderen Seite, wenn der Spannungspegel der Versorgungsspannung
VDD niedriger als der kritische Spannungspegel gemacht wird, erhält das Einschaltsignal
einen logischen NIEDRIG-Pegel.
-
Im
Allgemeinen, wenn das Einschaltsignal auf einem logischen NIEDRIG-Pegel
ist, nachdem die Versorgungsspannung VDD an die Halbleiterspeichereinrichtung
zugeführt
ist, werden Latches bzw. Klinken, welche in der internen Logik beinhaltet
sind, bei einem vorher festgelegten Status initialisiert, und der
interne Spannungserzeugungsblock wird auch initialisiert.
-
Mittlerweile
ist der kritische Spannungspegel ein erforderlicher Spannungspegel
für die
internen Logiken, um sie normal zu betreiben. Der kritische Spannungspegel
wird im Allgemeinen höher
als eine Schwellwertspannung eines Metalloxid-Halbleiter-(MOS-)Transistors für analoge
Schaltungen gesetzt, um stabil initialisiert zu werden.
-
1 ist
ein schematisches Schaltbild, welches eine herkömmliche Einschalt-Schaltung
zeigt, welche in einer Halbleiterspeichereinrichtung beinhaltet
ist.
-
Wie
gezeigt wird, beinhaltet die herkömmliche Einschalt-Schaltung
eine Versorgungsspannungspegel-Folgeeinheit 100, eine Versorgungsspannungs-Triggereinheit 110 und
eine Puffereinheit 120.
-
Die
Versorgungsspannungspegel-Folgeeinheit 100 erzeugt eine
Vorspannung Va, welche linear im Verhältnis zu einer Versorgungsspannung
VDD ansteigt oder abfällt.
Die Versorgungsspannungs-Triggereinheit 110 dient dazu,
zu detektieren, dass ein Spannungspegel der Versorgungsspannung
VDD seinen kritischen Spannungspegel abhängig von der Vorspannung Va
erhält.
Die Puffereinheit 120 puffert ein Detektierbalkensignal
bzw. Detektierstrichsignal detb, welches von der Versorgungsspannungs-Triggereinheit 110 ausgegeben
wird, zum Erzeugen eines Einschaltsignals pwrup.
-
Hierbei
ist die Spannungspegel-Folgeeinheit 100 mit einem ersten
Widerstand R1 und einem zweiten Widerstand R2 ausgestattet, welche
zwischen der Versorgungsspannung VDD und einer Erdspannung VSS zur
Spannungsteilung angeschlossen sind.
-
Die
Versorgungsspannungs-Triggereinheit 110 beinhaltet einen
P-Kanal-Metalloxidhalbleiter-(PMOS-)Transistor MP0, einen N-Kanal-Metalloxidhalbleiter-(NMOS-)Transistor
MN0 und einen ersten Inverter INV0.
-
Der
PMOS-Transistor MP0 ist zwischen der Versorgungsspannung VDD und
einem Knoten N1 angeschlossen und sein Gate ist mit der Erdspannung
VSS verbunden. Der NMOS-Transistor MN0 ist zwischen der Erdspannung
VSS und dem Knoten N1 angeschlossen und sein Gate ist mit der Vorspannung
Va verbunden. Der erste Inverter INV0 empfängt ein Detektiersignal det
von dem Knoten N1, um das Detektierbalkensignal detb auszugeben.
Hierbei kann der PMOS-Transistor MP0 durch ein anderes Lastelement
ersetzt werden, welches den gleichen gültigen bzw. zulässigen Widerstand
aufweist wie der PMOS-Transistor MP0.
-
Währenddessen
ist die Puffereinheit 120 mit einer Vielzahl von Invertern
INV1 bis INV4 ausgestattet, um das Detektierbalkensignal debt zu
empfangen, um das Einschaltsignal pwrup auszugeben.
-
2 ist
ein Zeitdiagramm, welches den Betrieb der Einschalt-Schaltung zeigt,
welche in 1 gezeigt wird.
-
Die
Vorspannung Va, welche von der Versorgungsspannungspegel-Folgeeinheit 100 ausgegeben wird,
folgt einer mathematischen Formel, welche nachfolgend gezeigt wird.
-
-
Das
heißt,
die Vorspannung Va wird erhöht,
wenn der Spannungspegel der Versorgungsspannung VDD erhöht wird.
Wenn die Vorspannung Va erhöht
wird, so dass sie höher
als eine Schwellwertspannung des NMOS-Transistors MN0 ist, wird
der NMOS-Transistor
MN0 angeschaltet und das Detektiersignal det wird abhängig von
den Strömen
verändert,
welche in den PMOS-Transistor
MP0 und dem NMOS-Transistor MN0 fließen.
-
Bei
einem Anfangszustand wird das Detektiersignal det erhöht, wobei
es der Versorgungsspannung VDD folgt. Danach, da die Vorspannung
Va erhöht
ist, weist der NMOS-Transistor MN0 einen erhöhten Stromfluss auf, und das
Detektiersignal det wird auf einen logischen NIEDRIG-Pegel bei einem
vorher festgelegten Spannungspegel der Versorgungsspannung VDD geändert. Zu
dieser Zeit, wenn der Pegel des Detektiersignals det einen logischen
Schwellwert des ersten Inverters INV0 kreuzt, wird ein Pegel des
Detektierbalkensignals detb erhöht,
wobei er der Versor gungsspannung VDD folgt. Das Detektierbalkensignal
detb, welches von dem ersten Inverter detb ausgegeben wird, wird
in der Puffereinheit 120 gepuffert und wird als das Einschaltsignal
pwrup ausgegeben, welches einen logischen HOCH-Pegel besitzt.
-
Währenddessen,
wenn die Halbleiterspeichereinrichtung abgeschaltet ist, verändert die
Versorgungsspannungspegel-Folgeeinheit 100 das Einschaltsignal
pwrup in einen logischen NIEDRIG-Pegel, wenn die Versorgungsspannung
VDD niedriger als der kritische Spannungspegel wird.
-
Wenn
jedoch die Halbleiterspeichereinrichtung normal betrieben wird,
nachdem die Versorgungsspannung stabilisiert ist, kann ein plötzlicher
Leistungsabfall der Versorgungsspannung VDD auftreten, aufgrund
eines Leistungsrauschens oder eines Leistungsverbrauchs eines Widerstandes.
Deshalb ist es möglich,
dass die herkömmliche
Einschalt-Schaltung das Einschaltsignal pwrup auf einen logischen
NIEDRIG-Pegel zurücksetzt,
nachdem es den plötzlichen
Spannungsabfall detektiert.
-
Seitdem
eine Betriebsspannung für
eine Halbleiterspeichervorrichtung geeignet ist, einen niedrigen Spannungspegel
det entsprechend der fortgeschrittenen Technologie zu besitzen,
tritt das oben beschriebene Problem einleuchtender Weise auf, während die
Halbleiterspeichervorrichtung betrieben wird.
-
Das
Einschaltsignal pwrup wird auf einen logischen HOCH-Pegel zurückgesetzt,
wenn die Versorgungsspannung VDD wieder stabilisiert ist. Jedoch
kann das Zurücksetzen
des Einschaltsignals pwrup zu einem Fehlbetrieb der Halbleiterspeichereinrichtung
führen.
-
Deshalb
kann es wünschenswert
sein, den kritischen Spannungspegel der Versorgungsspannung VDD
zu erniedrigen, um ein anomales Zurücksetzen des Einschaltsignals
pwrup zu verhindern.
-
Wenn
der kritische Spannungspegel erniedrigt wird, werden jedoch interne
Logiken, welche in der Halbleiterspeichereinrichtung beinhaltet
sind, auf einem niedrigen Spannungspegel initialisiert, was ein
instabiles Initialisieren der internen Logiken verursacht.
-
Deshalb
kann es nahezu unmöglich
sein, das anormale Zurücksetzen
des Einschaltsignals pwrup zu verhindern und genug Spielraum für das stabile
Initialisieren der internen Logiken zu gewinnen, wenn die herkömmliche
Einschalt-Schaltung genutzt wird.
-
Zusammenfassung
der Erfindung
-
Es
ist deshalb eine Aufgabe der vorliegenden Erfindung, eine Einschalt-Schaltung
für das
Verwenden in einer Halbleiterspeichervorrichtung zu liefern, welche
die Fähigkeit
besitzt, ein anomales Zurücksetzen
eines Einschaltsignals zu verhindern und genug Spielraum für das stabile
Initialisieren der internen Logiken zu gewinnen.
-
Entsprechend
einem Gesichtspunkt der vorliegenden Erfindung wird geliefert: eine
Versorgungsspannungspegel-Folgeeinheit zum Ausgeben einer ersten
Vorspannung und einer zweiten Vorspannung, welche sich proportional
zu einer Versorgungsspannung erhöht
oder erniedrigt; eine erste Versorgungsspannungs-Detektiereinheit zum Detektieren eines
ersten kritischen Spannungspegels, wo ein logischer Pegel eines
Einschaltsignals abhängig
von der ersten Vorspannung gerändert
wird, wenn die Versorgungsspannung abfällt; eine zweite Versorgungsspannungs-Detektiereinheit
zum Detektieren eines zweiten kritischen Spannungspegels, wo ein
logischer Pegel des Einschaltsignals in Abhängigkeit von der zweiten Vorspannung
geändert
wird, wenn die Versorgungsspannung zunimmt bzw. ansteigt; und eine Triggereinheit
zum Invertieren eines Ausgangssignals der Triggereinheit abhängig von
einem ersten Detektiersignal, welches von der ersten Spannungsversorgungs-Detektiereinheit
ausgegeben wird, wenn die Versorgungsspannung abfällt, und
ein zweites Detektiersignal, welches von der zweiten Spannungsversorgungs-Detektiereinheit
ausgegeben wird, wenn die Versorgungsspannung ansteigt, wobei der
zweite kritische Spannungspegel höher als der erste kritische
Spannungspegel ist.
-
Entsprechend
einem anderen Gesichtspunkt der vorliegenden Erfindung wird geliefert:
eine Versorgungsspannungspegel-Folgeeinheit
zum Ausgeben einer Vorspannung, welche in Abhängigkeit zu einer Versorgungsspannung
ansteigt oder abnimmt; eine erste Versorgungsspannungs-Detektiereinheit
zum Detektieren eines ersten kritischen Spannungspegels, bei welchem
ein logischer Pegel eines Einschaltsignals in Abhängigkeit
von der Vorspannung geändert
wird, wenn die Versorgungsspannung abnimmt; eine zweite Versorgungsspannungs-Detektiereinheit
zum Detektieren eines zweiten kritischen Spannungspegels, bei welchem ein
logischer Pegel des Einschaltsignals abhängig von der Vorspannung geändert wird,
wenn die Versorgungsspannung ansteigt; und eine Triggereinheit zum
Invertieren eines Ausgangssignals der Triggereinheit in Abhängigkeit
von einem ersten Detektiersignal, welches von der ersten Spannungsversorgungs-Detektiereinheit ausgegeben
wird, wenn die Versorgungsspannung abnimmt, und ein zweites Detektiersignal,
welches von der zweiten Spannungsversorgungs-Detektiereinheit ausgegeben
wird, wenn die Versorgungsspannung ansteigt, wobei der zweite kritische
Spannungspegel höher
als der erste kritische Spannungspegel ist.
-
Kurze Beschreibung
der Zeichnungen
-
Die
obigen und andere Aufgaben und Merkmale der vorliegenden Erfindung
werden aus der folgenden Beschreibung bevorzugter Ausführungsformen
ersichtlich, welche in Verbindung mit den beigefügten Zeichnungen gegeben werden,
in welchen:
-
1 ein
schematisches Schaltbild ist, welches eine herkömmliche Einschalt-Schaltung
zeigt;
-
2 ein
Zeitdiagramm ist, welches den Betrieb der Einschalt-Schaltung, welche
in 1 gezeigt wird, zeigt;
-
3 ein
schematisches Schaltbild ist, welches eine Einschalt-Schaltung entsprechend
einer ersten bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt;
-
4 ein
Zeitdiagramm ist, welches einen Betrieb der Einschalt-Schaltung
zeigt, welche in 3 gezeigt wird; und
-
5 ein
Schaltbild ist, welches eine Einschalt-Schaltung entsprechend einer
zweiten bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt.
-
Detaillierte
Beschreibung der Erfindung
-
Nachfolgend
wird eine Halbleiterspeichervorrichtung entsprechend der vorliegenden
Erfindung mit Bezug auf die beigefügten Zeichnungen detailliert
beschrieben.
-
3 ist
ein schematisches Schaltbild, welches eine Einschalt-Schaltung zum
Verwenden in einer Halbleiterspeichervorrichtung entsprechend einer
ersten bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt.
-
Wie
gezeigt wird, beinhaltet die Einschalt-Schaltung eine Versorgungsspannungspegel-Folgeeinheit 200,
eine erste Versorgungsspannungs-Detektiereinheit 210A,
eine zweite Spannungsde tektiereinheit 210B, eine Triggereinheit 220 und
eine Puffereinheit 230.
-
Die
Versorgungsspannungspegel-Folgeeinheit 200 erzeugt eine
erste Vorspannung V1 und eine zweite Vorspannung V2, welche linear
im Verhältnis
zu einem Spannungspegel einer Versorgungsspannung VDD ansteigen
oder abnehmen.
-
Die
erste Versorgungsspannungs-Detektiereinheit 210A dient
dazu, zu detektieren, dass ein Spannungspegel der Versorgungsspannung
VDD ein erster kritischer Spannungspegel der Versorgungsspannung VDD
in Abhängigkeit
zur ersten Vorspannung V1 wird, und damit ein erstes Detektierbalkensignal
det1b auszugeben. Die zweite Versorgungsspannungs-Detektiereinheit 210B dient
dazu, zu detektieren, dass der Spannungspegel der Versorgungsspannung
VDD zu einem zweiten kritischen Spannungspegel der Versorgungsspannung
VDD in Abhängigkeit
zu der zweiten Vorspannung V2 wird, und damit ein zweites Detektierbalkensignal
det2b auszugeben. Hierbei wird der zweite kritische Spannungspegel
so gesetzt, dass er höher
als der erste kritische Spannungspegel ist.
-
Die
Triggereinheit 220 invertiert ein Ausgangssignal der Triggereinheit 220 abhängig von
dem ersten Detektierbalkensignal det1b, wenn die Versorgungsspannung
VDD erniedrigt wird, oder invertiert ein Ausgangssignal der Triggereinheit 220 abhängig von
dem zweiten Detektierbalkensignal det2b, wenn die Versorgungsspannung
VDD erhöht
wird.
-
Die
Puffereinheit 230 puffert ein Ausgangssignal der Triggereinheit 220,
um ein Einschaltsignal pwrup auszugeben.
-
Die
Versorgungsspannungspegel-Folgeeinheit 200 beinhaltet einen
ersten Widerstand R1, einen zweiten Widerstand R2 und einen dritten
Widerstand R3, welche seriell zwischen der Versor gungsspannung VDD
und einer Erdspannung VSS zur Spannungsteilung angeschlossen sind.
Hierbei können
die ersten bis dritten Widerstände
R1 bis R3 durch aktive Elemente, wie z.B. Metalloxid-Halbleiter-(MOS-)Transistoren
ersetzt werden.
-
Die
erste Versorgungsspannungs-Detektiereinheit 210A beinhaltet
einen ersten P-Kanal-Metalloxidhalbleiter-(PMOS-)Transistor MP1,
einen ersten N-Kanal-Metalloxidhalbleiter-(NMOS-)Transistor MN1
und einen ersten Inverter INV5.
-
Der
erste PMOS-Transistor MP1 ist zwischen der Versorgungsspannung VDD
und einem ersten Knoten N2 angeschlossen, und ein Gate des ersten
PMOS-Transistors MP1 ist mit der Erdspannung VSS verbunden. Der
erste NMOS-Transistor MN1 ist zwischen der Erdspannung VSS und dem
ersten Knoten N2 angeschlossen, und ein Gate des ersten NMOS-Transistors
MN1 empfängt
die erste Vorspannung V1. Der erste Inverter INV5 empfängt ein
erstes Detektiersignal det1 von dem ersten Knoten N2. Hierbei kann
der erste PMOS-Transistor MP1 durch ein anderes Lastelement, wie
z.B. einen Widerstand, ersetzt werden.
-
Die
zweite Versorgungsspannungs-Detektiereinheit 210B beinhaltet
einen zweiten PMOS-Transistor MP2, einen zweiten NMOS-Transistor MN2 und
einen zweiten Inverter INV6.
-
Der
zweite PMOS-Transistor MP2 ist zwischen der Versorgungsspannung
VDD und einem zweiten Knoten N3 angeschlossen, und ein Gate des
zweiten PMOS-Transistors MP2 ist mit der Erdspannung VSS verbunden.
Der zweite NMOS-Transistor MN2 ist zwischen der Erdspannung VSS
und dem zweiten Knoten N3 angeschlossen, und ein Gate des zweiten
NMOS-Transistors MN2 empfängt
die zweite Vorspannung V2. Der zweite Inverter INV6 empfängt ein
zweites Detektiersignal det2 von dem zweiten Knoten N3. Hierbei
kann der zweite PMOS-Transistor MP2 durch ein anderes Lastelement,
wie z.B. einem Widerstand, ersetzt werden.
-
Die
Triggereinheit 220 beinhaltet einen dritten PMOS-Transistor
MP3, einen dritten NMOS-Transistor MN3 und einen Inverter-Latch bzw. -Klinke,
welche durch einen dritten und einen vierten Inverter INV7 und INV8
gebildet werden.
-
Der
dritte PMOS-Transistor MP3 ist zwischen der Versorgungsspannung
VDD und einem dritten Knoten N4 angeschlossen, und ein Gate des
dritten PMOS-Transistors MP3 empfängt das erste Detektierbalkensignal
det1b, welches von der ersten Versorgungsspannungs-Detektiereinheit 210A ausgegeben
wird. Der dritte NMOS-Transistor MN3 ist zwischen der Erdspannung
VSS und dem dritten Knoten N4 angeschlossen, und ein Gate des dritten
NMOS-Transistors MN3 empfängt
das zweite Detektierbalkensignal det2b von der zweiten Versorgungsspannungs-Detektiereinheit 210B.
-
Die
Puffereinheit 230 beinhaltet einen fünften und sechsten Inverter
INV9 und INV10 zum Puffern eines Ausgangssignals von der Triggereinheit 220,
um das Einschaltsignal pwrup auszugeben.
-
4 ist
ein Zeitdiagramm, welches den Betrieb der Einschalt-Schaltung zeigt,
welche in 3 gezeigt wird.
-
Mit
Bezug auf 3 und 4 wird der
Betrieb der Einschalt-Schaltung
nachfolgend beschrieben.
-
Die
ersten und zweiten Vorspannungen V1 und V2 folgen jeweils den nachfolgend
gezeigten mathematischen Formeln.
-
-
-
D.h.,
wenn die Versorgungsspannung VDD ansteigt, nachdem die Versorgungsspannung
VDD startet, an die Einschalt-Schaltung geliefert zu werden, wird
die erste Vorspannung V1 im Verhältnis
zur Versorgungsspannung VDD erhöht.
Das erste Detektiersignal det1 wird auch im Verhältnis zur Versorgungsspannung
VDD erhöht,
da der erste NMOS-Transistor MN1 abgeschaltet ist. Danach wird,
wenn die erste Vorspannung V1 höher
als eine Schwellwertspannung des ersten NMOS-Transistors MN1 ist,
der erste NMOS-Transistor MN1 angeschaltet. Danach wird ein erster
Signalpegel des ersten Detektiersignals det1 in einen logischen
NIEDRIG-Pegel verändert.
Deshalb wird das erste Detektierbalkensignal det1b als ein logischer
HOCH-Pegel von dem ersten Inverter INV5 ausgegeben und wird im Verhältnis zur
Versorgungsspannung VDD erhöht.
-
In ähnlicher
Weise wird der zweite NMOS-Transistor MN2 angeschaltet, wenn die
zweite Vorspannung V2 höher
als eine Schwellwertspannung des zweiten NMOS-Transistors MN2 wird.
Danach wird ein zweiter Signalpegel des zweiten Detektiersignals
det2 auf einen logischen NIEDRIG-Pegel verändert. Deshalb wird das zweite
Detektierbalkensignal det2b als ein logischer HOCH-Pegel von dem zweiten
Inverter INV6 ausgegeben und wird im Verhältnis zur Versorgungsspannung
VDD erhöht.
-
Währenddessen,
da die erste Vorspannung V1 immer höher als die zweite Vorspannung
V2 ist, wird der erste NMOS-Transistor MN1 früher angeschaltet als der zweite
NMOS-Transistor MN2, wenn die Versorgungsspannung VDD ansteigt.
Deshalb wird der logische Pegel des zweiten Detektiersignals det2
bei einem höheren
Spannungspegel der Versorgungsspannung VDD geändert als der der Versorgungsspannung
VDD, wo der logische Pegel des ersten Detektiersignals det1 verändert wird.
-
Auf
der anderen Seite, wenn die Versorgungsspannung VDD erhöht wird,
wird der zweite NMOS-Transistor MN2 eher abgeschaltet als der erste
NMOS-Transistor MN1. Deshalb wird der logische Pegel des ersten Detektiersignals
det1 bei einem niedrigeren Spannungspegel der Versorgungsspannung
VDD geändert
als der der Versorgungsspannung VDD, wo der logische Pegel des zweiten
Detektiersignals det2 verändert
wird.
-
Der
erste kritische Spannungspegel ist ein Spannungspegel der Versorgungsspannung
VDD, wo der logische Pegel des ersten Detektiersignals verändert wird,
und der zweite kritische Spannungspegel ist ein Spannungspegel der
Versorgungsspannung VDD, wo der logische Pegel des zweiten Detektiersignals
verändert
wird.
-
Wenn
die Versorgungsspannung VDD startet, an die Einschalt-Schaltung geliefert
zu werden, sind die ersten und zweiten Detektierbalkensignale det1b
und det2b auf einem logischen NIEDRIG-Pegel. Deshalb wird ein Spannungspegel
an dem dritten Knoten N4 im Verhältnis
zur Versorgungsspannung VDD durch den dritten PMOS-Transistor MP3
erhöht.
-
Wenn
die Versorgungsspannung VDD auf den ersten kritischen Spannungspegel
ansteigt, erhält
das erste Detektierbalkensignal det1b einen logischen HOCH-Pegel.
Wenn die Versorgungsspannung VDD zwischen dem ersten kritischen
Spannungspegel und dem zweiten kritischen Spannungspegel liegt,
wird der logische Pegel des zweiten Detektierbalkensignals det2b
auf einem logischen NIEDRIG-Pegel gehalten. Deshalb bleibt der dritte
Knoten N4 in einem logischen HOCH-Pegel aufgrund des Inverter-Latches
bzw. der Inverter-Klinke, welche in der Triggereinheit 220 enthalten
ist.
-
Danach,
wenn die Versorgungsspannung VDD auf den zweiten kritischen Spannungspegel
ansteigt, wird der logische Pegel des zweiten Detektierbalkensignals
det2b auf einen logischen HOCH-Pegel
verändert. Deshalb
wird der dritte NMOS-Transistor MN3 angeschaltet, wobei der logische
Pegel des dritten Knotens N4 auf einen logischen NIEDRIG-Pegel verändert wird.
Deshalb wird das Einschaltsignal pwrup zu einem logischen HOCH-Pegel,
nachdem ein Ausgangssignal des Inverter-Latch bzw. der Inverter-Klinke durch die
Puffereinheit 230 gepuffert wird.
-
Danach,
wenn die Versorgungsspannung VDD auf einen zweiten kritischen Spannungspegel
abfällt, wird
der logische Pegel des zweiten Detektierbalkensignals det2b auf
einen logischen NIEDRIG-Pegel verändert. Wenn die Versorgungsspannung
VDD zwischen dem zweiten kritischen Spannungspegel und dem ersten kritischen
Spannungspegel ist, wird der logische Pegel des ersten Detektierbalkensignals
det1b auf einem logischen HOCH-Pegel
gehalten. Deshalb bleibt der dritte Knoten N4 auf einem logischen
NIEDRIG-Pegel aufgrund des Inverter-Latch.
-
Danach,
wenn die Versorgungsspannung VDD auf den ersten kritischen Spannungspegel
abnimmt, wird der logische Pegel des ersten Detektierbalkensignals
det1b auf einen logischen NIEDRIG-Pegel verändert. Deshalb wird der dritte
PMOS-Transistor MP3 angeschaltet, wobei der logische Pegel des dritten
Knotens N4 auf einen logischen HOCH-Pegel verändert wird. Deshalb wird das
Einschaltsignal pwrup zu einem logischen NIEDRIG-Pegel.
-
Wie
oben beschrieben, wenn die Versorgungsspannung VDD ansteigt, wird
der logische Pegel des Einschaltsignals pwrup bei einem relativ
hohen kritischen Spannungspegel verändert, d.h. dem zweiten kritischen
Spannungspegel. Wenn jedoch die Versorgungsspannung VDD abnimmt,
wird der logische Pegel des Einschaltsignals pwrup bei einem relativ
niedrigen kritischen Spannungspegel verändert, d.h. dem ersten kritischen
Spannungspegel.
-
Die
Versorgungsspannung nimmt nicht nur ab, wenn die Halbleiterspeichervorrichtung
abgeschaltet wird, sondern auch, wenn ein Spannungsabfall auftritt,
während
die Halbleiterspeichervorrichtung betrieben wird. Es ist wünschenswert,
dass der logische Pegel des Einschaltsignals pwrup während eines
normalen Betriebs der Halbleiterspeichereinrichtung nicht verändert wird.
Da der erste kritische Spannungspegel so gesetzt wird, dass er verhältnismäßig niedrig
verglichen mit einem Spannungspegel ist, welcher den Spannungsabfall auslöst, verhindert
die Einschalt-Schaltung entsprechend der vorliegenden Erfindung
ein anomales Zurücksetzen
des Einschaltsignals pwrup, welches durch den Leistungsabfall verursacht
wird. Zusätzlich,
da der zweite kritische Spannungspegel relativ hoch gesetzt wird,
kann genug Spielraum für
das stabile Initialisieren der internen Logiken gesetzt werden.
-
5 ist
ein Schaltbild, welches eine Einschalt-Schaltung entsprechend einer
zweiten bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt.
-
Wie
gezeigt wird, beinhaltet die Einschalt-Schaltung: eine Versorgungsspannungspegel-Folgeeinheit 300,
eine erste Versorgungsspannungs-Detektiereinheit 310A,
eine zweite Versorgungsspannungs-Detektiereinheit 310B,
eine Trigger-Einheit 320 und eine Puffereinheit 330.
-
Die
Versorgungsspannungspegel-Folgeeinheit 300 gibt eine Vorspannung
Va aus, welche linear im Verhältnis
zur Versorgungsspannung VDD ansteigt oder abfällt.
-
Die
erste Versorgungsspannungs-Detektiereinheit 310A dient
zum Detektieren, dass ein Spannungspegel der Versorgungsspannung VDD
zu einem ersten kritischen Spannungspegel der Versorgungsspannung in
Abhängigkeit
von der Vorspannung Va wird.
-
Die
zweite Versorgungsspannungs-Detektiereinheit 310B dient
zum Detektieren, dass ein Spannungspegel der Versorgungsspannung
VDD zu einem zweiten kritischen Spannungspegel der Versorgungsspannung
in Abhängigkeit
von der Vorspannung Va wird. Hierbei ist der zweite kritische Spannungspegel
höher als
der erste kritische Spannungspegel.
-
Die
Triggereinheit 320 invertiert ein Ausgangssignal der Triggereinheit 320 in
Abhängigkeit
zum ersten Detektierbalkensignal det1b, wenn die Versorgungsspannung
VDD verringert wird, oder invertiert ein Ausgangssignal der Triggereinheit 320 in
Abhängigkeit
von dem zweiten Detektierbalkensignal det2b, wenn die Versorgungsspannung
erhöht
wird.
-
Die
Puffereinheit 330 puffert ein Ausgangssignal von der Triggereinheit 320,
um ein Einschaltsignal pwrup auszugeben.
-
Wie
oben gezeigt, ist die Einschalt-Schaltung entsprechend der zweiten
bevorzugten Ausführungsform
die gleiche wie die Einschalt-Schaltung, welche in 3 gezeigt
wird, außer
dem Gebrauchen einer einzelnen Vorspannung.
-
Deshalb
sind die Triggereinheit 320 und die Puffereinheit 330 jeweils
mit der Triggereinheit 220 und der Puffereinheit 230 identisch,
welche in 3 gezeigt werden. Deshalb werden
detaillierte Beschreibungen der Elemente, welche in der Triggereinheit 320 und
der Puffereinheit 330 beinhaltet sind, weggelassen.
-
Währenddessen
beinhaltet die Versorgungsspannungspegel-Folgeeinheit 300 einen
ersten Widerstand R4 und einen zweiten Widerstand R5, welche in
Reihe zwischen der Versorgungsspannung VDD und einer Erdspannung
VSS als Spannungsteilung angeschlossen sind.
-
Die
erste Versorgungsspannungs-Detektiereinheit 310A beinhaltet
einen ersten PMOS-Transistor MP4, einen ersten NMOS-Transistor MN4
und einen ersten Inverter INV11.
-
Der
erste PMOS-Transistor MP4 ist zwischen der Versorgungsspannung VDD
und einem ersten Knoten N5 angeschlossen, und ein Gate des ersten
PMOS-Transistors MP4 ist mit der Erdspannung VSS verbunden. Der
erste NMOS-Transistor MN4 ist zwischen dem ersten Knoten N5 und
der Erdspannung VSS angeschlossen, und ein Gate des ersten NMOS-Transistors
MN4 empfängt
die Vorspannung Va. Der erste Inverter INV11 empfängt das
erste Detektiersignal det1 von dem ersten Knoten N5. Hierbei kann
der erste PMOS-Transistor MP4 durch ein anderes Lastelement, wie
z.B. einem Widerstand, ersetzt werden.
-
Die
zweite Versorgungsspannungs-Detektiereinheit 310B beinhaltet
einen zweiten PMOS-Transistor MP5, einen zweiten NMOS-Transistor MN5 und
einen zweiten Inverter INV12.
-
Der
zweite PMOS-Transistor MP5 ist zwischen der Versorgungsspannung
VDD und einem zweiten Knoten N6 angeschlossen, und ein Gate des
zweiten PMOS-Transistors MP5 ist mit der Erdspannung VSS verbunden.
Der zweite NMOS-Transistor MN5 ist zwischen dem zweiten Knoten N6
und der Erdspannung VSS angeschlossen, und ein Gate des zweiten
NMOS-Transistors MN5 empfängt
die Vorspannung Va. Der zweite Inverter INV12 empfängt das
zweite Detektiersignal det2 von dem zweiten Knoten N6. Hierbei kann
der zweite PMOS-Transistor MP5 durch ein anderes Lastelement, wie
z.B. einen Widerstand, ersetzt werden.
-
Wie
oben erwähnt,
empfangen die erste und die zweite Versorgungsspannungs-Detektiereinheit 310A und 310B das
gleiche Spannungssignal, d.h. die Vorspannung Va. Deshalb werden
die Abmessungen der ersten und zweiten NMOS-Transistoren MN4 und
MN5 unterschiedlich zueinander gesetzt oder gültige Widerstände der
ersten und zweiten PMOS-Transistoren MP4 und MP5 werden unterschiedlich
zueinander gesetzt, so dass die ersten und zweiten Versorgungsspannungs-Detektiereinheiten 310A und 310B unterschiedliche Spannungspegel
der Versorgungsspannung VDD detektieren können.
-
D.h.,
wenn eine Dimension des zweiten NMOS-Transistors MN5 enger gesetzt
wird als die des ersten NMOS-Transistors MN4, wird eine Arbeitsleistung
des zweiten NMOS-Transistors MN5 verhältnismäßig schwächer als die des ersten NMOS-Transistors
MN4.
-
Deshalb
ist der zweite kritische Spannungspegel, wo der logische Pegel des
zweiten Detektiersignals det2 verändert wird, immer höher als
der erste kritische Spannungspegel, wo der logische Pegel des ersten Detektiersignals
det1 verändert
wird.
-
In ähnlicher
Weise, wenn ein gültiger
Widerstand des zweiten PMOS-Transistors MP5 kleiner als der des
ersten PMOS-Transistors MP4 ist, kann das gleiche Ergebnis erhalten
werden.
-
Ein
Betrieb der Einschalt-Schaltung entsprechend der zweiten bevorzugten
Ausführungsform
ist der gleiche wie der der Einschalt-Schaltung, welche in 3 gezeigt
wird.
-
Deshalb
kann die Einschalt-Schaltung entsprechend der ersten und zweiten
bevorzugten Ausführungsform
der vorliegenden Erfindung ein anomales Rücksetzen eines Einschaltsignals
aufgrund eines Leistungsabfalls verhindern und einen ausreichenden
Spannungspegel für
das stabile Initialisieren der internen Logiken in einer Halbleiterspeichervorrichtung
liefern. Folglich kann die Einschalt-Schaltung die Zuverlässigkeit der
Halbleiterspeichervorrichtung verbessern.
-
Während die
vorliegende Erfindung mit Bezug auf spezielle Ausführungsformen
beschrieben wurde, wird es für
Fachleute offensichtlich sein, dass verschiedene Änderungen
und Modifikationen gemacht werden können, ohne vom Geist und Umfang
der Erfindung abzuweichen, wie sie in den folgenden Patentansprüchen definiert
werden.
